DE102014106107B4 - Laterales leistungshalbleiterbauelement und verfahren zum herstellen eines lateralen leistungshalbleiterbauelements - Google Patents

Abstract

Laterales Leistungshalbleiterbauelement, aufweisend: einen Halbleiterkörper (110, 210, 310) mit einer ersten Oberfläche (111, 211, 311) und einer der ersten Oberfläche (111, 211, 311) gegenüberliegenden zweiten Oberfläche (212, 312); eine erste Hauptelektrode (131, 231), die zumindest zwei Abschnitte (131a, 131b) aufweist, die auf der ersten Oberfläche (111, 211, 311) angeordnet sind; eine zweite Hauptelektrode (132, 232), die auf der ersten Oberfläche (111, 211, 311) und zwischen den zwei Abschnitten (131a, 131b) der ersten Hauptelektrode (131, 231) angeordnet ist; eine Vielzahl von schaltbaren Halbleiterzellen (140), die zwischen jeweils einem der zwei Abschnitte (131a, 131b) der ersten Hauptelektrode (131, 231) und der zweiten Hauptelektrode (132, 232) angeordnet und konfiguriert sind, um einen steuerbaren leitfähigen Pfad zwischen der ersten Hauptelektrode (131, 231) und der zweiten Hauptelektrode (132, 232) bereitzustellen; und zumindest einen gekrümmten Halbleiterabschnitt (122) zwischen der ersten Hauptelektrode (131, 231) und der zweiten Hauptelektrode (132, 232) mit zunehmender Dotierungskonzentration von der ersten Hauptelektrode (131, 231) hin zur zweiten Hauptelektrode (132, 232).

Description

• Die hierin beschriebenen Ausführungsformen betreffen laterale Leistungshalbleiterbauelemente mit verbesserten Lawinen- und Kommutierungseigenschaften sowie Verfahren zum Herstellen eines laterales Leistungshalbleiterbauelements.
• HINTERGRUND
• Im Vergleich zu vertikalen Bauelementen sind laterale Leistungshalbleiterbauelemente für geringe und mittlere Ströme geeignet, da sie keine Randabschlussregionen benötigen, die zusätzliche Chipfläche verbrauchen. Gegenwärtig sind laterale Leistungshalbleiterbauelemente für das Maximieren des Gesamtnennstroms für eine gegebene Chipfläche konzipiert. Dies kann Probleme in Regionen verursachen, in denen das elektrische Feld aufgrund der Krümmung der elektrischen Feldlinien lokal erhöht ist. Ein laterales Halbleiterbauelement ist beispielsweise in der Druckschrift US 7 002 211 B2 offenbart.
• Angesichts dessen besteht Verbesserungsbedarf.
• ZUSAMMENFASSUNG
• Gemäß einer Ausführungsform umfasst ein laterales Leistungshalbleiterbauelement einen Halbleiterkörper mit einer ersten Oberfläche und einer der ersten Oberfläche gegenüberliegenden zweiten Oberfläche. Eine erste Hauptelektrode mit zumindest zwei Abschnitten ist auf der ersten Oberfläche angeordnet und eine zweite Hauptelektrode ist auf der ersten Oberfläche zwischen den zwei Abschnitten der ersten Hauptelektrode angeordnet. Eine Vielzahl von schaltbaren Halbleiterzellen ist zwischen jeweils einem der zwei Abschnitte der ersten Hauptelektrode und der zweiten Hauptelektrode angeordnet und konfiguriert, um einen steuerbaren leitfähigen Pfad zwischen der ersten Hauptelektrode und der zweiten Hauptelektrode bereitzustellen. Zumindest ein gekrümmter Halbleiterabschnitt ist zwischen der ersten Hauptelektrode und der zweiten Hauptelektrode angeordnet, wobei die Dotierungskonzentration von der ersten Hauptelektrode zur zweiten Hauptelektrode hin zunimmt.
• Gemäß einer Ausführungsform umfasst ein laterales Leistungshalbleiterbauelement einen Halbleiterkörper mit einer ersten Oberfläche, einem Halbleitersubstrat und einer Halbleiterschicht auf dem Halbleitersubstrat, und eine Schleifenstruktur mit, in der Draufsicht auf die erste Oberfläche, zumindest einem gekrümmten Halbleiterabschnitt und zumindest einem geraden Halbleiterabschnitt, der eine Vielzahl von schaltbaren Halbleiterzellen umfasst. Jede schaltbare Halbleiterzelle umfasst eine in der Halbleiterschicht ausgebildete Driftregion, eine in der Halbleiterschicht benachbart zur Driftregion ausgebildete Driftsteuerregion und ein Akkumulationsdielektrikum, das die Driftregion von der Driftsteuerregion elektrisch isoliert. Isolierschichten isolieren die Driftsteuerregion jeder schaltbaren Halbleiterzelle elektrisch vom Halbleitersubstrat. Der gekrümmte Halbleiterabschnitt ist in der Halbleiterschicht ausgebildet und umfasst eine gekrümmte Außengrenze, die, in der Draufsicht auf die erste Oberfläche, eine Innengrenze teilweise umgibt, wobei die Dotierungskonzentration des gekrümmten Halbleiterabschnitts von der gekrümmten Außengrenze zur Innengrenze hin zunimmt.
• Gemäß einer Ausführungsform umfasst ein laterales Leistungshalbleiterbauelement einen Halbleiterkörper mit einer ersten Oberfläche, eine erste Dotierungsregion eines ersten Leitfähigkeitstyps, eine zweite Dotierungsregion eines zweiten Leitfähigkeitstyps, die einen pn-Übergang mit der ersten Dotierungsregion bildet, eine dritte Dotierungsregion des ersten Leitfähigkeitstyps, die einen Haupt-pn-Übergang mit der zweiten Dotierungsregion bildet, und eine vierte Dotierungsregion in Kontakt mit der dritten Dotierungsregion, wobei der Haupt-pn-Übergang, in der Draufsicht auf die erste Oberfläche, die dritte Dotierungsregion umgibt. Die dritte Dotierungsregion umgibt die vierte Dotierungsregion in der Draufsicht auf die erste Oberfläche. Die dritte Dotierungsregion umfasst, in der Draufsicht auf die erste Oberfläche, gerade Halbleiterabschnitte und gekrümmte Halbleiterabschnitte. Die Dotierungskonzentration der gekrümmten Halbleiterabschnitte nimmt vom Haupt-pn-Übergang zur vierten Dotierungsregion hin zu.
• Gemäß einer Ausführungsform umfasst ein Verfahren zum Herstellen eines lateralen Leistungshalbleiterbauelements das Bereitstellen eines Halbleiterkörpers, der ein Halbleitersubstrat und eine Halbleiterschicht auf dem Halbleitersubstrat umfasst, wobei die Halbleiterschicht eine erste Oberfläche des Halbleiterkörpers ausbildet; das Ausbilden einer Schleifenstruktur in der ersten Oberfläche, die in der Draufsicht auf die erste Oberfläche zumindest einen gekrümmten Halbleiterabschnitt und zumindest einen geraden Halbleiterabschnitt umfasst, der eine Vielzahl von schaltbaren Halbleiterzellen umfasst, wobei jede schaltbare Halbleiterzelle eine in der Halbleiterschicht ausgebildete Driftregion, eine Driftsteuerregion in der Halbleiterschicht benachbart zur Driftregion und ein Akkumulationsdielektrikum umfasst, das die Driftregion von der Driftsteuerregion elektrisch isoliert; und das Ausbilden von Isolierschichten zwischen der Driftsteuerregion und dem Halbleitersubstrat, um die Driftsteuerregion jeder schaltbaren Halbleiterzelle vom Halbleitersubstrat elektrisch zu isolieren; wobei der gekrümmte Halbleiterabschnitt in der Halbleiterschicht ausgebildet ist und eine gekrümmte Außengrenze und eine Innengrenze in der Draufsicht auf die erste Oberfläche umfasst, und wobei die Dotierungskonzentration des gekrümmten Halbleiterabschnitts von der gekrümmten Außengrenze zur Innengrenze hin zunimmt.
• Fachleute auf dem Gebiet der Technik werden beim Lesen der folgenden detaillierten Beschreibung und beim Betrachten der beigefügten Zeichnungen zusätzliche Merkmale und Vorteile erkennen.
• KURZE BESCHREIBUNG DER ZEICHNUNGEN
• Die Bauteile in den Zeichnungen sind nicht unbedingt maßstabsgetreu. Der Schwerpunkt liegt auf der Veranschaulichung der Grundsätze der Erfindung. Darüber hinaus stehen ähnliche Bezugszeichen in den Zeichnungen für dazugehörige Teile. In den
• Zeichnungen:
• zeigt 1 eine Draufsicht auf ein laterales Leistungshalbleiterbauelement gemäß einer Ausführungsform;
• zeigt 2 eine vergrößerte Ansicht eines Abschnitts eines lateralen Leistungshalbleiterbauelement gemäß einer Ausführungsform;
• zeigt 3 einen vertikalen Querschnitt durch einen gekrümmten Halbleiterabschnitt eines lateralen Leistungshalbleiterbauelements gemäß einer Ausführungsform;
• zeigt 4A und 4B elektrische Feldverteilungen in Regionen des lateralen Leistungshalbleiterbauelements;
• zeigen 5A bis 5D schaltbare Halbleiterzellen eines lateralen Leistungshalbleiterbauelements gemäß einer Ausführungsform;
• zeigen 6A bis 6D Verfahren zur Herstellung eines lateralen Leistungshalbleiterbauelements gemäß einer Ausführungsform;
• zeigt 7 ein Verfahren zum Herstellen eines lateralen Leistungshalbleiterbauelements gemäß einer Ausführungsform;
• zeigt 8 ein Verfahren zum Herstellen eines lateralen Leistungshalbleiterbauelements gemäß einer Ausführungsform; und
• zeigen 9A und 9B Verfahren zum Herstellen eines lateralen Leistungshalbleiterbauelements gemäß einer Ausführungsform.
• DETAILLIERTE ZUSAMMENFASSUNG
• In der folgenden detaillierten Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, die einen Teil davon bilden und in denen bestimmte Ausführungsformen veranschaulicht werden, in denen die Erfindung umgesetzt werden können. In dieser Hinsicht werden Richtungsbezeichnungen wie „oben“, „unten“, „vorne“, „hinten“, „vorder-„, „hinter-„ usw. in Bezug auf die Ausrichtung der beschriebenen Figur(en) verwendet. Da Bauteile von Ausführungsformen in einer Anzahl verschiedener Richtungen ausgerichtet sein können, werden Richtungsbezeichnungen zur Veranschaulichung verwendet und gelten nicht als Einschränkung.
• Die Bezeichnung „lateral“, wie sie in dieser Beschreibung verwendet wird, beschreibt eine Ausrichtung parallel zur Hauptoberfläche eines Halbleitersubstrats.
• Die Bezeichnung „vertikal“, wie sie in dieser Beschreibung verwendet wird, beschreibt eine Ausrichtung, die senkrecht auf die Haupt des Halbleitersubstrats angeordnet ist.
• In dieser Beschreibung ist eine zweite Oberfläche eines Halbleitersubstrats durch die untere oder rückseitige Oberfläche ausgebildet, während eine erste Oberfläche durch die obere, vordere oder Hauptoberfläche des Halbleitersubstrats ausgebildet ist. Die Bezeichnungen „oben“ und „unten“, wie sie in dieser Beschreibung verwendet werden, beschreiben daher eine relative Position eines strukturellen Merkmals zu einem anderen strukturellen Merkmal unter Berücksichtigung dieser Ausrichtung.
• Die Begriffe „elektrische Verbindung“ und „elektrisch verbunden“ beschreiben eine ohmsche Verbindung zwischen zwei Elementen.
• 1–3 zeigen ein laterales Leistungshalbleiterbauelement gemäß einer Ausführungsform. 1 zeigt eine Draufsicht auf eine erste Oberfläche 111 (siehe 3) eines Halbleiterkörpers 110 des lateralen Leistungshalbleiterbauelements. Eine erste Hauptelektrode 131 und eine zweite Hauptelektrode 132 sind auf der ersten Oberfläche 111 angeordnet. Die erste Hauptelektrode 131 ist getrennt von der zweiten Hauptelektrode 132 angeordnet und umgibt diese.
• Die erste Elektrode 131 umfasst zumindest zwei gerade Abschnitte 131a und 131b, die auf der ersten Oberfläche 111 angeordnet sind. Die zweite Hauptelektrode 132 ist zwischen den zwei geraden Abschnitten 131a und 131b angeordnet.
• Die erste und die zweite Hauptelektrode 131, 132 sind in elektrischem Kontakt mit dazugehörigen Dotierungsregionen, die unterhalb der ersten und der zweiten Hauptelektrode 131, 132, die in 1 nicht gezeigt sind, angeordnet sind. 2, die einen vergrößerten Ausschnitt von 1 ohne die erste und die zweite Hauptelektrode 131, 132 zeigt, zeigt eine erste Halbleiterregion 141, die zum Beispiel eine Sourceregion sein kann. Die erste Halbleiterregion 141 ist von einem ersten Leitfähigkeitstyp, der zum Beispiel ein n-Typ sein kann.
• Gemäß einer Ausführungsform kann die erste Halbleiterregion 141 an der gekrümmten Außengrenze zumindest teilweise zumindest weggelassen werden. 2 zeigt die erste Halbleiterregion 141, die erste Abschnitte 141a, die gerade Regionen ausbilden, und zweite Abschnitte 141b umfasst, die in diesem Fall gekrümmte Regionen ausbilden, die jeweils mit einem der ersten Abschnitte 141a verbunden sind. Die ersten Abschnitte 141a können die Sourceregionen der Zellen des lateralen Leistungshalbleiterbauelements ausbilden. Die zweiten Abschnitte 141b sind optional und müssen nicht ausgebildet sein. Die optionalen zweiten Abschnitte 141b sind durch Strichlinien markiert. Gemäß einer Ausführungsform und wie z.B. in 5A gezeigt, kann in einem Teil der geraden Regionen, z.B. in einer Dotierungsregion 126, wie in 2 gezeigt, oder am Ende der Driftsteuerregionen, die erste Halbleiterregion 141 alternativ oder zusätzlich dazu zumindest teilweise weggelassen werden. Diese Regionen, in denen das Dotieren der Halbleiterregion 141 in den geraden Bereichen, zum Beispiel zwischen den benachbarten Regionen 241 in 5A, weggelassen wird, können als zu den zweiten Abschnitten 141b zugehörig betrachtet werden.
• Die erste Halbleiterregion 141, unter Einbeziehung der ersten und der zweiten Abschnitte 141a, 141b, umgeben eine vierte Halbleiterregion 144 vollständig, die vom ersten Leitfähigkeitstyp sein kann, um zum Beispiel eine Drainregion auszubilden. Umfasst die erste Halbleiterregion 141 nur die ersten Abschnitte 141a, so ist die vierte Halbleiterregion 144 zwischen den ersten Abschnitten 141a der ersten Halbleiterregion 141 angeordnet, so wie es der Fall ist, wenn die erste Halbleiterregion 141 die vierte Halbleiterregion 144 vollständig umgibt. Die vierte Halbleiterregion 144, die eine Drainregion ausbilden kann, ist in elektrischem Kontakt mit der zweiten Hauptelektrode 132, die in dieser Ausführungsform eine Drain-Metallbeschichtung sein kann. Die erste Halbleiterregion 141 ist in elektrischem Kontakt mit der ersten Hauptelektrode 131, die in dieser Ausführungsform eine Source-Metallbeschichtung ist.
• Zwischen der ersten Hauptelektrode 131 und der zweiten Hauptelektrode 132 ist eine geschlossene Schleifenstruktur 120 auf der ersten Oberfläche 111, die gerade Halbleiterabschnitte 121 und gekrümmte Halbleiterabschnitte 122, wie in 1 gezeigt, umfasst. Typischerweise umgibt die geschlossene Schleifenstruktur 120 vollständig die vierte Dotierungsregion 144.
• The geschlossene Schleifenstruktur 120 ist hauptsächlich durch eine dritte Dotierungsregion 143 ausgebildet, die vom ersten Leitfähigkeitstyp sein kann. In der vorliegenden Ausführungsform ist die dritte Dotierungsregion 143 leichte n-dotiert und weist eine Dotierungskonzentration auf, die geringer ist als die Dotierungskonzentration der vierten Dotierungsregion 144. Die dritte Dotierungsregion 143 bildet typischerweise eine Driftregion des lateralen Leistungsbauelements aus. Benachbart zur dritten Dotierungsregion 143 befindet sich eine zweite Dotierungsregion 142 vom zweiten Leitfähigkeitstyp, d.h. vom p-Typ, die eine Körperregion ausbildet. Ein Haupt-pn-Übergang 145 ist zwischen der zweiten Dotierungsregion 142 und der dritten Dotierungsregion 143 ausgebildet. Die zweite Dotierungsregion 142 ist zwischen der ersten Dotierungsregion 141 und der dritten Dotierungsregion 143 angeordnet. Die erste Dotierungsregion 141 ist benachbart zur zweiten Dotierungsregion 142 angeordnet.
• Der Haupt-pn-Übergang 145 bildet eine Außengrenze oder eine gekrümmte Außengrenze der geschlossenen Schleifenstruktur 120, d.h. der dritten Dotierungsregion 143, aus. Die zweite Dotierungsregion 142 und die erste Dotierungsregion 141 können, obwohl sie in 2 Ringstrukturen ausbilden, die den Umrissen des Haupt-pn-Übergangs 145 folgen, Formen aufweisen, die vom Verlauf des Haupt-pn-Übergangs 145 abweichen, zum Beispiel in den gekrümmten Halbleiterabschnitten 122.
• Gemäß einer Ausführungsform können die erste Dotierungsregion 141 und/oder die zweite Dotierungsregion 142 durch einzelne Dotierungsinseln ausgebildet sein, die im Wesentlichen entlang der Linie des Haupt-pn-Übergang 145, wie in 2 gezeigt, angeordnet sind. In diesem Fall kann der Verlauf des Haupt-pn-Übergangs 145 einige Abweichungen im Vergleich zu 2 aufweisen, z.B. in Form einer wellenartigen Linie. Gemäß einer Ausführungsform können eine oder mehrere der ersten Dotierungsregion 141 und/oder der zweiten Dotierungsregion 142 mit der ersten Hauptelektrode 131 verbunden sein.
• Die dritte Dotierungsregion 143 kann zum Beispiel als Ringstruktur ausgebildet sein, die zwei gerade Hauptregionen aufweist, die den geraden Halbleiterabschnitten 121 entsprechen, die parallel zu einander verlaufen, wobei dazwischen die vierte Dotierungsregion 144 angeordnet ist. Darüber hinaus kann die dritte Dotierungsregion 143 zwei Halbringabschnitte umfassen, die den gekrümmten Halbleiterabschnitten 122 entsprechen und die geraden Abschnitte miteinander verbinden, sodass die vierte Dotierungsregion 144 von der dritten Dotierungsregion 143 vollständig umgeben ist. Die zweite Dotierungsregion 142 kann zwei gerade Abschnitte 121 umfassen, zwischen denen die geraden Abschnitte der dritten Dotierungsregion 143 angeordnet sind. Entlang der Außengrenze der Halbringabschnitte 122 der dritten Dotierungsregion 143, können Inseln der zweiten Dotierungsregion 142 angeordnet sein. Gemäß dieser Ausführungsform sind kontinuierliche pn-Übergänge 145 zwischen den geraden Abschnitten 121 der zweiten Dotierungsregion 142 und der dritten Dotierungsregion 143 angeordnet. Der pn-Übergang 145 entlang der Außengrenze der Halbringabschnitte der dritten Dotierungsregion 143 umfassen dazugehörige Abschnitte, die durch jeweils eine Insel der zweiten dotierten Region 142 und der Halbringabschnitte 122 der dritten Dotierungsregion 143 ausgebildet sind. Der Zwischenraum zwischen benachbarten Inseln der zweiten Dotierungsregionen 142 ist derart, dass dieser Zwischenraum im Sperrbetrieb der Leistungsvorrichtung vollkommen verarmt wird.
• Sind die zweiten Abschnitte 141b der ersten Dotierungsregion 141 vorhanden, so können diese Abschnitte 141b während der Kommutierung der Leistungsvorrichtung ein Durchschalten auslösen. Um ein Durchschalten zu verhindern, können die zweiten Abschnitte 141b weggelassen werden. Sind die zwei Abschnitte 141b der ersten Dotierungsregion 141 vorhanden, wird darüber hinaus ein Teil der von der vierten Dotierung 144 abgegebenen Elektronenladung, der eine Drainregion ausbildet, durch die zweiten Abschnitte 141b abgeleitet, da die zweiten Abschnitte 141b gemeinsam mit der zweiten Dotierungsregion 142 und der dritten Dotierungsregion einen npn-Transistor ausbilden. In diesem Fall wird der Ladungsüberschuss in den Halbringabschnitten 122 der dritten Dotierungsregion 143 günstigerweise gesenkt. Von den zwei oben beschriebenen Verfahren hängt das dominierende Verfahren von der tatsächlichen Dotierung und/oder geometrischen Verhältnissen ab. Durch geeignete Auswahl der Dotierungsverhältnisse und/oder der Geometrie der Struktur kann ein Durchschalten verhindert werden, selbst wenn die zweiten Abschnitte 141b ausgebildet sind, um überschüssige Ladungen zu verringern.
• Ein Übergang zwischen der dritten Dotierungsregion 143 und der vierten Dotierungsregion 144, zum Beispiel ein nn+-Übergang, kann gegebenenfalls eine Innengrenze 147 der geschlossenen Schleifenstruktur 120 ausbilden.
• Die geometrische Anordnung der ersten Dotierungsregion 141 und der vierten Dotierungsregion 144 ist nicht auf die hierin gezeigte Ausführungsform beschränkt. Zum Beispiel kann jede der ersten und der vierten Dotierungsregion 141, 144, wenn man die erste Oberfläche 111 von oben betrachtet, eine rippenartige Form aufweisen, wobei die Rippen jeder Dotierungsregion mit den Rippen der anderen Dotierungsregionen kammartig eingreifen. Ungeachtet der tatsächlichen Geometrie der ersten Dotierungsregion 141 und der zweiten Dotierungsregion 144 bleiben beide Regionen voneinander beabstandet, wobei die geschlossene Schleifenstruktur 120 zwischen der ersten und der zweiten Dotierungsregion 141, 144 angeordnet ist.
• Die geschlossene Schleifenstruktur 120 umfasst eine Vielzahl von schaltbaren Halbleiterzellen 140, die in den geraden Halbleiterabschnitten 121 zwischen der ersten Halbleiterregion 141 und der vierten Halbleiterregion 144 angeordnet sind, wie in 2 gezeigt. Die schaltbaren Halbleiterzellen 140 sind daher ebenfalls zwischen der ersten Hauptelektrode 131 und der zweiten Hauptelektrode 132 angeordnet. Die schaltbaren Halbleiterzellen 140 stellen einen steuerbaren Pfad zwischen der ersten Hauptelektrode 131 und der zweiten Hauptelektrode 132 bereit, wie nachstehend noch näher beschrieben wird.
• Wie in 2 gezeigt, ist zwischen den Halbleiterzellen 140 und dem gekrümmten Halbleiterabschnitt 122 eine Dotierungsregion 126, die keine schaltbaren Halbleiterzellen umfasst, angeordnet, sodass der gekrümmte Halbleiterabschnitt 122 von den Halbleiterzellen 140 beabstandet ist. Die Dotierungsregion 126 ist in dieser Ausführungsform Teil des geraden Abschnitts 121.
• Der gekrümmte Halbleiterabschnitt 122 weist eine Dotierungskonzentration auf, die von der ersten Hauptelektrode 131 hin zur zweiten Hauptelektrode 132 abnimmt. Dies ist in 2 durch die gestrichelten Halbkreise mit erhöhter Dichte in Richtung der vierten Dotierungsregion 144 gezeigt. Die Dotierungskonzentration des gekrümmten Halbleiterabschnitts 122 kann um einen Faktor von ungefähr 1/R steigen, wobei R der Abstand von einem gedachten geometrischen Mittelpunkt in der vierten Dotierungsregion 144 ist. Gemäß einer Ausführungsform kann die Dotierungskonzentration im gekrümmten Halbleiterabschnitt 122 einen im Wesentlichen stufenartigen Charakter mit einem geringer dotierten Teil 143 und einem stärker dotierten Teil 143a aufweisen.
• In der vorliegenden Ausführungsform umfasst die geschlossene Schleifenstruktur 120, die die vierte Dotierungsregion 144 umgibt, zumindest zwei gekrümmte Halbleiterabschnitte 122 und zumindest zwei gerade Halbleiterabschnitte 121, die eine Vielzahl von schaltbaren Halbleiterzellen 140 umfassen. Die Anzahl der gekrümmten Halbleiterabschnitte 122 und der geraden Halbleiterabschnitte 121 ist allerdings nicht auf zwei beschränkt und hängt von der Form der ersten und vierten Dotierungsregion 141, 144 ab. Im Fall von einer rippenförmigen ersten und vierten Dotierungsregion 141, 144 ist die Anzahl der gekrümmten Halbleiterabschnitte 122 und der geraden Halbleiterabschnitte 121 größer als zwei. Weist zum Beispiel die vierte Halbleiterregion 144 eine im Wesentlichen viereckige Form mit abgerundeten Kanten auf, umfasst die geschlossene Schleifenstruktur vier gekrümmte Halbleiterabschnitte 122 und vier gerade Halbleiterabschnitte 121.
• Die geometrische Form der geschlossenen Schleifenstruktur 120 der vorliegenden Ausführungsform kann als stadionartig mit zwei geraden Halbleiterabschnitten 121 beschrieben werden, die parallel zueinander angeordnet sind und die durch die im Wesentlichen halbkreisförmig gekrümmten Halbleiterabschnitte 122 verbunden sind. Die vierte Dotierungsregion 144 ist eine eher längliche Region mit abgerundeten Kanten, von denen eine in 2 gezeigt ist.
• Der Verlauf des elektrischen Felds während des Sperrzustands ist im Wesentlichen durch den Verlauf des Haupt-pn-Übergangs 145, der Außenform der vierten Dotierungsregion 144 und des Dotierungsverhältnisses der dritten Dotierungsregion 143 definiert. Im Gegensatz zu anderen Ansätzen, bei denen aktive Zellen in gekrümmten Regionen angeordnet sind, um den Gesamtstrom des lateralen Halbleiterbauelements während des Ein-Zustands zu maximieren, umfasst die vorliegende Ausführungsform keine aktiven Halbleiterzellen in den gekrümmten Halbleiterabschnitten 122.
• Während des Sperrvorgangs besteht ein großer Spannungsunterschied zwischen der ersten Dotierungsregion 141 oder der zweiten Dotierungsregion 142, wenn die erste Dotierungsregion 141 keine zweiten Abschnitte 141b umfasst, und der vierten Dotierungsregion 144, da die Halbleiterzellen 140 im Sperrzustand sind und keinen leitfähigen Pfad zwischen der ersten Dotierungsregion 141 und der vierten Dotierungsregion 144 bereitstellen. Die erste und die zweite Dotierungsregion 141, 142 können dasselbe elektrische Potential aufweisen, wenn beide mit der ersten Hauptelektrode 131 elektrisch verbunden sind. Während des statischen Sperrvorgangs befindet sich das Maximum des elektrischen Felds im Haupt-pn Übergang 145. Die Feldlinien des elektrischen Felds zwischen der zweiten Dotierungsregion 142, dem Halbleitersubstrat (nicht in 2 gezeigt) und der vierten Dotierungsregion 144 sind in den Halbleiterregionen 122 dreidimensional gekrümmt. Es liegt daher in den gekrümmten Halbleiterregionen 122 ein lokaler Anstieg des elektrischen Felds im Vergleich zu den geraden Halbleiterregionen 121 vor. Die Form und die Dotierungswerte der dritten Dotierungsregion 143 und der vierten Dotierungsregion 144 können ferner verwendet werden, um das elektrische Feld im Haupt-pn-Übergang 145 in den gekrümmten Halbleiterregionen 122 gegenüber den geraden Halbleiterregionen 121 zu verstärken. Daher wird der Wert des elektrischen Felds, wenn die Lawinenvervielfachung einsetzt, zuerst in den gekrümmten Halbleiterregionen 122 erreicht.
• Wenn in der gekrümmten Halbleiterregion 122 ein Lawinendurchbruch eintritt, zum Beispiel nahe der zweiten Halbleiterregion 142, werden Ladungsträger erzeugt und durch das elektrische Feld getrennt. Gehen wir davon aus, dass die vierte Dotierungsregion 144 während des Sperrmodus ein größeres elektrisches Potential aufweist als die erste Dotierungsregion 141 und die zweite Dotierungsregion 142. Die dritte Dotierungsregion 143 bildet eine Driftregion und ist leicht n-dotiert. Da der absolute Wert des elektrischen Felds proportional zur Ladung im Raumladungsbereich abnimmt, ist die Steigung der Feldkurve im geringer dotierten Teil 143a der dritten Dotierungsregion 143 schwächer als im höher dotierten Teil 143b. In der dritten Dotierungsregion 143 werden aufgrund des Lawineneffekts freie Elektronen erzeugt, die sich aufgrund des vorherrschenden elektrischen Felds zwischen der vierten Dotierungsregion 144 und der zweiten Dotierungsregion 142 weiter zur vierten Dotierungsregion 144 bewegen. Aufgrund des geometrischen Effekts der Krümmung ist die lokale Steigerung der Stromdichte und somit der Elektronendichte im Wesentlichen nahe der vierten Dotierungsregion 144. Dies ist besonders dann von Vorteil, wenn die vierte Dotierungsregion 144 eine Drainregion bildet. In diesem Fall ist die lokale Verstärkung des elektrischen Felds vom Haupt-pn-Übergang 145 entfernt. Dadurch wird die positive Ladungssumme der Donatoren in der n-dotierten dritten Dotierungsregion 143 und vierten Dotierungsregion 144 durch die erhöhte Menge an Elektronen in Richtung der vierten Dotierungsregion 144 teilweise kompensiert. Die Reduktion der positiven Ladungssumme hat eine Abweichung des elektrischen Felds zur Folge, anders als im Fall, in dem kein Strom fließt und die elektrische Feldverteilung nur durch die Hintergrunddotierungsverteilung definiert ist. Diese zwei Fälle sind in 4A schematisch dargestellt, ausgehend von einer homogenen Elektronenstromdichte. Unter Berücksichtigung der steigenden Elektronenstromdichte und somit der steigenden negativen Ladungsdichte, nimmt der Feldgradient nahe der vierten Dotierungsregion 144 auf nichtlineare Weise ab.
• Die vertikale gestrichelte Linie in 4A steht für die Position des Übergangs zwischen der dritten Dotierungsregion 143 und der vierten Dotierungsregion 144. Die durchgehende Linie entspricht dem Fall, in dem kein Strom erzeugter Elektronen fließt, d.h. in dem das elektrische Feld allein durch die Hintergrunddotierung ρ definiert ist, die in jeder der Dotierungsregionen 143a, 143b jeweils als konstant vorausgesetzt wird und der Dotierungskonzentration ND⁺ der Donatoren entspricht. Aufgrund einer teilweisen Kompensierung durch die Elektronen, die sich in Richtung des Übergangs zwischen der dritten Dotierungsregion 143a, 143b „ansammeln“, wird die Hintergrunddotierung teilweise kompensiert, sodass die „tatsächliche“ positive Hintergrunddotierung ρ der Dotierungskonzentration ND⁺ der Donatoren plus der Konzentration der Elektronen entspricht. Es sei darauf hingewiesen, dass die Ladung der Elektronen negativ ist, was zu einer Verringerung von ρ führt. Die resultierende elektrische Feldverteilung ist durch die gestrichelte Linie in 4A angezeigt.
• Es sei an dieser Stelle angemerkt, dass die „Sammlung“ von Elektronen ein dynamischer Prozess ist. Die Dichte der Elektronen ist nahe der vierten Dotierungsregion 144 größer, weil Elektronen, die in einer größeren Entfernung zum Übergang zwischen der dritten und vierten Dotierungsregion 143, 144 erzeugt werden, in Richtung dieses Übergang strömen. Der geometrische Effekt des gekrümmten elektrischen Felds bewirkt zudem, dass die Elektronen sich in Richtung des gekrümmten Übergangs zwischen der dritten und der vierten Dotierungsregion 143, 144 konzentrieren. Daher ist im Durchschnitt die Elektronenkonzentration erhöht und bleibt während eines Lawinendurchbruchs auch erhöht.
• Die verringerte positive Ladungssumme hat eine Verringerung der Steigung des elektrischen Felds zur Folge, wie in 4A gezeigt, in der zu erkennen ist, dass der Grad(E) leicht verringert ist. Daraus folgt, dass die Sperrspannung steigt. Die maximale Sperrspannung ist bereitgestellt, wenn das elektrische Feld konstant ist (Grad(E)= konstant). In diesem Fall wird die Gegenladung zur Ladung in der zweiten Dotierungsregion 142 vollständig durch die hohe Donatordichte der vierten Dotierungsregion 144 geliefert, was eine beinahe abrupte Verringerung des elektrischen Felds bewirkt. Die erhöhte Sperrspannung im gekrümmten Halbleiterabschnitt 122 agiert wiederum gegen den Lawinendurchbruch, sodass ein selbststabilisierender Effekt zu beobachten ist.
• Nehmen wir an, dass der durch den Lawinendurchbruch erzeugte Strom ansteigt. Daraus folgt, dass zum Aufrechterhalten des Sperrzustands die Spannung zwischen der ersten und der vierten Dotierungsregion 141, 144, die im Wesentlichen an der dritten Dotierungsregion 143 abfällt, ebenfalls ansteigen würde. Dies kann eine Situation zur Folge haben, in der das Maximum des elektrischen Felds nahe bei oder am Übergang zwischen der dritten und der vierten Dotierungsregion 143, 144 ist. In diesem Fall kommt es zu einem “Rückschnappen” der Strom-Spannungs-Eigenschaften und letztendlich zu einer Beschädigung des lateralen Bauelements.
• Um das zu verhindern und um höhere Lawinenströme ohne Beschädigung des Bauelements zu ermöglichen, kann die Hintergrund-Dotierungskonzentration der gekrümmten Halbleiterabschnitte 122 erhöht werden. Darüber hinaus kann eine Dotierungskonzentration, die in Richtung der vierten Dotierungsregion 144 ansteigt, zusätzlich die Lawinenstabilität verbessern, da eine erhöhte Dotierungskonzentration zumindest teilweise den geometrischen Faktor der gekrümmten elektrischen Feldlinien in der gekrümmten Halbleiterregion 122 kompensiert. Zum Beispiel kann die Dotierungskonzentration in der dritten Dotierungsregion 143 um 1/R ansteigen, wobei R ein Abstand von einem geometrischen Mittelpunkt in der vierten Dotierungsregion 144 nahe des Übergangs zwischen der vierten Dotierungsregion 144 und der dritten Dotierungsregion 143 ist.
• Gemäß einer bestimmten Ausführungsform kann der gekrümmte Halbleiterabschnitt 122 eine Außengrenze aufweisen, die im Wesentlichen durch den Haupt-pn-Übergang 145 definiert ist. Diese Außengrenze kann im Allgemeinen zum Beispiel gekrümmt sein oder halbkreisförmig sein wie in 2 gezeigt. Mit Verringern des Abstands R vom geometrischen Mittelpunkt dieses Halbkreises nimmt die Dotierungskonzentration zu.
• Der gekrümmte Halbleiterabschnitt 122 kann eine Innengrenze aufweisen, die durch den Übergang zwischen der dritten Dotierungsregion 143 und der vierten Dotierungsregion 144 definiert ist. Die Innengrenze kann gekrümmt, zum Beispiel halbkreisförmig sein, wie in 2 gezeigt. Die zunehmende Dotierungskonzentration in der dritten Dotierungsregion 143 kann angepasst sein, um dem Biegeradius der Innengrenze zu folgen. Im Fall einer halbkreisförmigen Innengrenze, wie in 2 gezeigt, ist der Biegeradius konstant. In anderen Fällen kann der Biegeradius zunehmen oder abnehmen. Die Zunahme der Dotierungskonzentration in der dritten Region 143 kann dann entsprechend angepasst sein.
• Die zunehmende Dotierungskonzentration führt zu einer elektrischen Feldverteilung wie durch die gestrichelte Linie in 4B angezeigt, die in einer Gegenüberstellung die elektrische Feldverteilung für eine konstante Hintergrunddotierung (durchgehende Linie) bei der gleichen Sperrspannung für die zwischen der zweiten Dotierungsregion 142 und der vierten Dotierungsregion 144 zeigt. Die Sperrspannung, d.h., das Integral über die elektrische Feldstärke oder mit anderen Worten der Beginn der Lawinenerzeugung, kann verringert werden, wenn die Hintergrunddotierung in Richtung des Übergangs zwischen der dritten Dotierungsregion 143 und der vierten Dotierungsregion 144 lokal erhöht wird.
• Ausschließlich zur Veranschaulichung ist die Hintergrunddotierung des lateralen Bauelements mit einer nominalen Sperrspannung von 600 V geringer als ungefähr 1,4·10¹⁴/cm³. Diese Dotierungskonzentration ist auch im Haupt-pn-Übergang 145 in den gekrümmten Halbleiterabschnitte 122 vorherrschend. Die Dotierungskonzentration steigt in Richtung des Übergangs zwischen der dritten Dotierungsregion 143 und der vierten Dotierungsregion 144 auf einen Wert von ungefähr 10¹⁵ bis 10¹⁶/cm³ an. Typischerweise nimmt die Dotierungskonzentration vom Haupt-pn-Übergang 145 hin zum Übergang zwischen der dritten Dotierungsregion 143 und der vierten Dotierungsregion 144 um einen Faktor von ungefähr 5 bis 100 zu.
• Aufgrund der erhöhten Hintergrund-Dotierungskonzentration in der dritten Dotierungsregion 143 im gekrümmten Halbleiterabschnitt 122 nimmt der höchste zulässige Lawinenstrom zu. Andererseits nimmt die Sperrspannung, bei der ein Lawinendurchbruch eintritt, ab. Dies ist von Vorteil, da der Lawinendurchbruch in den gekrümmten Halbleiterabschnitten 122 und nicht in den schaltbare Halbleiterzellen 140 eintritt. Darüber hinaus weist das laterale Halbleiterbauelement, da die Lawine im gekrümmten Halbleiterabschnitt 122 selbststabilisierend ist, wie oben beschrieben, eine verbesserte Lawinenstabilität auf. Die gekrümmten Halbleiterabschnitte 122 können daher als „Lawinenregionen“ bezeichnet werden.
• Um sicherzustellen, dass die schaltbaren Halbleiterzellen 140, die die Aktivregion des lateralen Halbleiterbauelements bilden, und die Strukturen der Zellen 140, zum Beispiel Oxidschichten, nicht durch den Lawinendurchbruch beeinflusst werden, ist die Region 126 zwischen dem gekrümmten Halbleiterabschnitt 122 und den schaltbaren Halbleiterzellen 140 im geraden Abschnitt 121 bereitgestellt, wie in 2 gezeigt. Die laterale Breite „a“ der Region 126 kann zwischen etwa 5 % bis 100 % des Abstands zwischen der zweiten Halbleiterregion 142 und der vierten Halbleiterregion 144 in den geraden Halbleiterabschnitten 121 betragen. Der Abstand zwischen der zweiten Halbleiterregion 142 und der vierten Halbleiterregion 144 hängt von der gewünschten Sperrkapazität eines lateralen Halbleiterschalters ab und kann auf ungefähr 7,5 bis 15 µm pro 100 V geschätzt werden. Für ein Bauelement mit einer nominalen Sperrspannung von 600 V sollte der Abstand zwischen der zweiten Halbleiterregion 142 und der vierten Halbleiterregion 144 im Bereich von ungefähr 45 µm bis 90 µm und der Wert von „a“ somit zwischen ungefähr 2,25 µm und ungefähr 90 µm liegen. Die Halbleiterregion 126 weist eine Dotierungskonzentration auf, die geringer ist als die Dotierungskonzentration im gekrümmten Halbleiterabschnitt 122 und kann der Hintergrunddotierung der schaltbaren Halbleiterzellen 140 entsprechen.
• Gemäß einer Ausführungsform ist die Peak-Dotierungskonzentration der Hintergrunddotierung in der dritten Dotierungsregion 143 des gekrümmten Halbleiterabschnitts 122 von der ersten Oberfläche 111 beabstandet, wie in 3 gezeigt. 3 ist ein vertikaler Querschnitt durch den gekrümmten Halbleiterabschnitt 122 entlang des in 2 gezeigten Radius R. In Seitenrichtung, d.h. vom Haupt-pn-Übergang 145 hin zum Übergang zwischen der dritten Dotierungsregion 143 und der vierten Dotierungsregion 144, nimmt die Dotierungskonzentration zu, zum Beispiel entsprechend 1/R. Die Peak-Dotierungskonzentration für eine bestimmte Stelle X ist jedoch von der ersten Oberfläche 111 beabstandet. Die Stelle der Peak-Dotierungskonzentration ist durch die gestrichelte Linie angezeigt.
• Ein solches Dotierungsprofil kann durch Implantation einer ausgewählten Implantationsenergie erreicht werden, mit der das Dotierungsmaterial in einer bestimmten Tiefe implantiert wird, die später der Stelle der Peak-Dotierungskonzentration entspricht.
• Wenn die erste Hauptelektrode 131 eine Source-Metallbeschichtung und die zweite Hauptelektrode 132 eine Drain-Metallbeschichtung ausbildet, weisen der Außenrand des lateralen Halbleiterbauelements Source-Potential auf, während der Mittelpunkt des lateralen Halbleiterbauelements Drain-Potential aufweist. Steuerschaltkreise zum Steuern des lateralen Halbleiterbauelements können daher ohne zusätzliche Potentialverschiebungselemente in den Halbleiterkörper 110 integriert sein. Darüber hinaus kann, wie in 3 gezeigt, die zweite Dotierungsregion, die eine Körperregion ausbildet, mit einem p-dotierten Substrat 149, das einen unteren Teil des Halbleiterkörpers 110b ausbildet, in elektrischer Leitfähigkeit sein. Dadurch ist die elektrische Isolierung des lateralen Halbleiterbauelements verbessert, das Integrieren erleichtert und gewährleistet, dass der Rand und die von einer zweiten Oberfläche 112 des Halbleiterkörpers 110 ausgebildete untere Seite dasselbe elektrische Potential aufweisen. Gemäß einer Ausführungsform, die in 3 nicht gezeigt ist, kann der elektrische Kontakt zwischen dem p-dotierten Substrat 149 und der zweiten Dotierungsregion 142 ohne kontinuierliches Dotieren, wie in 3 gezeigt, umgesetzt werden, sondern mit anderen Mitteln wie Banddrähten, Lötclips oder sonstigen elektrischen Verbindungen außerhalb des Halbleiterkörpers 110.
• In einer bestimmten Ausführungsform bildet die dritte Dotierungsregion 143 im gekrümmten Halbleiterabschnitt 122 einen pn-Übergang mit dem p-dotierten Substrat 149 aus. Dadurch wird die Wärmeableitung für die während des Lawinendurchbruchs erzeugte Wärme verbessert.
• In Bezug auf 5A bis 5D wird die Struktur der schaltbaren Halbleiterzellen 140 gemäß einer Ausführungsform beschrieben. Die schaltbaren Halbleiterzellen 140 sind in dieser Ausführungsform so genannte TEDFET und umfassen zwei Funktionsregionen 200 und 300, wie in 5A gezeigt. Die Funktionsregion 200 bildet einen „normalen“ FET, während die Funktionsregion 300 eine Driftsteuerzelle zum Ausbilden und Steuern eines Akkumulationskanals im FET ausbildet.
• Die Struktur des FET (Funktionsregion 200) ist in 5B zu sehen, die einen vertikalen Querschnitt entlang der Linie BB in 5A zeigt.
• Die FET-Zelle ist in einem Halbleiterkörper 210 ausgebildet, der ein Halbleitersubstrat 249, das zum Beispiel p-dotiert sein kann, und eine n-dotierte Halbleiterschicht 248 umfasst, die auf dem Halbleitersubstrat 249 ausgebildet ist. Die Halbleiterschicht 248 kann z.B. durch epitaktisches Wachstum ausgebildet sein. Die n-Dotierung der Halbleiterschicht 248 bildet die Hintergrunddotierung der schaltbaren Halbleiterzellen 140 aus. Der Halbleiterkörper 210 weist eine erste Oberfläche 211 und eine zweite Oberfläche 212 gegenüber der ersten Oberfläche 211 auf. Die Halbleiterschicht 248 erstreckt sich bis zur ersten Oberfläche 211 und bildet die dritte Dotierungsregion 143 aus, wie oben beschrieben, d.h., eine Driftregion 243. Eine p-dotierte Region 242, die Teil der zweiten Dotierungsregion 142 ist, ist in der Driftregion 243 ausgebildet. Die p-dotierte Region 242 fungiert als eine Körperregion und bildet den Haupt-pn-Übergang 245 mit der Driftregion 243 aus. Eine stark n-dotierte Sourceregion 241, die Teil der ersten Dotierungsregion 141 ist, in der Körperregion 242 eingebettet. Eine stark n-dotierte Drainregion 244, die Teil der vierten Dotierungsregion 144 ist, ist in der Driftregion 243 eingebettet und bildet einen nn+-Übergang mit der Driftregion 243 aus. Eine Source-Metallbeschichtung 231, die Teil der ersten Hauptelektrode 131 ist, ist in elektrischem Kontakt mit der Sourceregion 241 und der Körperregion 241. Außerdem ist eine Drain-Metallbeschichtung 232, die Teil der zweiten Hauptelektrode 132 ist, in elektrischem Kontakt mit der Drainregion 244.
• Über der Körperregion 242 und von dieser durch ein Gatedielektrikum 252 isoliert, ist eine Gateelektrode 233 angeordnet, die einen Teil einer dritten Elektrode des lateralen Leistungshalbleiterbauelements ausbildet. Die Gateelektrode 233 und die Driftregion 243 sind von einer vergleichsweise dicken Isolierschicht 251 bedeckt, die die Gateelektrode 233 und die Driftregion 243 gegen die Source-Metallbeschichtung 231 und die Drain-Metallbeschichtung 232 isoliert.
• Der p-dotierte Körper 242 und das p-dotierte Halbleitersubstrat 249 können in elektrischem Kontakt sein, zum Beispiel durch Erstreckung der Körperregion 242 entlang einer Außenkante oder einem Außenrand des Halbleiterkörpers 210, wie in 3 gezeigt.
• 5A bis 5D zeigen nur die Struktur der schaltbaren Halbleiterzellen 140 und nicht das gesamte Bauelement. Die linke Seite in 5A bis 5D ist dem Außenrand des Halbleiterkörpers 210 zugewandt, während die rechte Seite dem Mittelpunkt des lateralen Halbleiterbauelements zugewandt ist, die durch die vierte Dotierungsregion 144 definiert ist.
• Benachbart zur FET-Zelle 200 ist eine Driftsteuerzelle 300 ausgebildet, die von der FET-Zelle 200 durch ein Akkumulationsdielektrikum 350 isoliert ist, wie in 5A und 5C gezeigt, wobei 5C ein Querschnitt entlang der Linie CC in 5A ist.
• Die Driftsteuerzelle 300 des TEDFET ist im Halbleiterkörper 310 mit der ersten Oberfläche 311, der zweiten Oberfläche 312, dem Halbleitersubstrat 349, und der Halbleiterschicht 348 wie oben beschrieben ausgebildet. Distal zur FET-Zelle 200 ist eine Isolierschicht 353 zwischen dem p-dotierten Halbleitersubstrat 349 und der n-dotierten Halbleiterschicht 348 ausgebildet. Die Halbleiterschicht 348 kann z.B. durch Epitaxialwachstum ausgebildet sein. Zusammen mit dem Akkumulationsdielektrikum 350 isoliert die Isolierschicht 353 die Driftsteuerzelle 300 elektrisch vollständig von der benacharten FET-Zelle 200 und dem Halbleitersubstrat 349. Dies ist in 5D zu erkennen, die eine dreidimensionale Darstellung einer schaltbaren Halbleiterzelle 140 zeigt, die eine FET-Zelle 200 mit einer benachbarten Driftsteuerzelle 300 umfasst.
• Die Driftsteuerzelle 300 umfasst eine p-dotierte erste Zone 342 und bildet einen Haupt-pn-Übergang 345 mit einer Driftsteuerregion 343 aus, die durch die n-dotierte Halbleiterschicht 348 ausgebildet ist. Eine stark n-dotierte zweite Zone 344 ist in der Halbleiterschicht 348 ausgebildet und bildet einen nn+-Übergang mit der Driftsteuerregion 343 aus. Die erste Zone 342 wird von einem ersten Anschluss 331 kontaktiert, während die zweite Zone 344 von einem zweiten Anschluss 332 kontaktiert wird. Der erste Anschluss 331 kann durch ein nicht gezeigtes Diodenelement mit der Source-Metallbeschichtung 231 elektrisch verbunden sein. Auf ähnliche Weise kann der zweite Anschluss 332 durch eine nicht gezeigte Diode mit der Drain-Metallbeschichtung 232 elektrisch verbunden sein.
• Gemäß einer Ausführungsform kann sich die Isolierschicht 353 auch unterhalb der FET-Zelle erstrecken, die die Driftregion 243 vom Substrat 212 isoliert. Gemäß einer weiteren Ausführungsform kann sich die Isolierschicht 353 zusätzlich oder alternativ dazu auch unterhalb der gekrümmten Halbleiterabschnitte 122 erstrecken, die die Dotierungsregion 143 vom Substrat 212 isolieren. Das Isolieren der Driftregion 243 und/oder der Dotierungsregion 143 hemmt die Injektion von Trägern in das Substrat 212 während des Betriebs der Körperdiode und kann dadurch das dynamische Verhalten der Körperdiode zusätzlich verbessern. Andererseits wird die thermische Leistungsfähigkeit aufgrund der geringeren Wärmeströmung durch die Isolierschicht 353 verglichen mit einem direkten Kontakt aus einem Halbleitermaterial verringert.
• Eine vergleichsweise dicke Isolierschicht 351, die kontinuierlich mit der Isolierschicht 251 ausgebildet sein kann, bedeckt die Driftsteuerregion 343 und stellt jeweils eine Isolierung gegen den ersten und den zweiten Anschluss 331, 332 bereit.
• Aufgrund der Wirkung der Driftsteuerregion 343 ist ein Akkumulationskanal in der Driftregion 243 entlang des Akkumulationsdielektrikums 350 ausgebildet, um den Ein-Zustands-Widerstand im leitenden Zustand des lateralen Leistungshalbleiterbauelements zu verringern.
• Wie in 5A gezeigt, sind die schaltbaren Halbleiterzellen 140 benachbart zueinander angeordnet, sodass die FET-Zellen 200 und die Driftsteuerzellen 300 abwechselnd im geraden Halbleiterabschnitt 121 des lateralen Leistungshalbleiterbauelements angeordnet sind.
• Wie oben beschrieben ist der Lawinendurchbruch auf die gekrümmten Halbleiterabschnitte 122 begrenzt oder beschränkt und beeinflusst dadurch weder die schaltbaren Halbleiterzellen 140 noch das Akkumulationsdielektrikum 350. Dadurch kann das Einfangen heißer Ladungsträger im Akkumulationsdielektrikum 350, die beim Lawinendurchbruch erzeugt werden, signifikant verringert werden. Dieser Effekt ist zusätzlich verbessert, wenn die Peak-Dotierungskonzentration der dritten Dotierungsregion 143 im gekrümmten Halbleiterabschnitt 122 von der ersten Oberfläche 111 beabstandet ist, da in diesem Fall die Wahrscheinlichkeit reduziert ist, dass heiße Ladungsträger in die Isolierschicht 251, 351 injiziert werden, die auch den gekrümmten Halbleiterabschnitt 122 bedeckt.
• Die oben beschriebene Anordnung des lateralen Leistungshalbleiterbauelements weist außerdem eine verbesserte Kommutierungseigenschaft auf, sodass das laterale Leistungshalbleiterbauelement eine verbesserte Lawinenstabilität und eine verbesserte Kommutierungseigenschaft aufweist.
• Während der Kommutierung müssen Ladungsträger in dem Bauelement beseitigt werden, um das Bauelement in den Sperrzustand zu versetzen. Wenn die Körperdiode der FET-Zellen 200 in Betrieb ist, wie im Fall der in 5B gezeigten Struktur, wird die Driftregion 243 mit Ladungsträgern überflutet. In der Region der schaltbaren Halbleiterzellen 140 wird ein großer Teil des Stroms als Kanalstrom das Akkumulationsdielektrikum 350 entlang geleitet. Darüber hinaus bewirkt die Körperdiode, wenn sie geeignet bemessen ist, um größere Körperdiodenströme handhaben zu können, auch das Überfluten der dritten Dotierungsregion 143, die der Driftregion 243 entspricht, mit Ladungsträgern. Wird das Bauelement nun in den Sperrzustand versetzt, agiert die Dotierungskonzentration im gekrümmten Halbleiterabschnitt 122, die hin zur vierten Dotierungsregion 144 ansteigt, als Feldstoppregion, die verhindert, dass das elektrische Feld rasch auf die vierte Dotierungsregion 144 (Drainregion 244) übergeht. Dadurch verbleiben die Ladungsträger länger in der dritten Dotierungsregion 143, was eine sanftere Kommutierung zur Folge hat.
• Darüber hinaus wird die Stromdichte zum Beseitigen der positiven Ladungsträger (Löcher) durch den geometrischen Effekt des gekrümmten Halbleiterabschnitts 122 reduziert, da der Lochstrom in Richtung der Außengrenze des gekrümmten Halbleiterabschnitts 122 verläuft. Dies führt zu einer Schaltfestigkeit, die im Wesentlichen durch die Lochstromdichte bedingt ist. Ein solches Verhalten ist von Vorteil für Brückenschaltungen und Resonanzanwendungen, bei denen die Körperdiode in bestimmten Fällen einer abrupten Kommutierung ausgesetzt sein kann, was eine Beschädigung des Bauelements zur Folge haben kann.
• Das oben beschriebene laterale Leistungshalbleiterbauelement ermöglicht es dem Halbleiterkörper 110, d.h. der zweiten Seite 112 des Halbleiterkörpers 110, Source-Potential zu erlangen. Darüber hinaus können Ansteuerschaltkreise leicht in den Halbleiterkörper 110 seitlich außerhalb der Aktivregionen in das Leistungshalbleiterbauelement integriert werden, da die äußeren Regionen sowie die Rückseite des Halbleiterkörpers 110 das gleiche elektrische Potential aufweisen.
• Alternativ dazu kann die vierte Halbleiterregion 144 Source-Potential aufweisen, während die erste und/oder die zweite Halbleiterregion 141, 142 Drain-Potential aufweisen kann.
• In einem weiteren Aspekt kann ein Rückwärtssperrtransistor in den Regionen der schaltbaren Halbleiterzellen 140 integriert sein, zum Beispiel durch Ausbilden einer optionalen zusätzlichen Dotierungsregion 246 mit einem Dotierungstyp, der dem Dotierungstyp der Drainregionen 244 entgegengesetzt ist, die elektrisch mit der Drainelektrode 232 verbunden ist und die Drainregion 244 von der Driftregion 243 isoliert. Die elektrische Verbindung in 5D ist durch eine Leitung 247 angezeigt, kann jedoch z.B. durch einen genuteten Kontakt für die Drainelektrode 232 oder durch die zusätzliche Dotierungsregion 246 umgesetzt werden, die in einen Teil der Drainregionen 244, die die erste Oberfläche 211 erreichen, eindringen. Ohne die Driftsteuerregion 343 mit einer Spannung zu beaufschlagen, wird somit eine laterale IGBT-Struktur bereitgestellt, die die Driftregion 243 überflutet, wenn das Gate 233 aufgeladen ist. Dies hat eine Verringerung der Drainspannung zur Folge, und die Spannung der Driftsteuerregion 343 ist in der Lage, einen kontinuierlichen Kanal zu erzeugen, der in der Driftregion 243 als Akkumulationskanal ausgebildet ist und in der zusätzlichen Dotierungsregion 246 als Umkehrkanal. Diese Veränderung verbessert die Impulsstromfestigkeit des lateralen Leistungshalbleiterbauelements. Darüber hinaus sind die Rückwärtssperrkapazitäten verbessert, die den Sperrstrom in die gekrümmten Halbleiterabschnitte 122 der dritten Dotierungsregion 143 treiben, die Dotierungsverhältnisse aufweisen, die, insbesondere aufgrund der steigenden Dotierungskonzentration, für eine optimale Diodenleistungsfähigkeit angepasst sind. Darüber hinaus ist ein aktiver Gleichrichtungsbetrieb des lateralen Leistungshalbleiterbauelements möglich, indem ein leitender Kanal entlang des Akkumulationsdielektrikums 350 erzeugt wird und die auf die Gateelektrode 233 beaufschlagte Spannung erhöht wird.
• Unter Bezugnahme auf 6A bis 6D wird ein Verfahren zum Herstellen eines lateralen Leistungshalbleiterbauelements beschrieben.
• Es ist ein Halbleiterkörper 410 mit einem Halbleitersubstrat 449 und einer Halbleiterschicht 448 auf dem Halbleitersubstrat 449 bereitgestellt. Die Halbleiterschicht 448 kann eine epitaktisch gewachsene Schicht eines Dotierungstyps sein, der dem Dotierungstyp des Halbleitersubstrats 449 entgegengesetzt ist. In diesem Fall bildet die Halbleiterschicht 448 einen pn-Übergang mit dem Halbleitersubstrat 449 aus. Die Halbleiterschicht 448 kann auch von demselben Dotierungstyp sein wie das Halbleitersubstrat 449.
• Die Halbleiterschicht 448 erstreckt sich bis zum Halbleiterkörper 410 und bildet eine erste Oberfläche 411 desselben aus, wie in 6A gezeigt.
• In einem weiteren Verfahren wird eine Vielzahl von Gräben 460 in der Halbleiterschicht 448 ausgebildet. Dies ist im linken Teil von 6A gezeigt. Die Gräben 460 verlaufen entlang der Regionen, in denen die Driftsteuerregionen 343 in darauffolgenden Verfahren ausgebildet werden. Für jede Driftsteuerregion 343 kann ein dazugehöriger Graben 460 ausgebildet werden. The Mesaregionen zwischen zueinander benachbarten Gräben 460 bilden später die Driftregionen 243 aus.
• Die Gräben 460 können sich, wie in dem in 2 gezeigten Beispiel von oben gesehen, von oberhalb des Haupt-pn-Übergangs 145 bis unterhalb des Haupt-pn-Übergangs 145 erstrecken, was die Ausrichtung von 2 betrifft. Die Gräben 460 erstrecken sich daher durch die Region hindurch, in der später die vierte Dotierungsregion 144 ausgebildet wird. Wie in der Ausführungsform von 2 gezeigt, können sich die Gräben 460 entlang der Halbleiterzellen 140 von der Oberkante des Halbleiterkörpers 110 bis zur Unterkante des Halbleiterkörpers 110 erstrecken. Da eine Vielzahl von lateralen Leistungshalbleiterbauelementen auf einem Wafer ausgebildet ist, können die Gräben 460 so ausgebildet sein, dass sie sich bis hin zu Regionen erstrecken, die später die Kanten der lateralen Leistungshalbleiterbauelemente ausbilden. Alternativ dazu können sich die Gräben 460 bis hin zu Regionen erstrecken, die knapp außerhalb der ersten Halbleiterregion 141 liegen.
• In einem weiteren Verfahren, wie im linken Teil von 6B gezeigt, wird der Halbleiterkörper 410 bei einer erhöhten Temperatur in einer Desoxidationsatmosphäre vergütet, um die Oberflächenmigration des Halbleitermaterials der Halbleiterschicht 448 zu bewirken, bis die Gräben 460 vom Halbleitermaterial bedeckt sind, um dazugehörige Hohlräume 461 auszubilden, die lateral voneinander beabstandet sind. Da das „Zurückfließen“ des Halbleitermaterials ein monokristallines Material ergibt, ist die Erstreckung der Vertiefungen in andere Regionen als die Regionen, in denen die Driftsteuerregionen ausgebildet sind, unkritisch.
• Als veranschaulichendes Beispiel können die Gräben 460 eine Breite von ungefähr 300 nm bis ungefähr 3000 nm und eine Länge von ungefähr 30 µm bis ungefähr 120 µm für ein Bauelement mit einer Sperrkapazität von 600 V aufweisen. Die Mindestlänge der Gräben kann mit der Länge l_T der lateralen Transistorzelle übereinstimmen, die mit der gewünschten Sperrspannung V_B des lateralen Transistors angeschlossen ist. In einer Ausführungsform, beträgt l_T in µm ungefähr 5...20·V_B/100 V. Die Gräben können jedoch viel länger als diese Werte sein und können so ausgebildet sein, dass sie sich durch einen oder mehrere Chips oder sogar durch den gesamten Wafer hindurch erstrecken. Die oben genannten Breitenveränderungen im Vergütungsverfahren und die anfängliche Breite der Gräben 460 sollten angepasst sein, um diese Veränderungen zu ermöglichen. Der Teilungsabstand der Gräben 460 kann im Bereich von mehreren Hundert nm liegen, was verlässlich verhindert, dass zueinander benachbarte Gräben 460 während des Vergütungsprozesses miteinander verschmelzen. Die Tiefe der Gräben 460 kann im Bereich mehrerer µm liegen. Diese Abmessungen dienen nur der Veranschaulichung und sind nicht als Einschränkung zu verstehen.
• Die Verfahrensbedingungen während des Vergütens können speziellen Bedürfnissen entsprechend angepasst werden. Zur Veranschaulichung kann die Temperatur in einem Bereich von ungefähr 1000 °C bis ungefähr 1150 °C liegen, wenn die Halbleiterschicht 448 ein Siliziumhalbleiter ist. In diesem Temperaturbereich beginnt das Halbleitermaterial der Halbleiterschicht 448 zu „fließen“ und die Gräben 460 beginnen, durch das fließende Material verschlossen zu werden. Andererseits verbreitern sich aufgrund des fließenden Materials die Gräben 460 im unteren Bereich. Die Gräben 460 sind jedoch durch einen lateralen Abstand voneinander beabstandet, der ausreichend ist, damit die sich im unteren Bereich verbreiternden Gräben 460 nicht verschmelzen.
• Das Vergüten kann gemäß einer Ausführungsform in einer Desoxidationsatmosphäre durchgeführt werden, zum Beispiel in einer Wasserstoffatmosphäre bei niedrigem Druck, zum Beispiel bei 10 Torr (ungefähr 1.3·10³ Pa). Die Dauer des Vergütungsprozesses kann variieren und kann je nach Temperatur ausgewählt sein. Eine typische Vergütungsdauer bei der gewünschten Vergütungstemperatur kann ungefähr 10 min betragen.
• In einem weiteren Verfahren, das im linken Teil von 6C gezeigt ist, wird ein senkrechter Kanal 462 ausgebildet, der sich von der ersten Oberfläche 411 weg erstreckt, um einen Zugang zu den Hohlräumen 461 bereitzustellen. Gemäß einer Ausführungsform kann jeweils ein Kanal 462 ausgebildet werden, um sich hin zu einem dazugehörigen Hohlraum 461 zu erstrecken. Entsprechend einer weiteren Ausführungsform kann ein Kanal 462 Zugang zu zwei oder mehr Hohlräumen 461 bereitstellen.
• Die Hohlräume 461, die im linken Teil von 6C die Form von Hohlrohren annehmen, weisen Innenflächen auf. In einem weiteren Verfahren, wie im linken Teil von 6D gezeigt, werden die Innenflächen der Hohlräume 461 oxidiert, um entsprechende Isolierschichten 470 auszubilden, die später Isolierschichten 353 ausbilden. Die Kanäle 462 stellen den Zugang für die oxidierende Atmosphäre bereit, damit diese in die Hohlräume 461 diffundieren kann.
• Die Kanäle 462 sind typischerweise in Regionen außerhalb der Aktivregion des Leistungshalbleiterbauelements ausgebildet. Zum Beispiel können die Kanäle 462 in den Bereichen des Schnittfugen- oder Sägerahmens ausgebildet sein, entlang dessen der Halbleiterkörper 410 letztendlich geschnitten wird, um die Leistungshalbleiterbauelemente voneinander zu trennen.
• Die linken Teile von 6A bis 6D zeigen das Ausbilden getrennter Isolierschichten 470, die nur in den Regionen unterhalb der Driftsteuerregionen 343 ausgebildet werden. In diesem Fall bleiben die Mesaregionen zwischen den Gräben 460 in Kontakt mit dem Halbleitersubstrat 449. Die Gräben 460 können zum Beispiel so ausgebildet werden, dass sie sich bis hin zum Halbleitersubstrat 449 erstrecken, sodass die dazugehörigen Isolierschichten 470 in der Grenzfläche zwischen dem Halbleitersubstrat 449 und der Halbleiterschicht oder Halbleiterschicht 448 ausgebildet sind. Die Mesaregionen, die später die Driftregionen ausbilden, können entsprechende pn-Übergänge mit dem Halbleitersubstrat 449 ausbilden. Diese pn-Übergänge isolieren die Driftregionen vom Halbleitersubstrat 449.
• Die Driftregionen in Kontakt mit dem Halbleitersubstrat 449 zu belassen, ist in Bezug auf die Wärmeübertragung von den lateralen Transistorzellen zu einer Wärmesenke von Vorteil, die typischerweise mit der Rückseite des Halbleitersubstrats 449 verbunden ist, da das Halbleitermaterial der Driftregionen (Mesaregionen) mit dem Halbleitersubstrat 449 kontinuierlich ist. Um die Wärmeübertragung zusätzlich zu verbessern, können die Gräben 460 nur in Regionen der später geraden Halbleiterabschnitte 121 ausgebildet sein. In anderen Regionen, wie den gekrümmten Halbleiterabschnitten 122, und zum Beispiel unterhalb der ersten Halbleiterregion 144 sind keine Gräben 460 ausgebildet, sodass das Halbleitermaterial auch in diesen Regionen und Abschnitten jeweils kontinuierlich bleibt.
• Neben der verbesserten Wärmeübertragung verringern die Hohlräume 261, die auch nach dem Ausbilden der Isolierschicht 471 hohl bleiben, die kapazitative Kopplung der Driftsteuerregion 343 mit dem Halbleitersubstrat 449.
• In einer weiteren Ausführungsform, die in den rechten Teilen von 6A bis 6D gezeigt ist, ist eine gemeinsame Isolierschicht 471 unterhalb der Driftsteuerregionen 343 und der Driftregionen 243 ausgebildet. Eine Vielzahl von nahe zueinander beabstandeten Gräben 465 ist in der Halbleiterschicht 448 ausgebildet. Ob ein Graben zu einem einzelnen Hohlraum wird oder benachbarte Gräben sich zu einem gemeinsamen Hohlraum vereinigen, hängt vom lateralen Abstand zwischen den Vertiefungen, d.h. dem Teilungsabstand, ab. Wird eine Vielzahl von nahe zueinander beabstandeten Gräben 465 in einer Anordnung angeordnet, wird ein Hohlraum 466 ausgebildet, der in der Draufsicht die zweidimensionale Erstreckung der Anordnung aufweist. Der Hohlraum 466 kann eine flache Form, wie in 6B gezeigt, aufweisen. Zum Beispiel bildet eine rechteckige Anordnung von nahe zueinander beabstandeten Gräben 465 (in der Draufsicht) einen im Wesentlichen rechteckigen Hohlraum 466 mit abgerundeten Ecken aus, während eine Reihe von nahe zueinander beabstandeten Gräben 465 einen im Wesentlichen länglichen Hohlraum ausbildet. Durch die Auswahl der Anordnung der Vertiefungen 108 kann daher regelrecht jede Hohlraumanordnung und -form ausgebildet werden.
• In weiteren Verfahren, die in den rechten Bereichen von 6C und 6D gezeigt sind, wird ein vertikaler Kanal 467 ausgebildet, um Zugang für eine oxidierende Atmosphäre in den Hohlraum 466 bereitzustellen, um eine Isolierschicht 471 auf den Innenflächen des Hohlraums 466 auszubilden. Der Kanal 467 ist typischerweise in Regionen außerhalb der Aktivregion des Leistungshalbleiterbauelements ausgebildet und kann willkürlich in der Region des Hohlraums 466 angeordnet sein. Der Kanal 467 kann zum Beispiel in den Regionen des Schnittfugen- oder Sägerahmens ausgebildet sein, entlang dessen der Halbleiterkörper 410 letztendlich geschnitten wird, um die Leistungshalbleiterbauelemente voneinander zu trennen. Die Wärmeübertragung vom lateralen Transistor zum Kühlkörper wird durch Verwenden eines Hohlraums auch unterhalb der Driftregionen 243 verringert. Allerdings wird dabei die kapazitative Kopplung zwischen den Driftregionen 243 und dem Substrat 449 verringert.
• Gemäß einer Ausführungsform kann ein Kompromiss zwischen dem thermischen Leistungsverhalten und der kapazitativen Kopplung des lateralen Transistors erreicht werden, indem rohrförmige Hohlräume 461 nur unter den Driftsteuerregionen 300, z.B. in einem Bereich, der näher bei den Sourceregionen des lateralen Bauelements liegt, und ein zweidimensionaler Hohlraum 466 unter den Driftregionen 200 und den Driftsteuerregionen 300, z.B. in einem Bereich, der näher bei den Drainregionen liegt, miteinander kombiniert werden. In diesem Fall kann die Anzahl an Kanälen 462, 467 auf insgesamt einen Kanal reduziert werden.
• Durch Anordnen des Hohlraums 466 unterhalb der gekrümmten Halbleiterregionen kann verhindert werden, dass Elektronen oder Löcher, die beim Diodenbetrieb des lateralen Leistungshalbleiterbauelements oder während eines Lawinendurchbruchs erzeugt werden, das Halbleitersubstrat und damit weitere Teile des Bauelelements erreichen.
• In weiteren Verfahren wird eine Vielzahl von schaltbaren Halbleiterzellen 140 ausgebildet, wie in 5A bis 5D gezeigt. Jede schaltbare Halbleiterzelle 140 umfasst eine Driftregion 243, die in der Halbleiterschicht 448 ausgebildet ist, besonders in den Mesaregionen zwischen den Regionen, in denen die Gräben 460 ausgebildet wurden. Die Driftsteuerregionen 343 werden in der Halbleiterschicht 448 benachbart zur Driftregion 243 und oberhalb der Isolierschichten 470 ausgebildet. Die Akkumulationsdielektrika 350 werden zwischen der Driftregion 243 und der Driftsteuerregion 343 ausgebildet, zum Beispiel durch Ätzen dünner Gräben. Die Ätzung endet bei der Isolierschicht 470. Die dünnen Gräben werden anschließend mit einem Isoliermaterial gefüllt.
• Die Halbleiterzellen 140 bilden einen geraden Halbleiterabschnitt 121 der Schleifenstruktur 120 aus, der in der Draufsicht auf die erste Oberfläche zumindest einen gekrümmten Halbleiterabschnitt 122 und zumindest einen geraden Halbleiterabschnitt 121 aufweist.
• In einem weiteren Prozess wird der gekrümmte Halbleiterabschnitt 122 derart dotiert, dass die Dotierungskonzentration des gekrümmten Halbleiterabschnitts 122 von der gekrümmten Außengrenze 145 hin zur Innengrenze 147 zunimmt. Dies kann beispielsweise erreicht werden, indem eine oder mehrere Implantationsmasken verwendet werden. Um die Anzahl an Verfahrensschritten zu verringern, kann das Dotieren der gekrümmten Halbleiterabschnitte 122 durch Ionenimplantationen durch Fenster einer Maske und einen anschließenden Temperschritt erfolgen, um ein Diffundieren des Dotiermaterials zu erreichen. Die maximale Dotierungskonzentration kann ohne Maskieren der IonenImplantation erreicht werden, die z.B. nahe der Innengrenze 147 durchgeführt werden kann. Auf dem Weg zur gekrümmten Außengrenze 145 wird die Dichte der Fenster in der Maske verringert, wodurch die mittlere Menge an in das Halbleitermaterial implantierten Dotierungsatomen pro Fläche reduziert wird. Die minimale Dotierungskonzentration kann erreicht werden, indem die Ionenimplantation völlig verhindert wird, d.h. ohne Öffnen der Fenster in der Maske. Dieses Verfahren kann einmal oder mehrere Male wiederholt werden. Unter dem Gesichtspunkt der Integration ist es wünschenswert, Ionenimplantationsschritte und Maskierungsschritte durchzuführen, die bei der Herstellung des Halbleiterchips ohnehin erforderlich sind.
• In 8, die eine Implantationsmaske 880 mit einer Vielzahl von Fenstern 881 und 882 zeigt, wird ein Beispiel gegeben. Die strichliertem Linien in 8 zeigen die Position der Außengrenze 145 und der Innengrenze 147 der gekrümmten Abschnitte 122 an, die durch Teile der dritten Dotierungsregion 143 ausgebildet werden. Die Anzahl, Größe und Form der Fenster 881 kann zum Beispiel in radialer Richtung variieren, während die Dichte in Umfangsrichtung für einen bestimmten Radius konstant gehalten wird. Ein Innenfenster 882 kann als halbkreisförmiger Ring ausgebildet sein. Beim Variieren von zumindest einer der Anzahl, der Größe und der Form der Fenster 881 kann die Implantationsdichte lokal angepasst werden. In einem anschließenden Temperschritt diffundieren die implantierten Dotierungsstoffe, um das durch die Maske 880 definierte Implantationsmuster abzurunden. Beim Verwenden von kleinen Fenstern kann die lokale Variation der sich ergebenden Dotierung sogar noch besser gesteuert werden, und die Dauer und/oder Temperatur des anschließenden Temperschritts kann reduziert werden.
• Gemäß einer weiteren Ausführungsform, die in 9A und 9B gezeigt ist, ist eine erste Maske 901 bereitgestellt, die eine Außenregion des gekrümmten Halbleiterabschnitts 122 abdeckt, zum Beispiel eine in 2 gezeigte Region 143a, wobei eine Innenregion des gekrümmten Halbleiterabschnitt 122, zum Beispiel Region 143b, unmaskiert belassen wird. Die erste Maske 901 umfasst das erste Fenster 981. Dotierungsstoffe werden implantiert, indem die erste Maske 901 als Dotierungsmaske verwendet wird. Anschließend wird eine zweite Maske 902 mit einem zweiten Fenster 982 ausgebildet. Das zweite Fenster 982 lässt einen Teil der Außenregion, der auf die Innenregion trifft, unmaskiert. Gemäß einer Ausführungsform kann das zweite Fenster 982 größer sein als das erste Fenster 981 und sich weiter bis zur gekrümmten Außengrenze 145 erstrecken. Die zweite Maske 902 wird während eines weiteren Implantationsverfahrens als Implantationsmaske verwendet. Somit wird durch Vergrößern der Größe des zweiten Fensters 982 relativ zum ersten Fenster 981 hin zur gekrümmten Außengrenze 145 die Gesamtmenge von Dotierungsstoffen, die in das gekrümmte Halbleiterabschnitt 122 implantiert werden, hin zur Innengrenze 147 größer als hin zur Außengrenze 145.
• Durch Verwenden der ersten und der zweiten Maske 901, 902, kann zumindest ein Zweischritt-Dotierungsprofil von der Innengrenze 147 bis zur gekrümmten Außengrenze 145 erhalten werden. Werden mehr als zwei Masken verwendet, kann sich die Anzahl der Schritte im Dotierungsprofil erhöhen.
• Die erste und die zweite Maske 901, 902 können Teile von Implantationsmasken sein, die in anderen Regionen verwendet werden, um andere Dotierungsregionen, wie die vierte Dotierungsregion 144, eine optionale Feldstoppschicht oder die erste Dotierungsregion 141 auszubilden. Daher kann durch geeignetes Kombinieren von Implantierungsschritten die Anzahl von Lithographieschritten so niedrig wie möglich gehalten werden.
• Gemäß mehreren Ausführungsformen können die in 8, 9A und 9B gezeigten Maskenfenster 881, 882, 981 und 982 in allen Kombinationen permutiert werden. Es können beispielsweise Fenster wie 881 auch in der ersten Maske 901 und/oder der zweiten Maske 902, zusätzlich oder alternativ zu einem größeren Fenster 981, 982, verwendet werden. Die zweite Maske 902 und die erste Maske 901 können überlappende Fenster wie die in 9A und 9B gezeigten Fenster 981 und Fenster 982 aufweisen. Das Fenster der zweiten Maske 902 kann jedoch nur über maskierten Bereichen der ersten Maske 901 angeordnet sein. Natürlich können mehr als zwei Masken verwendet werden.
• Unter Bezugnahme auf 7 wird eine weitere Ausführungsform zum Herstellen eines lateralen Leistungshalbleiterbauelements beschrieben. In dieser Ausführungsform werden die Driftregionen und die Driftsteuerregionen in einer Membran des Halbleiterkörpers 410 ausgebildet. Die Isolierung der Rückseite kann durch eine hohle Aussparung und/oder eine in der Aussparung ausgebildete Isolierschicht bereitgestellt werden. Dadurch wird beim Diodenbetrieb des lateralen Leistungshalbleiterbauelements verhindert, dass die während des Lawinendurchbruchs erzeugten Elektronenlochpaare das Halbleitersubstrat und weitere Teile des Bauelements erreichen.
• Wie in 7 gezeigt, ist in der zweiten Oberfläche 412 des Halbleiterkörpers 410 eine Aussparung 480 ausgebildet, zum Beispiel eingeätzt. Die Aussparung 480 erstreckt sich über untere Regionen der Driftsteuerregionen 343 und der Driftregionen 243.
• In einem weiteren Verfahren kann eine Isolierschicht 471 auf einer freiliegenden Oberfläche der Aussparung 480 ausgebildet werden. Der verbleibende Raum der Aussparung kann ungefüllt bleiben oder mit einem Material befüllt werden, etwa einem Halbleitermaterial oder einem Isoliermaterial wie z.B., Keramik oder ein Polymer, das weitere Teilchen umfassen kann, sogar Metall, das die Wärmeableitung verbessert. Bleibt die Aussparung 480 ungefüllt, stellt die leere Aussparung auch ohne zusätzliche Isolierschicht eine Isolierung bereit. Somit kann die leere Aussparung 480 eine Isolierschicht bereitstellen.
• Wie in 7 gezeigt, isoliert die Isolierschicht 471 und/oder die Aussparung 480 die Driftregionen 243 und die Driftsteuerregionen 343 von weiterem Material, das später auf der zweiten Seite 412 des Halbleiterkörpers 410 ausgebildet werden kann.
• Räumlich relative Begriffe wie “unter”, “unterhalb”, “über”, “oberhalb” und dergleichen werden zum besseren Verständnis verwendet, um die Position eines Elements in Bezug auf ein zweites Element zu erklären. Diese Begriffe umfassen verschiedene Ausrichtungen des Bauelements zusätzlich zu anderen Ausrichtungen als die in den Zeichnungen gezeigten. Begriffe wie “erste/erster/erstes”, “zweite/zweiter/zweites” werden ferner ebenfalls verwendet, um verschiedene Elemente, Regionen, Abschnitte usw. zu beschreiben, und stellen keine Einschränkung dar. In der Beschreibung beziehen sich die gleichen Begriffe durchgehend auf die gleichen Elemente.
• Wie hierin verwendet sind die Begriffe “aufweisen”, “umfassen”, “enthalten”, “beinhalten” und dergleichen offene Begriffe, die die Anwesenheit genannter Elemente oder Merkmale anzeigen, aber weitere Elemente oder Merkmale nicht ausschließen. Die Artikel “eine/einer/eines” und “der/die/das” umfassen sowohl die Einzahl als auch die Mehrzahl, sofern der Zusammenhang nicht ausdrücklich Anderes vorsieht.
• Bezugszeichenliste

110, 210, 310, 410

Halbleiterkörper

111, 211, 311, 411

erste Oberfläche des Halbleitersubstrats

112, 212, 312, 412

zweite Oberfläche des Halbleitersubstrats

120

geschlossene Schleifenstruktur

121

gerader Halbleiterabschnitt

122

gekrümmter Halbleiterabschnitt

126

Dotierungsregion

131, 231, 331

erste Hauptelektrode / Sourceelektrode / Source-Metallbeschichtung / erster Anschluss

132, 232, 332

zweite Hauptelektrode / Drainelektrode / Drain-Metallbeschichtung / zweiter Anschluss

140

schaltbare Halbleiterzelle

141, 241

erste Dotierungsregion / Sourceregion

142, 242, 342

zweite Dotierungsregion / Körperregion / erste Zone

143, 243, 343

dritte Dotierungsregion / Driftregion / Driftsteuerregion

144, 244, 344

vierte Dotierungsregion / Drainregion / zweite Zone

145, 245, 345

Haupt-pn-Übergang

149, 249, 349, 449

Halbleitersubstrat

200

FET-Zelle

233

Gateelektrode

246

Dotierungsregion

247

Verbindung

248, 348, 448

Epitaxial-Halbleiterschicht

251, 351

Isolierschicht

252

Gatedielektrikum

300

Driftsteuerzelle

350

Akkumulationsdielektrikum

353

Isolierschicht

460, 465

Graben

461, 466

Hohlraum

462, 467

Kanal

470, 471

Isolierschicht

480

Aussparung

880

Maske

881, 882

Fenster

901

erste Maske

902

zweite Maske

981, 982

Fenster

Claims (27)

1. Laterales Leistungshalbleiterbauelement, aufweisend: einen Halbleiterkörper (110, 210, 310) mit einer ersten Oberfläche (111, 211, 311) und einer der ersten Oberfläche (111, 211, 311) gegenüberliegenden zweiten Oberfläche (212, 312); eine erste Hauptelektrode (131, 231), die zumindest zwei Abschnitte (131a, 131b) aufweist, die auf der ersten Oberfläche (111, 211, 311) angeordnet sind; eine zweite Hauptelektrode (132, 232), die auf der ersten Oberfläche (111, 211, 311) und zwischen den zwei Abschnitten (131a, 131b) der ersten Hauptelektrode (131, 231) angeordnet ist; eine Vielzahl von schaltbaren Halbleiterzellen (140), die zwischen jeweils einem der zwei Abschnitte (131a, 131b) der ersten Hauptelektrode (131, 231) und der zweiten Hauptelektrode (132, 232) angeordnet und konfiguriert sind, um einen steuerbaren leitfähigen Pfad zwischen der ersten Hauptelektrode (131, 231) und der zweiten Hauptelektrode (132, 232) bereitzustellen; und zumindest einen gekrümmten Halbleiterabschnitt (122) zwischen der ersten Hauptelektrode (131, 231) und der zweiten Hauptelektrode (132, 232) mit zunehmender Dotierungskonzentration von der ersten Hauptelektrode (131, 231) hin zur zweiten Hauptelektrode (132, 232).
2. Laterales Leistungshalbleiterbauelement nach Anspruch 1, wobei in einem Querschnitt senkrecht auf die erste Oberfläche (111, 211, 311), für jede Stelle im gekrümmten Halbleiterabschnitt (122) zwischen der ersten Hauptelektrode (131, 231) und der zweiten Hauptelektrode (132, 232) ein Peak der Dotierungskonzentration von der ersten Oberfläche (111) entfernt ist.
3. Laterales Leistungshalbleiterbauelement nach Anspruch 1 oder 2, wobei der gekrümmte Halbleiterabschnitt (122) und die Vielzahl von schaltbaren Halbleiterzellen (140) eine geschlossene Schleifenstruktur (120) bilden, die die zweite Hauptelektrode (132, 232) umgibt.
4. Laterales Leistungshalbleiterbauelement nach Anspruch 3, wobei die geschlossene Schleifenstruktur (120) zumindest zwei gekrümmte Halbleiterabschnitte (122) und zumindest zwei gerade Halbleiterabschnitte (121) aufweist, wobei jeder der geraden Halbleiterabschnitte eine Vielzahl von schaltbaren Halbleiterzellen (140) aufweist.
5. Laterales Leistungshalbleiterbauelement nach einem der Ansprüche 1 bis 4, ferner aufweisend eine Dotierungsregion (126) mit einer Dotierungskonzentration, die unter der Dotierungskonzentration des gekrümmten Halbleiterabschnitts (122) liegt, wobei die Dotierungsregion (126) zwischen dem gekrümmten Halbleiterabschnitt (122) und der Vielzahl von schaltbaren Halbleiterzellen (140) angeordnet ist.
6. Laterales Leistungshalbleiterbauelement nach einem der Ansprüche 1 bis 5, wobei jede schaltbare Halbleiterzelle (140, 200, 300) eine Driftregion (243), eine Driftsteuerregion (343) benachbart zur Driftregion (243) und ein Akkumulationsdielektrikum (350) zwischen der Driftregion (243) und der Driftsteuerregion (343) aufweist.
7. Laterales Leistungshalbleiterbauelement nach Anspruch 6, wobei der Halbleiterkörper (21, 310) ein Halbleitersubstrat (249, 349) eines Leitfähigkeitstyps und eine Halbleiterschicht (248, 348) eines entgegengesetzten Leitfähigkeitstyps aufweist, die auf und in Kontakt mit dem Halbleitersubstrat (249, 349) ist, wobei die Driftsteuerregion (343) jeder der schaltbaren Halbleiterzellen (140) in der Halbleiterschicht (348) ausgebildet ist und durch eine dazugehörige Isolierschicht (353) vom Halbleitersubstrat (249, 349) elektrisch isoliert ist.
8. Laterales Leistungshalbleiterbauelement nach Anspruch 7, wobei die Driftregion (243) jeder schaltbaren Halbleiterzelle (140) in der Halbleiterschicht (238) ausgebildet ist und einen pn-Übergang mit dem Halbleitersubstrat (249, 349) ausbildet.
9. Laterales Leistungshalbleiterbauelement nach einem der Ansprüche 6 bis 8, wobei der Halbleiterkörper (210, 310, 410) ein Halbleitersubstrat (249, 349, 449), eine Halbleiterschicht (248, 348, 448) auf dem Halbleitersubstrat (249, 349, 449) und eine Isolierschicht (470) zumindest zwischen Abschnitten des Halbleitersubstrats (249, 349, 449) und der Halbleiterschicht (248, 348, 448) aufweist, und wobei die Driftsteuerregion (343) jeder der schaltbaren Halbleiterzellen (140) in der Halbleiterschicht (348, 448) ausgebildet und durch die Isolierschicht (470) vom Halbleitersubstrat (249, 349, 449) elektrisch isoliert ist.
10. Laterales Leistungshalbleiterbauelement nach einem der Ansprüche 1 bis 9 wobei jede schaltbare Halbleiterzelle (140) eine Drainregion (144, 244) aufweist, die elektrisch in Kontakt mit der zweiten Hauptelektrode (132, 232) ist.
11. Laterales Leistungshalbleiterbauelement nach einem der Ansprüche 1 bis 9, wobei jede schaltbare Halbleiterzelle (140) eine Sourceregion (141, 241) aufweist, die elektrisch in Kontakt mit der ersten Hauptelektrode (131, 231) ist.
12. Laterales Leistungshalbleiterbauelement nach einem der Ansprüche 1 bis 11, ferner aufweisend eine vierte Dotierungsregion (144) in elektrischem Kontakt mit der zweiten Hauptelektrode (132), eine dritte Dotierungsregion (143) eines ersten Leitfähigkeitstyps, die die vierte Dotierungsregion (144) umgibt und einen Übergang mit der vierten Dotierungsregion (144) bildet, eine zweite Dotierungsregion (142) eines zweiten Leitfähigkeitstyps, die die dritte Dotierungsregion (143) umgibt und einen Haupt-pn-Übergang (145) mit der dritten Dotierungsregion (143) bildet, und eine erste Dotierungsregion (141) des ersten Leitfähigkeitstyps in elektrischem Kontakt mit der ersten Hauptelektrode (131).
13. Laterales Leistungshalbleiterbauelement nach Anspruch 12, wobei der gekrümmte Halbleiterabschnitt (122) durch einen Bereich der dritten Dotierungsregion (143) ausgebildet ist und, in der Draufsicht auf die erste Oberfläche (111, 211, 311), eine gekrümmte Außengrenze, die durch den Haupt-pn-Übergang (145) definiert ist, und eine gekrümmte Innengrenze, die durch den Übergang zwischen der dritten Dotierungsregion (143) und der vierten Dotierungsregion (144) definiert ist, aufweist, und wobei die Dotierungskonzentration des gekrümmten Halbleiterabschnitts (122) von der Außengrenze zur Innengrenze hin um ungefähr 1/R zunimmt, wobei R der Abstand von dem in der vierten Dotierungsregion (144) angeordneten Mittelpunkt ist.
14. Laterales Leistungshalbleiterbauelement, aufweisend einen Halbleiterkörper (110, 210, 310), der eine erste Oberfläche, ein Halbleitersubstrat (249, 349) und eine Halbleiterschicht (248, 348) auf dem Halbleitersubstrat (249, 349) aufweist; eine Schleifenstruktur (120), die in der Draufsicht auf die erste Oberfläche zumindest einen gekrümmten Halbleiterabschnitt (122) und zumindest einen geraden Halbleiterabschnitt (121) aufweist, der eine Vielzahl von schaltbaren Halbleiterzellen (140) aufweist, wobei jede schaltbare Halbleiterzelle (140) eine in der Halbleiterschicht (248, 348) ausgebildete Driftregion (243), eine in der Halbleiterschicht (248, 348) benachbart zur Driftregion (243) ausgebildete Driftsteuerregion (343) und ein Akkumulationsdielektrikum (350) aufweist, das die Driftregion (243) von der Driftsteuerregion (343) elektrisch isoliert; und Isolierschichten (353), die die Driftsteuerregion (343) jeder schaltbaren Halbleiterzelle (140) vom Halbleitersubstrat (249, 349) elektrisch isolieren; und wobei der gekrümmte Halbleiterabschnitt (122) in der Halbleiterschicht (248, 348) ausgebildet ist und eine gekrümmte Außengrenze, die in der Draufsicht auf die erste Oberfläche eine Innengrenze teilweise umgibt, und wobei die Dotierungskonzentration des gekrümmten Halbleiterabschnitts (122) von der gekrümmten Außengrenze zur Innengrenze hin abnimmt.
15. Laterales Leistungshalbleiterbauelement nach Anspruch 14, wobei der gekrümmte Halbleiterabschnitt (122) einen pn-Übergang mit dem Halbleitersubstrat (249, 349) bildet.
16. Laterales Leistungshalbleiterbauelement nach Anspruch 14 oder 15, ferner aufweisend einen Haupt-pn-Übergang (145), der die Schleifenstruktur (121, 122) in der Draufsicht auf die erste Oberfläche umgibt.
17. Laterales Leistungshalbleiterbauelement nach einem der Ansprüche 14 bis 16, wobei in einer Querschnittsansicht senkrecht auf die erste Oberfläche für eine bestimmte Stelle im gekrümmten Halbleiterabschnitt (122) zwischen der gekrümmten Außengrenze und der Innengrenze des gekrümmten Halbleiterabschnitts (122) ein Peak der Dotierungskonzentration von der ersten Oberfläche entfernt ist.
18. Laterales Leistungshalbleiterbauelement, aufweisend: einen Halbleiterkörper (110, 210, 310), der eine erste Oberfläche (111, 211, 311) aufweist; eine erste Dotierungsregion (141) eines ersten Leitfähigkeitstyps, eine zweite Dotierungsregion (142) eines zweiten Leitfähigkeitstyps, die einen pn-Übergang mit der ersten Dotierungsregion (141) bildet, eine dritte Dotierungsregion (143) des ersten Leitfähigkeitstyps, die einen Haupt-pn-Übergang (145) mit der zweiten Dotierungsregion (142) bildet, und eine vierte Dotierungsregion (144), die mit der dritten Dotierungsregion (143) in Kontakt ist; wobei der Haupt-pn-Übergang (145) die dritte Dotierungsregion (143) in der Draufsicht auf die erste Oberfläche (111, 211, 311) umgibt; die dritte Dotierungsregion (143) die vierte Dotierungsregion (144) in der Draufsicht auf die erste Oberfläche (211, 311) umgibt; und die dritte Dotierungsregion (143) gerade Halbleiterabschnitte (121) und gekrümmte Halbleiterabschnitte (122) in der Draufsicht auf die erste Oberfläche (111, 211, 311) aufweist, wobei die Dotierungskonzentration der gekrümmten Halbleiterabschnitte (122) vom Haupt-pn-Übergang (145) zur vierten Dotierungsregion (144) hin zunimmt.
19. Laterales Leistungshalbleiterbauelement nach Anspruch 18, ferner aufweisend eine Dotierungsregion (126) und eine Vielzahl von schaltbaren Halbleiterzellen (140), die in den geraden Abschnitten der dritten Dotierungsregion (143) angeordnet sind, wobei die Dotierungsregionen (126) eine Dotierungskonzentration aufweisen, die unter der Dotierungskonzentration des gekrümmten Halbleiterabschnitts (122) liegt und zwischen dem gekrümmten Halbleiterabschnitt (122) und den schaltbaren Halbleiterzellen (140) angeordnet ist.
20. Laterales Leistungshalbleiterbauelement nach Anspruch 18 oder 19, wobei die Dotierungskonzentration des gekrümmten Halbleiterabschnitts (122), zumindest in Abschnitten, vom Haupt-pn-Übergang (145) zur vierten Dotierungsregion (144) hin, um ungefähr 1/R zunimmt, wobei R der Abstand von dem in der vierten Dotierungsregion (144) angeordneten Mittelpunkt ist.
21. Verfahren zum Herstellen eines lateralen Leistungshalbleiterbauelements, umfassend: Bereitstellen eines Halbleiterkörpers (110, 210, 310), der ein Halbleitersubstrat (249, 349, 449) und eine Halbleiterschicht (248, 348, 448) auf dem Halbleitersubstrat (249, 349, 449) aufweist, wobei die Halbleiterschicht (248, 348, 448) eine erste Oberfläche (111, 211, 411) des Halbleiterkörpers (110, 210, 320, 410) ausbildet; Ausbilden einer Schleifenstruktur (120) in der ersten Oberfläche, die in der Draufsicht auf die erste Oberfläche zumindest einen gekrümmten Halbleiterabschnitt (122) und zumindest einen geraden Halbleiterabschnitt (121) aufweist, der eine Vielzahl von schaltbaren Halbleiterzellen (140) aufweist, wobei jede schaltbare Halbleiterzelle (140) eine in der Halbleiterschicht (248, 348, 448) ausgebildete Driftregion (243), eine Driftsteuerregion (343) in der Halbleiterschicht (248, 348) benachbart zur Driftregion (243) und ein Akkumulationsdielektrikum (350) aufweist, das die Driftregion (243) von der Driftsteuerregion (3439 elektrisch isoliert; und Ausbilden von Isolierschichten (353) zwischen der Driftsteuerregion (343) und dem Halbleitersubstrat (249, 349, 449), um die Driftsteuerregion (343) jeder schaltbaren Halbleiterzelle (140) vom Halbleitersubstrat (249, 349, 449) elektrisch zu isolieren; und wobei der gekrümmte Halbleiterabschnitt (122) in der Halbleiterschicht (248, 348, 448) ausgebildet ist und eine gekrümmte Außengrenze (145) und eine Innengrenze in der Draufsicht auf die erste Oberfläche (111, 211) aufweist, und wobei die Dotierungskonzentration des gekrümmten Halbleiterabschnitts (122) von der gekrümmten Außengrenze zur Innengrenze hin zunimmt.
22. Verfahren nach Anspruch 21, wobei die Halbleiterschicht eine Epitaxialschicht ist und wobei das Ausbilden der Isolierschichten (353) Folgendes umfasst: Ausbilden einer Vielzahl an Gräben (460) in der Epitaxialschicht (448); Tempern des Halbleiterkörpers (140) bei einer erhöhten Temperatur in einer Desoxidationsatmosphäre, um die Oberflächenmigration von Halbleitermaterial der Epitaxialschicht (448) zu bewirken, bis die Gräben (460) vom Halbleitermaterial bedeckt sind, um dazugehörige Hohlräume (461) auszubilden, die lateral voneinander beabstandet sind und Oberflächen umfassen; Oxidieren der Oberflächen der Hohlräume (461), um die Isolierschichten (353, 470) auszubilden.
23. Verfahren nach Anspruch 21 oder 22, wobei die Halbleiterschicht eine Epitaxialschicht ist, und wobei eine gemeinsame Isolierschicht (353) zwischen der Driftregion (243) und dem Halbleitersubstrat (249, 349) und zwischen der Driftsteuerregion (343) und dem Halbleitersubstrat (249, 349) ausgebildet ist, wobei das Verfahren ferner Folgendes umfasst: Ausbilden einer Vielzahl von zueinander nah beabstandeten Vertiefungen (465) in der Epitaxialschicht (248, 348); Tempern des Halbleiterkörpers (110, 210, 310) bei einer erhöhten Temperatur in einer Desoxidationsatmosphäre, um die Oberflächenmigration von Halbleitermaterial der Epitaxialschicht (248, 348) zu bewirken, bis die nahe zueinander beabstandeten Gräben (460) zu einem einzelnen Hohlraum (466) vereinigen, der vom Halbleitermaterial der Epitaxialschicht (248, 348) bedeckt ist; Oxidieren der Oberflächen des einzelnen Hohlraums (466), um die Isolierschichten (353) auszubilden.
24. Verfahren nach Anspruch 21 bis 23, wobei das Ausbilden der Isolierschichten (353) Folgendes umfasst: Ausbilden einer Aussparung (480) in einer zweiten Oberfläche (412) des Halbleiterkörpers (410), wobei die Aussparung (480) sich bis zu den Driftsteuerregionen (343) und den Driftregionen (243) hinauf erstreckt.
25. Verfahren nach Anspruch 24, ferner umfassend das Ausbilden einer Isolierschicht (471) in der Aussparung (480).
26. Verfahren nach einem der Ansprüche 21 bis 25, wobei das Ausbilden des gekrümmten Halbleiterabschnitts (122) Folgendes umfasst: Bereitstellen einer Maske 880), die eine Vielzahl an Fenstern (881, 882) auf der ersten Oberfläche (111, 211, 411) des Halbleiterkörpers (110, 210, 310, 410) aufweist, wobei zumindest eines von einer Größe, Anzahl und Form der Vielzahl von Fenstern (881, 882) von der Innengrenze (147) zur gekrümmten Außengrenze (145) hin variiert; Implantieren von Dotierungen in die Halbleiterschicht (248, 348, 448); und Tempern der Halbleiterschicht (248, 348, 448), um die implantierten Dotierungen zu diffundieren.
27. Verfahren nach einem der Ansprüche 21 bis 26, wobei das Ausbilden des gekrümmten Halbleiterabschnitts (122) Folgendes umfasst: Bereitstellen einer ersten Maske (901) mit einem ersten Fenster (981), das einen zur Innengrenze (147) benachbarten Innenabschnitt des gekrümmten Halbleiterabschnitts (122) unmaskiert lässt; Implantieren der Dotierungen unter Verwendung der ersten Maske (901) als Implantationsmaske; Bereitstellen einer zweiten Maske (902) mit einem zweiten Fenster (982), das sich relativ zum ersten Fenster (981) der ersten Maske (901) mehr zur Außengrenze (145) des gekrümmten Halbleiterabschnitts (122) erstreckt, wobei die zweite Maske (902) einen weiteren Abschnitt des zum Innenabschnitt des gekrümmten Halbleiterabschnitts (122) benachbarten gekrümmten Halbleiterabschnitts (122) unmaskiert lässt; Implantieren von Dotierungen unter Verwendung der zweiten Maske (902) als Implantationsmaske; Tempern der Halbleiterschicht (248, 348, 448), um die implantierten Dotierungen zu diffundieren.

Images