DE10119474B4 - Halbleitergerät mit nivelliert ausgebildeten Strompfadlängen - Google Patents

Halbleitergerät mit nivelliert ausgebildeten Strompfadlängen Download PDF

Info

Publication number
DE10119474B4
DE10119474B4 DE10119474A DE10119474A DE10119474B4 DE 10119474 B4 DE10119474 B4 DE 10119474B4 DE 10119474 A DE10119474 A DE 10119474A DE 10119474 A DE10119474 A DE 10119474A DE 10119474 B4 DE10119474 B4 DE 10119474B4
Authority
DE
Germany
Prior art keywords
semiconductor devices
main current
electrode
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10119474A
Other languages
English (en)
Other versions
DE10119474A1 (de
Inventor
Eiji Kariya Kono
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Publication of DE10119474A1 publication Critical patent/DE10119474A1/de
Application granted granted Critical
Publication of DE10119474B4 publication Critical patent/DE10119474B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Conversion In General (AREA)
  • Wire Bonding (AREA)

Abstract

Halbleitergerät mit
einer Vielzahl von Halbleitervorrichtungen (24), die in einer Anordnung auf einem Substrat (22, 23) angebracht sind;
einer ersten Hauptstromelektrode (27), die entlang der Anordnung der Halbleitervorrichtungen angebracht ist und mit jeder aus der Vielzahl von Halbleitervorrichtungen über das Substrat gemeinsam verbunden ist; und
einer zweiten Hauptstromelektrode (25), die entlang der Anordnung der Halbleitervorrichtungen bezüglich einem Anbringungsbereich für die Halbleitervorrichtungen gegenüber der ersten Hauptstromelektrode angebracht und mit jeder aus der Vielzahl der Halbleitervorrichtungen gemeinsam verbunden ist, wobei
das Substrat mit der ersten Hauptstromelektrode über eine Vielzahl von entlang der Anordnung in gleichen oder im Wesentlichen gleichen Abständen angeordneten Drähten (29) verbunden ist,
einem von der ersten Hauptstromelektrode nach außen herausgeführten ersten Außenanschluss (30) und einem von der zweiten Hauptstromelektrode nach außen herausgeführten zweiten Außenanschluss (31), die bezüglich des Anbringungsbereichs für die Halbleitervorrichtungen einander gegenüberliegen,
wobei sowohl der erste als auch der zweite...

Description

  • Die Erfindung betrifft ein Halbleitergerät, das hauptsächlich als Schaltvorrichtung in beispielsweise einer Motoransteuerungsvorrichtung in einem Inverter, einem Wechselstromservomotor, einer Klimaanlage o. ä. oder als Energiezuführungsvorrichtung in einem Fahrzeug, einem Schweißgerät o. ä. verwendet wird, und genauer die Verbesserung eines Elektrodenleiterbahnaufbaus in einem als Leistungshalbleitermodul anwendbaren Halbleitergerät.
  • Normalerweise kann ein Halbleitermodul beispielsweise eine Vielzahl von parallel verschalteten Halbleitervorrichtungen (Halbleiterchips) für eine größere Stromkapazität, eine einfache Schaltung aus einigen Arten von Halbleitervorrichtungen, oder Halbleitervorrichtungen mit einer eingebauten Ansteuerungsschaltung o. ä. sein.
  • 1 zeigt eine Draufsicht für ein Beispiel eines bekannten Leistungshalbleitermoduls.
  • Bei dem in 1 gezeigten Halbleitermodul ist ein isoliertes Substrat 2 auf einer Grundplatte 1 zur Fixierung angebracht. Auf dem isolierten Substrat 2 sind eine Vielzahl von (vier, als in 1 gezeigtem Beispiel) Halbleitervorrichtungen (Halbleiterchips) 4 durch eine leitende Platte 3 in Reihe angebracht. Bei diesem Beispiel ist die Halbleitervorrichtung 4 ein MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) mit einer Source-Elektrode und einer Gate-Elektrode auf der Oberseite sowie einer Drain-Elektrode auf der Unterseite.
  • Die leitende Platte 3 ist mit der Drain-Elektrode jeder Halbleitervorrichtung 4 gemeinsam durch eine unmittelbare Anbringung der Halbleitervorrichtung 4 darauf elektrisch verbunden, wodurch sie als Drain-Elektrode des gesamten Moduls wirkt. Auf dem isolierten Substrat 2 ist eine Source-Elektrode 5 und eine Gate-Elektrode 6 des gesamten Moduls entlang der Anordnung von Halbleitervorrichtungen 4 und auf jeder Seite der leitenden Platte 3 angebracht.
  • Die Source-Elektrode 5 ist mit der Source-Elektrode jeder Halbleitervorrichtung 4 gemeinsam durch einen Draht (Bonddraht) 7 elektrisch verbunden, und die Gate-Elektrode 6 ist mit der Gate-Elektrode jeder Halbleitervorrichtung 4 gemeinsam durch einen Draht (Bonddraht) 8 elektrisch verbunden. Ein Gate-Widerstand wie etwa ein Siliziumchipwiderstand o. ä. kann auf der Gate-Elektrode 6 bereitgestellt werden, und der Draht 8 kann damit verbunden werden.
  • Ferner ist ein Drain-Anschluss 9 aus dem Modul als äußerer Anschluss von einem Abschnitt der leitenden Platte (Drain-Elektrode) 3 herausgeführt, ein Source-Anschluss 10 ist aus dem Modul als äußerer Anschluss von einem Abschnitt der Source-Elektrode 5 herausgeführt, und ein Gate-Anschluss 11 ist aus dem Modul als äußerer Anschluss von einem Abschnitt der Gate-Elektrode 6 herausgeführt.
  • Obwohl es in der beigefügten Zeichnung nicht gezeigt ist, wird das gesamte Modul normalerweise in ein Kunstharzgehäuse gesteckt und der Raum in dem Gehäuse wird mit Gel oder Epoxidharz o. ä. ausgefüllt. Der vorstehend angeführte äußere Anschluss wird gemäß 1 in einer zweidimensionalen Anordnung verlegt, aber auf der Oberseite oder der Seite des Gehäuses geeignet gebogen und freigelegt.
  • Das Halbleitermodul mit dem vorstehend beschriebenen Aufbau weist eine Vielzahl von zwischen dem Drain-Anschluss 9 und dem Source-Anschluss 10 parallel geschalteten Halbleitervorrichtungen 4 auf. Daher kann prinzipiell der zwischen dem Drain-Anschluss 9 und dem Source-Anschluss 10 fließende Hauptstrom durch das Anlegen einer Steuerspannung zwischen dem Gate-Anschluss 11 und dem Source-Anschluss 10 gesteuert werden, wodurch alle Halbleitervorrichtungen 4 gleichzeitig an- oder ausgeschaltet werden.
  • Bei dem in 1 gezeigten bekannten Halbleitermodul werden speziell bzgl. der Leiterbahnstruktur von der Drain-Elektrode (Leiterplatte) 3 zu dem Drain-Anschluss 9 Beschränkungen durch die Gate-Elektrode 6 auferlegt. Der Drain-Anschluss 9 wird nämlich durch den Pfad von dem Endabschnitt der leitenden Platte 3 nach außen geführt, ohne die Gate-Elektrode 6 zu passieren.
  • Daher sind die Längen der Strompfade gemäß der strichpunktierten Linie in 2 sehr lang, wenn der Hauptstrom von dem Drain-Anschluss 9 zu dem Source-Anschluss 10 durch jede Halbleitervorrichtung 4 fließt, und die Längen sind in Abhängigkeit von der Lage jeder Halbleitervorrichtung 4 ungleich. Insbesondere der Strompfad durch die in 1 auf der rechten Seite gezeigte Halbleitervorrichtung 4 ist beträchtlich länger als der Strompfad durch die Halbleitervorrichtung 4 auf der linken Seite.
  • Da die in dem Strompfad erzeugte Induktivität im Wesentlichen zu der Länge des Pfades proportional ist, steigt die Induktivität entsprechend, wenn der Strompfad gemäß vorstehender Beschreibung lang ist. Daher steigt die beim Ausschalten der Halbleitervorrichtung 4 erzeugte Stoßspannung an, wodurch die Halbleitervorrichtung 4 möglicherweise zerstört wird.
  • Wenn die Längen der Strompfade ungleich sind, wird zudem der Leiterbahnwiderstand in Abhängigkeit von der Lage jeder Halbleitervorrichtung 4 ebenfalls ungleich. Daher wird der Stromwert unausgeglichen, wodurch ein Überschussstrom durch lediglich einen Teil der Halbleitervorrichtungen 4 geleitet wird, und auch dabei die Halbleitervorrichtungen 4 möglicherweise zerstört werden. Aus diesem Grunde verhinderte das Problem mit dem vorstehend angeführten Überschussstrom in einem Teil der Halbleitervorrichtungen 4 eine größere Erhöhung des Maximalstroms durch das Modul.
  • Da ferner der Drain-Anschluss 9 unmittelbar mit der auf dem isolierenden Substrat 2 als dem Halbleitermodul zu anbringenden leitenden Platte 3 gemäß 1 verbunden ist, kann aufgrund der Ausdehnung und Zusammenziehung der Halbleitervorrichtung 4 bei Wärme mit Leichtigkeit ein Bruch in der Verbindung (der mit einem durch eine strichpunktierte Linie angedeutete Kreis A umgebene Abschnitt) zwischen dem Drain-Anschluss 9 und der leitenden Platte 3 auftreten.
  • Zur Vermeidung des vorstehend beschriebenen Bruchs kann der Drain-Anschluss 9 durch eine Vielzahl von Drähten (Bonddrähten) anstelle einer unmittelbaren Verbindung verbunden werden. Genauer kann in 1 der (durch den strichpunktierten Kreis A angedeutete) Verbindungsabschnitt getrennt und mit einer Vielzahl von Drähten ersetzt werden.
  • Durch einen derartigen Aufbau können Brüche mit Sicherheit unterdrückt werden. Die vorstehend angeführten Probleme der Länge und Ungleichheit der Strompfade bleibt jedoch noch immer ungelöst. Diese Probleme werden mit steigender Anzahl von auf dem isolierenden Substrat 2 angebrachten Halbleitervorrichtungen 4 noch schwerwiegender.
  • Im Übrigen wird gewürdigt, dass die Druckschrift JP-A-11074433 eine Halbleitervorrichtung zur Verbindung einer Elektrode auf einem Halbleiterchip unmittelbar mit dem Leiterbahnmuster eines Steuersubstrats offenbart, das auf dem Halbleiterchip bereitgestellt ist und Signale zum Steuern des Halbleiterchips durch einen Verbindungsdraht und dergleichen erzeugt.
  • Weiterhin offenbart die Druckschrift JP-A-63203001 eine Halbleitervorrichtung zur Verringerung eines äquivalenten Induktivitätsanteils durch Ausbildung einer Form eines metallischen Musters, das eine Eingangs-/Ausgangs-Anpassungsschaltung bildet, nahezu in einem Parallelogramm, so dass die Länge eines Verbindungsdrahtes verringert wird.
  • Weiterhin offenbart die US Patentschrift 5 309 014 A ein Transistorgehäuse. Dabei ist ein Leiterrahmen auf einem Substrat angebracht, der erste und zweite gegenüberliegende Leitungen beinhaltet, welche jeweils mit einer ersten und einer zweiten Verbindungskontaktfläche in Kontakt stehen.
  • Darüber hinaus offenbart die Druckschrift DE 195 29 785 A1 ein Leistungshalbleitermodul, bei dem Leistungsanschlüsse parallel zu einer Grundplatte verlaufen. Dadurch kann eine Steuereinheit direkt auf einem Gehäuse angeordnet werden, und es resultiert aufgrund von kurzen Verbindungsleitungen ein niederinduktiver Aufbau.
  • Schließlich wird gewürdigt, dass die US Patentschrift 5 569 967 A eine Topographie für eine MOSFET-Schaltung mit Niederinduktivitätsleitern offenbart.
  • Demzufolge liegt der vorliegenden Erfindung die Aufgabe zugrunde, die Nachteile aus dem Stand der Technik zu beseitigen, und ein Halbleitergerät bereitzustellen, welches nicht nur Brüche unterdrücken kann, sondern auch die Längen der Strompfade verkürzen und nivellieren, eine Stoßspannung reduzieren, sowie den Maximalstrom in dem Gerät verbessern kann.
  • Erfindungsgemäß wird die Aufgabe durch die in dem beigefügten unabhängigen Patentanspruch definierten Maßnahmen gelöst. Vorteilhafte Weiterbildungen sind in den beigefügten abhängigen Patentansprüchen angegeben.
  • Ferner kann das Substrat eine leitende Platte oder eine auf einem isolierenden Substrat angebrachte leitende Schicht sein. Offensichtlich können auch andere Konfigurationen akzeptiert werden, falls lediglich der von der Hauptstromelektrode an jede der Halbleitervorrichtungen fließende Pfad des Hauptstromes bereitgestellt werden kann.
  • Die vorstehend angeführte Hauptstromelektrode ist eine Drain-Elektrode oder eine Source-Elektrode, wenn die Halbleitervorrichtung beispielsweise ein MOSFET ist. Sie kann ebenso eine Kollektorelektrode oder eine Emitterelektrode sein, wenn die Halbleitervorrichtung beispielsweise ein Bipolartransistor ist. Zudem muss die zweite Hauptstromelektrode mit jeder der auf dem Substrat angebrachten Halbleitervorrichtungen durch Drähte (Bonddrähte), o. ä. unmittelbar verbunden werden. Andererseits muss die erste Hauptstromelektrode mit jeder der Halbleitervorrichtungen durch das Substrat unmittelbar verbunden werden. Sie muss nämlich mit dem Substrat durch die Drähte zur Ausbildung des Strompfades des Hauptstromes von der ersten Hauptstromelektrode an jede der Halbleitervorrichtungen über die Drähte und das Substrat verbunden werden.
  • Erfindungsgemäß ist die erste und die zweite Hauptstromelektrode jeweils entlang der/den Anordnung(en) der Halbleitervorrichtungen und auf jeder Seite des Anbringungsbereichs der Halbleitervorrichtungen angeordnet, und das Substrat ist mit der Hauptstromelektrode durch eine Vielzahl von in gleichen (oder im Wesentlichen gleichen) Abständen entlang der Anordnung der Halbleitervorrichtungen angebrachten Drähten verbunden.
  • Es ist nicht immer nötig, dass die Vielzahl von Drähten gleich angeordnet ist, d. h. in gleichen Abständen angeordnet ist, aber sie müssen in im Wesentlichen gleichen Abständen angeordnet sein. Wenn beispielsweise eine vorbestimmte Anzahl (beispielsweise zwei) von Drähten entsprechend jeder Halbleitervorrichtung angeordnet sind, sind sie nicht in dem gesamten Modul in gleichen Abständen angeordnet, sondern im Bereich der Anordnung in "im Wesentlichen gleichen" Abständen.
  • Mit dem vorstehend angeführten Aufbau ist die erste Hauptstromelektrode tatsächlich mit dem Substrat durch eine Vielzahl von Drähten verbunden. Da die Vielzahl von Drähten entlang der Anordnung der Halbleitervorrichtungen angeordnet sind, ist jedoch die erste Hauptstromelektrode praktisch mit dem Substrat unmittelbar an ihren Seite (Ebene entlang der/den Anordnung(en) der Halbleitervorrichtungen) verbunden. Daher fließt der Hauptstrom im Wesentlichen direkt von der ersten Hauptstromelektrode in jede Halbleitervorrichtung durch das Substrat und weiter zu der zweiten Hauptstromelektrode.
  • Da der Strompfad des Hauptstromes im Wesentlichen direkt von der ersten Hauptstromelektrode zu der zweiten Hauptstromelektrode ungeachtet der Lage jeder Halbleitervorrichtung ausgebildet wird, kann somit der Strompfad beträchtlich kürzer sein und nivelliert werden. Folglich kann die Induktivität reduziert und die Stoßspannung unterdrückt werden, wodurch der durch jede Halbleitervorrichtung fließende Hauptstrom nivelliert sowie der Maximalstrom in dem gesamten Halbleitergerät (Halbleitermodul) erhöht wird.
  • Zudem ist die erste Hauptstromelektrode nicht tatsächlich unmittelbar mit dem Substrat verbunden, sondern indirekt durch Drähte verbunden, wodurch die Erzeugung von Brüchen in den Verbindungsabschnitten aufgrund der Ausdehnung und Zusammenziehung der Halbleitervorrichtungen unterdrückt wird.
  • Weiterhin liegen der von der ersten Hauptstromelektrode nach außen geführte erste Außenanschluss und der von der zweiten Hauptstromelektrode nach außen geführte zweite Außenanschluss hinsichtlich des Anbringungsbereichs der Halbleitervorrichtungen einander gegenüber.
  • Bei der vorstehend beschriebenen Konfiguration ist es erwünscht, dass die die erste Hauptstromelektrode mit dem Substrat verbindenden Drähte so kurz wie möglich aber lang genug für eine Verbindung sind.
  • Erfindungsgemäß wird ein einzigartiger Verbindungsaufbau zwischen dem Substrat und der ersten Hauptstromelektrode bereitgestellt, und der Verbindungsaufbau zwischen der zweiten Hauptstromelektrode und jeder Halbleitervorrichtung ist nicht auf einen speziellen Aufbau beschränkt. Es ist jedoch wünschenswert, dass der gesamte Strompfad von der ersten Hauptstromelektrode zu der zweiten Hauptstromelektrode so geradlinig wie möglich verläuft.
  • Die Erfindung wird nachstehend anhand von Beispielen unter Bezugnahme auf die beiliegende Zeichnung näher beschrieben.
  • Es zeigen:
  • 1 eine Draufsicht eines bekannten Leistungshalbleitermoduls;
  • 2 einen Strompfad des Hauptstroms bei dem bekannten Leistungshalbleitermodul;
  • 3 eine Draufsicht des Leistungshalbleitermoduls gemäß dem ersten Ausführungsbeispiel der Erfindung;
  • 4 eine Draufsicht des Leistungshalbleitermoduls gemäß dem zweiten Ausführungsbeispiel der Erfindung; und
  • 5 eine Draufsicht eines wichtigen Abschnitts des Leistungshalbleitermoduls gemäß einem weiteren Ausführungsbeispiel der Erfindung.
  • (Erstes Ausführungsbeispiel der Erfindung)
  • Bei dem in 3 gezeigten Leistungshalbleitermodul gemäß dem ersten Ausführungsbeispiel der Erfindung ist ein einen keramischen Isolator oder ähnliches aufweisendes isolierendes Substrat 22 auf einer Grundplatte 21 zur Fixierung wie bei der Konfiguration der in 1 gezeigten bekannten Vorrichtung angebracht. Auf dem isolierenden Substrat 22 ist eine Vielzahl von (gemäß 3 vier) Halbleitervorrichtungen (Halbleiterchips) 24 in einer Anordnung durch eine leitende Platte (leitende Schicht) 23 aus einem leitenden Werkstoff wie etwa Kupfer oder ähnlichem angebracht. Dabei ist die Halbleitervorrichtung 24 beispielsweise ein MOSFET mit einer Source-Elektrode und einer Gate-Elektrode auf der Oberseite sowie einer Drain-Elektrode auf der Unterseite. Die leitende Platte 23 ist mit der Drain-Elektrode jeder Halbleitervorrichtung 24 gemeinsam elektrisch verbunden, indem die Halbleitervorrichtung 24 unmittelbar darauf angebracht ist.
  • Auf dem isolierenden Substrat 22 sind eine Source-Elektrode (die zweite Hauptstromelektrode) 25 und eine Drain-Elektrode (die erste Hauptstromelektrode) 26 des gesamten Moduls entlang der Anordnung von Halbleitervorrichtungen 24 und auf jeder Seite der leitenden Platte 23 angebracht, auf der die Halbleitervorrichtungen 24 angebracht sind. Zudem ist auf dem isolierenden Substrat 22 eine Drain-Elektrode (erste Hauptstromelektrode) 27 für das gesamte Modul angebracht, wobei eine Gate-Elektrode 26 bzgl. der leitenden Platte 23 der Source-Elektrode 25 gegenüberliegt. Diese Elektroden sind aus einem leitenden Werkstoff wie etwa Kupfer oder ähnlichem ausgebildet. Da die Gate-Elektrode 26 kein erfindungswesentliches Element ist, ist für eine einfache Darstellung der Figur lediglich ihr Umriss durch die strichpunktierte Linie kurz angedeutet.
  • Die Source-Elektrode 25 ist mit der Source-Elektrode jeder Halbleitervorrichtung 24 gemeinsam durch einen Draht (Bonddraht) 28 elektrisch verbunden. Die Gate-Elektrode 26 ist mit der Gate-Elektrode jeder Halbleitervorrichtung 24 gemeinsam durch einen Draht gemäß 1 elektrisch verbunden.
  • Die Drain-Elektrode 27 ist mit der leitenden Platte 23 über die Gate-Elektrode 26 durch eine Vielzahl von Drähten 29 verbunden, die in vorbestimmten Abständen entlang der Anordnung der Halbleitervorrichtungen 24 gleich angeordnet sind. Somit ist die Drain-Elektrode 27 mit jeder Halbleitervorrichtung 24 durch den Draht 29 und die leitende Platte 23 gemeinsam verbunden. Die Länge des Drahtes 29 ist so kurz wie möglich aber lange genug eingestellt, damit die leitende Platte 23 mit der Drain-Elektrode 27 über die Gate-Elektrode 26 verbunden ist. Dies bedeutet, dass die leitende Platte 23 mit der Drain-Elektrode 27 (hinsichtlich der Draufsicht) auf geradem Weg bei kürzestmöglichem Abstand verbunden ist.
  • Da die Gate-Elektrode 26 zwischen der Drain-Elektrode 27 und der leitenden Platte 23 vorhanden ist, ist dabei die Verlegung des Drahtes 29 so entworfen, dass sie nicht den die Gate-Elektrode 26 mit jeder Halbleitervorrichtung 24 verbindenden Draht stört.
  • Zwei Drain-Anschlüsse 30 sind als die ersten Außenanschlüsse von der Drain-Elektrode 27 aus dem Modul herausgeführt. Zwei Source-Anschlüsse 31 sind als die zweiten Außenanschlüsse von der Source-Elektrode 25 herausgeführt. Der Drain-Anschluss 30 und der Source-Anschluss 31 sind auf jeder Seite der leitenden Platte 23 als Anbringungsbereich der Halbleitervorrichtungen 24 einander gegenüberliegend angeordnet.
  • Wenngleich es in der beigefügten Zeichnung nicht gezeigt ist, ist ein Gate-Anschluss von dem Modul nach außen geführt. Falls jedoch der Gate-Anschluss den Draht 29 stören kann, dann wird der Gate-Anschluss von einem geeigneten Punkt herausgeführt, oder die Verdrahtung des Drahtes 29 wird ein wenig verändert.
  • Obwohl es in der beigefügten Zeichnung nicht gezeigt ist, wird das gesamte Modul normalerweise in ein Kunstharzgehäuse gesteckt, und der Raum in dem Gehäuse wird mit Gel oder Epoxidharz oder ähnlichem gefüllt. Der vorstehend angeführte Außenanschluss ist in der Figur in einer zweidimensionalen Anordnung verlegt, wird aber auf der Oberseite oder der Seite des Gehäuses geeignet gebogen und freigelegt.
  • Das Halbleitermodul mit dem vorstehend angeführten Aufbau umfasst eine Vielzahl von zwischen dem Drain-Anschluss 30 und dem Source-Anschluss 31 parallel geschalteten Halbleitervorrichtungen 24. Daher kann prinzipiell der zwischen dem Drain-Anschluss 30 und dem Source-Anschluss 31 fließende Hauptstrom durch das Anlegen einer Steuerspannung zwischen dem Gate-Anschluss und dem Source-Anschluss 31 gesteuert werden, wodurch alle Halbleitervorrichtungen 24 gleichzeitig an- oder ausgeschaltet werden.
  • Da die Drain-Elektrode 27 mit der leitenden Platte 23 durch die in vorbestimmten Abständen entlang der Anordnung der Halbleitervorrichtungen 24 gleich angeordneten Drähte 29 verbunden ist, ist gemäß dem vorliegenden Ausführungsbeispiel der Aufbau im Wesentlichen gleich zu dem durch unmittelbare Verbindung der Drain-Elektrode 27 mit der leitenden Platte 23 an deren Seiten (entlang der vorstehend angeführten Anordnung) erhaltenen Aufbau. Daher fließt der Hauptstrom im Wesentlichen direkt von der Drain-Elektrode 27 zu jeder Halbleitervorrichtung 24 durch die leitende Platte 23 und dann zu der Source-Elektrode 25. Da der Drain-Anschluss 30 dem Source-Anschluss 31 gegenüberliegt, fließt der Hauptstrom im Wesentlichen direkt auf kürzestem Weg von dem Drain-Anschluss 30 zu dem Source-Anschluss 31.
  • Da der Strompfad des Hauptstromes von dem Drain-Anschluss 30 zu dem Source-Anschluss 31 im Wesentlichen direkt ausgebildet werden kann, kann somit der Strompfad beträchtlich kürzer sein. Folglich kann die Induktivität reduziert und die Stoßspannung unterdrückt werden, wodurch die Zuverlässigkeit des Moduls verbessert wird.
  • Da die Längen des Strompfades in dem Modul nivelliert werden können, kann nahezu ungeachtet der Anordnung jeder Halbleitervorrichtung 24 der Leiterbahnwiderstand in jedem Strompfad homogen sein. Folglich fließt kein übermäßiger Strom durch lediglich einen Teil der Halbleitervorrichtungen, wodurch die Werte des durch die Halbleitervorrichtungen 24 fließenden Hauptstromes nivelliert werden und der Maximalstrom in dem gesamten Modul erhöht werden kann.
  • Da die Drain-Elektrode 27 nicht unmittelbar mit der leitenden Platte 23 sondern durch die Drähte 29 indirekt verbunden ist, kann zudem das Problem von Brüchen wie beim Stand der Technik effektiv vermieden werden, obwohl die Halbleitervorrichtungen 24 sich wiederholt durch Wärme ausdehnen und zusammenziehen.
  • (Zweites Ausführungsbeispiel der Erfindung)
  • Bei dem in 4 gezeigten Leistungshalbleitermodul gemäß dem zweiten Ausführungsbeispiel der Erfindung sind die Drain-Elektrode 27 und die Gate-Elektrode 26 nicht auf dem isolierenden Substrat 22 angebracht, sondern die Gate-Elektrode 26 ist auf der Drain-Elektrode 27 durch eine isolierende Platte (isolierende Schicht) 32 angebracht. Dabei umfasst die Drain-Elektrode 27 einen Bereich, auf dem die Gate-Elektrode 26 angebracht ist, sowie einen sehr kleinen Bereich für die Verbindung des Drahtes 29. Da die restliche Konfiguration dieselbe wie gemäß dem ersten Ausführungsbeispiel ist, wird deren nähere Beschreibung weggelassen.
  • Außerdem kann bei dem zweiten Ausführungsbeispiel der Erfindung die nachstehend aufgeführte einzigartige Wirkung zusätzlich zu den gleichen Effekten wie bei dem vorstehend angeführten ersten Ausführungsbeispiel erhalten werden.
  • Da zwischen der Drain-Elektrode 27 und der leitenden Platte 23 keine Gate-Elektrode 26 vorliegt, kann nämlich die Drain-Elektrode 27 näher an der leitenden Platte 23 angeordnet werden. Folglich kann ein kleineres Modul erzeugt werden. Da der die Drain-Elektrode 27 mit der leitenden Platte 23 verbindende Draht 29 kürzer sein kann, kann ferner die Induktivität weiter reduziert werden.
  • Da der die Gate-Elektrode 26 mit jeder Halbleitervorrichtung 24 verbindende Draht über den Draht 29 angebracht wird, stören darüber hinaus die Drähte einander kaum. Daher kann der Draht 29 im Hinblick auf einen kompakten Aufbau eingestellt werden, und der Drahtverbindungsvorgang kann leicht durchgeführt werden.
  • (Weitere Ausführungsbeispiele)
  • Die Erfindung ist nicht auf die vorstehend beschriebenen Ausführungsbeispiele beschränkt, sondern kann innerhalb des durch die Patentansprüche definierten Bereichs viele Abwandlungen aufweisen. Es kann beispielsweise eine der nachstehenden Konfigurationen zur Anwendung kommen.
    • (1) Es kann gemäß 5 eine vorbestimmte Anzahl von (bei dem in 5 gezeigten Fall zwei) Drähten 29 für jeden der Halbleitervorrichtungen 24 angeordnet werden.
    • (2) Von den Drain-Anschlüssen 30 und den Source-Anschlüssen 31 sind jeweils zwei Einheiten bereitgestellt. Jeweils drei oder mehr Einheiten sind ebenfalls akzeptabel.
    • (3) Bei dem vorstehend angeführten Ausführungsbeispiel sind eine Vielzahl von Halbleitervorrichtungen 24 als Beispiel in einer Anordnung angeordnet. Dies bedeutet, dass zwei oder mehr Anordnungen der Vorrichtungen verwendet werden können. Je größer die Anzahl der Halbleitervorrichtungen ist, umso bedeutender wird die Wirkung der Erfindung.
    • (4) Der Aufbau des Substrats, auf dem Halbleitervorrichtungen angebracht werden, ist nicht auf die in der beigefügten Zeichnung gezeigte Konfiguration beschränkt. Gemäß den 3 und 4 ist nämlich die leitende Platte 23 auf dem isolierenden Substrat 22 angebracht, und die Halbleitervorrichtung 24 ist auf der leitenden Platte 23 angebracht. Es können jedoch die Halbleitervorrichtungen ebenfalls auf einem leitenden Substrat angebracht werden. Wenn ein derartiges leitendes Substrat verwendet wird, können die Drain-Elektrode und die Source-Elektrode auf dem Substrat durch eine isolierende Schicht angebracht werden. Ferner ist eine Anbringung der Halbleitervorrichtungen und aller Elektroden auf einem Substrat nicht nötig. Die Halbleitervorrichtung und jede Elektrode können nämlich auf verschiedenen Substraten oder Grundlagen angebracht werden und sodann in ein Gehäuse eingebaut werden.
    • (5) Als äußerer Ansteuerungsanschluss wird nicht nur der Gate-Anschluss nach außen geführt, sondern auch ein Source-Ansteuerungsanschluss kann von dem Source-Anschluss 31 verzweigt und nahe bei dem Gate-Anschluss angeordnet werden. Andernfalls kann eine Source-Ansteuerungselektrode nahe bei der Gate-Elektrode 26 angebracht werden, und der Gate-Anschluss und der Source-Anschluss können jeweils von der Gate-Elektrode und der Source-Elektrode nach außen geführt werden.
    • (6) Ein Halbleitermodul weist nicht nur eine Transistorfunktion auf, sondern es kann eine Vielzahl von Transistorfunktionen in ein Halbleitermodul eingebaut werden.
    • (7) Bei der vorstehenden Beschreibung wird ein MOSFET als Halbleitervorrichtung verwendet. Die Halbleitervorrichtung kann jedoch beispielsweise ein Bipolartransistor, ein Thyristor, ein IGBT (insulated gate bipolar transistor), ein GTO (gate turn-off thyristor), oder ähnliches sein.
  • Gemäß vorstehender Beschreibung kann erfindungsgemäß ein Elektrodenleiterbahnaufbau für die Verhinderung von Brüchen in dem Aufbau bereitgestellt werden, und der Strompfad des Hauptstromes kann verkürzt und nivelliert werden, wodurch die Stoßspannung reduziert, die Zuverlässigkeit des Gerätes verbessert und der Maximalstrom in dem gesamten Gerät erhöht wird.
  • Somit ist vorstehend ein Elektrodenleiterbahnaufbau beschrieben, der ein Halbleitergerät als Leistungshalbleitermodul mit einem kürzestmöglichen und homogenen Strompfad verwirklicht. Dabei beinhaltet das Halbleitergerät eine Vielzahl von Halbleitervorrichtungen 24, die auf einem Substrat 22, 23 in einer oder mehr Anordnungen angebracht sind, und eine mit jeder aus der Vielzahl von Halbleitervorrichtungen über das Substrat gemeinsam verbundene Hauptstromelektrode 27, wobei das Substrat mit der Hauptstromelektrode über eine Vielzahl von entlang der/den Anordnung(en) in gleichen oder im Wesentlichen gleichen Abständen angeordneten Drähten 28 verbunden ist.

Claims (5)

  1. Halbleitergerät mit einer Vielzahl von Halbleitervorrichtungen (24), die in einer Anordnung auf einem Substrat (22, 23) angebracht sind; einer ersten Hauptstromelektrode (27), die entlang der Anordnung der Halbleitervorrichtungen angebracht ist und mit jeder aus der Vielzahl von Halbleitervorrichtungen über das Substrat gemeinsam verbunden ist; und einer zweiten Hauptstromelektrode (25), die entlang der Anordnung der Halbleitervorrichtungen bezüglich einem Anbringungsbereich für die Halbleitervorrichtungen gegenüber der ersten Hauptstromelektrode angebracht und mit jeder aus der Vielzahl der Halbleitervorrichtungen gemeinsam verbunden ist, wobei das Substrat mit der ersten Hauptstromelektrode über eine Vielzahl von entlang der Anordnung in gleichen oder im Wesentlichen gleichen Abständen angeordneten Drähten (29) verbunden ist, einem von der ersten Hauptstromelektrode nach außen herausgeführten ersten Außenanschluss (30) und einem von der zweiten Hauptstromelektrode nach außen herausgeführten zweiten Außenanschluss (31), die bezüglich des Anbringungsbereichs für die Halbleitervorrichtungen einander gegenüberliegen, wobei sowohl der erste als auch der zweite Außenanschluss (30, 31) zwei oder mehr Anschlusseinheiten aufweisen, und die zwischen dem ersten und dem zweiten Außenanschluss (30, 31) ausgebildete Länge der Strompfade nivelliert ist.
  2. Halbleitergerät nach Anspruch 1, wobei die Drähte (29) so kurz wie möglich sind, aber lang genug für eine Verbindung des Substrats mit der ersten Hauptstromelektrode.
  3. Halbleitergerät nach Anspruch 1, wobei eine mit jeder aus der Vielzahl der Halbleitervorrichtungen gemeinsam verbundene Ansteuerungselektrode (26) zwischen dem Anbringungsbereich für die Halbleitervorrichtungen und der ersten Hauptstromelektrode angebracht ist.
  4. Halbleitergerät nach Anspruch 1, wobei eine mit jeder aus der Vielzahl der Halbleitervorrichtungen gemeinsam verbundene Ansteuerungselektrode (26) auf der ersten Hauptstromelektrode über eine isolierende Schicht angebracht ist.
  5. Halbleitergerät nach Anspruch 1, wobei die Halbleitervorrichtung ein MOSFET Metall-Oxid-Halbleiter-Feldeffekttransistor und die erste und zweite Hauptstromelektrode eine Drain-Elektrode und eine Source-Elektrode des MOSFET's sind.
DE10119474A 2000-04-21 2001-04-20 Halbleitergerät mit nivelliert ausgebildeten Strompfadlängen Expired - Fee Related DE10119474B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPP00-120964 2000-04-21
JP2000120964A JP2001308264A (ja) 2000-04-21 2000-04-21 半導体装置

Publications (2)

Publication Number Publication Date
DE10119474A1 DE10119474A1 (de) 2001-10-31
DE10119474B4 true DE10119474B4 (de) 2009-07-30

Family

ID=18631690

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10119474A Expired - Fee Related DE10119474B4 (de) 2000-04-21 2001-04-20 Halbleitergerät mit nivelliert ausgebildeten Strompfadlängen

Country Status (3)

Country Link
US (1) US6521992B2 (de)
JP (1) JP2001308264A (de)
DE (1) DE10119474B4 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60030417D1 (de) * 2000-05-08 2006-10-12 St Microelectronics Srl Elektrische Verbindungsstruktur für elektronische Leistungsbauelemente und Verbindungsmethode
WO2004107442A1 (de) * 2003-05-27 2004-12-09 Siemens Aktiengesellschaft Bidirektionaler schalter und verwendung des schalters
US7800205B2 (en) * 2005-09-01 2010-09-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Quad flat pack (QFP) package and flexible power distribution method therefor
KR101278393B1 (ko) * 2010-11-01 2013-06-24 삼성전기주식회사 파워 패키지 모듈 및 그의 제조방법
JP5939055B2 (ja) * 2012-06-28 2016-06-22 住友電気工業株式会社 半導体装置及び半導体装置の製造方法
JP5429413B2 (ja) * 2013-01-09 2014-02-26 三菱電機株式会社 半導体装置
JP6236553B1 (ja) * 2016-03-11 2017-11-29 新電元工業株式会社 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63203001A (ja) * 1987-02-18 1988-08-22 Mitsubishi Electric Corp 半導体装置
US5309014A (en) * 1992-04-02 1994-05-03 Motorola Inc. Transistor package
DE19529785A1 (de) * 1995-04-14 1996-10-17 Abb Management Ag Leistungshalbleitermodul
US5569957A (en) * 1994-10-31 1996-10-29 Harris Corporation Low inductance conductor topography for MOSFET circuit
JPH1174433A (ja) * 1997-06-30 1999-03-16 Toshiba Corp 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3784884A (en) * 1972-11-03 1974-01-08 Motorola Inc Low parasitic microwave package
JPS59184551A (ja) * 1983-04-04 1984-10-19 Hitachi Ltd 絶縁型半導体装置
JPS6037170A (ja) * 1983-08-08 1985-02-26 Nec Corp マイクロ波高出力トランジスタ
JPS63160238A (ja) * 1986-12-23 1988-07-04 Nec Corp 半導体装置
JP2751707B2 (ja) 1992-01-29 1998-05-18 株式会社日立製作所 半導体モジュール及びそれを使った電力変換装置
JP2864841B2 (ja) * 1992-02-04 1999-03-08 三菱電機株式会社 高周波高出力トランジスタ
JP2767529B2 (ja) * 1993-04-06 1998-06-18 株式会社三社電機製作所 電力用半導体モジュール
JPH07249735A (ja) 1994-03-08 1995-09-26 Hitachi Ltd 半導体素子の並列接続方法
JP3383451B2 (ja) * 1995-01-30 2003-03-04 株式会社東芝 半導体装置
JPH08340082A (ja) * 1995-06-09 1996-12-24 Origin Electric Co Ltd 電力用半導体装置
JP2000150776A (ja) * 1998-11-17 2000-05-30 Toshiba Corp 半導体モジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63203001A (ja) * 1987-02-18 1988-08-22 Mitsubishi Electric Corp 半導体装置
US5309014A (en) * 1992-04-02 1994-05-03 Motorola Inc. Transistor package
US5569957A (en) * 1994-10-31 1996-10-29 Harris Corporation Low inductance conductor topography for MOSFET circuit
DE19529785A1 (de) * 1995-04-14 1996-10-17 Abb Management Ag Leistungshalbleitermodul
JPH1174433A (ja) * 1997-06-30 1999-03-16 Toshiba Corp 半導体装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP 63-203 001 A (Abstract)
JP 63203001 A (Abstract) *

Also Published As

Publication number Publication date
JP2001308264A (ja) 2001-11-02
US6521992B2 (en) 2003-02-18
DE10119474A1 (de) 2001-10-31
US20020011350A1 (en) 2002-01-31

Similar Documents

Publication Publication Date Title
DE102006012429B4 (de) Halbleitervorrichtung
DE102015121680B4 (de) Leistungshalbleitermodul, das eine flexible leiterplattenverbindung mit einer niedrigen gate-treiberinduktivität aufweist und verfahren zum herstellen
DE112008003425B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE10310809B4 (de) Leistungshalbleitereinrichtung
DE102012212119A1 (de) Leistungshalbleitervorrichtung
DE102015101086B4 (de) Leistungshalbleitermodulanordnung
EP1178595B1 (de) Induktivitätsarme Schaltungsanordnung
DE69907590T2 (de) Halbleitermodul
DE102019112935B4 (de) Halbleitermodul
DE10119502B4 (de) Halbleitergerät mit gleichmäßigen Strompfaden und kleinem Aufbau
DE112016005574B4 (de) Halbleitermodule
DE102004060935B4 (de) Leistungshalbleitervorrichtung
DE102015104996B4 (de) Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung
DE19942915A1 (de) Leistungshalbleitermodul
DE112015006984T5 (de) Halbleitervorrichtung und halbleitermodul, das mit derselben versehen ist
DE102019112936A1 (de) Halbleitermodul
EP0738008B1 (de) Leistungshalbleitermodul
DE10119474B4 (de) Halbleitergerät mit nivelliert ausgebildeten Strompfadlängen
DE102017120747A1 (de) SMD-Gehäuse mit Oberseitenkühlung
DE102017209292A1 (de) Halbleitervorrichtung
DE60306040T2 (de) Halbleitermodul und Leistungswandlervorrichtung
DE102017101185A1 (de) Ein Halbleitermodul umfassend Transistorchips, Diodenchips und Treiberchips, angeordnet in einer gemeinsamen Ebene
EP0381849A1 (de) Schnelle Leistungshalbleiterschaltung
DE102019112934A1 (de) Halbleitermodul
DE102017108172B4 (de) SMD-Package und Verfahren zur Herstellung eines SMD-Packages

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: KABUSHIKI KAISHA TOYOTA JIDOSHOKKI, KARIYA, AICHI,

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee