JP2767529B2 - 電力用半導体モジュール - Google Patents
電力用半導体モジュールInfo
- Publication number
- JP2767529B2 JP2767529B2 JP5105094A JP10509493A JP2767529B2 JP 2767529 B2 JP2767529 B2 JP 2767529B2 JP 5105094 A JP5105094 A JP 5105094A JP 10509493 A JP10509493 A JP 10509493A JP 2767529 B2 JP2767529 B2 JP 2767529B2
- Authority
- JP
- Japan
- Prior art keywords
- source terminal
- control
- terminal
- contact portion
- semiconductor module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
にソース接触部とゲート接触部を有する2個以上の半導
体チップを配置した半導体装置における、半導体チップ
からソース端子へのワイヤボンディングを改良した電力
用半導体モジュールに関するものである。
としては、例えば図3に示す構造のものがある。同図は
12a、12b、12cの3個のMOSFETチップを
並列に組み合わせたものであり、このMOSFETチッ
プ12a、12b、12cは絶縁性で熱伝導性の基板1
1に設けられた共通のドレイン端子D上に半田付けによ
り配置されている。そして、これらのMOSFETチッ
プ12a、12bおよび12cには夫々ゲート接触部1
3とソース接触部14が設けられており、ゲート接触部
13は基板11に設けられた制御用ゲート端子Gにワイ
ヤボンディングにより接続されている。また、基板11
上のドレイン端子Dを挟んで制御用ゲート端子の反対側
にはソース端子Sが設けられ、このソース端子Sには各
ソース接触部14がワイヤボンディングによって接続さ
れている。
の動作について述べると、ドレイン端子Dに半田付けさ
れた12a、12b、12cのMOSFETの制御信号
は、制御用ゲート端子Gとソース端子Sの間に入力さ
れ、この制御信号により、MOSFETはオン、オフさ
れる。そして、制御された電流がドレイン端子Dよりソ
ース端子Sに向かって流れたり、切れたりするのであ
る。
体モジュールにおいては、ソース端子Sが制御用および
電流引き出し用を兼ねている。そして、ドレイン端子D
とソース端子S間に流れる電流によりドレイン端子Dと
ソース端子S間の配線インダクタンスに電圧が誘起され
る。制御信号は、この配線インダクタンスに誘起される
電圧の影響を受けるため、MOSFETのスイッチング
スピードが遅くなるという問題がある。
示すような制御用ソース端子S2 を設け、制御信号をこ
の制御用ソース端子S2 から入力したとしても、制御用
ソース端子S2 の近くに位置するMOSFET12cは
主電流による影響を受けにくいが、制御用ソース端子S
2 に対して遠い位置のMOSFET12aおよび12b
はドレイン端子D→12a→ボンディングワイヤw→斜
線部A、D→12b→w→斜線部Aのように主電流が流
れ、斜線部Aのインダクタンスによるスイッチングの遅
れをもたらすという問題がある。
図4のようにソース端子をMOSFETが配置されてい
るドレイン端子Dの両側の基板11上に、一方を電流引
き出し用ソース端子S1 、他方を制御用ソース端子S2
と分けて設置し、MOSFETチップ12a〜12cの
ソース接触部からのワイヤボンディングをS1 とS2の
両者に振り分けることによって、従来の問題を解消しよ
うとする提案もなされているが(特開昭63−1107
42号)、これによらず問題の解消を行う方法を見出し
た。
み合わせた電力用半導体モジュールにおける上記した欠
点を除去するためになされたもので、制御信号が主電流
の影響を受けにくい構成とした電力用半導体モジュール
を提供することを目的とするものである。
半導体モジュールは、基板に設けたドレイン端子上にソ
ース接触部とゲート接触部を有する半導体チップを2個
以上並列に配置してなる半導体装置において、ドレイン
端子が設けられている同一基板上にゲート端子のほか、
制御用ソース端子と電流引き出し用ソース端子を別個に
設け、上記個々の半導体チップのソース接触部からワイ
ヤボンディングした電流引き出し用ソース端子上のボン
ディング部の極く近傍から、さらに制御用ソース端子へ
個々にワイヤボンディングしたことを特徴とするもので
ある。
端子上に並列に配置し、その同一基板上にゲート端子の
ほかに制御用と電流引き出し用のソース端子を別個に設
け、個々の半導体チップのソース接触部から電流引き出
し用ソース端子にワイヤボンディングし、さらにこの電
流引き出し用ソース端子上のボンディング部のごく近く
をボンディング部として、このボンディング部から制御
用ソース端子へ個々にワイヤボンディングした構成とし
たことで、制御信号が主電流の影響を受けることなく、
従って高速スイッチングの可能な電力用半導体モジュー
ルを得ることができる。
基づいて詳細に説明する。図1において、1は絶縁性で
熱伝導性の例えば酸化アルミニウムからなる基板であ
り、この基板1の中程にドレイン端子Dが設けられてい
る。そして、ドレイン端子D上にMOSFETのような
半導体チップ2a、2b、2cの3個が並列に半田付け
等により配置されている。この2a、2b、2cのMO
SFETチップ(以下、チップという)は何れもゲート
接触部3とソース接触部4とを有している。上記基板1
上にはドレイン端子Dの両側に、制御用ゲート端子G、
制御用ソース端子S2 および電流引き出し用ソース端子
S1 が設けられている。
ゲート接触部3と制御用ゲート端子Gがワイヤボンディ
ングw1 され、ソース接触部4と電流引き出し用ソース
端子S1 とがワイヤボンディングw2 されている。5は
ワイヤボンディングw2 された電流引き出し用ソース端
子S1 上のボンディング部である。w3 は電流引き出し
用ソース端子S1 と制御用ソース端子S2 とをボンディ
ングするジャンパー線で、ワイヤボンディングによって
取り付けられるが、この際電流引き出し用ソース端子S
1 上のボンディング部6は、該電流引き出し用ソース端
子S1 上における各チップ2a、2b、2cからワイヤ
ボンディングしたボディング部5のごく近傍に設定され
ている。
用ソース端子S2 を電流引き出し用ソース端子S1 に隣
接して設けたものであるが、各チップ2a、2b、2c
からのワイヤボンディング等は図1と同様であり、図1
におけると同じ効果が認められる。なお、上記において
は、MOSFETを半導体チップとして用いて説明した
が、このほかIGBTやSITなどの場合にも有効であ
る。
モジュールは、電流引き出し用ソース端子S1 と制御用
ソース端子S2 とを分離し、なおかつ電流引き出し用ソ
ース端子S1 と制御用ソース端子S2 とをボンディング
する際の電流引き出し用ソース端子S1 上のボンディン
グ部6を、各チップ2a、2b、2cからワイヤボンデ
ィングしたボディング部5のごく近傍に設定した構成と
したことにより、制御用ゲート端子Gおよび制御用ソー
ス端子S2 により各チップに入力される制御信号が各チ
ップの位置による主電流の影響を受けることなく、高速
スイッチングの半導体モジュールを得ることができる。
を示す概略図である。
例を示す概略図である。
ある。
略図である。
Claims (1)
- 【請求項1】 基板に設けた出力端子上に共通電極接触
部と制御電極接触部を有する半導体チップを2個以上並
列に配置してなる半導体装置において、出力端子が設け
られている同一基板上に制御電極端子のほか、制御用共
通電極端子と電流引き出し用共通電極端子を別個に設
け、上記個々の半導体チップの共通電極接触部からワイ
ヤボンディングした電流引き出し用共通電極端子上のボ
ンディング部の極く近傍から、さらに制御用共通電極端
子へ個々にワイヤボンディングしたことを特徴とする電
力用半導体モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5105094A JP2767529B2 (ja) | 1993-04-06 | 1993-04-06 | 電力用半導体モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5105094A JP2767529B2 (ja) | 1993-04-06 | 1993-04-06 | 電力用半導体モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06291251A JPH06291251A (ja) | 1994-10-18 |
JP2767529B2 true JP2767529B2 (ja) | 1998-06-18 |
Family
ID=14398330
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5105094A Expired - Lifetime JP2767529B2 (ja) | 1993-04-06 | 1993-04-06 | 電力用半導体モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2767529B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001308264A (ja) * | 2000-04-21 | 2001-11-02 | Toyota Industries Corp | 半導体装置 |
JP4572736B2 (ja) * | 2005-05-09 | 2010-11-04 | 株式会社豊田自動織機 | 半導体装置 |
JP4975387B2 (ja) * | 2006-07-18 | 2012-07-11 | 三菱電機株式会社 | 電力半導体装置 |
US8410600B2 (en) * | 2009-10-02 | 2013-04-02 | Arkansas Power Electronics International, Inc. | Semiconductor device with protecting film and method of fabricating the semiconductor device with protecting film |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4907068A (en) * | 1987-01-21 | 1990-03-06 | Siemens Aktiengesellschaft | Semiconductor arrangement having at least one semiconductor body |
-
1993
- 1993-04-06 JP JP5105094A patent/JP2767529B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH06291251A (ja) | 1994-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6465875B2 (en) | Semiconductor device package with plural pad lead frame | |
US20140167822A1 (en) | Cascode circuit | |
JP4955077B2 (ja) | 半導体装置 | |
US7821128B2 (en) | Power semiconductor device having lines within a housing | |
US20040080028A1 (en) | Semiconductor device with semiconductor chip mounted in package | |
JP3677519B2 (ja) | 電力用半導体モジュール | |
US6900537B2 (en) | High power silicon carbide and silicon semiconductor device package | |
CN114342071A (zh) | 用于电力电子的封装 | |
KR20120105920A (ko) | 반도체 패키지 | |
JP2767529B2 (ja) | 電力用半導体モジュール | |
US10892210B2 (en) | Package structures | |
US7161235B2 (en) | Semiconductor apparatus of a plurality of semiconductor devices enclosed in case and wiring method therefore | |
JP2782647B2 (ja) | 半導体装置 | |
JP2004241734A (ja) | 半導体モジュール | |
JP4246040B2 (ja) | 半導体装置の実装体 | |
CN113287195B (zh) | 半导体装置 | |
JPH08340082A (ja) | 電力用半導体装置 | |
JP3525823B2 (ja) | 相補型igbtの実装構造 | |
JPH0729933A (ja) | 電力用半導体装置 | |
US5060048A (en) | Semiconductor component having at least one power mosfet | |
JP2002299544A (ja) | 半導体装置 | |
JP2005197554A (ja) | 半導体装置 | |
JP4126984B2 (ja) | 半導体装置 | |
JP2004146628A (ja) | 半導体装置 | |
JPH0729932A (ja) | 電力用半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980310 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080410 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090410 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100410 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110410 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130410 Year of fee payment: 15 |