JP2864841B2 - 高周波高出力トランジスタ - Google Patents
高周波高出力トランジスタInfo
- Publication number
- JP2864841B2 JP2864841B2 JP4019114A JP1911492A JP2864841B2 JP 2864841 B2 JP2864841 B2 JP 2864841B2 JP 4019114 A JP4019114 A JP 4019114A JP 1911492 A JP1911492 A JP 1911492A JP 2864841 B2 JP2864841 B2 JP 2864841B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- package
- shunt
- capacitor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6644—Packaging aspects of high-frequency amplifiers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
- H01L2924/30111—Impedance matching
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microwave Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【0001】
【産業上の利用分野】この発明は、高周波高出力トラン
ジスタに関するもので、具体的には複数の比較的大きな
トランジスタセルを有する高周波高出力トランジスタに
関するものである。
ジスタに関するもので、具体的には複数の比較的大きな
トランジスタセルを有する高周波高出力トランジスタに
関するものである。
【0002】
【従来の技術】図5の(a)、(b)に、複数のトラン
ジスタセルを有する高周波高出力トランジスタの、キヤ
ップを除いた平面図および断面図を示す。以下、両図を
参照して説明すると、このトランジスタは、Cu−W合
金などの金属から成る放熱板1の上面にBeOの如き熱
伝導性良好なセラミック基板2を固着し、このセラミッ
ク基板2上に互に或る間隔をおいて形成したグランドパ
ッド層3およびコレクタパッド4を基台として構成され
ている。これらの両層3、4はたとえばMo−Mn、N
iおよびAlの積層体として形成されるメタライズ層で
あるが、他の周知材料のメタライズ層であってもよい。
ジスタセルを有する高周波高出力トランジスタの、キヤ
ップを除いた平面図および断面図を示す。以下、両図を
参照して説明すると、このトランジスタは、Cu−W合
金などの金属から成る放熱板1の上面にBeOの如き熱
伝導性良好なセラミック基板2を固着し、このセラミッ
ク基板2上に互に或る間隔をおいて形成したグランドパ
ッド層3およびコレクタパッド4を基台として構成され
ている。これらの両層3、4はたとえばMo−Mn、N
iおよびAlの積層体として形成されるメタライズ層で
あるが、他の周知材料のメタライズ層であってもよい。
【0003】前記基台の周縁にはパッケージ20(後
記)の外壁をなすセラミック(たとえばAl2 O3)隔壁
13、14、金属(たとえばコバール)枠15が順番に
積重ねられ、それらをキヤップ(たとえばコバール)1
6が覆っている。上記の放熱板1、セラミック基板2、
セラミック隔壁13、14、金属枠15およびキヤップ
16は、パッケージ20を形成している。
記)の外壁をなすセラミック(たとえばAl2 O3)隔壁
13、14、金属(たとえばコバール)枠15が順番に
積重ねられ、それらをキヤップ(たとえばコバール)1
6が覆っている。上記の放熱板1、セラミック基板2、
セラミック隔壁13、14、金属枠15およびキヤップ
16は、パッケージ20を形成している。
【0004】上記セラミック隔壁13で囲まれたパッケ
ージの内側にトランジスタの主要部が配置されている。
すなわち、上記の両グランドパッド3上には、それぞれ
MOS型コンデンサ7と8が設けられている。MOS型
コンデンサ7、8は、一方の面に金属電極を、他方の面
に酸化シリコン層とそれを覆う金属電極の重畳層を形成
したシリコン基体から成る周知の構造を有している。コ
レクタパッド4上にはトランジスタチップ5がダイボン
ドにより固着されており、チップ5には複数個(図示例
では4個)のトランジスタセル6が並置形成されてい
る。
ージの内側にトランジスタの主要部が配置されている。
すなわち、上記の両グランドパッド3上には、それぞれ
MOS型コンデンサ7と8が設けられている。MOS型
コンデンサ7、8は、一方の面に金属電極を、他方の面
に酸化シリコン層とそれを覆う金属電極の重畳層を形成
したシリコン基体から成る周知の構造を有している。コ
レクタパッド4上にはトランジスタチップ5がダイボン
ドにより固着されており、チップ5には複数個(図示例
では4個)のトランジスタセル6が並置形成されてい
る。
【0005】セラミック隔壁13の対向辺をなす各一部
の上面には、入力側内部リード9をなすメタライズ層と
出力側内部リード11をなすメタライズ層とが、それぞ
れ形成されている。入力側内部リード9には隔壁13上
に設けられた入力リード10が接続されて、外部から高
周波電力を受入れ、出力側内部リード11には隔壁13
上に設けられた出力リード12が接続されて増幅された
高周波電力を外部に送出すように構成されている。
の上面には、入力側内部リード9をなすメタライズ層と
出力側内部リード11をなすメタライズ層とが、それぞ
れ形成されている。入力側内部リード9には隔壁13上
に設けられた入力リード10が接続されて、外部から高
周波電力を受入れ、出力側内部リード11には隔壁13
上に設けられた出力リード12が接続されて増幅された
高周波電力を外部に送出すように構成されている。
【0006】各トランジスタセル6は、図示例ではベー
ス接地形式で互に並列動作するもので、そのエミッタ電
極はワイヤ21と22によりMOS型コンデンサ7の上
側電極を介して入力側内部リード9に、従って入力リー
ド10に接続され、ベース電極はワイヤ23によりグラ
ンドパッド3に接続されている。また、コレクタパッド
4は、個々のトランジスタセル6に近い複数の点からそ
れぞれワイヤ24により出力側内部リード11に、従っ
て出力リード12に接続されている。同様にコレクタパ
ッド4上の各トランジスタセル6よりも出力側に位置す
る複数の点が、それぞれRFシヤント用のワイヤ25に
よりMOS型コンデンサ8の電極上の複数点に接続され
ている。
ス接地形式で互に並列動作するもので、そのエミッタ電
極はワイヤ21と22によりMOS型コンデンサ7の上
側電極を介して入力側内部リード9に、従って入力リー
ド10に接続され、ベース電極はワイヤ23によりグラ
ンドパッド3に接続されている。また、コレクタパッド
4は、個々のトランジスタセル6に近い複数の点からそ
れぞれワイヤ24により出力側内部リード11に、従っ
て出力リード12に接続されている。同様にコレクタパ
ッド4上の各トランジスタセル6よりも出力側に位置す
る複数の点が、それぞれRFシヤント用のワイヤ25に
よりMOS型コンデンサ8の電極上の複数点に接続され
ている。
【0007】上記の接続において、MOS型コンデンサ
7と8は、入力側のローパス型内部整合回路およびRF
(高周波)シヤント型の内部整合回路をそれぞれ形成し
て、外部回路との適切なインピーダンス整合を得られる
ようにしている。
7と8は、入力側のローパス型内部整合回路およびRF
(高周波)シヤント型の内部整合回路をそれぞれ形成し
て、外部回路との適切なインピーダンス整合を得られる
ようにしている。
【0008】
【発明が解決しようとする課題】従来の高周波高出力ト
ランジスタは上記の様に構成されているので、各トラン
ジスタセル6の各部分のうち出力リード側(出力リード
に近く入力リードからは遠い)部分と入力リード側(入
力リードに近く出力リードからは遠い)部分とで動作が
異なり、性能の低下を招くという欠点があった。
ランジスタは上記の様に構成されているので、各トラン
ジスタセル6の各部分のうち出力リード側(出力リード
に近く入力リードからは遠い)部分と入力リード側(入
力リードに近く出力リードからは遠い)部分とで動作が
異なり、性能の低下を招くという欠点があった。
【0009】すなわち、高周波高出力トランジスタでは
電流密度が大きくなり、いわゆる周辺効果が顕著になっ
て電流の大部分がエミッタ周辺部に集中するために、コ
レクタ面積に対するエミッタ周辺長の比を大きくして性
能向上を計る必要がある。具体的には、たとえば、図5
(c)に示す如くエミッタ接合63がくし形をなすよう
にベース領域とエミッタ領域を形成する。図中61、6
2はベース電極およびエミッタ電極で、互に入組んだく
し形をなしている。64はコレクタ接合である。
電流密度が大きくなり、いわゆる周辺効果が顕著になっ
て電流の大部分がエミッタ周辺部に集中するために、コ
レクタ面積に対するエミッタ周辺長の比を大きくして性
能向上を計る必要がある。具体的には、たとえば、図5
(c)に示す如くエミッタ接合63がくし形をなすよう
にベース領域とエミッタ領域を形成する。図中61、6
2はベース電極およびエミッタ電極で、互に入組んだく
し形をなしている。64はコレクタ接合である。
【0010】各トランジスタセル6がこの様な形状であ
り、かつその上下方向が、パッケージに対して図1の上
下方向と同様な向きに配置されているとすると、図5
(a)に示すように、MOS型コンデンサ8に接続する
RFシヤント用ワイヤ25を、コレクタパッド4上で各
セル6の出力リード12側部分(入力側内部リード9よ
りも出力側内部リード11に近い部分)66に近い点に
接続すると、このトランジスタセル6の出力リード12
側部分66の出力容量はRFシヤント用ワイヤのインダ
クタンスで打消されるが入力リード10側部分(入力側
内部リード9に近い部分)65における出力容量は有効
に打消されない。従って、同一トランジスタセル6内に
おいても部分65と66で特性が異なり、全体的に均一
動作をすることができない。
り、かつその上下方向が、パッケージに対して図1の上
下方向と同様な向きに配置されているとすると、図5
(a)に示すように、MOS型コンデンサ8に接続する
RFシヤント用ワイヤ25を、コレクタパッド4上で各
セル6の出力リード12側部分(入力側内部リード9よ
りも出力側内部リード11に近い部分)66に近い点に
接続すると、このトランジスタセル6の出力リード12
側部分66の出力容量はRFシヤント用ワイヤのインダ
クタンスで打消されるが入力リード10側部分(入力側
内部リード9に近い部分)65における出力容量は有効
に打消されない。従って、同一トランジスタセル6内に
おいても部分65と66で特性が異なり、全体的に均一
動作をすることができない。
【0011】
【課題を解決するための手段】この発明は、複数個のト
ランジスタセルを有する高周波高出力トランジスタにお
いて、各トランジスタセルの各部分から見てRFシヤン
ト用ワイヤの長さが実質的に同一長となるように配設し
て、上記従来のトランジスタにおける欠点を解消するも
のである。
ランジスタセルを有する高周波高出力トランジスタにお
いて、各トランジスタセルの各部分から見てRFシヤン
ト用ワイヤの長さが実質的に同一長となるように配設し
て、上記従来のトランジスタにおける欠点を解消するも
のである。
【0012】
【作用】この発明により、各トランジスタセルの各部分
から見てその各部分が関連するRFシヤント用コンデン
サに接続されるワイヤが実質的に同一長であるため、そ
のインダクタンスも実質的に等しくなり、トランジスタ
セル各部分の呈する出力容量がほぼ均一に打消される。
従って、上記各部分の特性は均一化し、必然的に動作も
均一化することになる。
から見てその各部分が関連するRFシヤント用コンデン
サに接続されるワイヤが実質的に同一長であるため、そ
のインダクタンスも実質的に等しくなり、トランジスタ
セル各部分の呈する出力容量がほぼ均一に打消される。
従って、上記各部分の特性は均一化し、必然的に動作も
均一化することになる。
【0013】
【実施例】以下、この発明の実施例を図を参照しながら
説明する。なお各実施例は、パッケージのキヤップを取
除いた平面図として、図5の(a)と同様な形で、示す
が、パッケージおよび個々のトランジスタセルの構造は
図5の(b)、(c)と同様なものである。各実施例で
は各トランジスタセルは、ベース接地形式で働くように
接続されているが他の接続形式であってもよい。また、
各実施例において、コンデンサは任意形式のものを採用
し得るが、例示の便のためすべてMOS型コンデンサと
して示した。なお、全図を通じて同一参照数字は、同一
または対応する部分および部材を示すものとする。
説明する。なお各実施例は、パッケージのキヤップを取
除いた平面図として、図5の(a)と同様な形で、示す
が、パッケージおよび個々のトランジスタセルの構造は
図5の(b)、(c)と同様なものである。各実施例で
は各トランジスタセルは、ベース接地形式で働くように
接続されているが他の接続形式であってもよい。また、
各実施例において、コンデンサは任意形式のものを採用
し得るが、例示の便のためすべてMOS型コンデンサと
して示した。なお、全図を通じて同一参照数字は、同一
または対応する部分および部材を示すものとする。
【0014】実施例1 図1に、この発明による高周波高出力トランジスタの第
1の実施例を示す。この実施例では、トランジスタチッ
プ5と、出力リード12との間、従って出力側内部リー
ド11との間のRFシヤント用MOS型コンデンサ(第
2のRFシヤント用コンデンサ)8の他に、トランジス
タチップ5と、入力リード10との間、従って入力側内
部リード9との間にもRFシヤント用MOS型コンデン
サ(第1のRFシヤント用コンデンサ)30が設けられ
ている。両MOS型コンデンサ8、30とコレクタパッ
ド4との間はRFシヤント用ワイヤ25と26によっ
て、それぞれ別個に接続されている。ワイヤ25と26
は同一長で各トランジスタセル6を挟んで上下(この図
上で)対称的となる形に配置されている。
1の実施例を示す。この実施例では、トランジスタチッ
プ5と、出力リード12との間、従って出力側内部リー
ド11との間のRFシヤント用MOS型コンデンサ(第
2のRFシヤント用コンデンサ)8の他に、トランジス
タチップ5と、入力リード10との間、従って入力側内
部リード9との間にもRFシヤント用MOS型コンデン
サ(第1のRFシヤント用コンデンサ)30が設けられ
ている。両MOS型コンデンサ8、30とコレクタパッ
ド4との間はRFシヤント用ワイヤ25と26によっ
て、それぞれ別個に接続されている。ワイヤ25と26
は同一長で各トランジスタセル6を挟んで上下(この図
上で)対称的となる形に配置されている。
【0015】従って、各トランジスタセル6の各部分の
うち、パッケージ20に設けた出力リード12に(従っ
て出力側内部リード11に)近い部分と入力リード10
に(従って入力側内部リード9に)近い部分の各出力容
量は、両ワイヤ25、26によって実質的に同等に打消
され、必然的にセル内各部分を通じて出力容量が一様に
打消されるので、セル内全体が各部分部分とも実質的に
同一特性を呈することとなり、均一な動作をするこがで
きる。
うち、パッケージ20に設けた出力リード12に(従っ
て出力側内部リード11に)近い部分と入力リード10
に(従って入力側内部リード9に)近い部分の各出力容
量は、両ワイヤ25、26によって実質的に同等に打消
され、必然的にセル内各部分を通じて出力容量が一様に
打消されるので、セル内全体が各部分部分とも実質的に
同一特性を呈することとなり、均一な動作をするこがで
きる。
【0016】実施例2 図2に、この発明による高周波高出力トランジスタの第
2の実施例を示す。この実施例では、RFシヤント用M
OS型コンデンサ8をトランジスタチップ5と出力側内
部リード11の間に1個だけ配置してある。このMOS
型コンデンサ8とコレクタパッド4とは、1個のトラン
ジスタセル6について2本ずつのRFシヤント用ワイヤ
25と27で接続されている。
2の実施例を示す。この実施例では、RFシヤント用M
OS型コンデンサ8をトランジスタチップ5と出力側内
部リード11の間に1個だけ配置してある。このMOS
型コンデンサ8とコレクタパッド4とは、1個のトラン
ジスタセル6について2本ずつのRFシヤント用ワイヤ
25と27で接続されている。
【0017】RFシヤント用ワイヤ25は、コレクタパ
ッド4上のセル6に対してパッケージ20の出力側内部
リード11寄りの、従って出力リード12寄りの点とコ
ンデンサ8を、ワイヤ27はコレクタパッド4上の、セ
ル6に対してパッケージ20の入力側内部リード9寄り
の、従って入力リード10寄りの点とコンデンサ8を、
結んでいる。ワイヤ25と27はこの平面図では長さが
異るように見えるが、実際にはワイヤ25をたるませて
ワイヤ27と実質的の同一長にしている。従って、実施
例1の構造と同様な効果を得ることができる。
ッド4上のセル6に対してパッケージ20の出力側内部
リード11寄りの、従って出力リード12寄りの点とコ
ンデンサ8を、ワイヤ27はコレクタパッド4上の、セ
ル6に対してパッケージ20の入力側内部リード9寄り
の、従って入力リード10寄りの点とコンデンサ8を、
結んでいる。ワイヤ25と27はこの平面図では長さが
異るように見えるが、実際にはワイヤ25をたるませて
ワイヤ27と実質的の同一長にしている。従って、実施
例1の構造と同様な効果を得ることができる。
【0018】実施例3 図3に、この発明の高周波高出力トランジスタの第3の
実施例を示す。この実施例では、同一のトランジスタチ
ップ5内に、トランジスタセル6とRFシヤント用MO
S型コンデンサ31とが、交互に一列に並置された形で
形成されている。トランジスタチップ5は、セラミック
基板2上に形成された裏面電極4を有し、この裏面電極
4が各トランジスタ6のコレクタパッド4をなすと共に
各MOS型コンデンサ31の一方の(下側)電極となっ
ている。各MOS型コンデンサ31の他方の(上側)電
極は、〔0004〕項に前述したように、このトランジ
スタチップ5上に設けた酸化シリコン層上に形成した金
属電極より成り、入力側および出力側のグランドパッド
3に2本のRFシヤント用ワイヤ28を用いてそれぞれ
接続されている。2本のワイヤ28の長さは実質的に同
一である。
実施例を示す。この実施例では、同一のトランジスタチ
ップ5内に、トランジスタセル6とRFシヤント用MO
S型コンデンサ31とが、交互に一列に並置された形で
形成されている。トランジスタチップ5は、セラミック
基板2上に形成された裏面電極4を有し、この裏面電極
4が各トランジスタ6のコレクタパッド4をなすと共に
各MOS型コンデンサ31の一方の(下側)電極となっ
ている。各MOS型コンデンサ31の他方の(上側)電
極は、〔0004〕項に前述したように、このトランジ
スタチップ5上に設けた酸化シリコン層上に形成した金
属電極より成り、入力側および出力側のグランドパッド
3に2本のRFシヤント用ワイヤ28を用いてそれぞれ
接続されている。2本のワイヤ28の長さは実質的に同
一である。
【0019】この構造によって、各トランジスタセル6
内各部分に対するRFシヤント用ワイヤ28の作用が均
一となるだけでなく、すべてのセル6に対する作用も均
一となる。従って、すべてのセルの各部分が実質的に同
一特性を呈し、均一に動作することができる。
内各部分に対するRFシヤント用ワイヤ28の作用が均
一となるだけでなく、すべてのセル6に対する作用も均
一となる。従って、すべてのセルの各部分が実質的に同
一特性を呈し、均一に動作することができる。
【0020】実施例4 図4に、この発明のトランジスタの第4の実施例を示
す。この実施例の基本的構造は、すなわち、トランジス
タチップ5、トランジスタセル6、MOS型コンデンサ
31、コレクタパッド4およびRFシヤント用ワイヤ2
8の構成および配置等は図3の第3実施例のそれと同一
である。相違点は、セル6を介して隣接する各RFシヤ
ント用MOS型コンデンサ31の上側電極が相互に配線
29によって、チップ5上で接続されていることであ
る。配線29の長さは、取扱う高周波波長λの2分の1
である。この接続によって、各コンデンサ電極相互間の
電位差が無くなり、すべて同電位となるので、トランジ
スタの動作が安定化する。RFシヤント用ワイヤ28に
よる効果は第3実施例のそれと同一である。
す。この実施例の基本的構造は、すなわち、トランジス
タチップ5、トランジスタセル6、MOS型コンデンサ
31、コレクタパッド4およびRFシヤント用ワイヤ2
8の構成および配置等は図3の第3実施例のそれと同一
である。相違点は、セル6を介して隣接する各RFシヤ
ント用MOS型コンデンサ31の上側電極が相互に配線
29によって、チップ5上で接続されていることであ
る。配線29の長さは、取扱う高周波波長λの2分の1
である。この接続によって、各コンデンサ電極相互間の
電位差が無くなり、すべて同電位となるので、トランジ
スタの動作が安定化する。RFシヤント用ワイヤ28に
よる効果は第3実施例のそれと同一である。
【0021】
【発明の効果】この発明によれば、各トランジスタセル
に対して、セル内各部に対して均一に作用するようにR
Fシヤント用ワイヤを配置接続したので、各セル内でお
よびセウ相互が均一な動作が行なわれ、高周波高出力ト
ランジスタの特性を向上させることができる。
に対して、セル内各部に対して均一に作用するようにR
Fシヤント用ワイヤを配置接続したので、各セル内でお
よびセウ相互が均一な動作が行なわれ、高周波高出力ト
ランジスタの特性を向上させることができる。
【図1】この発明の高周波高出力トランジスタの一実施
例構造を示す、パッケージのキヤップを取外した状態
の、平面図である。
例構造を示す、パッケージのキヤップを取外した状態
の、平面図である。
【図2】この発明の高周波高出力トランジスタの第2の
実施例構造を示す、パッケージのキヤップを取外した状
態の、平面図である。
実施例構造を示す、パッケージのキヤップを取外した状
態の、平面図である。
【図3】この発明の高周波高出力トランジスタの第3の
実施例構造を示す、パッケージのキヤップを取外した状
態の、平面図である。
実施例構造を示す、パッケージのキヤップを取外した状
態の、平面図である。
【図4】この発明の高周波高出力トランジスタの第4の
実施例構造を示す、パッケージのキヤップを取外した状
態の、平面図である。
実施例構造を示す、パッケージのキヤップを取外した状
態の、平面図である。
【図5】従来の高周波高出力トランジスタの一例構造を
示す、パッケージのキヤップを取外した状態の平面図
(a)、図(a)のb−b線に沿った断面図(b)およ
び図(a)(b)のトランジスタセルの一例構造を示す
平面図である。
示す、パッケージのキヤップを取外した状態の平面図
(a)、図(a)のb−b線に沿った断面図(b)およ
び図(a)(b)のトランジスタセルの一例構造を示す
平面図である。
1 放熱板 2 セラミック基板 3 グランドパッド 4 コレクタパッド 5 トランジスタチップ 6 トランジスタセル 7 ローパス型内部整合回路をなすMOS型コンデンサ 8 RFシヤント型内部整合回路をなすRFシヤント用
のMOS型コンデンサ 9 入力側内部リード 10 入力リード 11 出力側内部リード 12 出力リード 20 パッケージ 25 RFシヤント用ワイヤ 26 RFシヤント用ワイヤ 27 RFシヤント用ワイヤ 28 RFシヤント用ワイヤ 29 配線 30 RFシヤント用のMOS型コンデンサ 31 RFシヤント用のMOS型コンデンサ
のMOS型コンデンサ 9 入力側内部リード 10 入力リード 11 出力側内部リード 12 出力リード 20 パッケージ 25 RFシヤント用ワイヤ 26 RFシヤント用ワイヤ 27 RFシヤント用ワイヤ 28 RFシヤント用ワイヤ 29 配線 30 RFシヤント用のMOS型コンデンサ 31 RFシヤント用のMOS型コンデンサ
Claims (9)
- 【請求項1】 パッケージと、このパッケージに設けら
れた出力リードおよび入力リードと、このパッケージ内
に配置されたトランジスタチップおよびRFシヤント用
コンデンサとを有し、上記トランジスタチップとRFシ
ヤント用コンデンサとはワイヤにより相互接続されて出
力側にRFシヤント型の内部整合回路を構成し、上記ワ
イヤは、上記トランジスタチップ内のトランジスタの各
部分に対して特性的に均一に作用するように、上記トラ
ンジスタチップの各部分のうち、上記の入力リードに近
い部分と出力リードに近い部分に対し実質的に対称的に
かつ接続長が実質的に同一長となるように配設されてい
ることを特徴とする、高周波高出力トランジスタ。 - 【請求項2】 上記トランジスタチップが、上記パッケ
ージ内に配置されたコレクタパッド上にボンドされてい
る、請求項1に記載された高周波高出力トランジスタ。 - 【請求項3】 上記トランジスタチップが複数個のトラ
ンジスタセルを含み、かつ上記パッケージ内に配置され
たコレクタパッド上にボンドされており、上記ワイヤ
が、上記コレクタパッド上において上記各トランジスタ
セルについてその上記RFシヤント用コンデンサに近い
側および遠い側の両点と上記RFシヤント用コンデンサ
とをそれぞれ接続する実質的に同一長の複数本のワイヤ
で構成されて成る、請求項1に記載された高周波高出力
トランジスタ。 - 【請求項4】 パッケージと、このパッケージに設けら
れた入力リードおよび出力リードと、上記パッケージ内
に配置されたトランジスタチップと、上記パッケージ内
で上記トランジスタチップと上記入力リードの間および
上記トランジスタチップと上記出力リードの間にそれぞ
れ設けられた第1および第2のRFシヤント用コンデン
サと、上記トランジスタチップと上記第1および第2の
RFシヤント用の各コンデンサを個別に接続してそれぞ
れRFシヤント型内部整合回路を形成する複数のワイヤ
とを有し、上記トランジスタチップと上記第1のRFシ
ヤント用コンデンサを接続するワイヤと上記トランジス
タチップと上記第2のRFシヤント用コンデンサを接続
するワイヤとは、実質的に同一長を有し、トランジスタ
チップ内のトランジスタの各部分に対して特性的に実質
的に均一に作用することを特徴とする、高周波高出力ト
ランジスタ。 - 【請求項5】 上記トランジスタチップが複数個のトラ
ンジスタセルを含み、かつ上記パッケージ内に配置され
たコレクタパッド上にボンドされており、上記ワイヤ
が、上記コレクタパッド上の上記複数個のトランジスタ
セルに対応した点と上記第2のRFシヤント用コンデン
サとを接続する複数本のワイヤより成る、請求項4に記
載された高周波高出力トランジスタ。 - 【請求項6】 パッケージと、このパッケージに設けら
れた入力リードおよび出力リードと、上記パッケージ内
に配置されたトランジスタチップであってトランジスタ
セルとRFシヤント用コンデンサとが形成されたチップ
と、上記パッケージ内に配置されたグランドパッドとを
有し、上記コンデンサと上記グランドパッドとが上記ト
ランジスタセル内の各部分に対し特性的に実質的に均一
に作用するワイヤで接続されて成る、高周波高出力トラ
ンジスタ。 - 【請求項7】 上記トランジスタチップが複数個のトラ
ンジスタセルと複数個のRFシヤント用コンデンサとを
含み、これらトランジスタセルとコンデンサとは列状に
交互に形成配置された構造を有し、上記ワイヤは、各ト
ランジスタセル内各部分に対し特性的に実質的に均一に
作用するように互に同一長を有する複数本のワイヤより
成る、請求項6に記載された高周波高出力トランジス
タ。 - 【請求項8】 上記RFシヤント用コンデンサの電極
は、互にトランジスタセルを介して隣接するもの同志が
配線により接続されて同電位に維持されることを特徴と
する、請求項7に記載された高周波高出力トランジス
タ。 - 【請求項9】 上記配線の長さが高周波波長の2分の1
である、請求項8に記載された高周波高出力トランジス
タ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4019114A JP2864841B2 (ja) | 1992-02-04 | 1992-02-04 | 高周波高出力トランジスタ |
GB9301757A GB2264001B (en) | 1992-02-04 | 1993-01-29 | High-frequency high-power transistor |
US08/012,521 US5371405A (en) | 1992-02-04 | 1993-02-02 | High-frequency high-power transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4019114A JP2864841B2 (ja) | 1992-02-04 | 1992-02-04 | 高周波高出力トランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05267956A JPH05267956A (ja) | 1993-10-15 |
JP2864841B2 true JP2864841B2 (ja) | 1999-03-08 |
Family
ID=11990453
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4019114A Expired - Lifetime JP2864841B2 (ja) | 1992-02-04 | 1992-02-04 | 高周波高出力トランジスタ |
Country Status (3)
Country | Link |
---|---|
US (1) | US5371405A (ja) |
JP (1) | JP2864841B2 (ja) |
GB (1) | GB2264001B (ja) |
Families Citing this family (52)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2526515B2 (ja) * | 1993-11-26 | 1996-08-21 | 日本電気株式会社 | 半導体装置 |
US5777259A (en) * | 1994-01-14 | 1998-07-07 | Brush Wellman Inc. | Heat exchanger assembly and method for making the same |
US5523620A (en) * | 1994-02-14 | 1996-06-04 | Delco Electronics Corporation | Coplanar linear dual switch module |
DE69418037T2 (de) * | 1994-08-02 | 1999-08-26 | Consorzio Per La Ricerca Sulla Microelettronica Ne | Leistungshalbleitervorrichtung aus MOS-Technology-Chips und Gehäuseaufbau |
US5488252A (en) * | 1994-08-16 | 1996-01-30 | Telefonaktiebolaget L M Erricsson | Layout for radio frequency power transistors |
US5717249A (en) * | 1995-04-05 | 1998-02-10 | Matsushita Electronics Corporation | RF power amplifying circuit device |
US6022426A (en) * | 1995-05-31 | 2000-02-08 | Brush Wellman Inc. | Multilayer laminate process |
US5744861A (en) * | 1995-11-13 | 1998-04-28 | Asea Brown Boveri Ag | Power semiconductor module |
JP3476612B2 (ja) * | 1995-12-21 | 2003-12-10 | 三菱電機株式会社 | 半導体装置 |
US5939739A (en) * | 1996-05-31 | 1999-08-17 | The Whitaker Corporation | Separation of thermal and electrical paths in flip chip ballasted power heterojunction bipolar transistors |
US6056186A (en) * | 1996-06-25 | 2000-05-02 | Brush Wellman Inc. | Method for bonding a ceramic to a metal with a copper-containing shim |
US5760473A (en) * | 1996-06-25 | 1998-06-02 | Brush Wellman Inc. | Semiconductor package having a eutectic bonding layer |
JP3364404B2 (ja) * | 1997-02-12 | 2003-01-08 | 株式会社東芝 | 半導体の入出力接続構造 |
US5841184A (en) * | 1997-09-19 | 1998-11-24 | The Whitaker Corporation | Integrated emitter drain bypass capacitor for microwave/RF power device applications |
JP3287279B2 (ja) * | 1997-09-25 | 2002-06-04 | 日本電気株式会社 | 半導体チップ、および該半導体チップが実装された半導体装置 |
US6008533A (en) * | 1997-12-08 | 1999-12-28 | Micron Technology, Inc. | Controlling impedances of an integrated circuit |
EP0930653B1 (en) * | 1998-01-13 | 2008-06-11 | Lucent Technologies Inc. | High frequency semiconductor device |
US6072211A (en) * | 1998-08-03 | 2000-06-06 | Motorola, Inc. | Semiconductor package |
US6177834B1 (en) | 1998-12-02 | 2001-01-23 | Ericsson, Inc. | Output matched LDMOS power transistor device |
US6181200B1 (en) * | 1999-04-09 | 2001-01-30 | Integra Technologies, Inc. | Radio frequency power device |
AU5304500A (en) * | 1999-06-07 | 2000-12-28 | Ericsson Inc. | High impedance matched rf power transistor |
AU2255501A (en) * | 1999-12-15 | 2001-06-25 | Ericsson Inc. | Ldmos power package with resistive-capacitive stabilizing element |
US6703703B2 (en) * | 2000-01-12 | 2004-03-09 | International Rectifier Corporation | Low cost power semiconductor module without substrate |
WO2001056082A1 (en) * | 2000-01-28 | 2001-08-02 | Ericsson Inc. | Auto-aligning power transistor package |
JP2001308264A (ja) * | 2000-04-21 | 2001-11-02 | Toyota Industries Corp | 半導体装置 |
US6529081B1 (en) | 2000-06-08 | 2003-03-04 | Zeta, Division Of Sierra Tech Inc. | Method of operating a solid state power amplifying device |
WO2002005342A1 (en) * | 2000-07-06 | 2002-01-17 | Zeta, A Division Of Sierratech, Inc. | A solid state power amplifying device |
US6246312B1 (en) | 2000-07-20 | 2001-06-12 | Cts Corporation | Ball grid array resistor terminator network |
US6525372B2 (en) | 2000-11-16 | 2003-02-25 | Silicon Wireless Corporation | Vertical power devices having insulated source electrodes in discontinuous deep trenches |
ATE417361T1 (de) * | 2001-01-18 | 2008-12-15 | Nxp Bv | Leistungstransistor mit intern kombinierten tiefpass- und bandpass-anpassungsstufen |
US6806106B2 (en) * | 2001-03-20 | 2004-10-19 | Infineon Technologies Ag | Bond wire tuning of RF power transistors and amplifiers |
JP3940026B2 (ja) * | 2002-05-23 | 2007-07-04 | アルプス電気株式会社 | 電子回路ユニットの製造方法 |
JP4535668B2 (ja) * | 2002-09-09 | 2010-09-01 | 三洋電機株式会社 | 半導体装置 |
WO2004023555A1 (ja) | 2002-09-09 | 2004-03-18 | Sanyo Electric Co., Ltd. | 保護素子 |
JP4236442B2 (ja) * | 2002-10-17 | 2009-03-11 | 三洋電機株式会社 | スイッチ回路装置 |
US6734728B1 (en) * | 2002-12-19 | 2004-05-11 | Infineon Technologies North America Corp. | RF power transistor with internal bias feed |
JP2004260139A (ja) * | 2003-02-06 | 2004-09-16 | Sanyo Electric Co Ltd | 半導体装置 |
US7180186B2 (en) * | 2003-07-31 | 2007-02-20 | Cts Corporation | Ball grid array package |
US6946733B2 (en) * | 2003-08-13 | 2005-09-20 | Cts Corporation | Ball grid array package having testing capability after mounting |
TWI229422B (en) * | 2003-12-05 | 2005-03-11 | Via Tech Inc | A bonding-wire structure having desirable high-frequency characteristics for using in metal frame package |
US7173328B2 (en) * | 2004-04-06 | 2007-02-06 | Lsi Logic Corporation | Integrated circuit package and method having wire-bonded intra-die electrical connections |
US7109589B2 (en) * | 2004-08-26 | 2006-09-19 | Agere Systems Inc. | Integrated circuit with substantially perpendicular wire bonds |
JP4939749B2 (ja) * | 2004-12-22 | 2012-05-30 | オンセミコンダクター・トレーディング・リミテッド | 化合物半導体スイッチ回路装置 |
JP4939750B2 (ja) * | 2004-12-22 | 2012-05-30 | オンセミコンダクター・トレーディング・リミテッド | 化合物半導体スイッチ回路装置 |
US8330265B2 (en) * | 2007-06-22 | 2012-12-11 | Cree, Inc. | RF transistor packages with internal stability network and methods of forming RF transistor packages with internal stability networks |
US8592966B2 (en) * | 2007-06-22 | 2013-11-26 | Cree, Inc. | RF transistor packages with internal stability network including intra-capacitor resistors and methods of forming RF transistor packages with internal stability networks including intra-capacitor resistors |
CN101572990B (zh) * | 2008-04-28 | 2012-12-19 | 鸿富锦精密工业(深圳)有限公司 | 电路板原板 |
US8536690B2 (en) * | 2009-09-22 | 2013-09-17 | Stats Chippac Ltd. | Integrated circuit packaging system with cap layer and method of manufacture thereof |
US20130127010A1 (en) * | 2010-06-09 | 2013-05-23 | Dsp Group Ltd. | Integrated circuit including a differential power amplifier with a single ended output and an integrated balun |
JP5269864B2 (ja) * | 2010-12-07 | 2013-08-21 | 株式会社東芝 | 半導体装置 |
CN110622286A (zh) * | 2017-05-17 | 2019-12-27 | 三菱电机株式会社 | 放大器 |
CN210607259U (zh) * | 2019-12-13 | 2020-05-22 | 北京京东方技术开发有限公司 | 显示基板和显示装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3713006A (en) * | 1971-02-08 | 1973-01-23 | Trw Inc | Hybrid transistor |
US3936864A (en) * | 1973-05-18 | 1976-02-03 | Raytheon Company | Microwave transistor package |
US3969752A (en) * | 1973-12-03 | 1976-07-13 | Power Hybrids, Inc. | Hybrid transistor |
US3893159A (en) * | 1974-02-26 | 1975-07-01 | Rca Corp | Multiple cell high frequency power semiconductor device having bond wires of differing inductance from cell to cell |
US3996603A (en) * | 1974-10-18 | 1976-12-07 | Motorola, Inc. | RF power semiconductor package and method of manufacture |
US4042952A (en) * | 1976-06-09 | 1977-08-16 | Motorola, Inc. | R. F. power transistor device with controlled common lead inductance |
US4107728A (en) * | 1977-01-07 | 1978-08-15 | Varian Associates, Inc. | Package for push-pull semiconductor devices |
US4200880A (en) * | 1978-03-28 | 1980-04-29 | Microwave Semiconductor Corp. | Microwave transistor with distributed output shunt tuning |
US4393392A (en) * | 1980-06-23 | 1983-07-12 | Power Hybrids, Incorporated | Hybrid transistor |
US4456888A (en) * | 1981-03-26 | 1984-06-26 | Raytheon Company | Radio frequency network having plural electrically interconnected field effect transistor cells |
US4843440A (en) * | 1981-12-04 | 1989-06-27 | United States Of America As Represented By The Administrator Of The National Aeronautics & Space Administration | Microwave field effect transistor |
US4783697A (en) * | 1985-01-07 | 1988-11-08 | Motorola, Inc. | Leadless chip carrier for RF power transistors or the like |
-
1992
- 1992-02-04 JP JP4019114A patent/JP2864841B2/ja not_active Expired - Lifetime
-
1993
- 1993-01-29 GB GB9301757A patent/GB2264001B/en not_active Expired - Fee Related
- 1993-02-02 US US08/012,521 patent/US5371405A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
GB2264001B (en) | 1995-12-13 |
GB9301757D0 (en) | 1993-03-17 |
GB2264001A (en) | 1993-08-11 |
JPH05267956A (ja) | 1993-10-15 |
US5371405A (en) | 1994-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2864841B2 (ja) | 高周波高出力トランジスタ | |
US7193263B2 (en) | Electronic component having an integrated passive electronic component and associated production method | |
US7064444B2 (en) | Multi-chip ball grid array package | |
US4042952A (en) | R. F. power transistor device with controlled common lead inductance | |
JP4580671B2 (ja) | 半導体装置 | |
US5067005A (en) | Semiconductor device | |
CA2550882A1 (en) | Capacitor | |
JP6148830B2 (ja) | パワーモジュール半導体装置 | |
JP4025044B2 (ja) | 半導体集積回路装置 | |
US4241360A (en) | Series capacitor voltage multiplier circuit with top connected rectifiers | |
US6060761A (en) | Lateral type transistor | |
JP2001177056A (ja) | 半導体集積回路装置 | |
JPH02304963A (ja) | 半導体集積回路装置 | |
JP4190931B2 (ja) | 半導体装置 | |
US4276516A (en) | Thermal stress reduction in IC power transistors | |
JP4579040B2 (ja) | 半導体増幅器 | |
US11984432B2 (en) | Semiconductor chip stack module and method of fabricating the same | |
JPH0851171A (ja) | 半導体セラミックパッケージ | |
CN216213447U (zh) | 功率模块封装 | |
JPS605055B2 (ja) | 半導体装置 | |
JP3016049B2 (ja) | 半導体装置 | |
JPH08181245A (ja) | コンデンサ内蔵抜熱素子 | |
JPH03175805A (ja) | 高周波半導体装置 | |
JP2001274171A (ja) | 半導体装置 | |
JPS61168939A (ja) | マイクロ波集積回路用外囲器 |