DE19743709A1 - IC-Testgerät - Google Patents

IC-Testgerät

Info

Publication number
DE19743709A1
DE19743709A1 DE19743709A DE19743709A DE19743709A1 DE 19743709 A1 DE19743709 A1 DE 19743709A1 DE 19743709 A DE19743709 A DE 19743709A DE 19743709 A DE19743709 A DE 19743709A DE 19743709 A1 DE19743709 A1 DE 19743709A1
Authority
DE
Germany
Prior art keywords
output
input
test
connections
pins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19743709A
Other languages
English (en)
Other versions
DE19743709B4 (de
Inventor
Noriaki Shimasaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of DE19743709A1 publication Critical patent/DE19743709A1/de
Application granted granted Critical
Publication of DE19743709B4 publication Critical patent/DE19743709B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31926Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924Voltage or current aspects, e.g. driver, receiver

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

Die vorliegende Erfindung bezieht sich auf ein IC-Testgerät und insbesondere auf ein IC-Testge­ rät, bei dem Schaltungskomponenten (Hardware) effektiv dazu benutzt werden, eine Testsignal­ wellenform an I/O-Stifte (Stifte bzw. Kontakte für die Eingabe und Ausgabe) und an nur für die Eingabe ausgelegte Stifte eines im Test befindlichen ICs (integrierte Schaltung = Chip) anzule­ gen und Antwortsignale von dessen I/O-Stiften und von für die Ausgabe vorgesehenen Stiften zu messen.
Bei dem Test eines ICs wird ein Testsignal an einen zur Signaleingabe dienenden Anschlußstift bzw. Anschlußkontakt eines im Test befindlichen ICs (im folgenden auch als im Test befindliches Bauelement bezeichnet) angelegt und eine Überprüfung durchgeführt, die dazu dient, zu ermitteln, ob das erhaltene Antwortsignal eine Spannung und eine zeitliche Lage, die innerhalb vorgegebener Bereiche liegen, und einen erwarteten logischen Wert besitzt. In manchen Fällen werden Testsignale mit unterschiedlichen Wellenformen (zum Beispiel mit unterschiedlichen Spannungen und zeitlichen Lagen bzw. Zeitverläufen) an das im Test befindliche Bauelement angelegt und dessen auf unterschiedliche Testsignale erhaltene Antwortsignale gemessen. Das im Test befindliche Bauelement weist üblicherweise eine große Anzahl von Anschlußstiften bzw. Anschlußkontakten wie zum Beispiel Stifte auf, die auch als Eingabe/Ausgabe-Anschlüsse (I/O-Stifte), als nur für die Eingabe benutzte Stifte (für die Eingabe reservierte Stifte) und nur für die Ausgabe gedachte Stifte (für die Ausgabe reservierte Stifte) dienen. Bei einem herkömmlichen, in Fig. 4 gezeigten IC-Gerät legt zum Beispiel eine Formatsteuerschaltung 5 in jeder Test- oder Meßschaltung 8 die Wellenform (Wellenform, Spannung, zeitliche Lage bzw. Zeitverlauf, usw.) des Testsignals, das an ein im Test befindliches Bauelement 2 anzulegen ist, fest und legt dieses Testsignal an einen Stift für die Eingabe/Ausgabe oder an einen nur für die Eingabe ausgelegten Stift des im Test befindlichen Bauelements 2 über einen Treiber 3, eine zur Eingabe und Ausgabe dienende Übertragungsleitung 7, einen zur Eingabe und Ausgabe dienenden Anschluß 11 und eine zur Eingabe und Ausgabe dienende Übertragungsleitung 12, die sich auf einer Platine (Leistungs- oder Durchführungsplatine bzw. Performance-Platine) 10 befindet, an. Ein von dem im Test befindlichen Bauelement 2 abgegebenes Ausgangssignal, das als Reaktion auf die an das Bauelement 2 angelegten Testsignale erzeugt wird, wird von einem zur Eingabe und Ausgabe dienenden Anschlußstift 13 und einen zur Ausgabe dienenden Anschlußstift 15 über Übertra­ gungsleitungen 12, 19 und 7 an einen analogen Vergleicher 4 angelegt. Der analoge Vergleicher 4 bewirkt eine logische Einstufung oder Beurteilung des Antwortsignals, indem er dieses mit einer Referenzspannung vergleicht, und gibt das Beurteilungsergebnis an einen digitalen Vergleicher 6 ab, der dieses mit einem digitalen Erwartungswert vergleicht. Das bei diesem Vergleich erhaltene Ergebnis wird in einen nicht gezeigten Speicher des Testgeräts eingeschrie­ ben.
Eine Stift-Elektronikkarte (Karte mit den elektronischen Schaltungen für die Anschlußstifte) 1 des IC-Testgeräts weist in Form von Paaren mit einer für den Test des Bauelements notwendigen Anzahl (beispielsweise entsprechend der Anzahl von Stiften) Treiber 3, die jeweils zum Anlegen des Testsignals an das im Test befindliche Bauelement 2 dienen, und analoge Vergleicher 4 auf, die jeweils zum Treffen einer logischen Entscheidung bzw. Einstufung des von dem im Test befindlichen Bauelements 2 abgegebenen Antwortsignals dienen. Der Aufbau des IC-Testgeräts fällt, grob gesehen, in die Kategorie eines gemeinsam für die Eingabe und Ausgabe vorgesehe­ nen Systems, wie es in Fig. 4 gezeigt ist, bei dem der Treiber 3 und der analoge Vergleicher 4 jeder Meßschaltung 8 in der Stift-Elektronikkarte 1 miteinander verbunden sind, so daß die Meßschaltung 8 mit den Stiften (Anschlußstifte bzw. Kontaktstifte) des im Test befindlichen Bauelements 2 über eine einzige Leitung auf der Performance-Platine 10 angeschlossen ist, und in die Kategorie eines in Fig. 5 gezeigten Systems mit Aufteilung zwischen Eingabe und Ausga­ be, bei dem der Treiber 3 und der analoge Vergleicher 4 jeder Meßschaltung 8 nicht in der Stift- Elektronikkarte 1 miteinander verbunden sind, sondern die Meßschaltung 8 mit dem für die Eingabe und Ausgabe dienenden Anschluß des im Test befindlichen Bauelements 2 über zwei Leitungen auf der Performance-Platine 10 verbunden ist. Die Vorteile und Nachteile der beiden Systeme hängen von den Spezifikationen der Stifte des im Test befindlichen Bauelements 2 ab, das heißt von dem Verhältnis zwischen der Anzahl von nur für die Eingabe ausgelegten und nur für die Ausgabe ausgelegten Stiften und der Anzahl von gemeinsam für die Eingabe und Ausgabe ausgelegten Stiften ab.
Im folgenden wird das gemeinsam für die Eingabe und Ausgabe benutzte System erläutert, das in Fig. 4 gezeigt ist. Bei diesem System weist die Meßschaltung 8 den Treiber 3 und den analogen Vergleicher 4 auf, die mit der gemeinsam für die Eingabe und die Ausgabe benutzten Übertragungsleitung verbunden sind, und ist weiterhin mit jedem Anschlußstift des im Test befindlichen Bauelements 2 verbunden, wie es in Fig. 4 gezeigt ist. Wenn das im Test befindli­ che Bauelement 2 sich im Eingabebetrieb (Eingabe-Modus) befindet, wird der Treiber 3 aktiviert, um ein vorbestimmtes Signal an den zur Eingabe und Ausgabe dienenden Stift 13 anzulegen. In diesem Fall befindet sich der analoge Vergleicher 4 in einem deaktivierten Zustand und führt folglich keine Einstufung des Antwortsignals mittels eines Vergleichs durch. Wenn sich das im Test befindliche Bauelement 2 im Ausgabebetrieb (Ausgabe-Modus) befindet, ist der Treiber 3 deaktiviert und es ist der analoge Vergleicher 4 aktiviert und empfängt das von dem im Test befindlichen Bauelement 2 abgegebene Ausgangssignal und führt eine Einstufung bzw. Beurtei­ lung dieses Signals mittels eines Vergleichs durch.
Hinsichtlich des nur für die Eingabe ausgelegten Stifts 14 des im Test befindlichen Bauelements 2 gilt, daß der Treiber 3 stets aktiviert ist, um ein vorbestimmtes Signal an diesen Stift 14 anzulegen. In diesem Fall befindet sich der analoge Vergleicher 4, der mit dem nur für die Eingabe ausgelegten Stift 14 verbunden ist, stets in dem deaktivierten Zustand. Im Hinblick auf den nur für die Ausgabe ausgelegten Stift 15 gilt, daß der analoge Vergleicher 4 stets aktiviert ist, um das von dem im Test befindlichen Bauelement 2 abgegebene Ausgangssignal zu empfangen und die notwendige Beurteilung bzw. Einstufung desselben mittels eines Vergleichs zu bewirken. In diesem Fall wird der Treiber 3, der mit dem nur für die Ausgabe ausgelegten Stift 15 verbunden ist, in dem deaktivierten Zustand gehalten.
Im folgenden wird das System mit Aufteilung zwischen Eingabe und Ausgabe beschrieben, das in Fig. 5 gezeigt ist. In diesem System legt die Formatsteuerschaltung 5, die in jeder Meßschal­ tung 8 vorgesehen ist und zur Erzeugung des Testsignals dient, das Testsignal an den gemein­ sam für die Eingabe und Ausgabe benutzten Stift 13 über den Treiber 3 und nur für die Eingabe ausgelegte Übertragungsleitungen 32 und 18 an. Demgegenüber wird das von dem gemeinsam für die Eingabe und Ausgabe benutzten Stift oder von einem nur für die Ausgabe ausgelegten Stift erhaltene Antwortsignal an den analogen Vergleicher 4 über nur für die Ausgabe vorgese­ hene Übertragungsleitungen 19 und 21 angelegt. Bei dem Test des für die Eingabe und Ausgabe vorgesehenen Stifts 13 wird der Treiber 3 zum Anlegen eines vorbestimmten Signals aktiviert, wenn sich das im Test befindliche Bauelement 2 in dem Eingabe-Modus befindet. In diesem Fall befindet sich der analoge Vergleicher 4 in dem deaktivierten Zustand und trifft folglich keine Beurteilung bzw. Einstufung mittels eines Vergleichs. Wenn das sich im Test befindliche Bauelement 2 im Ausgabe-Modus ist, ist der Treiber 3 deaktiviert und es ist der analoge Vergleicher 4 aktiviert, so daß er das von dem im Test befindlichen Bauelement 2 abgegebene Ausgangssignal empfängt und die notwendige Einstufung des Signals mittels Vergleichs bewirkt.
In dem Fall des Tests des nur für die Eingabe ausgelegten Stifts 14 und des nur für die Ausgabe ausgelegten Stifts 15 bei dem Einsatz des System mit Aufteilung zwischen Eingabe und Ausgabe wird der Treiber 3 im Hinblick auf den nur für die Eingabe vorgesehenen Stift 14 des im Test befindlichen Bauelements 2 stets aktiviert gehalten, um somit ein vorbestimmtes Signal an diesen Stift 14 anzulegen. Im Hinblick auf den nur für die Ausgabe ausgelegten Stift 15 wird der analoge Vergleicher 4 stets aktiviert gehalten, so daß er das von dem im Test befindlichen Bauelement 2 abgegebene Ausgangssignal empfängt und die notwendige logische Einstufung mittels Vergleichs durchführt.
Im Fall des Testens des nur für die Eingabe vorgesehenen Stifts 14 und des nur für die Ausgabe vorgesehenen Stifts 15 mit Hilfe des in Fig. 4 gezeigten, gemeinsam für die Eingabe und die Ausgabe benutzten Systems werden die schraffiert dargestellten Hardware-Komponenten bzw. Schaltungen überhaupt nicht benutzt, so daß dieses System unökonomisch ist. Auf der anderen Seite sind die Leitungen, die das im Test befindliche Bauelement 2 mit dem Treiber 3 und dem analogen Vergleicher 4 verbinden, jeweils in zwei Leitungen verzweigt bzw. aufgeteilt. Dies bedeutet, daß sich die erste und die zweite, nur für die Ausgabe vorgesehene Übertragungslei­ tung 19 und 21, die zum Anlegen der Testwellenform an das im Test befindliche Bauelement 2 nicht benötigt werden, in einem Zustand befinden, bei dem sie an den für die Eingabe und Ausgabe dienenden Stift 13 lose bzw. überflüssig angeschlossen sind, so daß sie reflektierte Wellen erzeugen und folglich die angelegte Wellenform stören. Ferner befinden sich zum Zeitpunkt der Messung der als Reaktion von dem im Test befindlichen Bauelement erhaltenen Wellenform die erste und die zweite, nur für die Eingabe vorgesehene Übertragungsleitung 18 und 32 in einem Zustand, bei dem sie an den für die Eingabe und Ausgabe dienenden Stift 13 lose bzw. als Last angeschlossen sind, so daß sie die Testwellenform gleichfalls stören und somit Meßfehler hervorrufen. Der für die Eingabe und Ausgabe vorgesehene Stift 13 kann somit nicht mit hoher Genauigkeit getestet werden, was das Leistungsvermögen des Testgeräts unvermeidlich verschlechtert.
Das Leistungsvermögen und die Kosten des Testgeräts könnten optimiert werden, falls das gemeinsam für die Eingabe und die Ausgabe vorgesehene System und das System mit Auftei­ lung zwischen Eingabe und Ausgabe selektiv in Abhängigkeit von den Stiftspezifikationen des im Test befindlichen Bauelements verwendet werden könnten. Da es bei einem aktuellen Testgerät jedoch notwendig ist, mehrere Arten von im Test befindlichen Bauelementen zu testen, sind die Verhältnisse zwischen der Anzahl von nur für die Eingabe und nur für die Ausgabe vorgesehenen Stiften einerseits und den sowohl für die Eingabe als auch für die Ausgabe vorgesehenen Stiften der im Test befindlichen Bauelemente andererseits unterschiedlich. Aus diesem Grund würde eine Mischung des gemeinsam für die Eingabe und die Ausgabe vorgesehenen Systems und des Systems mit Aufteilung zwischen Eingabe und Ausgabe mit einem festgelegten Verhältnis unvermeidlich die Arten von zu testenden Bauelementen beschränken, was die allgemeine Einsetzbarkeit des Testgeräts verschlechtern würde. Gegenwärtig arbeiten IC-Testgeräte jeweils entweder mit dem gemeinsam für die Eingabe und die Ausgabe benutzten System oder mit dem System mit Aufteilung zwischen Eingabe und Ausgabe.
Es ist daher eine Aufgabe der vorliegenden Erfindung, ein IC-Testgerät zu schaffen, das einen selektiven Einsatz des gemeinsam für die Eingabe und die Ausgabe benutzten Systems und des Systems mit Aufteilung zwischen Eingabe und Ausgabe erlaubt und den Ausnutzungsgrad der Hardwareschaltungen verbessert, um hierdurch den Schaltungsumfang bzw. Schaltungsaufwand zu verringern und somit die Herstellungskosten des Testgeräts herabzusetzen.
Diese Aufgabe wird jeweils mit den in den Patentansprüchen 1 und 6 angegebenen Merkmalen gelöst.
Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.
Das in Übereinstimmung mit einem ersten Gesichtspunkt der vorliegenden Erfindung stehende IC-Testgerät enthält somit eine Mehrzahl von Testschaltungen zum Testen eines ICs eines Ausführungstyps, der N sowohl für die Eingabe als auch für die Ausgabe vorgesehene Stifte, M nur für die Eingabe vorgesehene Stifte und L nur für die Ausgabe vorgesehene Stifte aufweist, wobei N, M und L entweder gleich 0 sind oder ganze Zahlen bezeichnen, die gleich oder größer als 1 sind. Jede aus der Mehrzahl von Testschaltungen umfaßt: eine Formatsteuereinrichtung zum Definieren der Wellenform des an die jeweiligen Stifte des im Test befindlichen Bauelements anzulegenden Testsignals; einen Treiber, der unter der Steuerung durch die Formatsteuereinrich­ tung steht und zum Abgeben der Testsignalwellenform an die sowohl für die Eingabe als auch für die Ausgabe vorgesehenen Stifte als auch an die nur für die Eingabe vorgesehenen Stifte des im Test befindlichen Bauelements dient; eine (zweite) Übertragungsleitung für die Eingabe und die Ausgabe, die mit einem Ende an den Ausgangsanschluß des Treibers angeschlossen ist; einen ersten analogen Vergleicher, der mit dem Ausgangsanschluß des Treibers verbunden ist und zum Vergleichen einer als Antwort erhaltenen Wellenform, die von einem der sowohl für die Eingabe als auch für die Ausgabe dienenden Stifte des im Test befindlichen Bauelements über die (zweite) Übertragungsleitung erhalten wird, mit einem Referenzwert; eine nur für die Ausgabe vorgesehene Übertragungsleitung; einen zweiten analogen Vergleicher, der mit dem ausgangsseitigen Ende der nur für die Ausgabe dienenden Übertragungsleitung verbunden ist und zum Vergleichen einer als Reaktion erhaltenen Wellenform, die von einem der nur für die Ausgabe vorgesehenen Stifte des im Test befindlichen Bauelements über die nur für die Ausgabe vorgesehene Übertragungsleitung empfangen wird, mit einem Referenzwert; eine Wähleinrich­ tung zum Auswählen des Ausgangssignals entweder des ersten oder des zweiten analogen Vergleichers; und einen digitalen Vergleicher zum Vergleichen des von der Wähleinrichtung abgegebenen Ausgangssignals mit einem Erwartungswert.
Das in Übereinstimmung mit einem zweiten Gesichtspunkt der vorliegenden Erfindung stehende IC-Testgerät weist eine Mehrzahl von Testschaltungen zum Testen eines ICs auf, der eine Ausführungsform mit N sowohl für die Eingabe als auch für die Ausgabe vorgesehenen Stiften, M nur für die Eingabe vorgesehenen Stiften und L nur für die Ausgabe vorgesehenen Stiften besitzt, wobei N, M und L gleich 0 sind oder ganzen Zahlen entsprechen, die gleich oder größer als 1 sind. Jede aus der Mehrzahl von Testschaltungen umfaßt hierbei: eine Formatsteuereinrich­ tung zum Festlegen der Wellenform eines Testsignals, das an die jeweiligen Stifte des im Test befindlichen Bauelements anzulegen ist; einen ersten und einen zweiten Treiber, die unter der Steuerung durch die Formatsteuereinrichtung stehen und zum Abgeben von Testsignalwellen­ formen an die sowohl für die Eingabe als auch für die Ausgabe vorgesehenen Stifte oder an die nur für die Eingabe vorgesehenen Stifte des im Test befindlichen Bauelements dienen; eine Wähleinrichtung zum Verbinden entweder des ersten oder des zweiten Treibers mit der Format­ steuereinrichtung; eine sowohl für die Eingabe als auch für die Ausgabe vorgesehene (zweite) Übertragungsleitung, die mit ihrem einen Ende an den Ausgangsanschluß des ersten Treibers angeschlossen ist; eine nur für die Eingabe vorgesehene (zweite) Übertragungsleitung, die mit ihrem einen Ende an den Ausgangsanschluß des zweiten Treibers angeschlossen ist; einen analogen Vergleicher, der mit dem Ausgangsanschluß des ersten Treibers verbunden ist und zum Vergleichen einer als Reaktion von dem im Test befindlichen Bauelement erhaltenen Wellenform mit einem Referenzwert dient; und einen digitalen Vergleicher zum Vergleichen des von dem analogen Vergleicher erhaltenen Ausgangssignals mit einem Erwartungswert.
Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnungen näher beschrieben.
Fig. 1 zeigt ein Blockschaltbild, in dem ein Ausführungsbeispiel des in Übereinstimmung mit der vorliegenden Erfindung stehenden IC-Testgeräts dargestellt ist;
Fig. 2 zeigt eine Tabelle, in der ein Vergleich zwischen dem in Fig. 1 gezeigten, erfindungs­ gemäßen Testgerät und dem herkömmlichen Testgerät im Hinblick auf die ökonomi­ sche Situation dargestellt ist; und
Fig. 3 zeigt ein Blockschaltbild, in dem ein weiteres Ausführungsbeispiel der vorliegenden Erfindung dargestellt ist;
Fig. 4 zeigt ein Blockschaltbild eines herkömmlichen IC-Testgeräts, bei dem ein gemeinsam für die Eingabe und die Ausgabe benutztes System eingesetzt wird;
Fig. 5 zeigt ein Blockschaltbild eines herkömmlichen IC-Testgeräts, bei dem ein System mit Aufteilung zwischen Eingabe und Ausgabe eingesetzt wird.
Fig. 1 zeigt in Form eines Blockschaltbilds die Stift-Elektronikkarte 1 bzw. die Karte mit den elektronischen Schaltungen für die Stifte sowie die Platine 10 (Leistungsvermögen-Platine bzw. Performance-Platine) eines Ausführungsbeispiels des in Übereinstimmung mit der Erfindung stehenden IC-Testgeräts. Bei diesem Ausführungsbeispiel ist jede Meßschaltung 8 der Karte 1 im wesentlichen die gleiche wie die Schaltung 8 bei der in Fig. 4 gezeigten herkömmlichen Ausfüh­ rungsform, wobei jedoch eine zweite, nur für die Ausgabe vorgesehene Übertragungsleitung 21, ein zweiter analoger Vergleicher 4b und eine Wähleinrichtung (Wähler) 25 hinzugefügt sind. In gleicher Weise wie bei dem in Fig. 4 gezeigten herkömmlichen Beispiel sind der Ausgang des Treibers 3 und der analoge Vergleicher 4a in der Karte 1 miteinander verbunden, und es ist dieser Verbindungspunkt an ein Ende der sowohl für die Eingabe als auch für die Ausgabe dienenden Übertragungsleitung 7 angeschlossen.
Der Ausgang des ersten analogen Vergleichers 4a, dessen Eingang an die sowohl für die Eingabe als auch für die Ausgabe dienende Übertragungsleitung 7 angeschlossen ist, und der Ausgang des zweiten analogen Vergleichers 4b, der mit der zweiten, für die Ausgabe vorgesehenen Übertragungsleitung 21 verbunden ist, werden selektiv über die Wähleinrichtung 25 an den digitalen Vergleicher 6 angelegt. Die Formatsteuereinrichtung 5 ist über den Treiber 3 mit der sowohl für die Eingabe als auch für die Ausgabe vorgesehenen Übertragungsleitung 7 verbun­ den, wie dies auch bei Fig. 4 der Fall ist, in der Platine (Arbeitsplatine) 10 ist jeder Stift des im Test befindlichen Bauelements 2 entsprechend seiner Art angeschlossen. Als Beispiel ist der sowohl für die Eingabe als auch für die Ausgabe vorgesehene Stift 13 mit einem Anschluß 9 der sowohl für die Eingabe als auch für die Ausgabe vorgesehenen Übertragungsleitung 7 der Karte 1 über einen Anschluß 11 verbunden, der an die Übertragungsleitung 12 angeschlossen ist. Der nur für die Eingabe vorgesehene Stift 14 des im Test befindlichen Bauelements 2 ist mit einem Anschluß 9 der Übertragungsleitung 7 der Meßschaltung 8 verbunden, wobei der Anschluß 9 einem Anschluß 16 entspricht bzw. zugeordnet ist, der mit einer Übertragungsleitung 19 verbunden ist. Der nur für die Ausgabe vorgesehene Stift 15 des im Test befindlichen Bauele­ ments 2 ist mit einem Anschluß 22 der zweiten, nur für die Ausgabe vorgesehenen Übertra­ gungsleitung 21 der Meßschaltung 8 verbunden, wobei der Anschluß 22 einem Anschluß 17 entspricht bzw. zugeordnet ist, der an eine Übertragungsleitung 18 angeschlossen ist. Bei der in Fig. 1 gezeigten Ausgestaltung weist das im Test befindliche Bauelement je einen nur für die Ausgabe vorgesehenen Stift 15 für jeweils einen nur für die Eingabe vorgesehenen Stift 14 auf. Es gibt aber auch Fälle, bei denen eine Mehrzahl von nur für die Ausgabe vorgesehenen Stiften für jeweils einen nur für die Eingabe vorgesehenen Stift 14 bereitgestellt sind. In einem solchen Fall ist es notwendig, Meßschaltungen 8 jeweils für den zweiten und die nachfolgenden, nur für die Ausgabe vorgesehenen Stifte zuzuordnen.
Im folgenden wird zunächst die Arbeitsweise des Ausführungsbeispiels gemäß Fig. 1 bezüglich des Messens des sowohl für die Eingabe als auch für die Ausgabe vorgesehenen Stifts 13 des im Test befindlichen Bauelements 2 beschrieben. Der Ausgang des analogen Vergleichers 4a ist durch die Wähleinrichtung 25 ausgewählt und somit an den digitalen Vergleicher 6 angeschlos­ sen. Der Ausgang des analogen Komparators 4b wird hierdurch daran gehindert, den Test bzw. die Auswertung zu beeinflussen.
Wenn sich das im Test befindliche Bauelement 2 in dem Eingabe-Modus befindet, ist der Treiber 3 aktiviert und legt ein vorbestimmtes Testsignal an den sowohl für die Eingabe als auch für die Ausgabe vorgesehenen Stift 13 an. Zu diesem Zeitpunkt befindet sich der analoge Vergleicher 4a in seinem deaktivierten Zustand und trifft folglich keine logische, durch Vergleich erfolgende Einstufung bzw. Beurteilung des Signals. Wenn sich das im Test befindliche Bauelement 2 in dem Ausgabe-Modus befindet, ist der Treiber 3 deaktiviert und es ist der analoge Vergleicher 4a aktiviert, so daß er das von dem im Test befindlichen Bauelement 2 abgegebene Ausgangssignal empfängt und das empfangene Signal mittels eines Vergleichs einer Beurteilung zur Durchfüh­ rung bzw. Auswertung des Tests unterzieht. Dies ist insgesamt gleichwertig wie der bei dem System mit gemeinsamer Eingabe und Ausgabe erfolgende Testvorgang.
Im Hinblick auf den nur für die Eingabe vorgesehenen Stift 14 und den nur für die Ausgabe vorgesehenen Stift 15 ist das Vergleichsausgangssignal, das an den digitalen Vergleicher 6 angelegt wird, stets speziell auf das von dem analogen Vergleicher 4b abgegebene Ausgangs­ signal aufgrund der entsprechenden Stellung der Wähleinrichtung 25 beschränkt, wie es in Fig. 1 gezeigt ist. Hierdurch wird verhindert, daß das von dem analogen Vergleicher 4a abgegebene Ausgangssignal irgend einen Einfluß auf den Test ausübt.
Im Hinblick auf den nur für die Eingabe vorgesehenen Stift 14 wird der Treiber 3 stets in dem aktivierten Zustand gehalten, so daß er an diesen ein vorbestimmtes Signal abgibt. Hinsichtlich des nur für die Ausgabe vorgesehenen Stifts 15 wird der analoge Vergleicher 4b stets in dem aktivierten Zustand gehalten, bei dem er das von dem im Test befindlichen Bauelement 2 abgegebene Ausgangssignal empfängt und dieses mittels eines Vergleichs einer Beurteilung bzw. Einordnung unterzieht. Dies ist insgesamt gleichwertig mit einem durch das System mit aufge­ teilter Eingabe und Ausgabe durchgeführten Testvorgang. Dieses Ausführungsbeispiel kann somit in dieser Weise zwischen einem System mit gemeinsamer Eingabe und Ausgabe und einem System mit Aufteilung zwischen Eingabe und Ausgabe umgeschaltet werden.
Das herkömmliche, gemeinsam für die Eingabe und die Ausgabe benutzte System wird hinsicht­ lich der sowohl für die Eingabe als auch für die Ausgabe vorgesehenen Stifte 13 benutzt, wobei das herkömmliche System mit Aufteilung zwischen Eingabe und Ausgabe in diesem Fall nicht eingesetzt wird. Folglich wird die Meßgenauigkeit anders als im Fall des Einsatzes eines Systems mit Aufteilung zwischen Eingabe und Ausgabe nicht verschlechtert.
Nachfolgend werden die Kosten des Testgeräts erläutert. In Fig. 2 ist eine Tabelle dargestellt, die einen Vergleich zwischen der erfindungsgemäßen Gestaltung und den herkömmlichen, gemein­ sam für die Eingabe und die Ausgabe benutzten Systemen bzw. den Systemen mit Aufteilung zwischen Eingabe und Ausgabe bietet, wobei drei Fälle veranschaulicht sind, bei denen die im Test befindlichen Bauelemente insgesamt 1024 Stifte aufweisen, sich jedoch hinsichtlich der Verhältnisse zwischen den sowohl für die Eingabe als auch für die Ausgabe vorgesehenen Stiften, den nur für die Eingabe vorgesehenen Stiften und den nur für die Ausgabe vorgesehenen Stiften einerseits und der Gesamtanzahl von Stiften andererseits unterscheiden. Hierbei sind die Kosten für die Formatsteuereinrichtung 5, den Treiber 3, den digitalen Vergleicher 6, den analogen Vergleicher 4 und die Wähleinrichtung 25 im Verhältnis von 10 : 1 : 10 : 1 : 0,2 festgelegt. Die in Fig. 2 gezeigten Fälle 1 und 3 sind sehr selten, während der Fall 2 der Realität nahekom­ men dürfte.
Im Fall 2 erlaubt das System gemäß der vorliegenden Erfindung eine Kostenverringerung um ungefähr 20%, verglichen mit den Kosten eines herkömmlichen, gemeinsam für die Eingabe und die Ausgabe benutzten Systems, das als unökonomisch kritisiert wird. Dies liegt daran, daß die Anzahl von Formatsteuereinrichtungen und von digitalen Vergleichern, die hohen Kostenbeitrag bringen, ungefähr gleich groß sein kann wie die Anzahl von Formatsteuereinrichtungen und digitalen Vergleichern, die bei dem kostengünstigsten System mit Aufteilung zwischen Eingän­ gen und Ausgängen benutzt werden.
Das System gemäß der vorliegenden Erfindung ist zwar im Fall 2 andererseits mit ungefähr 5% höheren Kosten als das herkömmliche System mit Aufteilung zwischen Eingängen und Ausgän­ gen behaftet, leidet aber nicht unter der Verschlechterung der Genauigkeit der Messung von sowohl für die Eingabe als auch für die Ausgabe benutzten Stiften, wie sie bei dem System mit Aufteilung zwischen Eingabe und Ausgabe auftritt.
In Fig. 3 ist ein weiteres Ausführungsbeispiel der vorliegenden Erfindung in Form eines Block­ schaltbilds dargestellt. Bei dem Ausführungsbeispiel gemäß Fig. 1 wird zwischen den beiden analogen Komparatoren durch die Wähleinrichtung 25 in Abhängigkeit davon umgeschaltet, von welchem der sowohl für die Eingabe als auch für die Ausgabe vorgesehenen oder nur für die Ausgabe vorgesehenen Stifte das Antwortsignal erhalten wird. Bei dem in Fig. 3 gezeigten Ausführungsbeispiel sind zwei Treiber in jeder Meßschaltung 8 vorgesehen, wobei durch die Wähleinrichtung 25 zwischen dem einen und dem anderen umgeschaltet wird. Dies bedeutet, daß der Ausgang der Formatsteuereinrichtung 5 in jeder Meßschaltung 8 selektiv über die Wähleinrichtung 25 mit dem Eingang entweder des Treibers 3a oder des Treibers 3b verbunden wird. Der Ausgang des Treibers 3a ist mit einem Ende der sowohl für die Eingabe als auch für die Ausgabe vorgesehenen Übertragungsleitung 7 gemeinsam mit dem Eingang des analogen Vergleichers 4 verbunden, wie es auch bei Fig. 4 der Fall ist. Das von dem Treiber 3b abgegebe­ ne Testsignal wird über eine nur für die Eingabe vorgesehene Übertragungsleitung 32 zu einem Anschluß 31 abgegeben. Im Hinblick auf einen sowohl für die Eingabe als auch für die Ausgabe vorgesehenen Stift des im Test befindlichen Bauelements 2 wird der Treiber 3a durch die Wähleinrichtung 25 ausgewählt, und es wird das Testsignal an den sowohl für die Eingabe als auch für die Ausgabe vorgesehenen Stift 13 über die Übertragungsleitungen 7 und 12 angelegt. Auf der anderen Seite wird das von dem sowohl für die Eingabe als auch für die Ausgabe vorgesehenen Stift erhaltene Antwortsignal zu dem analogen Vergleicher 4 über die Übertra­ gungsleitungen 12 und 7 geleitet. Im Hinblick auf die nur für die Eingabe oder nur für die Ausgabe vorgesehenen Stifte 14 und 15 des im Test befindlichen Bauelements 2 wird der Treiber 3b durch die Wähleinrichtung 25 ausgewählt, und es wird das von der Formatsteuerein­ richtung 5 erzeugte Testsignal über die Übertragungsleitungen 32 und 18 zu dem nur für die Eingabe vorgesehenen Stift 14 geleitet, wohingegen das von dem nur für die Ausgabe vorgese­ henen Stift 15 erhaltene Antwortsignal an den analogen Vergleicher 4 über die Übertragungslei­ tungen 19 und 7 angelegt wird.
Auch bei diesem Ausführungsbeispiel ist es möglich, die gleichen Messungen wie diejenigen wie bei dem herkömmlichen, gemeinsam für die Eingabe und die Ausgabe vorgesehenen System hinsichtlich des sowohl für die Eingabe als auch für die Ausgabe vorgesehenen Stifts 13, und auch die gleichen Messungen wie diejenigen bei dem herkömmlichen System mit Aufteilung zwischen Eingabe und Ausgabe hinsichtlich der nur für die Eingabe bzw. nur für die Ausgabe vorgesehenen Stifte 14 und 15 auszuführen. Auch bei diesem Ausführungsbeispiel ist die Meßgenauigkeit erhöht und es sind die Kosten des Bauelement ungefähr im gleichen Ausmaß wie im Fall der Fig. 1 verringert.
Mit der Erfindung werden somit die folgenden Wirkungen erzielt:
  • (a) Gemäß der vorliegenden Erfindung ist es möglich, ein IC-Testgerät mit geringeren Kosten als diejenigen eines herkömmlichen, gemeinsam für die Eingabe und die Ausgabe benutzten Systems zu schaffen, indem ein Vergleicher und eine Wähleinrichtung oder ein Treiber und eine Wählein­ richtung zu dem herkömmlichen System mit Aufteilung zwischen Eingabe und Ausgabe hinzuge­ fügt werden, und selektiv einer der beiden Vergleicher oder Treiber über die Wähleinrichtung in geeigneter Weise in Abhängigkeit davon ausgewählt wird, ob ein sowohl für die Eingabe als auch für die Ausgabe vorgesehener Stift 13 oder ein nur für die Eingabe bzw. nur für die Ausgabe vorgesehener Stift 14 bzw. 15 des im Test befindlichen Bauelements 2 getestet werden will.
  • (b) Gemäß der vorliegenden Erfindung wird die gleiche Messung wie diejenige bei dem herkömm­ lichen, gemeinsam für die Eingabe und die Ausgabe vorgesehenen System bezüglich der sowohl für die Eingabe als auch für die Ausgabe ausgelegten Stifte des im Test befindlichen Bauele­ ments 2 ausgeführt. Selbst wenn die Übertragungsleitungen des anderen Systems an die sowohl für die Eingabe als auch für die Ausgabe ausgelegten Stifte angeschlossen sind, wird die Testwellenform somit im Unterschied zu dem herkömmlichen System mit Aufteilung zwischen Eingabe und Ausgabe nicht gestört, so daß folglich keine Gefahr der Verschlechterung der Genauigkeit der Messung besteht.
Bei dem beschriebenen IC-Testgerät sind somit jeweils ein erster und ein zweiter analoger Vergleicher zum Vergleichen der Antwortwellenformen, die von einem sowohl für die Eingabe als auch für die Ausgabe vorgesehenen Stift und einem nur für die Ausgabe vorgesehenen Stift eines im Test befindlichen ICs erhalten werden, und eine Wähleinrichtung zum Auswählen eines der beiden Ausgangssignale der beiden analogen Vergleicher vorgesehen. Durch Umschalten zwischen den Ausgängen der analogen Vergleicher mittels der Wähleinrichtung kann die Messung von sowohl für die Eingabe als auch die Ausgabe vorgesehenen Stiften eines im Test befindlichen ICs analog einem herkömmlichen, gemeinsam für die Eingabe und die Ausgabe vorgesehenen System ausgeführt werden, während die Messung bezüglich nur für die Eingabe bzw. nur für die Ausgabe vorgesehenen Stiften des ICs analog einem herkömmlichen System mit Aufteilung zwischen Eingabe und Ausgabe durchgeführt wird.

Claims (10)

1. IC-Testgerät, das eine Mehrzahl von Testschaltungen zum Testen eines ICs (2) aufweist, der N sowohl für die Eingabe als auch für die Ausgabe vorgesehene Stifte (13), M nur für die Eingabe vorgesehene Stifte (14), und L nur für die Ausgabe vorgesehene Stifte (15) aufweist, wobei N, M und L gleich 0 sind oder ganze Zahlen sind, die gleich oder größer als 1 sind, wobei jede Testschaltung (8) aufweist:
eine Formatsteuereinrichtung (5) zum Festlegen einer Testsignalwellenform, die an die jeweiligen Stifte (13 bis 15) des ICs (2) anzulegen sind,
einen Treiber (3), der durch die Formatsteuereinrichtung (5) gesteuert wird und zum Anlegen der Testsignalwellenform an einen der sowohl für die Eingabe als auch für die Ausgabe vorgesehenen Stifte (13) oder an einen der nur für die Eingabe vorgesehenen Stifte (14) des im Test befindlichen ICs (2) dient,
eine zur Eingabe und Ausgabe vorgesehene Übertragungsleitung (7), die an einem Ende mit einem Ausgangsanschluß des Treibers (3) verbunden ist,
einen ersten analogen Vergleicher (4a), der mit dem Ausgangsanschluß des Treibers (3) verbunden ist und zum Vergleichen einer als Reaktion erhaltenen Wellenform, die er von einem der sowohl für die Eingabe als auch für die Ausgabe vorgesehenen Stifte (13) des im Test befindlichen ICs (2) über die sowohl für die Eingabe als auch für die Ausgabe vorgesehene Übertragungsleitung (7) empfängt, mit einem Referenzwert,
eine nur für die Ausgabe vorgesehene Übertragungsleitung (21),
einem zweiten analogen Vergleicher (4b), der mit einem ausgangsseitigen Ende der nur für die Ausgabe vorgesehenen Übertragungsleitung (21) verbunden ist und zum Vergleichen einer als Reaktion erhaltenen Wellenform, die er von einem der nur für die Ausgabe vorgesehe­ nen Stifte (15) des im Test befindlichen ICs (2) über die nur für die Ausgabe vorgesehene Übertragungsleitung (21) empfängt, mit einem Referenzwert dient,
eine Wähleinrichtung (25) zum Auswählen entweder des Ausgangssignals des ersten analogen Vergleichers (4a) oder des Ausgangssignals des zweiten analogen Vergleichers (4b), und
einen digitalen Vergleicher (6) zum Vergleichen des von der Wähleinrichtung (25) abge­ gebenen Ausgangssignals mit einem Erwartungswert.
2. IC-Testgerät nach Anspruch 1, gekennzeichnet durch eine Testplatine (10), mit der der im Test befindliche IC (2) in abnehmbarer Weise verbunden ist, und eine Stift-Elektronikkarte (1), an der die Mehrzahl von Testschaltungen (8) angebracht ist und die mit der Testplatine (10) in trennbarer Weise verbunden ist.
3. IC-Testgerät nach Anspruch 2, dadurch gekennzeichnet, daß die Testplatine (10) aufweist:
N erste, sowohl für die Eingabe als auch für die Ausgabe vorgesehene Anschlüsse (11), M erste, nur für die Eingabe vorgesehene Anschlüsse (16) und L erste, nur für die Ausgabe vorgesehene Anschlüsse (17) für die Verbindung mit der Stift-Elektronikkarte (1),
N erste, sowohl für die Eingabe als auch für die Ausgabe vorgesehene Übertragungslei­ tungen (12), die jeweils mit einem Ende mit einem der ersten, sowohl für die Eingabe als auch für die Ausgabe vorgesehenen Anschlüsse (11) verbunden sind und an ihrem anderen Ende an einen der sowohl für die Eingabe als auch für die Ausgabe vorgesehenen Stifte (13) des im Test befindlichen ICs (2) angeschlossen sind,
M erste, nur für die Eingabe vorgesehene Übertragungsleitungen (18), die jeweils an einem Ende an einen der ersten, nur für die Eingabe vorgesehenen Anschlüsse (16) angeschlos­ sen sind und mit ihrem anderen Ende mit einem der nur für die Eingabe vorgesehenen Stifte (14) des im Test befindlichen ICs (2) verbunden sind, und
L erste, nur für die Ausgabe vorgesehene Übertragungsleitungen (19), die jeweils an einem Ende an einen der nur für die Ausgabe vorgesehenen Stifte (15) des im Test befindlichen ICs (2) angeschlossen sind und mit ihrem anderen Ende mit einem der ersten, nur für die Ausgabe vorgesehenen Anschlüsse (17) verbunden sind.
4. IC-Testgerät nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Stift-Elek­ tronikkarte (1) mindestens N+M zweite, sowohl für die Eingabe als auch für die Ausgabe vorgesehene Anschlüsse (9) und mindestens N+M zweite, nur für die Ausgabe vorgesehene Anschlüsse (22) für die Verbindung mit der Testplatine (10) aufweist.
5. IC-Testgerät nach einem der Ansprüche 3 oder 4, dadurch gekennzeichnet, daß die Stift-Elektronikkarte (1) beim Testen der N sowohl für die Eingabe als auch für die Ausgabe vorgesehenen Anschlüsse (13) des im Test befindlichen ICs (2) die ersten analogen Vergleicher (4a) der N Testschaltungen (8) mit den digitalen Vergleichern (6) verbindet und die N zweiten sowohl für die Eingabe als auch für die Ausgabe vorgesehenen Anschlüsse mit den N ersten, sowohl für die Eingabe als auch für die Ausgabe vorgesehenen Anschlüsse (11) der Testplatine verbindet, daß die Stift-Elektronikkarte (1) beim Testen der M nur für die Eingabe vorgesehenen Stifte (14) und der L nur für die Ausgabe vorgesehenen Stifte (15) des im Test befindlichen ICs (2) die zweiten analogen Vergleicher (4b) der M Testschaltungen (8) mit den digitalen Verglei­ chern (6) verbindet und die M zweiten, entweder sowohl für die Eingabe als auch für die Ausgabe, oder nur für die Eingabe vorgesehenen Anschlüsse sowie die L zweiten, nur für die Ausgabe vorgesehenen Anschlüsse mit den M ersten, nur für die Eingabe vorgesehenen Anschlüssen und den L ersten, nur für die Ausgabe vorgesehenen Anschlüssen der Testplatine verbindet.
6. IC-Testgerät, das eine Mehrzahl von Testschaltungen (8) zum Testen eines ICs (2) mit N sowohl für die Eingabe als auch für die Ausgabe vorgesehenen Stiften (13), mit M nur für die Eingabe vorgesehenen Stiften (14) und mit L nur für die Ausgabe vorgesehenen Stiften (15), wobei N, M und L gleich 0 sind oder ganze Zahlen gleich oder größer als 1 bezeichnen, und wobei jeder der Testschaltungen (8) aufweist:
eine Formatsteuereinrichtung (5) zum Festlegen einer Testsignalwellenform, die an jeden der Stifte (13 bis 15) des im Test befindlichen ICs (2) anzulegen ist,
erste und zweite Treiber (3a, 3b), die durch die Formatsteuereinrichtung (5) gesteuert werden und zum Abgeben der Testsignalwellenformen an einen der sowohl für die Eingabe als auch für die Ausgabe vorgesehenen Stifte (13) und/oder einen der nur für die Eingabe vorgese­ henen Stifte (14) des im Test befindlichen ICs (2) ausgelegt sind,
eine Wähleinrichtung (25) zum Verbinden entweder des ersten oder des zweiten Trei­ bers (3a, 3b) mit der Formatsteuereinrichtung (5),
eine sowohl für die Eingabe als auch für die Ausgabe vorgesehene Übertragungsleitung (7), die an einem Ende an einen Ausgangsanschluß des ersten Treibers (3a) angeschlossen ist,
eine nur für die Eingabe vorgesehene Übertragungsleitung (32), die mit einem Ende an einen Ausgangsanschluß des zweiten Treibers (3b) angeschlossen ist,
einen analogen Vergleicher (4), der an den Ausgangsanschluß des ersten Treibers (3a) angeschlossen ist und zum Vergleichen einer von dem im Test befindlichen IC (2) als Reaktion erhaltenen Wellenform mit einem Referenzwert dient, und
einen digitalen Vergleicher (6) zum Vergleichen des von dem analogen Vergleicher (4) erzeugten Ausgangssignals mit einem Erwartungswert.
7. IC-Testgerät nach Anspruch 6, gekennzeichnet durch eine Testplatine (10), an der der im Test befindliche IC (2) in abnehmbarer Weise angebracht ist, und durch eine Stift- Elektronikkarte (1), an der die Mehrzahl von Testschaltungen (8) angebracht ist und die in trennbarer Weise mit der Testplatine (10) verbunden ist.
8. IC-Testgerät nach Anspruch 7, dadurch gekennzeichnet, daß die Testplatine (10) aufweist:
N erste, sowohl für die Eingabe als auch für die Ausgabe vorgesehene Anschlüsse (11), M erste, nur für die Eingabe vorgesehene Anschlüsse (16) und L erste, nur für die Ausgabe vorgesehene Anschlüsse (17) für die Verbindung mit der Stift-Elektronikkarte (1),
N erste, sowohl für die Eingabe als auch für die Ausgabe vorgesehene Übertragungslei­ tungen (12), die jeweils mit einem Ende an einen der ersten, sowohl für die Eingabe als auch für die Ausgabe vorgesehenen Anschlüsse (11) angeschlossen sind und mit ihrem anderen Ende mit einem der sowohl für die Eingabe als auch für die Ausgabe vorgesehenen Stifte (13) des im Test befindlichen ICs (2) verbunden sind,
M erste, nur für die Eingabe vorgesehene Übertragungsleitungen (18), die jeweils mit einem Ende an einen der ersten, nur für die Eingabe vorgesehenen Anschlüsse (16) angeschlos­ sen sind und mit ihrem anderen Ende mit einem der nur für die Eingabe vorgesehenen Stifte (14) des im Test befindlichen ICs (2) verbunden sind, und
L erste, nur für die Ausgabe vorgesehene Übertragungsleitungen (19), die jeweils mit einem Ende an einen der nur für die Ausgabe vorgesehenen Stifte (15) des im Test befindlichen ICs (2) angeschlossen sind und mit ihrem anderen Ende mit einem der ersten, nur für die Ausgabe vorgesehenen Anschlüsse (17) verbunden sind.
9. IC-Testgerät nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß die Stift-Elek­ tronikkarte (1) weiterhin mindestens N+M zweite, sowohl für die Eingabe als auch für die Ausgabe vorgesehene Anschlüsse (9) und mindestens N+M zweite, nur für die Eingabe vorgesehene Anschlüsse (31) für die Verbindung mit der Testplatine (10) aufweist.
10. IC-Testgerät nach Anspruch 8 oder den Ansprüchen 8 und 9, dadurch gekennzeich­ net, daß die Stift-Elektronikkarte (1) beim Testen der N, sowohl für die Eingabe als auch für die Ausgabe vorgesehenen Anschlüsse bzw. Stifte (13) des im Test befindlichen ICs (2) die ersten Treiber (3a) der N Testschaltungen (8) mit den Formatsteuereinrichtungen (5) verbindet und die N zweiten, sowohl für die Eingabe als auch für die Ausgabe vorgesehenen Anschlüsse (9) mit den N ersten, sowohl für die Eingabe als auch für die Ausgabe vorgesehenen Anschlüssen (11) der Testplatine (10) verbindet, und daß die Stift-Elektronikkarte (1) beim Testen der M nur für die Eingabe vorgesehenen Stifte (14) und der L nur für die Ausgabe vorgesehenen Stifte (15) des im Test befindlichen ICs (2) die zweiten Treiber (3b) der M Testschaltungen (8) mit den Format­ steuereinrichtungen (5) verbindet und gleichzeitig L der zweiten, sowohl für die Eingabe als auch für die Ausgabe vorgesehenen Anschlüsse (11) und M der zweiten, nur für die Eingabe vorgese­ henen Anschlüsse mit den L ersten, nur für die Ausgabe vorgesehenen Abschlüssen (17) bzw. den M ersten nur für die Eingabe vorgesehenen Anschlüssen (16) der Testplatine (10) verbindet.
DE19743709A 1996-10-04 1997-10-02 IC-Testgerät Expired - Fee Related DE19743709B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP26436496A JP3672136B2 (ja) 1996-10-04 1996-10-04 Ic試験装置
JP264364/96 1996-10-04

Publications (2)

Publication Number Publication Date
DE19743709A1 true DE19743709A1 (de) 1998-04-16
DE19743709B4 DE19743709B4 (de) 2004-07-08

Family

ID=17402135

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19743709A Expired - Fee Related DE19743709B4 (de) 1996-10-04 1997-10-02 IC-Testgerät

Country Status (7)

Country Link
US (1) US6020752A (de)
JP (1) JP3672136B2 (de)
KR (1) KR100280095B1 (de)
CN (1) CN1110708C (de)
DE (1) DE19743709B4 (de)
GB (1) GB2318187B (de)
TW (1) TW368604B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10106557A1 (de) * 2001-02-13 2002-09-12 Infineon Technologies Ag Testanordnung zum parallelen Hochfrequenztest einer Mehrzahl von Halbleiterbausteinen

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970001245B1 (ko) * 1992-03-18 1997-02-04 가부시키가이샤 하자마 구미 콘크리트, 모르타르 또는 고분자 재료의 열화방지방법
JPH11237454A (ja) * 1998-02-20 1999-08-31 Advantest Corp 半導体試験装置
US6397361B1 (en) * 1999-04-02 2002-05-28 International Business Machines Corporation Reduced-pin integrated circuit I/O test
US6573703B1 (en) * 1999-04-05 2003-06-03 Matsushita Electric Industrial Co., Ltd. Semiconductor device
TW521226B (en) 2000-03-27 2003-02-21 Semiconductor Energy Lab Electro-optical device
DE60100109T2 (de) * 2001-03-10 2003-10-16 Agilent Technologies Inc Umschaltbare Testschaltung für asymmetrischen und differentiellen Abschluss
US6724210B2 (en) * 2001-08-22 2004-04-20 International Business Machines Corporation Method and apparatus for reduced pin count package connection verification
DE10393845T5 (de) * 2002-12-20 2005-11-10 Advantest Corporation Halbleitertestgerät
JP4319146B2 (ja) * 2002-12-27 2009-08-26 株式会社アドバンテスト 半導体試験装置
EP1721174A4 (de) * 2004-03-05 2009-01-14 Qualitau Inc Doppelkanal-source-messungseinheit für die prüfung von halbleiterbauelementen
KR100630701B1 (ko) * 2004-10-04 2006-10-02 삼성전자주식회사 변형된 입출력용 인쇄회로패턴을 갖는 반도체 소자검사장치의 검사보오드 및 이를 이용한 검사방법
KR101003335B1 (ko) * 2005-10-12 2010-12-23 가부시키가이샤 어드밴티스트 시험 장치, 핀 일렉트로닉스 카드, 전기 기기, 및 스위치
US8067943B2 (en) * 2009-03-24 2011-11-29 Advantest Corporation Test apparatus, calibration method, program, and recording medium
US9846192B2 (en) * 2015-02-25 2017-12-19 Nxp B.V. Switched probe contact
EP3986861B1 (de) 2019-06-18 2023-08-02 Evonik Operations GmbH Verfahren zur herstellung von d,l-methionin
CN117031255B (zh) * 2023-08-30 2024-06-18 北京中科格励微科技有限公司 一种共用芯片功能引脚的芯片测试***

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900006283B1 (ko) * 1981-10-26 1990-08-27 넬슨 스톤 전자 검사 장치내의 핀 전자 인터페이스 회로의 자동 디-스큐우잉(De-skewing)방법 및 장치
GB2149129B (en) * 1983-11-04 1987-10-21 Membrain Ltd Automatic test equipment
CA1251575A (en) * 1985-12-18 1989-03-21 A. Keith Jeffrey Automatic test system having a "true tester-per-pin" architecture
US5225772A (en) * 1990-09-05 1993-07-06 Schlumberger Technologies, Inc. Automatic test equipment system using pin slice architecture
US5101153A (en) * 1991-01-09 1992-03-31 National Semiconductor Corporation Pin electronics test circuit for IC device testing
JP2956913B2 (ja) * 1991-05-15 1999-10-04 株式会社アドバンテスト Ic試験装置
JPH06242181A (ja) * 1992-11-23 1994-09-02 Texas Instr Inc <Ti> 集積回路の試験装置及び方法
US5402079A (en) * 1992-12-18 1995-03-28 Vlsi Technology, Inc. Integrated circuit relay control system
JP3591657B2 (ja) * 1993-10-13 2004-11-24 株式会社アドバンテスト 半導体ic試験装置
JP3605146B2 (ja) * 1994-07-15 2004-12-22 株式会社アドバンテスト I/oピンエレクトロニクス回路
US5546405A (en) * 1995-07-17 1996-08-13 Advanced Micro Devices, Inc. Debug apparatus for an automated semiconductor testing system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10106557A1 (de) * 2001-02-13 2002-09-12 Infineon Technologies Ag Testanordnung zum parallelen Hochfrequenztest einer Mehrzahl von Halbleiterbausteinen
DE10106557B4 (de) * 2001-02-13 2004-08-19 Infineon Technologies Ag Testanordnung zum parallelen Hochfrequenztest einer Mehrzahl von Halbleiterbausteinen

Also Published As

Publication number Publication date
US6020752A (en) 2000-02-01
CN1178909A (zh) 1998-04-15
GB9720754D0 (en) 1997-12-03
CN1110708C (zh) 2003-06-04
GB2318187B (en) 1998-12-23
GB2318187A (en) 1998-04-15
KR100280095B1 (ko) 2001-02-01
DE19743709B4 (de) 2004-07-08
TW368604B (en) 1999-09-01
JPH10111341A (ja) 1998-04-28
KR19980032545A (ko) 1998-07-25
JP3672136B2 (ja) 2005-07-13

Similar Documents

Publication Publication Date Title
DE19743709B4 (de) IC-Testgerät
DE3516755C2 (de)
DE10055456A1 (de) Halbleiterprüfsystem zur Prüfung von Mischsignalbauteilen
DE10116380B4 (de) Halbleiterprüfsystem
DE3709032C2 (de)
DE10120080B4 (de) Ereignisgestütztes Prüfsystem mit einer Einrichtung zur Erzeugung von Prüfabschluß-Mehrfachsignalen
DE10053878A1 (de) Halbleiterprüfsystem
DE3201297C2 (de)
DE19915398A1 (de) Skew-Einstellverfahren in einem IC Testgerät und Pseudoeinrichtung zur Verwendung bei dem Verfahren
DE2040063A1 (de) Testgeraet
DE3702408C2 (de)
DE10210744A1 (de) Gerät zum Testen von integrierten Schaltkreisen
DE102007005751A1 (de) Prüfvorrichtung und Prüfverfahren
EP1057038A1 (de) Verfahren und vorrichtung zum prüfen von gedruckten leiterplatten
DE112006003065T5 (de) Prüfvorrichtung, Befestigungsplatte und Stiftelektronikkarte
DE19512131B4 (de) Halbleiter-Testgerät
DE19955802B4 (de) Wartungsfreies Prüfsystem
DE3817143C2 (de)
DE3019473C2 (de) Logikanalysator
DE19937820C2 (de) Vorrichtung zum Testen integrierter Halbleiterschaltungen und Verfahren zum Steuern derselben
DE69026212T2 (de) Wechselstromvorrichtung zum Prüfen eines IC-Testgerätes
DE112006003430T5 (de) Prüfvorrichtung und Stiftelektronikkarte
DE10341836B4 (de) Testvorrichtung zum Testen von elektrischen Schaltungen sowie Verfahren zum parallelen Testen von elektrischen Schaltungen
EP1020733B1 (de) Integrierte Halbleiterschaltung zur Funktionsüberprüfung von Pad-Zellen
DE102005055830A1 (de) Verfahren und Vorrichtung zum Quantifizieren des Zeitgebungsfehlers, der durch ein Übersprechen zwischen Signalpfaden verursacht wird

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee