DE10031642C2 - Pulsdauermodulationssignalgenerator - Google Patents
PulsdauermodulationssignalgeneratorInfo
- Publication number
- DE10031642C2 DE10031642C2 DE10031642A DE10031642A DE10031642C2 DE 10031642 C2 DE10031642 C2 DE 10031642C2 DE 10031642 A DE10031642 A DE 10031642A DE 10031642 A DE10031642 A DE 10031642A DE 10031642 C2 DE10031642 C2 DE 10031642C2
- Authority
- DE
- Germany
- Prior art keywords
- cycle
- signal
- setpoint
- duty
- generated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005540 biological transmission Effects 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 18
- 230000006870 function Effects 0.000 claims 1
- 238000012544 monitoring process Methods 0.000 abstract description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000004378 air conditioning Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
Landscapes
- Inverter Devices (AREA)
- Dc-Dc Converters (AREA)
Abstract
Ein PWM-Signalgenerator, mit dem eine gewünschte Kombination aus Zyklus und Einschaltdauer aus einem Zyklus- und Einschaltdauersollwert, die von einer CPU kommend empfangen werden, zuverlässig erzeugt werden kann, wird offenbart. Ein Zykluskomparator vergleicht einen gezählten Wert eines Zeitgebers mit einem Zyklussollwert, und ein Einschaltdauerkomparator vergleicht den gezählten Wert mit einem Einschaltdauersollwert. Eine PWM- Ausgangsschaltung gibt ein PWM-Signal aus, das in Abhängigkeit von einer Kombination aus einem Zyklusübereinstimmungssignal und einem Einschaltdauerübereinstimmungssignal, die von einem Zyklus- bzw. Einschaltdauerkomparator erzeugt werden, gesetzt und zurückgesetzt wird. Ein Übertragungscontroller steuert einen Übertragungstakt des Zyklus- und des Einschaltdauersollwertes, während das Zyklusübereinstimmungssignal und das Schreibtaktsignal des Zyklus- und des Einschaltdauersollwertes überwacht wird.
Description
Die Erfindung betrifft allgemein einen
Impulssignalgenerator und insbesondere eine Vorrichtung und
ein Verfahren zur Erzeugung eines Pulsdauermodulations-
(PWM-)Signals nach gegebenen Daten.
Im allgemeinen verwendet ein PWM-Signalgenerator einen
Phasenregelkreis, der aus einem Systemtaktsignal ein
rechteckiges Taktsignal erzeugt, und einen PWM-Controller zur
Erzeugung eines PWM-Signals aus einem rechteckigen Taktsignal
und einem Modulationssignal. Dieser Typ von PWM-
Signalgenerator ist beispielsweise in JP-A-10-209 829
offenbart. Aus der EP 0 688 626 A1 ist ein PWM-Generator bekannt,
der einen DC/AC-Wandler ansteuert, so daß ein Fehlersignal
minimiert wird.
Als weitere Methode ist bisher ein PWM-Generator mit
einem freilaufenden Zähler, Master- und Slave-
Vergleichsregistern und einem Übertragungscontroller und einer
Ausgangsschaltung vorgeschlagen worden (JP-A-10-268 902). Im
einzelnen erzeugt ein freilaufender Zähler ein Überlaufsignal,
wenn sein gezählter Wert einen vorbestimmten Wert erreicht.
Ein Mikroprozessor oder eine CPU schreibt über einen Datenbus
einen Sollwert in das Master-Vergleichsregister. Der
Übertragungscontroller erlaubt die Übertragung des Sollwertes
vom Master-Vergleichsregister zum Slave-Vergleichsregister und
verhindert die Übertragung des Sollwertes als Antwort auf ein
Überlaufsignal. Ein Komparator vergleicht den gezählten Wert
des freilaufenden Zählers und den in das Slave-
Vergleichsregister übertragenen Sollwert und erzeugt ein
Übereinstimmungssignal, wenn der gezählte Wert mit dem
Sollwert übereinstimmt. Die Ausgangsschaltung erzeugt als
Antwort auf das Überlaufsignal und das Übereinstimmungssignal
ein PWM-Signal.
In dem Fall, wo sowohl der Zykluswert als auch der
Einschaltdauerwert eines PWM-Signals gesteuert werden, ist es
jedoch notwendig, daß die CPU den Schreibtakt des Zyklus- und
Einschaltdauersollwertes verwaltet, um zu verhindern, daß das
PWM-Signal in einem unerwünschten Takt und in unerwünschten
Kombinationen aus Zyklus- und Einschaltdauerwert erzeugt wird.
In diesem Fall wird ein anderer Zähler zum Steuern des
Schreibtaktes benötigt, was zu einem erhöhten Hardwareumfang
führt.
Eine Aufgabe der Erfindung ist es, eine PWM-
Signalerzeugungsvorrichtung und ein entsprechendes Verfahren
bereitzustellen, die bzw. das die zuverlässige Erzeugung eines
beabsichtigten Zyklus und einer beabsichtigten Einschaltdauer
eines PWM-Signals erlaubt, ohne den Hardwareumfang zu erhöhen.
Diese Aufgabe wird mit den Merkmalen der Ansprüche gelöst.
Fig. 1 ist ein Blockschaltbild, das einen PWM-
Signalgenerator gemäß einer Ausführungsform der Erfindung
zeigt;
Fig. 2 ist ein Zeitdiagramm, das einen PWM-
Signalerzeugungsvorgang gemäß der in Fig. 1 gezeigten
Ausführungsform zeigt;
Fig. 3 ist ein Blockschaltbild, das einen PWM-
Signalgenerator gemäß einer weiteren Ausführungsform der
Erfindung zeigt;
Fig. 4 ist ein Diagramm, das ein beabsichtigtes PWM-
Signal zeigt; und
Fig. 5 ist ein Diagramm, das ein unerwünschtes PWM-
Signal zeigt, das erfindungsgemäß nicht ausgegeben wird.
Gemäß Fig. 1 ist ein PWM-Signalgenerator 10 mit einem
Mikroprozessor (CPU) 12 über einen Datenbus 11 verbunden. Die
CPU 12 führt einen PWM-Signalerzeugungsvorgang durch, indem
sie ein PWM-Signalerzeugungsprogramm ausführt, das in einem
Speicher 13 gespeichert ist. In dieser Ausführungsform gibt
die CPU 12 über den Datenbus 11 Zyklusdaten und
Einschaltdauerdaten an den PWM-Signalgenerator 10 aus und
liefert ein Taktsignal CLK und ein Betriebserlaubnissignal an
den PWM-Signalgenerator 10, wie später beschrieben wird.
Der PWM-Signalgenerator 10 ist mit einem Zeitgeber 101
versehen, der einen Zählvorgang entsprechend dem Taktsignal
CLK durchführt, wenn das Betriebserlaubnissignal von der CPU
12 kommend empfangen wird. Der Zeitgeber 101 gibt seinen
gezählten Wert TMR an Komparatoren 102 und 105 aus.
Der Komparator 102 vergleicht den gezählten Wert TMR
und einen Zyklussollwert, der in ein Zyklussollwertregister
(REG_C) 103 geschrieben ist. Wenn der gezählte Wert TMR den
Zyklussollwert erreicht, gibt der Komparator 102 ein
Gleichheits-(Zyklusübereinstimmungs-)Signal C1 an den
Zeitgeber 101, einen Übertragungscontroller 108 und eine PWM-
Ausgangsschaltung 109 aus. Wenn der Zeitgeber 101 das
Gleichheitssignal C1 vom Komparator 102 empfängt, wird er auf
null zurückgesetzt.
Der Zyklussollwert wird von einem
Folgezyklussollwertregister (BFREG_C) 104 zum
Zyklussollwertregister 103 übertragen, wenn ein
Übertragungserlaubnissignal vom Übertragungscontroller 108
empfangen wird. Ein Folgezyklussollwert wird von der CPU 12 in
das Folgezyklussollwertregister 104 geschrieben, wenn ein
Schreibsignal W1 von der CPU 12 eingegeben wird.
Der Komparator 105 vergleicht den gezählten Wert TMR
und einen in das Einschaltdauersollwertregister (REG_D) 106
geschriebenen Einschaltdauersollwert. Wenn der gezählte Wert
TMR den Einschaltdauersollwert erreicht, gibt der Komparator
105 ein Gleichheits-(Einschaltdauerübereinstimmungs-)Signal C2
als Rücksetzsignal an die PWM-Ausgangsschaltung 109 aus.
Der Einschaltdauersollwert wird vom
Folgeeinschaltdauersollwertregister (BFREG_D) 107 zum
Einschaltdauersollwertregister 103 übertragen, wenn ein
Übertragungserlaubnissignal vom Übertragungscontroller 108
kommend empfangen wird. Ein Folgeeinschaltdauersollwert wird
von der CPU 12 in das Folgeeinschaltdauersollwertregister 107
geschrieben, wenn ein Schreibsignal W2 von der CPU 12
eingegeben wird.
Der Übertragungscontroller 108 weist ein
Schreibprotokollflag (nicht dargestellt) auf. Wie später
beschrieben wird, wird das Schreibprotokollflag gesetzt, wenn
das Schreibsignal W1 eingegeben wird, und zurückgesetzt, wenn
das Schreibsignal W2 eingegeben wird. Das
Übertragungserlaubnissignal wird nur ausgegeben, wenn das
Gleichheitssignal C1 in dem Falle eingegeben wird, wo das
Schreibprotokollflag zurückgesetzt ist. Wenn das
Schreibprotokollflag im gesetzten Zustand ist, wird das
Übertragungserlaubnissignal auch dann nicht ausgegeben, wenn
das Gleichheitssignal C1 eingegeben wird.
Die PWM-Ausgangsschaltung 109 kann eine
Flipflopschaltung sein. Wenn das Gleichheitssignal C1 als
Setzsignal vom Komparator 102 kommend empfangen wird, wird die
PWM-Ausgangsschaltung 109 gesetzt und bewirkt, daß ihr
Ausgangssignal auf Hochpegel geht. Wenn das Gleichheitssignal
C2 als Rücksetzsignal vom Komparator 105 kommend empfangen
wird, wird die PWM-Ausgangsschaltung 109 zurückgesetzt, und
bewirkt, daß ihr Ausgangssignal auf Tiefpegel geht. Dabei wird
ein PWM-Signal mit einer gewünschten oder beabsichtigten
Zyklus- und Einschaltdauer durch eine Folge von Kombinationen
aus Zyklussoll- und Einschaltdauersollwert erreicht, die in
das Zyklussollwertregister 103 bzw. das
Einschaltdauersollwertregister 106 geschrieben werden.
Als nächstes wird ein PWM-Signalerzeugungsvorgang gemäß
der Ausführungsform der Erfindung ausführlich beschrieben.
Der PWM-Signalerzeugungsvorgang erfolgt durch das PWM-
Signalerzeugungsprogramm, das auf der CPU 12 läuft. Es wird
der Einfachheit halber angenommen, daß die CPU 12 den Zyklus
und die Einschaltdauer des PWM-Ausgangssignals so bestimmt,
daß folgendes gilt: Zyklus = Ca und Einschaltdauer = Da für
einen ersten Zyklus, Zyklus = Cb und Einschaltdauer = Db für
einen zweiten Zyklus und Zyklus = Cc und Einschaltdauer = Dc
für einen dritten Zyklus.
Gemäß Fig. 2 führt die CPU 12 Schreibvorgänge Nr. 0
durch, bevor das an den Zeitgeber 101 ausgegebene
Betriebserlaubnissignal auf Hochpegel geht. Da der Zeitgeber
101 in dieser Stufe nicht arbeitet, bewirkt der
Übertragungscontroller 108, daß das
Übertragungserlaubnissignal gesetzt wird.
Im einzelnen schreibt die CPU 12 im Takt des
Schreibsignals W1 einen Zyklussollwert Ca über den Datenbus 11
in das Folgezyklussollwertregister 104. Da das
Übertragungserlaubnissignal gesetzt ist, wird der
Zyklussollwert Ca vom Folgezyklussollwertregister 104 in das
Zyklussollwertregister 103 übertragen. Im Takt der abfallenden
Flanke des Schreibsignals W1 bewirkt der
Übertragungscontroller 108, daß das Schreibprotokollflag
gesetzt wird und bis zur abfallende Flanke des Schreibsignals
W2 im gesetzten Zustand verbleibt.
Dagegen schreibt die CPU 12 im Takt des Schreibsignals
W2 einen Einschaltdauersollwert Da über den Datenbus 11 in das
Folgeeinschaltdauersollwertregister 107. Da das
Übertragungserlaubnissignal gesetzt ist, wird der
Einschaltdauersollwert Db vom Folgeeinschaltdauer
sollwertregister 107 zum Einschaltsollwertregister 106
übertragen. Im Takt der abfallenden Flanke des Schreibsignals
W2 bewirkt der Übertragungscontroller 108, daß das
Schreibprotokollflag zurückgesetzt wird. Auf diese Weise
werden Zyklus- und Einschaltdauerdaten für den ersten Zyklus
im Zyklussollwertregister 103 bzw. im
Einschaltdauersollwertregister 106 gespeichert.
Wenn das Betriebserlaubnissignal auf Hochpegel geht,
beginnt der Zeitgeber 101 entsprechend dem Taktsignal CLK zu
zählen, und die PWM-Ausgangsschaltung 109 bewirkt, daß das
PWM-Ausgangssignal auf Hochpegel geht. Gleichzeitig bewirkt
der Übertragungscontroller 108, daß das
Übertragungserlaubnissignal zurückgesetzt wird.
Die CPU 12 führt Schreibvorgänge Nr. 1 und Nr. 2 durch,
bevor der gezählte Wert TMR des Zeitgebers 101 den
Zyklussollwert Ca erreicht, der im Zyklussollwertregister 103
gespeichert ist. Da der Zeitgeber 101 in dieser Stufe
arbeitet, wird das Übertragungserlaubnissignal zurückgesetzt.
Insbesondere schreibt die CPU 12 im Takt der abfallenden
Flanke des Schreibsignals W1 einen nächsten Zyklussollwert Cb
über den Datenbus 11 in das Folgezyklussollwertregister 104
(Schreibvorgänge Nr. 1). Da das Übertragungserlaubnissignal
zurückgesetzt ist, wird der Zyklussollwert Cb nicht zum
Zyklussollwertregister 103 übertragen. Im Takt der abfallenden
Flanke des Schreibsignals W1 bewirkt der
Übertragungscontroller 108, daß das Schreibprotokollflag
gesetzt wird und bis zur abfallenden Flanke des Schreibsignals
W2 im gesetzten Zustand verbleibt.
Dagegen schreibt die CPU 12 im Takt der abfallenden
Flanke des Schreibsignals W2 einen Einschaltdauersollwert Db
über den Datenbus 11 in das
Folgeeinschaltdauersollwertregister 107 (Schreibvorgänge Nr.
2). Da das Übertragungserlaubnissignal zurückgesetzt ist, wird
der Einschaltdauersollwert Db nicht vom
Folgeeinschaltdauersollwertregister 107 zum
Einschaltdauersollwertregister 106 übertragen. Im Takt der
abfallenden Flanke des Schreibsignals W2 bewirkt der
Übertragungscontroller 108, daß das Schreibprotokollflag
zurückgesetzt wird. Auf diese Weise werden die Zyklus- und
Einschaltdauerdaten für den zweiten Zyklus im
Folgezyklussollwertregister 104 bzw. im
Folgeeinschaltdauersollwertregister 107 gespeichert.
Wenn der gezählte Wert des Zeitgebers 1 den im
Einschaltdauersollwertregister 106 gespeicherten
Einschaltdauersollwert Da erreicht, gibt der Komparator 105
ein Gleichheitssignal C2 an den Rücksetzanschluß der PWM-
Ausgangsschaltung 109 aus. Mit der abfallenden Flanke des
Gleichheitssignals C2 bewirkt die PWM-Ausgangsschaltung 109,
daß das PWM-Ausgangssignal auf Tiefpegel geht. Wenn danach der
gezählte Wert des Zeitgebers 101 den im Zyklussollwertregister
103 gespeicherten Zyklussollwert Ca erreicht, gibt der
Komparator 102 ein Gleichheitssignal C1 an den Zeitgeber 101,
den Übertragungscontroller 108 und die PWM-Ausgangsschaltung
109 aus. Mit der fallenden Flanke des Gleichheitssignals C1
wird der Zeitgeber 101 auf null zurückgesetzt, und dann wieder
gestartet, um zu zählen, und das PWM-Ausgangssignal der PWM-
Ausgangsschaltung 109 geht auf Hochpegel. Gleichzeitig gibt
der Übertragungscontroller 108 das Übertragungserlaubnissignal
aus, so daß der nächste Zyklussollwert vom
Folgezyklussollwertregister 104 zum Zyklussollwertregister 103
übertragen wird und der nächste Einchaltdauersollwert vom
Folgeeinschaltdauersollwertregister 107 zum
Einschaltdauersollwertregister 106 übertragen wird. Auf diese
Weise wird der zweite Zyklus gestartet.
Der Zeitgeber 101 und die Komparatoren 102 und 105
arbeiten auf die gleiche Weise wie im ersten Zyklus. Das
heißt, wenn der gezählte Wert des Zeitgebers 101 den im
Einschaltdauersollwertregister 106 gespeicherten
Einschaltdauersollwert Db erreicht, gibt der Komparator 105
ein Gleichheitssignal C2 an den Rücksetzanschluß der PWM-
Ausgangsschaltung 109 aus. Mit der abfallenden Flanke des
Gleichheitssignals C2 bewirkt die PWM-Ausgangsschaltung 109,
daß das PWM-Ausgangssignal auf Tiefpegel geht. Wenn danach der
gezählte Wert des Zeitgebers 101 den im Zyklussollwertregister
103 gespeicherten Zyklussollwert Cb erreicht, gibt der
Komparator 102 ein Gleichheitssignal C1 an den Zeitgeber 101,
den Übertragungscontroller 108 und die PWM-Ausgangsschaltung
109 aus. Mit der abfallenden Flanke des Gleichheitssignals C1
wird der Zeitgeber 101 auf null zurückgesetzt und dann erneut
gestartet, um zu zählen, und das PWM-Ausgangssignal der PWM-
Ausgangsschaltung 109 geht auf Hochpegel.
Hier wird nun angenommen, daß der Schreibvorgang Nr. 3
im zweiten Zyklus und der Schreibvorgang Nr. 4 nach dem
zweiten Zyklus durchgeführt wird. Das heißt, die CPU 12 führt
den Schreibvorgang Nr. 3 durch, bevor der gezählte Wert TMR
des Zeitgebers 101 den Zyklussollwert Cb erreicht, und führt
den Schreibvorgang Nr. 4 durch, nachdem der gezählte Wert TMR
des Zeitgebers 101 den Zyklussollwert Cb erreicht hat. Dabei
wird der nächste Zyklussollwert Cc in das
Folgezyklussollwertregister 104 geschrieben, wenn der
Schreibvorgang Nr. 3 durchgeführt wird. Der Inhalt des
Folgeeinschaltdauersollwertregisters 107 bleibt jedoch
erhalten. Das heißt, der nächste Einschaltdauersollwert Db ist
dort gespeichert.
In einem solchen Fall wird das Schreibprotokollflag im
Übertragungscontroller 108 gesetzt, wenn der Schreibvorgang
Nr. 3 durchgeführt wird, und der gesetzte Zustand des
Schreibprotokollflags bleibt erhalten, bis der Schreibvorgang
Nr. 4 erfolgt. Wie oben beschrieben, gibt in dem Fall, wo das
Schreibprotokollflag im gesetzten Zustand ist, der
Übertragungscontroller 108 das Übertragungserlaubnissignal
auch dann nicht aus, wenn das Gleichheitssignal C1 vom
Komparator 102 kommend empfangen wird. Deshalb wird der Inhalt
des Zyklussollwertregisters 103 und des
Einschaltdauersollwertregisters 106 nicht geändert. Das heißt,
der Zyklus und die Einschaltdauer des dritten Zyklus sind die
gleichen wie die des zweiten Zyklus, wie in Fig. 2 gezeigt.
Im dritten Zyklus wird der nächste
Einschaltdauersollwert mit dem Schreibsignal W2 in das
Folgeeinschaltdauersollwertregister 107 geschrieben
(Schreibvorgang Nr. 4). Wenn der gezählte Wert des Zeitgebers
101 den im Zyklussollwertregister 103 gespeicherten
Zyklussollwert Cb erreicht, gibt der Komparator 102 ein
Gleichheitssignal C1 an den Zeitgeber 101, den
Übertragungscontroller 108 und die PWM-Ausgangsschaltung 109
aus. Mit der abfallenden Flanke des Gleichheitssignals C1 wird
der Zeitgeber 101 auf null zurückgesetzt und dann erneut
gestartet, um zu zählen, und das PWM-Ausgangssignal der PWM-
Ausgangsschaltung 109 geht auf Hochpegel. Gleichzeitig gibt
der Übertragungscontroller 108 das Übertragungserlaubnissignal
aus, da das Schreibprotokollsignal zurückgesetzt worden ist.
Dadurch wird der nächste Zyklussollwert Cc vom
Folgezyklussollwertregister 104 zum Zyklussollwertregister 103
übertragen, und der nächste Einschaltdauersollwert Dc vom
Folgeeinschaltdauersollwertregister 107 zum
Einschaltdauersollwertregister 106 übertragen. Auf diese Weise
wird der vierte Zyklus gestartet.
Wie oben beschrieben, verhindert das
Schreibprotokollflag, das vom Schreibsignal W1 gesetzt wird
und danach vom Schreibsignal W2 zurückgesetzt wird, einen
unerwünschten Zyklus und eine unerwünschte Einschaltdauer des
PWM-Ausgangssignals auch dann, wenn die Zeitbeziehung zwischen
den Schreibsignalen W1, W2 und dem Gleichheitssignal C1
verschieden ist. In Fig. 2 werden der Zyklus und die
Einschaltdauer des zweiten Zyklus im dritten Zyklus
wiederholt.
Wie im dritten Zyklus gemäß Fig. 2 gezeigt, wird das
Schreibprotokollflag, das den zurückgesetzten Zustand anzeigt,
nicht geändert, wenn nur das Schreibsignal W2 empfangen wird.
Dabei kann nur die Einschaltdauer des PWM-Ausgangssignals
geändert werden, indem der nächste Einschaltdauersollwert in
das Folgeeinschaltdauersollwertregister 107 geschrieben wird.
Das heißt, der Zyklus und die Einschaltdauer des PWM-
Ausgangssignals können beliebig bemessen werden, indem der
Zyklus- und der Einschaltdauersollwert und der Ausgangstakt
der Schreibsignale W1 und W2 geändert wird.
Wie oben beschrieben, arbeitet der
Übertragungscontroller 108 deartig, daß das
Übertragungserlaubnissignal ausgegeben wird, wenn das
Betriebserlaubsnissignal zurückgesetzt ist oder wenn das
Gleichheitssignal C1 in dem Falle ausgegeben wird, wo das
Schreibprotokollsignal zurückgesetzt ist. Eine weitere
Ausführungsform ist in Fig. 3 gezeigt.
Gemäß Fig. 3 kann die CPU 12 ein
Übertragungsaufforderungssignal in einem beliebigen Takt an
den Übertragungscontroller 108 ausgeben. Der
Übertragungscontroller 108 ist so ausgeführt, daß das
Übertragungserlaubnissignal als Antwort auf das
Übertragungsaufforderungssignal von der CPU 12 ausgegeben
wird. Daher kann das Übertragungserlaubnissignal ausgegeben
werden, selbst wenn das Schreibprotokollsignal gesetzt ist.
Unter Steuerung der CPU 12 kann ein gewünschter Zyklus und
eine gewünschte Einschaltdauer des PWM-Ausgangssignals
erreicht werden. Die andere Konfiguration und die anderen
Vorgänge sind die gleichen wie in Fig. 1, und daher wird auf
deren Beschreibung hier verzichtet.
Gemäß den oben beschriebenen Ausführungsformen der
Erfindung überwacht der Übertragungscontroller 108 immer das
Vorhandensein und Nichtvorhandensein des Schreibvorgangs des
Folgezyklus- und Einschaltdauersollwertes und steuert die
Übertragung des Folgezyklus- und Einschaltdauersollwertes zum
Zyklus- und Einschaltdauerregister 103 und 106. Daher kann die
CPU zuverlässig einen gewünschten Zyklus und eine gewünschte
Einschaltdauer des PWM-Ausgangssignals als Sollwert vorgeben,
ohne den Zeitgeber zu überwachen, was zu einer geringeren
Arbeitsbelastung der CPU führt.
In dem Fall, wo das PWM-Signal so ausgeführt ist, daß
folgendes gilt: Zyklus = A und Einschaltdauer = B für einen
ersten Zyklus und Zyklus = C und Einschaltdauer = D für einen
zweiten Zyklus, wie in Fig. 4 gezeigt, verhindert der PWM-
Signalgenerator 10 die Ausgabe eines unerwünschten PWM-
Signals, z. B. Zyklus = A und Einschaltdauer = B für den
ersten Zyklus, und Zyklus = A und Einschaltdauer = D für den
zweiten Zyklus, wie in Fig. 5 gezeigt. Das heißt, das
Schreibprotokollflag, das vom Schreibsignal W1 gesetzt wird
und danach vom Schreibsignal W2 zurückgesetzt wird, verhindert
einen solchen unerwünschten Zyklus und eine unerwünschte
Einschaltdauer des PWM-Ausgangssignals.
Da das Schreibprotokollflag, das den zurückgesetzten
Zustand anzeigt, nicht geändert wird, wenn nur das
Schreibsignal W2 empfangen wird, kann nur die Einschaltdauer
des PWM-Ausgangssignals geändert werden, indem ein nächster
Einschaltdauersollwert in das
Folgeeinschaltdauersollwertregister 107 geschrieben wird. Das
heißt, der beabsichtigte Zyklus und die beabsichtigte
Einschaltdauer des PWM-Ausgangssignals können ausgegeben
werden, wenn der Zyklus- und Einschaltdauersollwert und der
Ausgangstakt der Schreibsignale W1 und W2 vorgegeben sind.
Die Erfindung ist anwendbar auf eine Steuerung eines
Wechselrichters, der für eine Motorsteuerung in einer
Klimatisierungseinrichtung, einem Elektrofahrzeug und dgl.
verwendet wird. Insbesondere ist der erfindungsgemäße PWM-
Signalgenerator für einen Ein-Chip-Mikrocomputer geeignet, der
in einer Klimatisierungseinrichtung oder dgl. vorhanden ist,
um die Drehzahl eines Motors in Echtzeit zu steuern.
Claims (12)
1. Vorrichtung zur Erzeugung eines Pulsdauermodulation-
(PWM-)Signals in Abhängigkeit von einer Folge von
Kombinationen aus Zyklussollwert und Einschaltdauersollwert,
die von einem Controller kommend empfangen werden, mit:
einem ersten Zyklussollwertvorgabespeicher zum Speichern eines Zyklussollwertes, der gemäß einem Zyklusschreibsteuersignal geschrieben wird;
einem zweiten Zyklussollwertvorgabespeicher zum Speichern eines aktuellen Zyklussollwertes, der vom ersten Zyklussollwertvorgabespeicher gemäß einem Übertragungserlaubnissignal übertragen wird;
einem ersten Einschaltdauerfestlegungsspeicher zum Speichern des Einschaltdauersollwertes, der gemäß einem Einschaltdauerschreibsteuersignal geschrieben wird;
einem zweiten Einschaltdauersollwertvorgabespeicher zum Speichern eines aktuellen Einschaltdauersollwertes, der vom ersten Einschaltdauersollwertvorgabespeicher gemäß dem Übertragungserlaubnissignal übertragen wird;
einem Zeitgeber zum Zählen gemäß einem vorbestimmten Taktsignal, um einen gezählten Wert zu erzeugen;
einem Zykluskomparator zum Vergleichen des gezählten Wertes mit dem aktuellen Zyklussollwert, um ein Zyklusübereinstimmungssignal zu erzeugen, wenn der gezählte Wert den aktuellen Zyklussollwert erreicht, wobei das Zyklusübereinstimmungssignal bewirkt, daß der Zeitgeber auf null zurückgesetzt wird;
einem Einschaltdauerkomparator zum Vergleichen des gezählten Wertes mit dem aktuellen Einschaltdauersollwert, um ein Einschaltdauerübereinstimmungssignal zu erzeugen, wenn der gezählte Wert den aktuellen Einschaltdauersollwert erreicht; und
einem Ausgangsteil zum Setzen des PWM-Signals, wenn das Zyklusübereinstimmungssignal erzeugt wird, und zum Rücksetzen des PWM-Signals, wenn das Einschaltdauerübereinstimmungssignal erzeugt wird.
einem ersten Zyklussollwertvorgabespeicher zum Speichern eines Zyklussollwertes, der gemäß einem Zyklusschreibsteuersignal geschrieben wird;
einem zweiten Zyklussollwertvorgabespeicher zum Speichern eines aktuellen Zyklussollwertes, der vom ersten Zyklussollwertvorgabespeicher gemäß einem Übertragungserlaubnissignal übertragen wird;
einem ersten Einschaltdauerfestlegungsspeicher zum Speichern des Einschaltdauersollwertes, der gemäß einem Einschaltdauerschreibsteuersignal geschrieben wird;
einem zweiten Einschaltdauersollwertvorgabespeicher zum Speichern eines aktuellen Einschaltdauersollwertes, der vom ersten Einschaltdauersollwertvorgabespeicher gemäß dem Übertragungserlaubnissignal übertragen wird;
einem Zeitgeber zum Zählen gemäß einem vorbestimmten Taktsignal, um einen gezählten Wert zu erzeugen;
einem Zykluskomparator zum Vergleichen des gezählten Wertes mit dem aktuellen Zyklussollwert, um ein Zyklusübereinstimmungssignal zu erzeugen, wenn der gezählte Wert den aktuellen Zyklussollwert erreicht, wobei das Zyklusübereinstimmungssignal bewirkt, daß der Zeitgeber auf null zurückgesetzt wird;
einem Einschaltdauerkomparator zum Vergleichen des gezählten Wertes mit dem aktuellen Einschaltdauersollwert, um ein Einschaltdauerübereinstimmungssignal zu erzeugen, wenn der gezählte Wert den aktuellen Einschaltdauersollwert erreicht; und
einem Ausgangsteil zum Setzen des PWM-Signals, wenn das Zyklusübereinstimmungssignal erzeugt wird, und zum Rücksetzen des PWM-Signals, wenn das Einschaltdauerübereinstimmungssignal erzeugt wird.
2. Vorrichtung nach Anspruch 1, wobei, wenn mindestens
eines, nämlich der Zyklus und/oder die Einschaltdauer des PWM-
Signals in einem folgenden Zyklus geändert wird, mindestens
ein entsprechendes, nämlich das Zyklusschreibsteuersignal
und/oder das Einschaltdauerschreibsteuersignal vom Controller
kommend empfangen wird, bis das Zyklusübereinstimmungssignal
erzeugt wird.
3. Vorrichtung nach Anspruch 1 oder 2, ferner mit:
einem Übertragungscontroller zum Erzeugen eines Übertragungserlaubnissignals auf der Grundlage des Zyklusübereinstimmungssignals, des Zyklusschreibsteuersignals, des Einschaltdauerschreibsteuersignals und eines Betriebszustands des Zeitgebers.
einem Übertragungscontroller zum Erzeugen eines Übertragungserlaubnissignals auf der Grundlage des Zyklusübereinstimmungssignals, des Zyklusschreibsteuersignals, des Einschaltdauerschreibsteuersignals und eines Betriebszustands des Zeitgebers.
4. Vorrichtung nach Anspruch 3, wobei der
Übertragungscontroller das Übertragungserlaubnissignal
überträgt, wenn das Zyklusübereinstimmungssignal in einem
Intervall erzeugt wird, nachdem das
Einschaltdauerschreibsteuersignal erzeugt worden ist und bevor
das Zyklusschreibsteuersignal erzeugt wird.
5. Vorrichtung nach Anspruch 3 oder 4, wobei der
Übertragungscontroller ein Schreibprotokollflag setzt, wenn
das Zyklusschreibsteuersignal erzeugt wird, und das
Schreibprotokollsignal zurücksetzt, wenn das
Einschaltdauerschreibsteuersignal erzeugt wird, wobei das
Übertragungserlaubnissignal erzeugt wird, wenn das
Zyklusübereinstimmungssignal erzeugt wird und das
Schreibprotokollflag im zurückgesetzten Zustand ist, und das
Übertragungserlaubnissignal nicht erzeugt wird, wenn das
Zyklusübereinstimmungssignal erzeugt wird und das
Schreibprotokollsignal im gesetzten Zustand ist.
6. Vorrichtung nach einem der Ansprüche 1 bis 5, ferner
mit:
einem Übertragungscontroller zum Erzeugen des Übertragungserlaubnissignals, wenn ein Übertragungsaufforderungssignal vom Controller kommend empfangen wird.
einem Übertragungscontroller zum Erzeugen des Übertragungserlaubnissignals, wenn ein Übertragungsaufforderungssignal vom Controller kommend empfangen wird.
7. Verfahren zum Erzeugen eines Pulsdauermodulations-
(PWM-)Signals in Abhängigkeit von einer Folge von
Kombinationen aus Zyklussollwert und Einschaltdauersollwert,
die von einem Controller kommend empfangen werden, mit den
Schritten:
- a) Speichern des Zyklussollwertes, der gemäß einem Zyklusschreibsteuersignal geschrieben ist, in einem ersten Zyklussollwertvorgabespeicher;
- b) Speichern eines aktuellen Zyklussollwertes, der vom ersten Zyklussollwertvorgabespeicher entsprechend einem Übertragungserlaubnissignal übertragen wird, in einem zweiten Zyklussollwertvorgabespeicher;
- c) Speichern des Einschaltdauersollwertes, der gemäß einem Einschaltdauerschreibsteuersignal geschrieben wird, in einem ersten Einschaltdauersollwertvorgabespeicher;
- d) Speichern eines aktuellen Einschaltdauersollwertes, der vom ersten Einschaltdauersollwertvorgabespeicher gemäß dem Übertragungszulassungssignal übertragen wird, in einem zweiten Einschaltdauersollwertvorgabespeicher;
- e) Zählen gemäß einem vorbestimmten Taktsignal, um einen gezählten Wert zu erzeugen;
- f) Vergleichen des gezählten Wertes mit dem aktuellen Zyklussollwert, um ein Zyklusübereinstimmungssignal zu erzeugen, wenn der gezählte Wert den aktuellen Zyklussollwert erreicht, wobei das Zyklusübereinstimmungssignal bewirkt, daß der gezählte Wert auf null zurückgesetzt wird;
- g) Vergleichen des gezählten Wertes mit dem aktuellen Einschaltdauersollwert, um ein Einschaltdauerübereinstimmungssignal zu erzeugen, wenn der gezählte Wert den aktuellen Einschaltdauersollwert erreicht; und
- h) Setzen des PWM-Signals, wenn das Zyklusübereinstimmungssignal erzeugt ist, und Rücksetzen des PWM-Signals, wenn das Einschaltdauerübereinstimmungssignal erzeugt ist.
8. Verfahren nach Anspruch 7, wobei in den Schritten
(a) und (c) mindestens eines, nämlich das
Zyklusschreibsteuersignal und/oder das
Einschaltdauerschreibsteuersignal vom Controller kommend
empfangen wird, bis das Zyklusübereinstimmungssignal erzeugt
wird.
9. Verfahren nach Anspruch 7 oder 8, ferner mit dem
Schritt:
- a) Erzeugen des Übertragungserlaubnissignals auf der Grundlage des Zyklusübereinstimmungssignals, des Zyklusschreibsteuersignals, des Einschaltdauerschreibsteuersignals und eines Betriebszustands des Zeitgebers.
10. Verfahren nach Anspruch 9, wobei im Schritt (i) das
Übertragungserlaubnissignal erzeugt wird, wenn das
Zyklusübereinstimmungssignal in einem Intervall erzeugt wird,
nachdem das Einschaltdauerschreibsteuersignal erzeugt worden
ist und bevor das Zyklusschreibsteuersignal erzeugt wird.
11. Verfahren nach Anspruch 9 oder 10, wobei der
Schritt (i) die Schritte aufweist:
Setzen eines Schreibprotokollflags, wenn das Zyklusschreibsteuersignal erzeugt wird;
Rücksetzen des Schreibprotokollflags, wenn das Einschaltdauerschreibsteuersignal erzeugt wird,
wobei das Übertragungserlaubnissignal erzeugt wird, wenn das Zyklusübereinstimmungssignal erzeugt wird und das Schreibprotokollflag im zurückgesetzten Zustand ist, und das Übertragungserlaubnissignal nicht erzeugt wird, wenn das Zyklusübereinstimmungssignal erzeugt wird und das Schreibprotokollflag im gesetzten Zustand ist.
Setzen eines Schreibprotokollflags, wenn das Zyklusschreibsteuersignal erzeugt wird;
Rücksetzen des Schreibprotokollflags, wenn das Einschaltdauerschreibsteuersignal erzeugt wird,
wobei das Übertragungserlaubnissignal erzeugt wird, wenn das Zyklusübereinstimmungssignal erzeugt wird und das Schreibprotokollflag im zurückgesetzten Zustand ist, und das Übertragungserlaubnissignal nicht erzeugt wird, wenn das Zyklusübereinstimmungssignal erzeugt wird und das Schreibprotokollflag im gesetzten Zustand ist.
12. Verfahren nach einem der Ansprüche 7 bis 11, ferner
mit dem Schritt:
Erzeugen des Übertragungserlaubnissignals, wenn ein Übertragungsaufforderungssignal vom Controller kommend empfangen wird.
Erzeugen des Übertragungserlaubnissignals, wenn ein Übertragungsaufforderungssignal vom Controller kommend empfangen wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18411699A JP3559726B2 (ja) | 1999-06-29 | 1999-06-29 | パルス幅変調信号生成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10031642A1 DE10031642A1 (de) | 2001-02-15 |
DE10031642C2 true DE10031642C2 (de) | 2003-03-27 |
Family
ID=16147670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10031642A Expired - Fee Related DE10031642C2 (de) | 1999-06-29 | 2000-06-29 | Pulsdauermodulationssignalgenerator |
Country Status (3)
Country | Link |
---|---|
US (1) | US6421382B1 (de) |
JP (1) | JP3559726B2 (de) |
DE (1) | DE10031642C2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102013200053B4 (de) * | 2012-01-31 | 2018-11-15 | Denso Corporation | Impulssignalgenerator |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020136290A1 (en) * | 2001-03-22 | 2002-09-26 | Philips Semiconductor, Inc. | Pulse-width modulation with feedback to toggle module |
FR2823920B1 (fr) * | 2001-04-20 | 2003-06-13 | St Microelectronics Sa | Procede de generation de signaux modules en largeur d'impulsion, et generateur de signaux associe |
KR100657162B1 (ko) * | 2001-04-26 | 2006-12-12 | 매그나칩 반도체 유한회사 | 프로그래머블 펄스폭 변조 회로 |
AU2003276646A1 (en) * | 2002-12-10 | 2004-06-30 | Koninklijke Philips Electronics N.V. | Hardware/software implementation of a pwm with enhanced features using a standard microprocessor |
US7266077B1 (en) * | 2004-01-28 | 2007-09-04 | Analog Devices, Inc. | Serial digital communication system and method |
US20050184778A1 (en) * | 2004-02-25 | 2005-08-25 | Figoli David A. | Apparatus and method for increasing the performance of a clock-based digital pulse width modulation generator |
US7376182B2 (en) * | 2004-08-23 | 2008-05-20 | Microchip Technology Incorporated | Digital processor with pulse width modulation module having dynamically adjustable phase offset capability, high speed operation and simultaneous update of multiple pulse width modulation duty cycle registers |
JP2006303863A (ja) * | 2005-04-20 | 2006-11-02 | Fujitsu Ltd | パルス信号生成装置 |
US7492233B2 (en) * | 2005-04-29 | 2009-02-17 | Honeywell International Inc. | Precision modulated controller output |
DE102005037470A1 (de) * | 2005-08-09 | 2007-02-15 | Conti Temic Microelectronic Gmbh | Verfahren zur Ansteuerung von mindestens einem Relais in einem Kraftfahrzeug |
JP4787712B2 (ja) | 2006-10-02 | 2011-10-05 | 日立コンピュータ機器株式会社 | Pwm信号生成回路およびそれを備えた電源装置 |
TWM380664U (en) * | 2010-01-08 | 2010-05-11 | Ta-I Liu | Digital pulse width modulating device |
JP5722150B2 (ja) * | 2011-07-21 | 2015-05-20 | ルネサスエレクトロニクス株式会社 | マイクロコントローラ |
JP2015220537A (ja) * | 2014-05-15 | 2015-12-07 | パナソニックIpマネジメント株式会社 | Pwm制御装置、電源装置および照明器具 |
US11595027B2 (en) | 2021-03-01 | 2023-02-28 | Nxp Usa, Inc. | High frequency pulse width modulation shaping |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0688626A1 (de) * | 1994-05-27 | 1995-12-27 | Kabushiki Kaisha Toshiba | Steueranlage für Widerstandsschweissmaschine |
JPH10209829A (ja) * | 1996-12-30 | 1998-08-07 | Motorola Inc | パルス信号発生器 |
JPH10268902A (ja) * | 1997-03-25 | 1998-10-09 | Nec Ic Microcomput Syst Ltd | Pwm制御回路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3028841B2 (ja) * | 1990-09-28 | 2000-04-04 | 株式会社東芝 | Pwm発生回路 |
JP2885256B2 (ja) * | 1991-12-25 | 1999-04-19 | 日本電気株式会社 | マイクロコンピュータ |
JP3221510B2 (ja) * | 1992-04-22 | 2001-10-22 | 富士電機株式会社 | Pwm信号発生回路 |
JP3696386B2 (ja) * | 1997-11-14 | 2005-09-14 | 株式会社ルネサステクノロジ | パルス幅変調信号生成回路 |
-
1999
- 1999-06-29 JP JP18411699A patent/JP3559726B2/ja not_active Expired - Fee Related
-
2000
- 2000-06-28 US US09/605,384 patent/US6421382B1/en not_active Expired - Fee Related
- 2000-06-29 DE DE10031642A patent/DE10031642C2/de not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0688626A1 (de) * | 1994-05-27 | 1995-12-27 | Kabushiki Kaisha Toshiba | Steueranlage für Widerstandsschweissmaschine |
JPH10209829A (ja) * | 1996-12-30 | 1998-08-07 | Motorola Inc | パルス信号発生器 |
JPH10268902A (ja) * | 1997-03-25 | 1998-10-09 | Nec Ic Microcomput Syst Ltd | Pwm制御回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102013200053B4 (de) * | 2012-01-31 | 2018-11-15 | Denso Corporation | Impulssignalgenerator |
Also Published As
Publication number | Publication date |
---|---|
DE10031642A1 (de) | 2001-02-15 |
US6421382B1 (en) | 2002-07-16 |
JP3559726B2 (ja) | 2004-09-02 |
JP2001016081A (ja) | 2001-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10031642C2 (de) | Pulsdauermodulationssignalgenerator | |
EP1814263B1 (de) | Verfahren und Vorrichtung zum Austausch von Daten zwischen wenigstens Zwei mit einem Bussystem verbundenen Teilnehmern | |
DE3204905C2 (de) | ||
DE3106862C2 (de) | Prioritätszuteilschaltungsanordnung | |
DE4129205A1 (de) | Verfahren zum aufbau von botschaften fuer den datenaustausch und/oder fuer die synchronisation von prozessen in datenverarbeitungsanlagen | |
DE68920929T2 (de) | Zeitgeberkanal mit mehreren Zeitgeberreferenzmerkmalen. | |
EP0097826B1 (de) | Verfahren zur Steuerung eines Mikrorechners | |
DE3130145C2 (de) | Eingabe/Ausgabe-Schnittstellensteuereinrichtung | |
DE3687172T2 (de) | Multiplexuebertragungssystem. | |
DE4005042C2 (de) | Mehrrechnersystem zur Durchführung von Bewegungssteuerungen | |
DE10060646A1 (de) | Verfahren und Vorrichtung zur Datenübertragung | |
DE2844295C2 (de) | Verfahren und Vorrichtung zur Steuerung des Datentransfers auf einem Datenbus | |
EP0525350B1 (de) | Verfahren und Vorrichtung zur Prüfung von Steuergeräten | |
DE2321200A1 (de) | Einrichtung zur durchfuehrung boolescher verknuepfungen | |
DE2838887C2 (de) | Datenverarbeitungsanlage mit einer Schaltung für Unterbrechungsanforderungen zur Übernahme des gemeinsamen Busses | |
DE2554775C2 (de) | Vorrichtung zur Datenübertragung bei Elektronikschaltungen für Kraftfahrzeuge | |
EP1435578B1 (de) | DMA-Kontroller um die gespeicherten Deskriptoren nach jedem Zugriff weiterzustellen | |
EP0073969A2 (de) | Verfahren zur Übergabe des Refresh-Signals an einen Halbleiterspeicher und Schaltung zur Ausführung des Verfahrens | |
DE102009061083B3 (de) | Modifizieren periodischer Signale, die von einem Mikrocontroller erzeugt worden sind | |
DE10229520A1 (de) | Verfahren und Vorrichtung sowie Betriebssystem zur Steuerung von Vorgängen bei einem Fahrzeug | |
DE2553926C2 (de) | Anordnung zur Verarbeitung von Wartezeitbefehlen mit Differenzzeituhren | |
DE2756764C3 (de) | Einrichtung zur Synchronisation von Prozessor und Speicher in einer elektronischen Datenverarbeitungsanlage | |
DE2462728C2 (de) | Einrichtung zur Einstellung sowie zur Steuerung der Abarbeitung von verschiedenen Betriebszuständen einer Datenverarbeitungseinrichtung | |
DE19950027A1 (de) | Verfahren und Vorrichtung zur Steuerung eines Stellelements | |
DE3325791A1 (de) | Schaltungsanordnung fuer mit einer zentralen steuereinrichtung zusammenarbeitende periphere einheiten |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8304 | Grant after examination procedure | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: NEC ELECTRONICS CORP., KAWASAKI, KANAGAWA, JP |
|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |