DE3130145C2 - Eingabe/Ausgabe-Schnittstellensteuereinrichtung - Google Patents
Eingabe/Ausgabe-SchnittstellensteuereinrichtungInfo
- Publication number
- DE3130145C2 DE3130145C2 DE3130145A DE3130145A DE3130145C2 DE 3130145 C2 DE3130145 C2 DE 3130145C2 DE 3130145 A DE3130145 A DE 3130145A DE 3130145 A DE3130145 A DE 3130145A DE 3130145 C2 DE3130145 C2 DE 3130145C2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- input
- expected value
- sample
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
- G06F13/4226—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with asynchronous protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Debugging And Monitoring (AREA)
- Logic Circuits (AREA)
- Communication Control (AREA)
Abstract
Ein Schnittstellensteuersystem zwischen mehreren Einrichtungen wie einem Kanal und einer I/O-Einrichtung weist auf eine Abtasteinrichtung (201, 208) zur Hochgeschwindigkeitsabtastung von Eingangssteuersignalen an eine Schnittstelle, eine Vergleicherschaltung (205, 206) zum Vergleich eines laufenden Abtastwertes, der durch die Abtasteinrichtung (201, 208) abgetastet wird, mit einem erwarteten Wert für das Eingangssteuersignal, das zuvor in dem System erzeugt worden ist, bzw. einem vorhergehenden Abtastwert zum Erzeugen eines Vergleichs-Übereinstimmungssignals, wenn der Abtastwert gleich dem erwarteten Wert ist, eine Matrix-Logikschaltung (214), die abhängig von dem Vergleichs-Übereinstimmungssignal ein Antwort-Ausgangssignal für den erwarteten Wert und einen erwarteten Wert für die nächste Abtastung erzeugt, und eine Schaltung zum Erzeugen eines Signals, das einen Fehlerzustand oder einen Ausnahmezustand anzeigt, wenn der abgetastete Wert nicht dem erwarteten Wert und dem vorher abgetasteten Wert gleich ist, um eine andere Logikschaltung auszulösen.
Description
6. Eingabe/Ausgabe-Schnittstellensteuereinrichtung nach Anspruch 3, dadurch gekennzeichnet, daß
— die Verknüpfungsschaltung (207) ein UND-Glied enthält, das das Ungleichheitssignal des
zweiten Vergleichers (205) mit dem L'ngleichheitssignal
des ersten Vergleichers (206) zur Erzeugung des Fehlerzustandssignals oder
AusnabmezustandssignalsUND-verknüpft.
7. Eingabe/Ausgibe-Schnittstellensteuereinrichtung nach Anspruch 2. dadurch gekennzeichnet, daß
ein Neueingabe-Kennzeichenregister (201) das abgetastete Eingangssignal und
ein Alteingabe-Kennzeichenregister (202) den vorhergehenden Abtastwert speichern,
ein Ausgangssignal des Neueingabe-Kennzeichenregisters (201) an dem ersten Eingangsanschluß des ersten und zweiten Verglcichers (206,205).
ein Alteingabe-Kennzeichenregister (202) den vorhergehenden Abtastwert speichern,
ein Ausgangssignal des Neueingabe-Kennzeichenregisters (201) an dem ersten Eingangsanschluß des ersten und zweiten Verglcichers (206,205).
ein Ausgang des Alteingabe-Kennzeichenregisters(202)und
ein Ausgacs: des Eingabeerwartungsregisters
(203) jeweils an dem zweiten Anschluß des ersten und zweiten Vergleichers (206, 205)
anliegt, wobei
zum Zeitpunkt, wo der erste Vergleicher (206) ein Gleichhcitssigna! erzeugt, das momentane
Abtastsignal beendei und die Logikschaltung (214) aktiviert wird.
8. Eintiabc/AusgMbe-.Schnittstellenstcuereinrichtung
nach Anspruch 7. dadurch gekennzeichnet, daß die Logikschaltung (214) im aktivierten Zustand
zusätzlich eine Scqucnzstufe (212. 213, 215) fortschreibt,
den inhalt des Neucingabe-Kennzeichenregistcrs
(201) dem Alteingabe-Kennzeichenregisters (201) dem Alteingabe-Kennzeichenregister (202)
überträgt und den nächsten Abtastvorgang auslöst.
9. Eingabe/Ausgabc-Schnittstellensteuereinrichtung nach Anspruch !.dadurch gekennzeichnet,daß
die LogikschaltunL; (214) für eine erforderliche
Schnittstcllenspezifikation einen änderbaren Speicherbaustein enthält.
— ein Erwartungswert-Register (203), das zwischen dem ersten Vergleicher (206) und der
Logikschaltung (214) eingeschaltet ist und den von der Logikschaltung (214) erzeugten Wert
zwischenspeichert.
5. Eingabe/Ausgabe-Schnittstellensteuereinrichtung nach einem der vorherigen Ansprüche,
gekennzeichnet durch
— eine Maskenkennzeichnungseinrichtung (204), die ein den Vergleichern zugeführtes Eingangssignal
maskiert, wenn ein Vergleich des laufenden Abtastwerts mit dem vorangehenden
Abtastwert durch den zweiten Vergleicher (205) oder des laufenden Abtastwerts mit dem
erwarteten Wert durch den ersten Verglichet· L>ie Erfindung betrifft eine Eingabe/Ausgabe-Schnittstellensteuercinrichtung
zur Informationsübertragung zwischen mehreren Einrichtungen wie zwischen einem Kanal und Eingabe/Ausgabc-Einrichtiingen.
Mit Bezug auf F i g. I wird eine Eingabe/Ausgabe-Schnittstelie,
im folgenden I/O-Schnittstelle genannt, als
Beispiel eines bekannten .Schnittstellensteuersystems — I/O-Schnittstelle zwischen Kanal und I/O-Steuerung bei
den IBM-ModellsyuemcM 360 und 370 - zwischen
mehreren Einrichtungen erläutert. Die Kopplung zwischen einem Kanal I und einer I/O-Steuerung 6 ist
eine Kanalschnittstcllc '>. die unter gleichen Maschinentypcn
normalerweise standardisiert ist.
b*> Wenn eine Basisvcratbcitungscinhcit (BPU) eine
1/O-Anwcisung ausfuhrt, liest tier Kanal 1 ein Kanalprogramm
4 (U)CM) ;ius. J.is in einem Hauptspeicher 3
(MS) gespeichert ist. /um sequentiellen Ausführen von
Befehlen.
Beim Ausführen der Kanalbefehle sendet, wenn der Kanal 1 einen Informationsaustausch mit der I/O-Steuerung
6 oder der Einrichtung 7 (DV) erfordert, wie einer Platteneinrichtung, einer Magnetbandeinrichtung oder
einem Zeilendrucker, der Kanal ein Steuersignal durch die Schnittstelle 5 oder empfängt ein Signal von der
I/O-Steuerung 6.
Die Arbeitssequenz der Kanalschnittstelle enthält die
drei Sequenzen, nämlich Start, Übertragung und Bericht. Die Startsequenz wird so durchgeführt, daß
nacheinander Einrichtungsadresse und Befehl ausgesendet und ein Zustand (Status) empfangen wird. Die
Übertragungssequenz wird durchgeführt durch aufeinanderfolgenden Empfang einer Einrichtungsadresse und
Aussenden und Empfang von Daten und die Berichtsequenz wird durchgeführt durch aufeinanderfolgenden
Empfang einer Einrichtungsadresse und Empfang eines Zustands.
Wenn ein Befehl mit Datenübertragung ausgeführt worden ist und eine vorgegebene Menge an Daten
übertragen worden ist, endet die Ausführung des Befehls. Ein Befehl ohne Datenübertragung andererseits
endet mit der Startsequenz. Auf jeden Fall wird, wenn der Kanalbetrieb beendet worden ist, die
Berichtsequenz durchgeführt.
Der Arbeitsmodus bei der Datenübertragungssequenz der Kanalschnittstelle enthält einen Bytemodus,
bei dem die Übertragungssequenz byteweise aufgeteilt ist, und einen »Burstmodus«, bei dem die Sequenz bis
zum Kanalende durchgeführt wird, unter Weglassen des Empfangs der Einrichtungsadresse, um eine Hochgeschwindigkeitsübertragung
zu erreichen.
Wenn ein Betrieb-Aus-Signal (OPLOUT) gemäß Fig.2a auf »1« ist, zeigt dies, daß der Kanal für den
Betrieb zw. die Betriebsdurchführung bereit ist. Ein Adresse-Aus-Signal gemäß Fig.2f wird ausgesendet
und dann wird ein Halten-Aus-Signal (HLDOUT) gemäß Fig.2c und ein Wählen-Aus-Signal gemäß
Fig.2d ausgesendet. Fig.2b zeigt ein Anforuerungs-Ein-Signal,
das in der I/O-Steuerung eingeschaltet ist,
wenn eine Übertragungssequenz oder eine Berichtsequenz auf der I/O-Seite begonnen hat. Als Ergebnis wird
ein Betriebs-Ein-Signal (OPL IN) gemäß Fig. 2g von
der I/O-Einrichtung ausgesendet, wie in Fig.2e
angegeben. Ein Wählen-Ein-Signz1 gemäß Fig.2e ist
ein Rückführsignal des Wählen-Aus-Signals. Nachdem das Adresse-Aus-Signal (ADROUT) gemäß Fig.2f
abgefallen ist, steigt ein Adresse-Ein-Signal (ADRIN)
gemäß Fig.2h an und wird ein Befehl-Aus-Signal CMDOUT) gemäß Fig.2i ausgesendet. Wenn das
Adresse-Fin-Signal abfäll', fällt das Befehl-Aus-Signal
ab. Danach steigt, wenn ein Status-Ein-Signal (STA IN)
gemäß Fig. 2j ansteigt, ein Dienst-Aus-Signal (SRVOUT) gemäß Fig.2k an, und wenn das Status-Ein-Signal
abfällt, fällt das Dienst-Aus-Signal ab.
Die Fig.21 und m geben ein Bus-Ein-Signal bzw. ein
Bus-Aus-Signal wieder. In Fig.2! werden die Adresse
(ADR) und der Zustand bzw. Status (STA) an Zeitpunkten empfangen, die der Adresse-Ein und dem
Status-Ein auf einer Kennzeichenleitung entsprechen, und gemäß F i g. 2m werden die Adresse (ADR)und der
Befehl (CMD) zu Zeitpunkten ausgesendet, die dem Adresse-Aus und dem Befehl-Aus auf der Kennzeichenleitung
entsprechen.
Der Kanal und üie I/O-Einrichtung enthalten zum
Senden und Erfassen von Signaländerungen Logikschaltungen, beispielsweise eine für jedes Signal, nämlich ein
INTA G-Signal, bei Betrachtung von der Kar.alseite und
ein Oi/TTAG-Signal von der I/O-Einrichtung, und
senden Antworten oder erfaßte Fehler durch verschiedene Kombinationen der Logikschaltungen aus.
Im allgemeinen werden bei den Steuerlogikschaltungen der Schnittstelle für die mehreren Einrichtungen die Bedeutungen der von den Übertragungseinrichtungen in Obereinstimmung mit einer vorgegebenen Schnittstellenbetriebsspezifikation empfangenen Signale mit
Im allgemeinen werden bei den Steuerlogikschaltungen der Schnittstelle für die mehreren Einrichtungen die Bedeutungen der von den Übertragungseinrichtungen in Obereinstimmung mit einer vorgegebenen Schnittstellenbetriebsspezifikation empfangenen Signale mit
Bezug auf Statusinformation in der empfangenden Einrichtung decodiert, die ein geeignetes Antwortsignal
zurücksendet und die Statusinformation in der Empfangseinrichtung ggf. fortschreibt
Eine solche Schnittstellenlogik hat jedoch zahlreiche Nachteile darin, daß (1) das Antwortsignal verzögert ist, weil die Bedeutung des Signals von der Übertragungseinrichtung mit Bezug auf den Status in der empfangenen Einrichtung decodiert wird, um das Antwortsignal zu erzeugen, nachdem das Signal von der übertragenden Einrichtung empfangen worden ist, (2) die Steuerlogik komplex und kompliziert ist, vy-sl eine normale Verarbeitung für das Eingangssignal ur-d eine Fehierverarbeitung für das Eingangssignal, das die Schnittstellenbetriebsspezifikation verletzt, durch die gleiche Logik durchgeführt werden, und (3) Einrichtungen, die verschiedene Schnittstellenbetriebsspezifikationen haben, mit getrennt ausgebildeten Logikschaltungen zu versehen sind.
Eine solche Schnittstellenlogik hat jedoch zahlreiche Nachteile darin, daß (1) das Antwortsignal verzögert ist, weil die Bedeutung des Signals von der Übertragungseinrichtung mit Bezug auf den Status in der empfangenen Einrichtung decodiert wird, um das Antwortsignal zu erzeugen, nachdem das Signal von der übertragenden Einrichtung empfangen worden ist, (2) die Steuerlogik komplex und kompliziert ist, vy-sl eine normale Verarbeitung für das Eingangssignal ur-d eine Fehierverarbeitung für das Eingangssignal, das die Schnittstellenbetriebsspezifikation verletzt, durch die gleiche Logik durchgeführt werden, und (3) Einrichtungen, die verschiedene Schnittstellenbetriebsspezifikationen haben, mit getrennt ausgebildeten Logikschaltungen zu versehen sind.
Es ist Aufgabe der Erfindung, eine Eingabe/Ausgabe-Schnittstelleneinrichtung
zur Informationsübertragung zwischen mehreren Einrichtungen, wie zwischen einem
Kanal und Eingabe/Ausgabe-Einrichtungen, anzugeben, die mit hoher Geschwindigkeit auf sich ändernde
Information ansprechen kann, und zur Steuerung der Informationsübertragung zwischen Einrichtungen unterschiedlicher
Schnittstellenspezifikationen verwendet werden kann.
Die erfindungsgemäße Lösung der obigen Aufgabe erfolgt laut dem Kennzeichen des Anspruchs 1.
Vorteilhafte Weiterbildungen ergeben sich aus den Unteransprüchen.
\orteilhaft kann die erfindungsgemäße Eingabe/Ausgabe-Schnittstellensteuereinrichtung
gemeinsam mit dem Kanal in einer hochintegrierten Schaltung verwirklicht werden.
Gemäß der Erfindung ist die Logikschaltung für die Eingabe/Ausgabe-Schnittstellensteuereinrichtung vereinfacht
und flexibel bezüglich Modifikationen. Insbesondere bezüglich veränderter Schnittstellenspezifikationen.
Außerdem sind die Logikschaltung für die Normalverarbeitung und die Logikschaltung für die
Fehlerverarbeitung getrennt ausgeführt und die Stufe wird stufenweise abhängig vom Vergleichsergebnis des
E;ngi.be-Kennzeichenwerts und des Erwartungswerts
geschaltet. Folglich wird die Schnittstellen-Ansprechgeschwindigkeit erhöht, die Fehlerlogik verringert und die
gemeinsame Steuerlogik kann für Einrichtungen verschiedener SchiiiUstellenspezifikationen verwendet
werden.
W Die Erfindung wird mit Bezug auf die in der Zeichnung dargestellten Ausführungsbeispiele näher
erläutert. Es zeigt
F i g. 1 ein Blockschaltbild einer herkömmlichen I/O-Schnittstelle,
W Fig.2 ein Zeitdia<jramm eines Beispiels der Startse-'quenz
von einem Kanal zu einer f/O-Einrichtung gemäß
Fig. 1,
F i g. 3 schematisch ein Blockschaltbild einer Kanalein-
F i g. 3 schematisch ein Blockschaltbild einer Kanalein-
heil in Übereinsiimmung mit einem Ausfiihrungsbeispicl
der Erfindung,
Fig.4 ein Blockschaltbild einer I/O-Schnittstellensteuereinriehuing
gemäß C i g. 3.
Fig. 5 ein Flußdiagramm zur Erläuterung des Betriebes der Anordnung gemäß F i g. 4.
F i g. bA und bß Beispiele von Betriebswerten von Registern gemäß F i g. 4 und
Fig. 7 ein Beispiel eines Zykluszählers gemäß Fig.4.
Die F i g. 1 und 2 wurden bereits näher erläutert.
F i g. 3 zeigt ein Blockschaltbild einer Kanaleinheit in Übereinstimmung mit einem Ausführungsbeispiel der
Erfindung.
Gemäß F i g. 3 teilen sich eine Mikroprogrammsteuereinrichtung 11 eine I/O-Schnittstellenstcuereinrichtung
12 und eine Datenübertragungssteuereinrichtung 13 drei Funktionen des Kanals.
Die Milodnrogrnmmsleiiereinrichtiing 11 (MC) ist
mit einer Basis- bzw. Grundverarbeitungseinheit (BPU) verbunden und führt eine Startverarbeitung und eine
Endverarbeitung eines Befehls durch. Die Mikroprogrammstcuereinrichtung 11 ist auch mit einem Hauptspeicher
(MS) verbunden zur Bildung einer Logikeinheit zum Steuern der Datenübertragung zwischen dem
Hauptspeieher und der Kanaleinheit 1. Insbesondere ruft sie einen Befehl von dem Hauptspeicher ab, zu
dessen Übertragung zu der I/O-Schnittstellensteuereinrichtung
12 (IFC) derart, daß die I/O-Schnittstellensteuereinrichtung
12 die Schnittstellensteuerung durchführt.
Die IFC'2 ist eine Logikeinheit zur Steuerung der
Schnittstelle zwischen dem Kanal 1 und der 1/O-Einrichtung.
Insbesondere steuert sie die Startsequenz und die Berichtsequenz gemäß F i g. 2 für die I/O-Einrichtung
und führt diese aus.
Die Datenübertragungssteuereinrichtung 13 (DTC) ist eine Logikeinheit zum Steuern von Hochgcschwindigkeiisdatenüberiragung
(Burstübertragting) zwischen der Kanaleinheit I und der I/O-Einrichtung. Insbesondere
steuert sie, wenn ein von der Kanaleinheit I zur I/O-Einrichtung gegebener Befehl ein Lesebefehl
(READ) oder ein Schreibbefehl (WRITE) ist. die anzeigen, daß ein folgender Betrieb eine Übertragung
kontinuierlicher Daten ist. einen Datenpuffer, der die Daten zwischenspeichert.
Fig.4 zeigt ein ausführliches Blockschaltbild der I/O-Schnittstellensteuereinrichtung 12 gemäß Fig.3.
und F i g. 5 zeigt ein Flußdiagramm, das den Betrieb der Anordnung gemäß F i g. 4 wiedergibt.
Die I/O-Schplttstellensteuereinrichtung 12 gemäß
Fig.4 wiest auf ein Neueingabe-Kennzeichenregister 201. in das ein Eingangssignal, das durch ein
Abtastsignal SPL abgetastet worden ist, durch ein Eingangssteuersignal an der Schnittstelle geladen ist. ein
Alteingabe-Register 202. in das eine vorhergehende Abtastung geladen ist, ein Erwartungswertregister 203,
in das ein erwarteter Wert für das nächste Eingangssignal geladen ist, ein Maskenkennzeichnungsregister 204
für Maskenwerte, die nicht verglichen werden müssen, eine Vergleicherschaltung bzw. einen Vergleicher 205
zum Vergleichen des eingegebenen Kennzeichens mit dem vorhergehenden Wert, einen Vergleicher 206 zum
Vergleichen des eingegebenen Kennzeichens mit dem voreingestellten erwarteten Wert, eine Logikschaltung
(MXLC) 214 zum Durchführen eines vorgegebenen Logikbetriebes, wenn das eingegebene Kennzeichnen
gleich dem erwarteten Wert ist. ein Ausgabe-Kennzeichenregister 210 (OT), in das ein Antwortsignal von der
Logikschaltiing 214 gchiden ist. und /.ähler 212 und 213
einer .Sequenzstufe /um Anzeigen des Kanrilziistandcs
bzw. -status. Das Abtasisignal SPI. kann ein üblicher
ZeitstcuerimpiiK sein, der zur Übereinstimmung mit
einer geeigneten Abtastperiode angepaßt ist. Eine Logikschaltung, die verwendet wird, wenn das Eingabe-Kennzeichen
nicht gleich dem erw aneten Wert ist, ist in der Mikroprogriimmsteucreinrichtung Il (MC) ausgebildet.
ίο Die Inhalte der Register 202 und 203, 204, der Zähler
212, 213, 215 und eines Flipflops 211 können von entweder der MCW oder der Logikschaltung 214
geladen oder gesetzt werden, wie in Fig.4 dargestellt.
Wenn geeignete Anfangswertc in den Registern, den
π Zählern und dem Flipflop zum Zweck des Startens einer
Sequenz gesetzt werden sollen, werden die Werte von der MC 11 gesetzt. Wenn deren Zustände während der
Sequenz fortzuschreiben sind, werden die Werte üblicherweise von der Logikschaltung 214 gesetzt, in
der die erwarteten Werte zuvor gespeichert sind.
In einem Schritt 21 gemäß Fig. 5 wird der Inhalt der
Eingangssteuersignalleitiing (INTAC) an der I/O-Schnittstelle abgetastet. In diesem Schritt wird,
wenn der Inhalt des Flipflops 211 gemäß F i g. 4 auf »0«
ist. ein Abtastimpuls SPL der ein Zeitsteuersignal ist. das mit konstanter Periode eingegeben wird, einem
UND-Olicd 208 zugeführt, so daß das UND-Glied 208
durchschultet zur Abtastung des Eingabe-Kennzeichensignals von der I/O-Schnittstelle. wobei dieses Signal in
das Neueingabe-Kennzeichenregistcr 201 geladen wird.
In einem Schritt 22 gemäO F i g. 5 wird der
abgetastete Inhalt mit dem vorhergehend abgetasteten
Inhalt verglichen zur Prüfung, ob eine Änderung an der
Eingangs-Kennzeichenleitimg oder -zeile (INTAC)
vorliegt.
In F i g. 4 w iid der vorhergehend abgetastete Inhalt in
dem AHeingabe-Ketiuzeichcnregisier 202 zurückgehalten.
Die Inhalte des Neucingabc-Kennzeichenregistcrs 201 und des Aheingabe-Kenn/eichenregisters 202
^o werden dem Vergleicher 205 /um Vergleich zugeführt,
und wenn sie gleich sind, zeigt dies keine Änderung in
der Eingabe-Kennzcichenleitung (INTAG) an, weshalb keine Antwort abgegeben wird und die nächste
Abtastung nach einer geeigneten Abtastperiode stattfindet. Wenn der Vergleich zu einer Ungleichheit führt,
zeigt dies eine Änderung in der Eingangs-Kennzeichenleitung (INTAG) an. und es wird geprüft, ob die
Änderung im erwarteten Fingabe-Kennzeichensignal vorliegt.
Insbesondere wird in einem Schritt 23 gemäß ^ig.5
der neueingegebene Kennzeichenwert mit dem erwarteten Wert verglichen und wird ein Vergleichsergebnis
erzeugt.
In Fig. 4 werden, da der erwartete Wert für das
eingegebene Kennzeichensigna! zuvor in das Erwartungswert-Register 203 geladen ist. die Inhalte des
Neueingabe-Kennzeichenregisters 201 und des Erwartungswert-Registers 203 mittels des Vergleichers 206
verglichen, und wenn sie gleich sind, wird bestimmt, daß
die Änderung in dem eingegebenen Kennzeichensignal wie erwartet stattgefunden hat. Das Abtastsignal SPL
wird beendet und ein Zykiuszähler 209 freigegeben zum
Auslösen der Logikschaltung 214. Wenn der Vergleich Ungleichheit zeigt, werden das Ungleich-Ausgangssignai
des Vergieichers 205 und das Ungieich-Ausgangssignal
des Vergleichers 206 einem UND-Glied 207 zum Durchschalten des UND-Glieds 207 zugeführt, so daß
die Mikroprogrammsteuereinrichtung 11 (MC) unter-
brochen wird zur Meldung, daß eine unerwartete
Änderung in dem eingegebenen Kennzeichensignal stattgefunden hat, und zum Starten einer Fehlerverarbeitung.
Bei dem Vergleichen der Vergleicher 205 und 206 wird, wenn ein Signal an der Eingabekennzeichenleitung
(INTAG) vorliegt, das vernachlässigt werden kann, die L»gc dieses Signals in das Maskcnkcnnzeichnungsregisfc·
204 geladen, so daß der Vergleich sich aus den Vergleichern 205 und 206 unter Vernachlässigung dieser
Signallage bzw. dieses Signalortes ergibt.
In einem Schritt 24 gemäß Fig.5 führt, wenn das
eingegebene Kennzeichensignal gleich dem erwarteten Wert ist, die Logikschaltung 214 folgendes durch: (I) sie
setzt den Inhalt der Ausgabe-Kennzeichenleitung (OUT TAG); (2) sie setzt den nächsten zu erwartetenden
Wert für das Eingabe-Kennzeichensignal, (3) sie schreibt die Sequenz und die Stufe fort und (4) sie
überträgt den Inhalt des Neueingabe-Kennzeichenregisters 201 zum Alteingabe-Kennzeichenregister 202,
wobei dann der nächste Abtastbetrieb ausgelöst wird.
Ein Sequenzcoderegister 215 (SQCD), ein Sequenzzähler
212 (SQCT) und ein Stufenzähler 213 (STCT) zeigen den Zustand oder Status (STA)der Startsequenz,
der Übertragungssequenz bzw. der Berichtsequenz an.
In den jeweiligen Sequenzen wird jedesmal, wenn
eine Einheit an Information zwischen dem Kanal und der I/O-Einrichtung ausgetauscht ist, die Sequenz um
einen Schritt vorwärts geschaltet. Jede Sequenz enthält verschiedene Stufen, wie Adresse-Aus (ADROUT),
Halten-Aus (HLD OUT) und Wählen-Aus (SEL OUT).
Wenn die Logikschaltung 214 abhängig von der Übereinstimmung (Gleichheit) zwischen dem eingegebenen
Kennzeichensignal und dem erwarteten Wert betätigt ist, bestimmt sie den laufenden Status des
Kanals 1 durch die Inhalte des Sequenzcoderegisters 215. des Sequenzzählers 212, des Stufenzählers 213 und
des Zykiuszähicrs 209 (CYCT) und iiidi ein geeignetes
Ausgangssteuersignal (OUTTAG)zum Ausgabe-Kennzeichenregister
210 (OT) als Antwortsignal und sendet ein geeignetes Steuersignal zur Bussteuerlogikschaltung
Dann lädt sie den nächsten erwarteten Abtastwert und die Maskenlage zum Erwartungswertregister 203
bzw. Maskenkennzeichnungsregister 204. Sie überträgt auch den Inhalt des Neueingabe-Kennzeichenregisters
201 zum Alteingabe-Kennzeichenregister 202 als den alten eingegebenen Kennzeichenwert. Sie Schreibt auch
die Inhalte des Sequenzzählers 212 und des Stufenzählers 213 weiter.
Auf diese Weise wird der nächste Abtastbetrieb bereitet.
Die Fig.6A und 6B zeigen Beispiele von Betriebswerten der Register, die durch die Logikschaltung
gemäß F i g. 4 gesteuert sind. F i g. 6B schließt sich unter F i g. 6A an.
Die Beispiele gemäß Fig.6A und 6B zeigen den Betrieb, wenn die Startsequenz in der I/O-Schnittstelle
gemäß F i g. 2 ausgeführt wird.
In den Fig.6A und 6B geben SEQCODE Werte
wieder, die in das Sequenzcoderegister 215 (SQCD) gemäß Fig.4 zu laden sind, SEQCOUNT Werte
wieder, die in den Zähler 212 (SQCT) zu laden sind, STAGE COLWTWerte wieder, die in den Stufenzähler
213 (STCT) zu laden sind, CYCLE COUNT Werte wieder, die in den Zykluszähier 20S (CYCT) zu laden
sind, OUTTAG Werte wieder, die in das Ausgabe-Kennzeichenregister
210 (OT)TU laden sind, IN TAG
EXP Werte wieder, die in das Erwartungswertregister 203 (EXP)zu laden sind, INTAG MASK Werte wieder,
die in das Maskenkennzeichnungsregister 204 (MSK)zu laden sind, BUS OUT einen Informationssendebefehl
auf Bus-Aus (BUSOUT) wieder, BUSINSET einen
Informationseinlesebefehl auf Bus-Ein (BUS /A/^wieder.
BUSOUTID einen Informationsinhalt wieder, der zu
Bus-Aus (BUS OUT) zu senden ist, SAMPLE IN HIBIT
Werte wieder, die in dem Flipflop 211 (FF) zu setzen
ίο isind, EXP CHANGE Übereinstimmungs-Ausgangssignale
von dem Vergleicher 206 wieder und STEAL REQ eine Verarbeitungsanforderung von der 1/O-Schnittstellensteuereinrichtung
12 (IFC) zur Mikroprogrammsteuereinrichtung 11 (MC) wieder. CMDOUT.
SRVOUT; DATOUT und SUPOUT geben weiter
Befehl-Aus, Dienst-Aus, Daten-Aus bzw. Unterdrükken-Aus wieder. MRKO OUT. MRK 1 OUTund DISC
IN geben Markierung-0-Aus, Markierung-1-Aus bzw.
Platte-Ein wieder.
Der Betrieb der Startsequenz wird nun mit Bezug auf die Fi g.6A und 6B näher erläutert.
Der Betrieb der Startsequenz wird abhängig von
einer Anweisung von der MCU gestattet durch Setzen des Sequenzcoderegisters 215 auf »01«, des Sequenz-Zählers
212, des Stufenzählers 213 und des Zykluszähiers 209 auf »0« und von SAMPLE INHIBITaui »I«, d.h.
das Flipflop 211 auf »1« zum Freigeben des Zykluszählers 209. Wenn der Zykluszähler 209 freigegeben ist.
zählt er jedesmal um Eins vorwärts, wenn ein Abtastimpuls empfangen wird.
In Fig.6A ist der Inhalt des Zykluszählers 201 in
hexadezimaler Schreibweise wiedergegeben.
Wenn SQCD= »01«. SQCT= »000«, STCT= »0000«
und CyCT=»0l«ih der Logikschaltung 214 zugeführt
werden, sendet die Logikschaltung 214 BUSOUT SET= »1« und BUS /D= »A« zur Bussteucrlogikschaltung
216 aus. Als Ergebnis sendet die Busstcuerlogik-SchüiiUüg
216 AdfeSirnörinüiiün, die Von der fvlikroprogrammsteuereinrirhtung
11 zugeführt ist zu Bus-Aus (BUS OUT). Zu diesem Zeitpunkt wird der Stufenzähler
213 um Eins inkrementiert (weitergezählt) durch die Logikschaltung 214.
Mit SQCD= »01«. SQCT= »000«. STCT= »0001«
und CVCT= »08«κ, setzt die Matrix-Logikschaltung 214
die Bitlage entsprechend von Adresse-Aus (ADR OUT) des Ausgabe-Kennzeichenregisters 210 auf »i«. um
Adresse-Aus (ADR OUT)auszusenden und den Stufehzähler
213 um Eins zu inkrementieren.
Mit S(?CD=»0l«, S(?CT=»0O0«, STCT=»001Ö«
so und CKCT»12«ib werden Halten-Aus (HLD OUT) und
Wählen (SEL OUT)des Ausgabe-Kennzeichenregisters 2I.C auf »1« gesetzt, wird die Betriebs-Ein (OPL IN)-Bkstellung
des Erwartungswertregisters 203 adf »1« gesetzt, wird die Anforderung-Ein (REQ IN)-Bitstellung
des Maskenkennzeichnungsregisters 204 auf »1« gesetzt, wird das Flipflop 211 rückgesetzt und wird der
Sequenzzähler 212 um Eins inkrementiert und wird der Zykluszähler 209 im Betrieb angehalten. REQ IN wird
maskiert, weil die .Startsequenz so ausgeführt wird, daß eine Verarbeitungsanforderung von der I/O-Einrichtung
nicht angenommen werden kann. Durch Rücksetzen des Flipflops 211 wird das Abtasten von INTAG an
der I/O-Schnittstelle gestartet. Wenn OPL IN an
INTAG eingeschaltet ist, werden die Inhalte des Neueingabe-Kennzeichenregisters 201 und des Erwartungswertregisters
203 verglichen, insbesondere wird, wenn EXPCHANGEm F i g. 6B auf »1«ist, das Flipflop
211 gesetzt und werden der Stufenzähler 213 und der
Zykhiszähler 209 rückgesetzt, so daß der Zykluszähler
209 wieder Freigegeben ist.
Mit SQCD=»0\«, 5(?CT=001«. STCT=»0000« und
CVCT=»0l«ib setzt die Logikschaltiing 214 ADR OUT
des Ausgabe-Kennzeichenregisters 210 auf »0«, setzt den erwarteten Wert von ADR /Λ/des Erwartungswerteingabe-Kennzeichenregisters
203 auf »1«, inkrementiert den Seauenzzähler 212 um Eins, hält den
Zykluszählcr 209 an, setzt das Flipflop 211 zurück und
löst dann die Abtastung der I/O-Schnittstelle wieder
aus.
In ähnlicher Weise werden die Inhalte des Sequenzzählers
212. des Stufenzählers 213 und des Zykluszählers 209 in Übereinstimmung mit dem Inhalt von Fig.6A
fortgeschrieben und steuert die Logikschaltung 214 das Erwartungswerteingabe-Kennzeichenregister 203, das
Ausgabe-Kennzeichenregister 210 und die Bussteuerlogikschaliung
216 in Überinstimmung mit den fortgeschriebenen inhaiieti, so daß die vorgegebene
I/O-Schnittstellensequenz ausgeführt wird. Die Logikschaltung
214 kann einfach durch Tabulieren erforderlicher I/O-Schnittstellenspezifikationen bestimmt werden,
wie in den F i g. 6A und 6B dargestellt, und durch Anordnen der Setz- und Rücksetzbedingungen der
jeweiligen Bit bei OUTTAG, INTAGEXP und
INTAG MASK. In den F i g. 6A und 6B sind beispielhaft die Setz- und Rücksetzbedingungen von ADR OUTvon
OUTTAG wie folgt:
KOLTSetzen
(SQCD=0\) ■ (SQCT=OOO) ■ (STCT=OO]O)
(SQCD=0\) ■ (SQCT=OOO) ■ (STCT=OO]O)
■ (CYCT=OS)
und
ADR OUT- Rücksetzen =
(SQCD=Ol) ■ (SQCT=OOO) ■ (STCT=00\))
■ (CYCT-12).
In der anderen Sequenz bzw. den anderen Sequenzen können, wenn weitere Setz- und Rücksctz-Bedingungen
für ADR OUT hinzuzufügen sind, diese einfach ODER-vcrknüpft
werden.
Fig. 7 zeigt ein konkretes Alisführungsbeispiel des
Zykluszählers 20», mit einem ODER-Glied 301, das Eingänge aufweist für den Empfang einer Startsequenz
SQCD-Setzsignals von der MC 11 oder eines EXP
CHANGE=I, d.h. eines erwarteten Signals an der I/O-Schnittstelle, einem RS-Flipflop 302 (FF) mit einem
Setzanschluß, der mit einem Ausgangssignal des ODER-Glieds 301 als Startsignal versorgt ist und einem
Rückset/.anschluß, der mit SQCT getriggert ist, einem
ίο UND-Glied 303 zum UND-Verknüpfen eines Setz-Ausgangssignals
des FlipFlops 302 und von SPL und einem Zähler 304, der durch das Alisgangssignal des
UND-Glieds 303 getriggert ist und dessen Ausgangssignal der Logikschaltung 214 zugeführt wird. Der Zähler
304 beginnt mit Eingeben des S(?CD-Setzsignals oder
von EXPCHANGE=\ und hört auf durch ein Fortschreibungs-Triggersignal. Das Fortschreibungs·
Triggersignal kann durch einen Ordnungs- bzw. ZeiisieucriiTi^uls erzeugt werden, das dss "!eich.e wie
dasSPL-Signal ist.
Durch Feststellung einer derartigen Logikschaltung in Übereinstimmung mit den I/O-Schnittstellenspezifikationen
kann die I/O-Schnittstellensteuereinrichtung
12 in einfacher Weise verwirklicht werden.
In Fig.4 können, wenn mehrere Kombinationen
erwarteter Werte in der Eingabe-Kennzeichenleitung (INTAG) vorliegen, mehrere Sätze an Erwartungswcrteingabc-Kcnnzeichenregistern
203 und Maskenregistern 204 vorgesehen werden.
Wenn auch Fig. 4 eine Ausbildung der I/O-Schnittstellensteuereinrichtung
12 in dem Kanal 1 zeigt, kann sie in einfacher Weise für eine Schnittstellensteuereinrichtung
der I/O-Einrichtung modifiziert werden durch Ändern der Kombinationen der Ausgangssignale der
Logikschaltiing 214 gemäß Fig.4. Beispielsweise ist durch Speichern der Sequenz in der Logikschaltung 214
in einem RAM eine Änderung der Sequenz in einfacher Weise möglich zur Erfüllung unterschiedlicher Schnittstellenspezifikationen
und können die Schnittstellen-
*o Steuereinrichtungen für den Kanal und für die
I/O-Einrichtung durch die gleiche Logil' erreicht
werden.
Hierzu 7 Blatt Zeichnungen
Claims (4)
1. Eingabe/Ausgabe-Schnittstellensteuereinrichtung zur Informationsübertragung zwischen mehreren
Einrichtungen, wie zwischen einem Kanal und Eingabe/Ausgabe-Einrichtungen, gekennzeichnet
durch
— eine Abtasteinrichtung (201, 208), die ein Eingangssignal an einer Schnittstelle abtastet,
— einen ersten Vergleicher (206), der einen von der Abtasteinrichtung (201, 208) abgetasteten,
laufenden Abtastwert mit einem erwarteten Wert des Eingangssignals, der zuvor in der
Eingabe/Ausgabe-Schnittstellensteuereinrich- —
tung bereitgestellt wurde, vergleicht und ein Gieichheitssignal erzeugt, wenn der Abtastwert —
gleichgroß wie der erwartete Wert ist und
— eine Mgikschaltung (214), die in Abhängigkeit 20 —
vom Gieichheitssignai ein einer Schnittstellen-Spezifikation
entsprechendes Signal für den erwarteten Wert und einen zu erwartenden
Wert für das Eingangssignal des nächsten —
Abtastvorgangs erzeugt.
2. Eingabe/Ausgabe-Schnittstellensteuereinrichtung nach Anspruch !,gekennzeichnet durch
— einen zweiten Vergleicher (205), der den laufende.;. Abtastwert mit einem vorhergehenden
Abtastwert "ergleirht und ein Ungleichheitssignal erzeugt, wenn der laufende Abtastwert
ungleich dem νοίherg' Senden Abtästwert
ist, wobei das Ungleichheitssignal die Verarbeitung des ersten Vergleichers (206) auslöst
(F ig. 5).
3. Eingabe/Ausgabe-Schnittstellensteuereinrichtung nach Anspruch 2, gekennzeichnet durch
— eine Verknüpfungsschaltung (207), die eii; Signal erzeugt, das einen Fehlerzustand oder
einen Ausnahmezustand angibt, wenn der laufende Abtastwert ungleich dem erwarteten
Wert und dem vorangehenden Abtastwert ist.
4. Eingabe/Ausgabe-Schnittstellensteuereinrichtung nach einem der vorherigen Ansprüche,
gekennzeichnet durch
(206) nicht möglich ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10524180A JPS5730016A (en) | 1980-07-31 | 1980-07-31 | Interface controlling system |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3130145A1 DE3130145A1 (de) | 1982-03-11 |
DE3130145C2 true DE3130145C2 (de) | 1987-12-23 |
Family
ID=14402149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3130145A Expired DE3130145C2 (de) | 1980-07-31 | 1981-07-30 | Eingabe/Ausgabe-Schnittstellensteuereinrichtung |
Country Status (6)
Country | Link |
---|---|
US (1) | US4516202A (de) |
JP (1) | JPS5730016A (de) |
KR (1) | KR860000184B1 (de) |
DE (1) | DE3130145C2 (de) |
GB (1) | GB2081554B (de) |
NL (1) | NL8103588A (de) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3336747C2 (de) * | 1983-10-08 | 1985-11-28 | Deutsche Thomson-Brandt Gmbh, 7730 Villingen-Schwenningen | Verfahren zur Auswertung eines aus mehreren Codeelementen bestehenden Steuercodewortes |
DK165628C (da) * | 1984-03-09 | 1993-05-24 | Fuji Kagaku Shikogyo | Rettetape til flergangsbrug |
DE3409800A1 (de) * | 1984-03-16 | 1985-09-19 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur bereitstellung von abtastwerten eines zeitabhaengigen signals in einer datenverarbeitungsanlage und schaltungsanordnung zur durchfuehrung des verfahrens |
US5414865A (en) * | 1985-09-17 | 1995-05-09 | Beran; James T. | Self-programming with limited sequential memory capacity |
US5530867A (en) * | 1985-09-17 | 1996-06-25 | Beran; James T. | Software for self-programming |
US5161232A (en) * | 1985-09-17 | 1992-11-03 | Beran James T | Modular self-programmer |
US4740909A (en) * | 1986-04-28 | 1988-04-26 | The United States Of America As Represented By The Secretary Of The Air Force | Real time data reduction system standard interface unit |
US4905779A (en) * | 1987-06-01 | 1990-03-06 | Yamato Scale Company, Limited | Operation condition collator and methods |
US5115509A (en) * | 1989-02-14 | 1992-05-19 | Honeywell Inc. | System for predetermining numerical value as a result of non-linear accumulation of detent signal rotational rates of a selector switch with preestablished sampling time periods |
EP0389181B1 (de) * | 1989-03-21 | 1996-07-17 | Minnesota Mining And Manufacturing Company | Vorrichtung zur Erkennung der Konfiguration eines Kommunikationsports |
US5218692A (en) * | 1989-07-04 | 1993-06-08 | Kabushiki Kaisha Toshiba | Digital pulse timing parameter measuring device |
US5225974A (en) * | 1990-10-30 | 1993-07-06 | Allen-Bradley Company, Inc. | Programmable controller processor with an intelligent functional module interface |
US5594637A (en) * | 1993-05-26 | 1997-01-14 | Base Ten Systems, Inc. | System and method for assessing medical risk |
JP2581018B2 (ja) * | 1994-09-12 | 1997-02-12 | 日本電気株式会社 | データ処理装置 |
US6899539B1 (en) | 2000-02-17 | 2005-05-31 | Exponent, Inc. | Infantry wearable information and weapon system |
US20150241864A1 (en) * | 2014-02-21 | 2015-08-27 | Chung-Shan Institute Of Science And Technology, Armaments Bureau, M.N.D | Zero sequence current control apparatus and method for parallel power converters |
US9715420B2 (en) * | 2015-01-21 | 2017-07-25 | International Business Machines Corporation | String dataflow error detection |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3319226A (en) * | 1962-11-30 | 1967-05-09 | Burroughs Corp | Data processor module for a modular data processing system for operation with a time-shared memory in the simultaneous execution of multi-tasks and multi-programs |
US3792442A (en) * | 1970-10-30 | 1974-02-12 | Mobil Oil Corp | Apparatus for controlling the transfer of data from core to disc storage in a video display system |
US4267458A (en) * | 1972-04-26 | 1981-05-12 | Westinghouse Electric Corp. | System and method for starting, synchronizing and operating a steam turbine with digital computer control |
US3794981A (en) * | 1972-06-02 | 1974-02-26 | Singer Co | Realtime computer operation |
US3813652A (en) * | 1973-01-15 | 1974-05-28 | Honeywell Inf Systems | Memory address transformation system |
US3949380A (en) * | 1974-04-22 | 1976-04-06 | Honeywell Information Systems, Inc. | Peripheral device reassignment control technique |
US3939329A (en) * | 1974-08-26 | 1976-02-17 | Gte Sylvania Incorporated | Interface means |
US4084237A (en) * | 1977-03-28 | 1978-04-11 | Economics Laboratory, Inc. | Electronic laundry program control apparatus |
JPS586173B2 (ja) * | 1978-01-20 | 1983-02-03 | 株式会社日立製作所 | チャネル制御方式 |
JPS54111726A (en) * | 1978-02-22 | 1979-09-01 | Hitachi Ltd | Control unit for multiplex virtual memory |
US4219875A (en) * | 1978-05-05 | 1980-08-26 | Honeywell Inc. | Digital event input circuit for a computer based process control system |
US4223379A (en) * | 1978-06-06 | 1980-09-16 | General Electric Company | Electronic appliance controller with flexible program and step duration capability |
US4338660A (en) * | 1979-04-13 | 1982-07-06 | Relational Memory Systems, Inc. | Relational break signal generating device |
US4318173A (en) * | 1980-02-05 | 1982-03-02 | The Bendix Corporation | Scheduler for a multiple computer system |
JPS56162103A (en) * | 1980-05-16 | 1981-12-12 | Toshiba Mach Co Ltd | Sequence control device |
US4363090A (en) * | 1980-08-01 | 1982-12-07 | Pellerin Milnor Corporation | Process control method and apparatus |
-
1980
- 1980-07-31 JP JP10524180A patent/JPS5730016A/ja active Pending
-
1981
- 1981-06-27 KR KR1019810002325A patent/KR860000184B1/ko active
- 1981-07-24 GB GB8122980A patent/GB2081554B/en not_active Expired
- 1981-07-29 NL NL8103588A patent/NL8103588A/nl not_active Application Discontinuation
- 1981-07-30 US US06/288,498 patent/US4516202A/en not_active Expired - Fee Related
- 1981-07-30 DE DE3130145A patent/DE3130145C2/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
NL8103588A (nl) | 1982-02-16 |
JPS5730016A (en) | 1982-02-18 |
US4516202A (en) | 1985-05-07 |
KR860000184B1 (ko) | 1986-02-28 |
DE3130145A1 (de) | 1982-03-11 |
GB2081554B (en) | 1985-03-27 |
KR830006735A (ko) | 1983-10-06 |
GB2081554A (en) | 1982-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3130145C2 (de) | Eingabe/Ausgabe-Schnittstellensteuereinrichtung | |
DE3204905C2 (de) | ||
DE69126685T2 (de) | Gerät zur Verbindung elektronischer Geräte | |
DE2747384C2 (de) | Datenverarbeitungseinheit mit Einrichtung zur Prüfung des Verarbeitungsabschnitts | |
DE2744531A1 (de) | Elektronische datenverarbeitungsanlage | |
DE2703394A1 (de) | Datenverarbeitungssystem | |
DE3126721A1 (de) | "datenverarbeitungsgeraet mit einem programmierbaren festspeicher" | |
DE3725343A1 (de) | Vielzweck-kanalsteuersystem | |
DE2801611A1 (de) | Verfahren und anordnung zum adressieren und speichern von daten in speichern mit wahlfreiem zugriff | |
DE2635592A1 (de) | Multiprozessor-abrufsystem | |
DE2556624C2 (de) | Verfahren und Schaltungsanordnung zur asynchronen Datenübertragung | |
DE2758152A1 (de) | Speicherschutzanordnung | |
DE1774756A1 (de) | Datenuebertragungseinrichtung | |
DE69114321T2 (de) | Zum Durchführen der Unterbrechungsverschachtelungsfunktion geeignetes Unterbrechungssteuerungsgerät. | |
DE2039040B2 (de) | Verfahren zum steuern des datenaustauschs zwischen einer zentralstation und mindestens einer von mehreren unterstationen und unterstation zur durchfuehrung eines solchen verfahrens | |
DE2122338A1 (de) | Schaltungsanordnung zur Steuerung des Datenflusses in Datenverarbeitungsanlagen | |
DE1275800B (de) | Steuerwerk fuer datenverarbeitende Maschinen | |
DE2363846C2 (de) | Datenverarbeitungsanlage mit einer Schaltungsanordnung zur Steuerung des Datentransfers zwischen dem Hauptspeicher und mehreren peripheren Geräten | |
DE2755616A1 (de) | Asymmetrischer multiprozessor | |
DE69028498T2 (de) | Datenübertragungssystem und -verfahren | |
DE2721623A1 (de) | System zur bearbeitung eines zielsystemprogrammes | |
DE3317593A1 (de) | Pruefspeicherarchitektur | |
DE1119567B (de) | Geraet zur Speicherung von Informationen | |
DE2517525A1 (de) | Signalisierungsidentifizierer | |
EP0338290B1 (de) | Verfahren zum Laden einer für den Betrieb einer mikroprozessorgesteuerten elektrischen Einrichtung erforderlichen Betriebs-Steuerbefehlsfolge |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8126 | Change of the secondary classification |
Ipc: ENTFAELLT |
|
8125 | Change of the main classification |
Ipc: G06F 3/04 |
|
D2 | Grant after examination | ||
8363 | Opposition against the patent | ||
8366 | Restricted maintained after opposition proceedings | ||
8305 | Restricted maintenance of patent after opposition | ||
D4 | Patent maintained restricted | ||
8339 | Ceased/non-payment of the annual fee |