JP2004529506A - トレンチショットキー整流器 - Google Patents
トレンチショットキー整流器 Download PDFInfo
- Publication number
- JP2004529506A JP2004529506A JP2003502893A JP2003502893A JP2004529506A JP 2004529506 A JP2004529506 A JP 2004529506A JP 2003502893 A JP2003502893 A JP 2003502893A JP 2003502893 A JP2003502893 A JP 2003502893A JP 2004529506 A JP2004529506 A JP 2004529506A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor region
- adjacent
- trench
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 60
- 238000000034 method Methods 0.000 claims description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 description 12
- 230000003647 oxidation Effects 0.000 description 12
- 238000007254 oxidation reaction Methods 0.000 description 12
- 230000015556 catabolic process Effects 0.000 description 9
- 239000012535 impurity Substances 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- MGWGWNFMUOTEHG-UHFFFAOYSA-N 4-(3,5-dimethylphenyl)-1,3-thiazol-2-amine Chemical compound CC1=CC(C)=CC(C=2N=C(N)SC=2)=C1 MGWGWNFMUOTEHG-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- JCXJVPUVTGWSNB-UHFFFAOYSA-N nitrogen dioxide Inorganic materials O=[N]=O JCXJVPUVTGWSNB-UHFFFAOYSA-N 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0817—Thyristors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/095—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being Schottky barrier gate field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
【0001】
本発明は、整流器に関し、詳しくは、ショットキーバリア整流素子及びその製造方法に関する。
【背景技術】
【0002】
整流器は、順方向の電流に対しては比較的低い抵抗を示し、逆方向の電流に対しては高い抵抗を示す。ショットキーバリア整流器は、スイッチングモード電源及び例えばモータ駆動等の他の高速スイッチング電源の出力整流器として採用されている。これらの整流器は、順方向に大きな電流を流すことができ、逆方向には高い阻止電圧(blocking voltage)を維持することができる。
【0003】
参照により本願に援用されるメヘロートラ(Mehrotra)他に付与された米国特許第5365102号「MOSトレンチを有するショットキーバリア整流器(Schottky Barrier Rectifier with MOS Trench)」には、理想的な境目のはっきりした平行平板のpn接合(parallel-plane P-N junction)によって理論的に達成できる降伏電圧よりも高い降伏電圧を有するショットキーバリア整流器が開示されている。このような整流器の断面を図1に示す。図1に示すように、整流器10は、第1の伝導性タイプ、通常n型伝導性を有し、第1の面12aと、この第1の面12aの反対面である第2の面12bとを備える半導体基板12を備えている。半導体基板12は、第1の面12aに隣接する不純物が比較的高濃度にドープされたカソード領域12c(図では、n+として示す)を備える。カソード領域12cから第2の面12bには、第1の伝導性タイプ(nとして示す)を有するドリフト領域12dが延びている。このように、カソード領域12cの不純物濃度は、ドリフト領域12dの不純物濃度より高い。ドリフト領域12dには、対向する2つの側面14a、14bによって定義される断面幅が「Wm」のメサ14が形成されている。メサ14の形状は、細長状(stripe)であってもく、方形(rectangular)であってもよく、円筒状(cylindrical)であってもよく、他の類似する形状であってもよい。メサ14が形成された側には、絶縁領域16a、16b(SiO2を材料とする)が設けられている。更に、整流器10は、絶縁領域16a、16b上に設けられたアノード電極18を備える。アノード電極18は、メサ14と、第2の面12bにおいてショットキー整流コンタクトを形成している。アノード電極18とメサ14の界面で形成されるショットキーバリアの高さは、使用されている電極金属及び半導体(例えば、Si、Ge、GaAs及びSiC)の種類に依存し、及びメサ14の不純物濃度に依存する。更に、第1の面12a側には、カソード領域12cに隣接してカソード電極20が設けられている。カソード電極20は、オーミックコンタクトでカソード領域12cに接続されている。
【0004】
電力消費を下げ及びエネルギ効率を高めたいという要求に応じて、最新の電源の電圧は低下し続け、電力整流器のオン状態における電圧降下(on-state voltage drop)を低減するとともに、順方向バイアス電流密度のレベル(high forward-biased current density level)を高く維持することは有益である。当業者に周知のように、オン状態電圧降下は、通常、金属/半導体接合に亘る順方向の電圧降下と、半導体領域及びカソードコンタクトにおける直列抵抗とに依存する。
【0005】
また、通常、電力消費を下げるためには、逆バイアス時の漏れ電流を最少にする必要がある。逆バイアス漏れ電流は、逆バイアス阻止モードの動作における整流器に流れる電流である。逆バイアス阻止電圧を高く維持するとともに、逆バイアス漏れ電流を最少にするために、整流器の半導体部分は、金属/半導体界面における逆バイアス電界が大きくなり過ぎないように、通常、低濃度にドープされ、比較的厚く形成されている。更に、所定の逆バイアス電圧に対する逆バイアス漏れ電流の大きさは、金属領域と半導体領域間のショットキーバリアの高さ(ポテンシャル障壁)に反比例する。したがって、電力消費の削減を実現するためには、順バイアス電圧降下及び逆バイアス漏れ電流の両方を最少にし、逆方向阻止電圧を最大にする必要がある。
【0006】
米国特許第5612567号によれば、図1に示す整流器を用いることにより、ドリフト領域12dのメサ形状の部分の電荷の多数キャリアと、絶縁領域16a、16bの反対側の金属アノード電極18の部分との間の電荷結合により、好ましい効果が得られる。特に、金属−半導体コンタクト(ショットキーコンタクト)の中央の電界が理想的な平行平板の整流器(plane-parallel rectifier)に比してかなり低減される。ショットキーコンタクトの中央の電界が低減されると、ショットキーバリアの高さが低くなり、逆バイアス漏れ電流が著しく減少する。逆バイアス漏れ電流は、逆バイアス(阻止)モードの動作において整流器を流れる電流である。更に、電界プロファイルのピークが、金属−半導体コンタクトから離れて、ドリフト領域12d内に移動する。このように、電界のピークがショットキーコンタクトから離れて移動するので、メサ14は、より高い電圧を維持でき、すなわち、理想的な平行平板の整流器よりも高い降伏電圧(逆方向阻止電圧)を実現できる。
【0007】
図2は、図1に示すショットキー整流器におけるトレンチ酸化層の厚みと降伏電圧との関係を示すグラフであり、上述した特許の図12を複写したものである。特に、降伏電圧は、酸化層の厚みが少なくとも2200Åになるまで、単調に増加する。図2に示すグラフは、メサ幅が0.5μm、セルピッチが1μm、トレンチの深さが3μm、ドリフト領域の厚みが4μmのショットキー整流器について得られたものである。
【0008】
図2に示すように、高電圧用途に使用されるショットキー整流器では、トレンチ酸化層の厚みを比較的厚くする必要がある。酸化層は、一般的に、熱処理によって成長される。熱処理を採用することにより、酸化層−半導体界面における欠陥密度が低い良好なエピタキシー成長が得られるという利点がある。しかしながら、酸化層を熱によって成長させる場合の成長速度は遅く、したがって2000Å以上の厚みを有するトレンチ酸化層を形成することは困難である。また、化学気相成長法(chemical vapor deposition:以下、CVDという。)等の代わりの技術は、蒸着速度は速いが、欠陥密度が高くなり、したがって、酸化層−半導体界面における電荷が多くなるという問題がある。
【0009】
そこで、当該技術分野では、高い電圧で動作するとともに、比較的容易に製造できるトレンチショットキー整流器の実現が望まれている。
【発明の開示】
【課題を解決するための手段】
【0010】
上述及びこの他の課題は、本発明により解決される。すなわち、本発明に係るショットキー整流器は、(a)互いに反対面となる第1及び第2の面と、第1の面に隣接する第1の伝導性タイプを有するカソード領域と、第2の面に隣接し、カソード領域より正味ドープ濃度が低い第1の伝導性タイプを有するドリフト領域とを有する半導体領域と、(b)第2の面から半導体領域内に延び、半導体領域内に1つ以上のメサを画定する1つ以上のトレンチと、(c)1つ以上のトレンチ内の半導体領域に隣接し、半導体領域に接する熱成長絶縁層と、熱成長絶縁層上に蒸着された蒸着成長絶縁層とを有する絶縁領域と、(d)(1)第2の面において、半導体領域に隣接し、ショットキー整流コンタクトを形成し、(2)トレンチにおいて、絶縁領域に隣接するアノード電極とを備える。
【0011】
半導体領域は、好ましくはシリコンを材料とし、第1の伝導性タイプは、好ましくはn型伝導性であり、カソード電極は、好ましくは第1の面に形成される。
【0012】
トレンチの下部は、好ましくは、トレンチの深さの約25乃至40%を占める。幾つかの実施例においては、トレンチは、カソード領域内まで延び、絶縁されたトレンチの下部は、カソード領域とドリフト領域の間に延びる。
【0013】
絶縁領域は、好ましくは、酸化シリコンを材料とし、この酸化シリコンを蒸着させて形成してもよく、熱成長により形成してもよい。
【0014】
幾つかの実施例において、絶縁領域上にアノード電極の一部を構成するポリシリコン領域を設ける。
【0015】
また、本発明に係るショットキー整流器の製造方法は、(a)互いに反対面となる第1及び第2の面と、第1の面に隣接する第1の伝導性タイプを有するカソード領域と、第2の面に隣接し、カソード領域より正味ドープ濃度が低い第1の伝導性タイプを有するドリフト領域とを有する半導体領域を形成する工程と、(b)第2の面から半導体領域内に延び、半導体領域内に1つ以上のメサを画定する1つ以上のトレンチを形成する工程と、(c)1つ以上のトレンチ内の半導体領域に隣接し、半導体領域に接する熱成長絶縁層と、熱成長絶縁層上に蒸着された蒸着成長絶縁層とを有する絶縁領域を形成する工程と、(d)(1)第2の面において、半導体領域に隣接し、ショットキー整流コンタクトを形成し、(2)トレンチにおいて、絶縁領域に隣接するアノード電極を形成する工程とを有する。
【0016】
半導体領域を形成する工程は、好ましくは、カソード領域に対応する半導体基板を準備する工程と、半導体基板上に、ドリフト領域に対応するエピタキシャル層を成長させる工程とを有する。
【0017】
トレンチを形成する工程は、半導体領域の第2の面上にパターンを有するマスク層を形成する工程と、マスク層を介してトレンチをエッチングする工程とを有する。
【0018】
更に、絶縁層を形成する工程は、第2の面の上及びトレンチ内に酸化層を形成する工程と、酸化層の一部をエッチングする工程とを有していてもよい。幾つかの実施例においては、酸化層(熱成長により形成してもよい)上にフォトレジストパターンを形成し、フォトレジストパターンにより被覆されていない酸化層の一部をエッチングした後、フォトレジストを除去してもよい。別の実施例においては、酸化層(熱成長により形成してもよい)上にポリシリコン層を形成し、第2の面及びトレンチの上部に形成された酸化層の部分が露出するようにポリシリコン層をエッチングし、第2の面及びトレンチの上部に形成された酸化層の部分が除去されるように酸化層をエッチングしてもよい。
【0019】
絶縁層を形成する工程は、酸化層を蒸着させる工程を有していてもよい。例えば、第2の面及びトレンチ内にテトラエチルオルソシリケート層を堆積させてもよい。テトラエチルオルソシリケート層は、エッチングにより第2の面及びトレンチの上部から除去される。残りのテトラエチルオルソシリケート層は、高密度酸化シリコン層に変換される。
【0020】
本発明により、順方向バイアスに時の電圧降下が低く、逆方向バイアス時の漏れ電流が少なく、降伏電圧が高い新たなショットキーバリア整流器を実現できる。
【0021】
更に、本発明によれば、このようなショットキーバリア整流器を単純な、したがって経済的な製造技術で製造できる。
【0022】
本発明の他の実施例及び利点は、以下の発明の実施の形態の説明、実施例及び添付の請求の範囲によって、当業者に明らかとなる。
【発明を実施するための最良の形態】
【0023】
以下、本発明の好ましい実施例を示す図面を参照して、本発明を詳細に説明する。なお、本発明は、以下に説明する実施例とは異なる形式でも実現でき、したがって、以下の実施例は、本発明を限定するものではない。
【0024】
図3は、本発明に基づくショットキーバリア整流器の断面図である。整流器10は、第1の伝導性タイプ、通常n型伝導性を有し、第1の面12aと、この第1の面12aの反対面である第2の面12bとを備える半導体基板12を備える。半導体基板12は、好ましくは、第1の面12aに隣接する不純物が比較的高濃度にドープされたカソード領域12c(図では、n+として示す)を備える。具体的には、カソード領域12cには、第1の伝導性タイプを有する不純物が約5×1019/cm3の濃度でドープされている。カソード領域12cから第2の面12bには、第1の伝導性タイプ(nとして示す)を有するドリフト領域12dが延びている。具体的には、例えば30V素子の場合、ドリフト領域12dには、第1の伝導性タイプを有する不純物を約3.3×1016/cm3の濃度でドープするとよい。ドリフト領域12dとカソード領域12cは、非整流n+/n接合を形成している。
【0025】
ドリフト領域12dには、断面幅が「Wm」のメサ14が形成されている。メサ14は、2つのトレンチによって画定されている。トレンチ内の、半導体領域に隣接する部分には、絶縁領域16(この実施例では、熱成長酸化層)が形成されている。各絶縁領域16は、第1の絶縁領域16a及び第2の絶縁領域16bを備える。第1の絶縁領域16aは、熱成長層である。第2の絶縁領域16bは、第1の絶縁領域16a上に蒸着法によって成長されている。後述するように、熱成長領域により、酸化層−半導体界面を比較的少ない欠陥で形成し、蒸着領域により、比較的厚いトレンチ酸化層を成長させることができる。絶縁層16全体の厚さは、代表的には、約700〜2000Åである。幅Wmは、代表的には、約1ミクロンである。また、トレンチの深さdは、代表的には、約3ミクロンである。
【0026】
メサ14は、図面の奥方向(third dimension、図示せず)に延びており、細長状(stripe)であってもく、方形(rectangular)であってもよく、円筒状(cylindrical)であってもよく、他の類似する形状であってもよい。当業者に理解されるように、メサ14は、様々なトレンチ構成を用いて、半導体基板12の半導体領域内に形成することができる。
【0027】
例えば、メサ14は、図面の奥方向に延びている隣接した直線状のトレンチの複数の対間に形成することができる。別の具体例として、環状のトレンチによってメサ14を形成してもよい。これらのいずれの具体例においても、トレンチの横方向の断面は、図3に示す通りとなる。
【0028】
アノード電極18は、第2の面に沿って、ドレイン領域12dに隣接するように直接形成されている。アノード電極18は、絶縁領域16にも直接隣接している。アノード電極18は、半導体のドレイン領域12dに接する部分、すなわち第2の面12bに沿って、ショットキーバリア整流接合を形成している。
【0029】
更に、第1の面12a側には、カソード領域12cに隣接してカソード電極(図示せず)が設けられている。カソード電極は、好ましくは、オーミックコンタクトでカソード領域12cに接続されている。
【0030】
このような整流器は、逆バイアス降伏電圧が高い。あらゆる特定の動作原理に頼ることなく、この設計により、アノード電極18とメサ14との間に電荷結合を生じさせ、メサ構造内の電圧プロファイルに良好に影響し、逆バイアス時の降伏電圧を高くし、漏れ電流を小さくできる絶縁領域16を実現することができる。第1の絶縁領域16aの厚さを第2の絶縁領域16bに対して最適化する技術は、当該技術分野においては周知である。
【0031】
本発明の別の実施例を図4に示す。図4に示す実施例は、図3に示す実施例に類似しているが、トレンチがドリフト領域12dを越えて、カソード領域12c内に延びている点が図3に示す実施例と異なる。
【0032】
本発明の更なる実施例を図5及び図6に示す。図5に示す実施例では、チタン層18aと、チタン−タングステン層18bと、タングステン層18cとを備える多層アノード電極を用いることにより、アノード電極18とドリフト領域12d間のコンタクトのショットキー整流特性を向上させている。具体的には、チタン−タングステン層18bは、50%のチタンと、50%のタングステンとを含む。更に、順方向バイアス時の電圧降下を低減するために、半導体素子内にp+領域12eを形成する(図6参照)。この具体例では、p+領域12eの不純物濃度は、1×1019cm3としている。
【0033】
図7A〜図7Bは、図3に示すトレンチショットキー整流器10の製造工程を示している。これらの図面に示すように、n−ドープエピタキシャル層(ドリフト領域12dに対応する)を従来のn+ドープ基板(カソード領域12cに対応する)上に成長させる。エピタキシャル層12dの厚さは、代表的には約7μmとする。次に、フォトレジストマスキングプロセスを用いて、トレンチ21の位置を画定するマスク部(図示せず)を形成する。これらのマスク部間の開口部を介し、好ましくは反応性イオンエッチングによって、トレンチ21を、代表的には約3μmの深さにドライエッチングする。次に、マスク層を除去し、熱酸化と蒸着により、構造体表面全体に酸化層16a、16bをそれぞれ形成する。酸化層16a、16bは、代表的には二酸化シリコン(SiO2)のような酸化層である。熱酸化層16の厚みは、代表的には約700〜2000Åとする。
【0034】
熱酸化による成長は、一般的な手法であり、シリコン酸化層である酸化層16aを成長させるために用いることができる。全ての熱処理において、二酸化シリコンは、シリコン(Si)から形成される。酸素が存在すると、この反応は、室温でも起こる。なお、妥当な処理時間内で良質な酸化層を形成するためには、高温(通常900℃〜1200℃)での処理が必要である。酸素を酸素源として用いる場合、この反応はドライ酸化と呼ばれる。一方、水蒸気を酸素源として用いる場合、この反応はスチーム酸化又はウェット酸化と呼ばれる。スチーム酸化の成長速度は、ドライ酸化の成長速度より速い。シリコン酸化層である酸化層16aを成長させるためには、常圧成長技術(atmospheric growth technique)、急速熱酸化法(rapid thermal oxidation)、高圧酸化法(high-pressure oxidation)、陽極酸化法(anodic oxidation)等を含む様々な熱酸化法を用いることができる。熱酸化法は、成長速度が遅いため、欠陥がない層を形成できるという利点がある。
【0035】
絶縁層16bは、例えば化学気相成長法(chemical vapor deposition:以下、CVDという。)等の蒸着法によって形成される。CVDでは、蒸着される材料は、そのままの(intact)ウェーハ表面に蒸着される。ここでは、常圧化学気相成長法(atmospheric pressure chemical vapor deposition:APCVD)、低圧化学気相成長法(low-pressure chemical vapor deposition:LPCVD)、プラズマ増速化学気相成長法(plasma-enhanced chemical vapor deposition:PECVD)等を含む様々なCVDを用いることができる。ここで再び、絶縁層16bが二酸化シリコンであると仮定すると、例えばAPCVDプロセスにおいては、シラン(SiH4)と酸素(O2)を混合し、成膜チャンバ内において、代表的には約450℃の温度で反応させ、SiO2を生成する。典型的なLPCVDプロセスでは、例えば約900℃といったより高い温度を用い、ジクロロシラン(SiCl2H2)を二酸化窒素(NO2)と反応させてSiO2を生成する。周知のPECVDでは、典型的には約400℃のより低い温度を用い、テトラエチルオルソシリケート(tetraethylorthosilicate:TEOS又はSi(OC2H5)4)を酸素と反応させて、SiO2を生成する。必要であれば、高温アニール工程により、蒸着されたCVD層を高密度化することもできる。この高密度化の後、蒸着されたシリコン酸化膜は、熱成長された酸化層の構造及び特性に近くなる。蒸着法の熱成長法に対する利点は、成長速度が速いという点である。したがって、比較的厚いトレンチ酸化層を容易に形成することができる。更に、酸化層−半導体界面には、熱成長層が設けられているため、この界面における欠陥密度を過度に高くすることなく、厚い酸化層を実現できる。
【0036】
そして、図7Bに示すように、アノード電極18を設け、この構造体を完成する。アノード電極18は、例えば(a)Ti:W層を設け、次に(b)Pt:Si層を設け、次に(c)Al層を設けることにより、形成形成することができる。別の具体例として、(a)Ti:N層を設け、次に(b)Pt:Si層を設け、次に(c)Al層を設けることにより、アノード電極18を形成することができる。
【0037】
更に、図5に示すような(上述の説明参照)構造のアノード電極18を形成してもよい。この具体例では、アノード電極18は、(a)Ti層を設け、次に(b)Ti:W層を設け、次に(c)W層を設けることにより形成される。
【0038】
図6に示すような構造を形成する場合、上述の工程は、エピタキシャル層12dを成長させた直後ではなく、エピタキシャル層12dの上部に例えばイオン注入及び拡散プロセスによってp+層12eを形成した後に行われる。
【0039】
以上のように、本発明は、トレンチショットキー整流器とその製造方法を提供する。本発明に基づくトレンチショットキー整流器は、厚いトレンチ酸化層を有し、したがって降伏電圧を高くできる。本発明を幾つかの実施例により説明したが、上述の実施例を更に様々に変更できることは、当業者にとって明らかである。これらの変更は、本発明の開示の範囲内にあり、本発明は、添付の請求の範囲によってのみ定義される。
【図面の簡単な説明】
【0040】
【図1】従来のトレンチMOSバリアを用いたショットキー整流器の断面図である。
【図2】図1に示すショットキー整流器におけるトレンチ酸化層の厚さと降伏電圧の関係を示すグラフである。
【図3】本発明を適用したトレンチショットキー整流器の断面図である。
【図4】本発明を適用したトレンチショットキー整流器の断面図である。
【図5】本発明を適用したトレンチショットキー整流器の断面図である。
【図6】本発明を適用したトレンチショットキー整流器の断面図である。
【図7A】図3に示す本発明を適用したトレンチショットキー整流器の製造工程を説明する断面図である。
【図7B】図3に示す本発明を適用したトレンチショットキー整流器の製造工程を説明する断面図である。
Claims (19)
- 互いに反対面となる第1及び第2の面と、上記第1の面に隣接する第1の伝導性タイプを有するカソード領域と、上記第2の面に隣接し、上記カソード領域より正味ドープ濃度が低い第1の伝導性タイプを有するドリフト領域とを有する半導体領域と、
上記第2の面から上記半導体領域内に延び、該半導体領域内に1つ以上のメサを画定する1つ以上のトレンチと、
上記1つ以上のトレンチ内の上記半導体領域に隣接し、該半導体領域に接する熱成長絶縁層と、該熱成長絶縁層上に蒸着された蒸着成長絶縁層とを有する絶縁領域と、
(a)上記第2の面において、上記半導体領域に隣接し、ショットキー整流コンタクトを形成し、(b)上記トレンチにおいて、上記絶縁領域に隣接するアノード電極とを備えるショットキー整流器。 - 上記絶縁領域は、酸化物を含むことを特徴とする請求項1記載のショットキー整流器。
- 上記絶縁領域は、酸化シリコンを含むことを特徴とする請求項2記載のショットキー整流器。
- 上記蒸着成長絶縁層は、化学気相成長法によって成長されていることを特徴とする請求項1記載のショットキー整流器。
- 上記蒸着成長絶縁層は、化学気相成長法によって成長されていることを特徴とする請求項2記載のショットキー整流器。
- 上記蒸着成長絶縁層は、化学気相成長法によって成長されていることを特徴とする請求項3記載のショットキー整流器。
- 上記半導体領域は、シリコンを材料とすることを特徴とする請求項1記載のショットキー整流器。
- 上記第1の伝導性タイプは、n型伝導性であることを特徴とする請求項1記載のショットキー整流器。
- 上記トレンチは、上記カソード領域内まで延びていることを特徴とする請求項1記載のショットキー整流器。
- 互いに反対面となる第1及び第2の面と、上記第1の面に隣接する第1の伝導性タイプを有するカソード領域と、上記第2の面に隣接し、上記カソード領域より正味ドープ濃度が低い第1の伝導性タイプを有するドリフト領域とを有する半導体領域を形成する工程と、
上記第2の面から上記半導体領域内に延び、該半導体領域内に1つ以上のメサを画定する1つ以上のトレンチを形成する工程と、
上記1つ以上のトレンチ内の上記半導体領域に隣接し、該半導体領域に接する熱成長絶縁層と、該熱成長絶縁層上に蒸着された蒸着成長絶縁層とを有する絶縁領域を形成する工程と、
(a)上記第2の面において、上記半導体領域に隣接し、ショットキー整流コンタクトを形成し、(b)上記トレンチにおいて、上記絶縁領域に隣接するアノード電極を形成する工程とを有するショットキー整流器の製造方法。 - 上記絶縁領域は、酸化物を含むことを特徴とする請求項10記載のショットキー整流器の製造方法。
- 上記絶縁領域は、酸化シリコンを含むことを特徴とする請求項10記載のショットキー整流器の製造方法。
- 上記蒸着成長絶縁層は、化学気相成長法によって成長されることを特徴とする請求項10記載のショットキー整流器の製造方法。
- 上記蒸着成長絶縁層は、化学気相成長法によって成長されていることを特徴とする請求項11記載のショットキー整流器の製造方法。
- 上記蒸着成長絶縁層は、化学気相成長法によって成長されていることを特徴とする請求項12記載のショットキー整流器の製造方法。
- 上記半導体領域の第1の面にカソード電極を形成する工程を更に有する請求項10記載のショットキー整流器の製造方法。
- 上記半導体領域を形成する工程は、上記カソード領域に対応する半導体基板を準備する工程と、該半導体基板上に、上記ドリフト領域に対応するエピタキシャル層を成長させる工程とを有することを特徴とする請求項10記載のショットキー整流器の製造方法。
- 上記トレンチを形成する工程は、上記半導体領域の第2の面上にパターンを有する?マスク層を形成する工程と、該マスク層を介して上記トレンチをエッチングする工程とを有することを特徴とする請求項10記載のショットキー整流器の製造方法。
- 上記トレンチは、上記カソード領域まで延びるように形成されることを特徴とする請求項10記載のショットキー整流器の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/872,926 US6580141B2 (en) | 2001-06-01 | 2001-06-01 | Trench schottky rectifier |
PCT/US2002/017322 WO2002099889A1 (en) | 2001-06-01 | 2002-05-31 | Trench schottky rectifier |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004529506A true JP2004529506A (ja) | 2004-09-24 |
JP2004529506A5 JP2004529506A5 (ja) | 2006-01-05 |
JP4313190B2 JP4313190B2 (ja) | 2009-08-12 |
Family
ID=25360613
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003502893A Expired - Lifetime JP4313190B2 (ja) | 2001-06-01 | 2002-05-31 | ショットキー整流器 |
Country Status (7)
Country | Link |
---|---|
US (2) | US6580141B2 (ja) |
EP (1) | EP1393379B1 (ja) |
JP (1) | JP4313190B2 (ja) |
KR (1) | KR100884077B1 (ja) |
CN (1) | CN1280915C (ja) |
TW (1) | TW548855B (ja) |
WO (1) | WO2002099889A1 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008521226A (ja) * | 2004-11-24 | 2008-06-19 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 半導体デバイスおよび整流装置 |
JP2011234614A (ja) * | 2010-04-26 | 2011-11-17 | Robert Bosch Gmbh | 整流器ブリッジ回路 |
WO2013015421A1 (ja) * | 2011-07-28 | 2013-01-31 | ローム株式会社 | 半導体装置 |
JP2014127713A (ja) * | 2012-12-27 | 2014-07-07 | Shindengen Electric Mfg Co Ltd | トレンチショットキバリアダイオード及びその製造方法 |
JP2017063237A (ja) * | 2017-01-13 | 2017-03-30 | ローム株式会社 | 半導体装置 |
JPWO2019155768A1 (ja) * | 2018-02-09 | 2020-09-10 | 三菱電機株式会社 | 電力用半導体装置 |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6707127B1 (en) * | 2000-08-31 | 2004-03-16 | General Semiconductor, Inc. | Trench schottky rectifier |
US7033876B2 (en) * | 2001-07-03 | 2006-04-25 | Siliconix Incorporated | Trench MIS device having implanted drain-drift region and thick bottom oxide and process for manufacturing the same |
US7291884B2 (en) * | 2001-07-03 | 2007-11-06 | Siliconix Incorporated | Trench MIS device having implanted drain-drift region and thick bottom oxide |
US20060038223A1 (en) * | 2001-07-03 | 2006-02-23 | Siliconix Incorporated | Trench MOSFET having drain-drift region comprising stack of implanted regions |
US7009247B2 (en) * | 2001-07-03 | 2006-03-07 | Siliconix Incorporated | Trench MIS device with thick oxide layer in bottom of gate contact trench |
US7323402B2 (en) * | 2002-07-11 | 2008-01-29 | International Rectifier Corporation | Trench Schottky barrier diode with differential oxide thickness |
US6833556B2 (en) | 2002-08-12 | 2004-12-21 | Acorn Technologies, Inc. | Insulated gate field effect transistor having passivated schottky barriers to the channel |
US7084423B2 (en) | 2002-08-12 | 2006-08-01 | Acorn Technologies, Inc. | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
US7439555B2 (en) | 2003-12-05 | 2008-10-21 | International Rectifier Corporation | III-nitride semiconductor device with trench structure |
US7098521B2 (en) * | 2004-10-01 | 2006-08-29 | International Business Machines Corporation | Reduced guard ring in schottky barrier diode structure |
US20060157745A1 (en) * | 2005-01-18 | 2006-07-20 | Stmicroelectronics S.A. | Vertical unipolar component with a low leakage current |
US8039328B2 (en) * | 2005-10-18 | 2011-10-18 | International Rectifier Corporation | Trench Schottky device with single barrier |
CA2631580C (en) | 2006-01-20 | 2015-01-13 | Zimmer Technology, Inc. | Shoulder arthroplasty system |
US20090053864A1 (en) * | 2007-08-23 | 2009-02-26 | Jinping Liu | Method for fabricating a semiconductor structure having heterogeneous crystalline orientations |
US7741693B1 (en) | 2007-11-16 | 2010-06-22 | National Semiconductor Corporation | Method for integrating trench MOS Schottky barrier devices into integrated circuits and related semiconductor devices |
US20090309181A1 (en) * | 2008-06-12 | 2009-12-17 | Force Mos Technology Co. Ltd. | Trench schottky with multiple epi structure |
US7750412B2 (en) * | 2008-08-06 | 2010-07-06 | Fairchild Semiconductor Corporation | Rectifier with PN clamp regions under trenches |
TWI455209B (zh) | 2009-10-12 | 2014-10-01 | Pfc Device Co | 溝渠式金氧半p-n接面蕭基二極體結構及其製作方法 |
CN101800252B (zh) * | 2010-03-04 | 2012-05-30 | 无锡新洁能功率半导体有限公司 | 沟槽型肖特基势垒整流器及其制造方法 |
CN101853850B (zh) * | 2010-03-17 | 2011-10-26 | 无锡新洁能功率半导体有限公司 | 一种超势垒半导体整流器件及其制造方法 |
BR112013017505A2 (pt) * | 2011-01-07 | 2016-09-27 | Infineon Technologies Austria | arranjo de dispositivo semicondutor com um primeiro dispositivo semicondutor e com uma pluralidade de segundos dispositivos semicondutores |
US9059329B2 (en) * | 2011-08-22 | 2015-06-16 | Monolithic Power Systems, Inc. | Power device with integrated Schottky diode and method for making the same |
CN107578994B (zh) | 2011-11-23 | 2020-10-30 | 阿科恩科技公司 | 通过***界面原子单层改进与iv族半导体的金属接触 |
CN102916055B (zh) * | 2012-10-11 | 2014-12-24 | 杭州立昂微电子股份有限公司 | 一种沟槽肖特基势垒二极管及其制造方法 |
CN103035751A (zh) * | 2012-11-23 | 2013-04-10 | 上海华虹Nec电子有限公司 | 肖特基二极管 |
CN104183485B (zh) * | 2013-05-23 | 2017-11-10 | 上海宝芯源功率半导体有限公司 | 一种超级势垒整流器结构及其制作方法 |
TWI514578B (zh) * | 2013-06-21 | 2015-12-21 | Chip Integration Tech Co Ltd | 雙溝渠式整流器及其製造方法 |
US20150017774A1 (en) * | 2013-07-10 | 2015-01-15 | Globalfoundries Inc. | Method of forming fins with recess shapes |
US9620611B1 (en) | 2016-06-17 | 2017-04-11 | Acorn Technology, Inc. | MIS contact structure with metal oxide conductor |
DE112017005855T5 (de) | 2016-11-18 | 2019-08-01 | Acorn Technologies, Inc. | Nanodrahttransistor mit Source und Drain induziert durch elektrische Kontakte mit negativer Schottky-Barrierenhöhe |
CN107256886A (zh) * | 2017-07-12 | 2017-10-17 | 付妮娜 | 沟槽式肖特基二极管及其制作方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4822390B1 (ja) * | 1969-03-18 | 1973-07-05 | ||
JPS5294773A (en) * | 1976-02-05 | 1977-08-09 | Sumitomo Electric Ind Ltd | Semiconductor element and its manufacture |
JPH08512430A (ja) * | 1993-07-06 | 1996-12-24 | ノース カロライナ ステート ユニバーシティ | Mosトレンチを有するショットキー障壁整流装置 |
JP2000512075A (ja) * | 1996-05-13 | 2000-09-12 | ノース・キャロライナ・ステイト・ユニヴァーシティ | ショットキー障壁整流器およびその製造方法 |
JP2000515317A (ja) * | 1996-06-28 | 2000-11-14 | ザ ウィタカー コーポレーション | 寄生容量が減らされた半導体デバイス |
JP2001085686A (ja) * | 1999-09-13 | 2001-03-30 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP2001094094A (ja) * | 1999-09-21 | 2001-04-06 | Hitachi Ltd | 半導体装置およびその製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4835580A (en) * | 1987-04-30 | 1989-05-30 | Texas Instruments Incorporated | Schottky barrier diode and method |
US6078090A (en) * | 1997-04-02 | 2000-06-20 | Siliconix Incorporated | Trench-gated Schottky diode with integral clamping diode |
JP3502531B2 (ja) * | 1997-08-28 | 2004-03-02 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
US6184563B1 (en) * | 1998-07-27 | 2001-02-06 | Ho-Yuan Yu | Device structure for providing improved Schottky barrier rectifier |
US6252258B1 (en) * | 1999-08-10 | 2001-06-26 | Rockwell Science Center Llc | High power rectifier |
-
2001
- 2001-06-01 US US09/872,926 patent/US6580141B2/en not_active Expired - Lifetime
-
2002
- 2002-05-31 JP JP2003502893A patent/JP4313190B2/ja not_active Expired - Lifetime
- 2002-05-31 EP EP02739587A patent/EP1393379B1/en not_active Expired - Lifetime
- 2002-05-31 TW TW091111744A patent/TW548855B/zh not_active IP Right Cessation
- 2002-05-31 WO PCT/US2002/017322 patent/WO2002099889A1/en active Application Filing
- 2002-05-31 KR KR1020037015603A patent/KR100884077B1/ko active IP Right Grant
- 2002-05-31 CN CNB028111443A patent/CN1280915C/zh not_active Expired - Lifetime
-
2003
- 2003-05-05 US US10/429,817 patent/US6770548B2/en not_active Expired - Lifetime
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4822390B1 (ja) * | 1969-03-18 | 1973-07-05 | ||
JPS5294773A (en) * | 1976-02-05 | 1977-08-09 | Sumitomo Electric Ind Ltd | Semiconductor element and its manufacture |
JPH08512430A (ja) * | 1993-07-06 | 1996-12-24 | ノース カロライナ ステート ユニバーシティ | Mosトレンチを有するショットキー障壁整流装置 |
JP2000512075A (ja) * | 1996-05-13 | 2000-09-12 | ノース・キャロライナ・ステイト・ユニヴァーシティ | ショットキー障壁整流器およびその製造方法 |
JP2000515317A (ja) * | 1996-06-28 | 2000-11-14 | ザ ウィタカー コーポレーション | 寄生容量が減らされた半導体デバイス |
JP2001085686A (ja) * | 1999-09-13 | 2001-03-30 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP2001094094A (ja) * | 1999-09-21 | 2001-04-06 | Hitachi Ltd | 半導体装置およびその製造方法 |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008521226A (ja) * | 2004-11-24 | 2008-06-19 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 半導体デバイスおよび整流装置 |
US8969995B2 (en) | 2004-11-24 | 2015-03-03 | Robert Bosch Gmbh | Semiconductor device and rectifier system |
JP2011234614A (ja) * | 2010-04-26 | 2011-11-17 | Robert Bosch Gmbh | 整流器ブリッジ回路 |
US9111852B2 (en) | 2011-07-28 | 2015-08-18 | Rohm Co., Ltd. | Semiconductor device |
JP2013030618A (ja) * | 2011-07-28 | 2013-02-07 | Rohm Co Ltd | 半導体装置 |
WO2013015421A1 (ja) * | 2011-07-28 | 2013-01-31 | ローム株式会社 | 半導体装置 |
US10964825B2 (en) | 2011-07-28 | 2021-03-30 | Rohm Co., Ltd. | Semiconductor device |
US9577118B2 (en) | 2011-07-28 | 2017-02-21 | Rohm Co., Ltd. | Semiconductor device |
US11664465B2 (en) | 2011-07-28 | 2023-05-30 | Rohm Co., Ltd. | Semiconductor device |
US9818886B2 (en) | 2011-07-28 | 2017-11-14 | Rohm Co., Ltd. | Semiconductor device |
US10056502B2 (en) | 2011-07-28 | 2018-08-21 | Rohm Co., Ltd. | Semiconductor device |
US10497816B2 (en) | 2011-07-28 | 2019-12-03 | Rohm Co., Ltd. | Semiconductor device |
US10665728B2 (en) | 2011-07-28 | 2020-05-26 | Rohm Co., Ltd. | Semiconductor device |
US11355651B2 (en) | 2011-07-28 | 2022-06-07 | Rohm Co., Ltd. | Semiconductor device |
JP2014127713A (ja) * | 2012-12-27 | 2014-07-07 | Shindengen Electric Mfg Co Ltd | トレンチショットキバリアダイオード及びその製造方法 |
JP2017063237A (ja) * | 2017-01-13 | 2017-03-30 | ローム株式会社 | 半導体装置 |
JPWO2019155768A1 (ja) * | 2018-02-09 | 2020-09-10 | 三菱電機株式会社 | 電力用半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2002099889A1 (en) | 2002-12-12 |
CN1520615A (zh) | 2004-08-11 |
US20030193074A1 (en) | 2003-10-16 |
US6770548B2 (en) | 2004-08-03 |
EP1393379A1 (en) | 2004-03-03 |
CN1280915C (zh) | 2006-10-18 |
US20020179993A1 (en) | 2002-12-05 |
WO2002099889A9 (en) | 2004-04-08 |
KR100884077B1 (ko) | 2009-02-19 |
TW548855B (en) | 2003-08-21 |
EP1393379A4 (en) | 2009-08-12 |
EP1393379B1 (en) | 2011-12-21 |
JP4313190B2 (ja) | 2009-08-12 |
US6580141B2 (en) | 2003-06-17 |
KR20040005998A (ko) | 2004-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4313190B2 (ja) | ショットキー整流器 | |
JP2004529506A5 (ja) | ||
JP4855636B2 (ja) | トレンチショットキー整流器 | |
US7491633B2 (en) | High switching speed two mask schottky diode with high field breakdown | |
TWI441342B (zh) | 用於碳化矽裝置之邊緣終止結構及含該終止結構之碳化矽裝置之製造方法 | |
EP1016142B1 (en) | SiC SEMICONDUCTOR DEVICE COMPRISING A PN JUNCTION | |
US6740951B2 (en) | Two-mask trench schottky diode | |
US20080227269A1 (en) | Termination trench structure for mosgated device and process for its manufacture | |
JP4440542B2 (ja) | トレンチショットキーバリア整流器、及びその製造方法 | |
KR100297703B1 (ko) | 반절연폴리실리콘(sipos)을이용한전력반도체장치및그제조방법 | |
CN111081758A (zh) | 降低导通电阻的SiC MPS结构及制备方法 | |
CN114284348A (zh) | 一种终端结构、制作方法以及功率器件 | |
US20060131686A1 (en) | LOCOS-based junction-pinched schottky rectifier and its manufacturing methods | |
CN114497182A (zh) | 一种基于体内多区终端结构的功率器件及制备方法 | |
KR19990024988A (ko) | 반절연 폴리실리콘막을 이용한 전력 반도체장치의 제조방법 | |
KR100289742B1 (ko) | 반절연폴리실리콘막을이용한전력반도체장치 | |
CN108701694B (zh) | 高压碳化硅肖特基二极管倒装芯片阵列 | |
TWI232591B (en) | Self-aligned Schottky barrier contact structure and its manufacturing methods | |
JP2010283403A (ja) | 整流素子およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050519 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050519 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080331 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080819 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081119 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081127 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081219 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090105 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090119 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090414 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090514 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4313190 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130522 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |