CN219016368U - 测试多封装结构的半导体器件的夹具和测试装置 - Google Patents
测试多封装结构的半导体器件的夹具和测试装置 Download PDFInfo
- Publication number
- CN219016368U CN219016368U CN202223011762.0U CN202223011762U CN219016368U CN 219016368 U CN219016368 U CN 219016368U CN 202223011762 U CN202223011762 U CN 202223011762U CN 219016368 U CN219016368 U CN 219016368U
- Authority
- CN
- China
- Prior art keywords
- head
- clamp
- connector
- testing
- fixture
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本实用新型涉及半导体器件测试技术领域,公开了测试多封装结构的半导体器件的夹具和测试装置,夹具包括本体,本体的顶部安装有PCB板,PCB板上设有第一至第四夹具头,第一至第四夹具头分别包括第一连接端子至第三连接端子;本体还设有至少一个第一连接头、至少一个第二连接头和至少一个第三连接头,第一连接端子、第二连接端子和第三连接端子分别与第一连接头、第二连接头和第三连接头电连接;在实际使用时,本实用新型通过在PCB板上布置与料管类封装、PDFN5X6封装、T0252‑2L封装和TOLL封装对应的第一夹具头‑第四夹具头,当需要对这四种不同封装的晶体管进行测试时,只需将晶体管放到对应封装的夹具头上即可,不用更换夹具头,能降低测试时间,提高测试效率。
Description
技术领域
本实用新型涉及半导体器件测试技术领域,具体涉及测试多封装结构的半导体器件的夹具和测试装置。
背景技术
在半导体器件例如晶体管制造完成后,需要将半导体器件放到测试机台上进行测试。由于在对半导体器件进行测试时,需要将半导体器件的管脚接到外部模块上,对于半导体器件来说,由于其最后需要出售到市场,因此测试时大多将半导体器件放到夹具头上,让半导体器件的管脚与夹具头上的连接端子电连接,而不是将半导体器件的输出管脚与外部模块固定连接。
然而对于不用的应用场景,同一器件会有不同类型的封装,例如有的半导体器件是料管类封装,该类封装的器件的管脚的底面是共面的,而有的半导体器件是PDFN5X6封装、T0252-2L封装或者TOLL封装,当器件的封装类型不一样时,在进行半导体器件测试时就需要选择对应的夹具头,这就导致在对不同封装的半导体器件进行测试时需要更换夹具头,导致测试效率较低。另外现有料管类封装的半导体器件在测试时要在对应的夹具头焊接拖带长线,如果拖带长线焊接不牢固,会影响测试可靠性,除此之外,在将料管类封装的半导体器件放到对应的夹具头时,由于夹具头不是固定的,会出现半导体器件的管脚与夹具头的连接端子接触不良的情况,同样会影响测试可靠性。
实用新型内容
鉴于背景技术的不足,本实用新型是提供了测试多封装结构的半导体器件的夹具和测试装置,所要解决的技术问题是在对半导体器件进行测试时要依据半导体器件的封装结构不同频繁更换测试夹具,导致测试效率较低。
为解决以上技术问题,第一方面,本实用新型提供了测试多封装结构的半导体器件的夹具,包括本体,所述本体的顶面安装有PCB板,所述PCB板上设有第一夹具头、第二夹具头、第三夹具头和第四夹具头,所述第一夹具头、第二夹具头、第三夹具头和第四夹具头分别包括第一连接端子、第二连接端子和第三连接端子;
所述本体上还设有至少一个第一连接头、至少一个第二连接头和至少一个第三连接头,所述第一连接端子与所述第一连接头电连接,所述第二连接端子与第二连接头电连接,所述第三连接端子与所述第三连接头电连接。
在实际使用时,第一夹具头用于放置料管类封装的晶体管,第二夹具头用于放置PDFN5X6封装的晶体管,第三夹具头用于放置T0252-2L封装的晶体管,第四夹具头用于放置TOLL封装的晶体管。
在第一方面的某种实施方式中,本实用新型还包括第二压板、第三压板和第四压板,所述第二夹具头的顶面一侧与所述第二压板的底面一侧铰接,所述第三夹具头的顶面一侧与所述第三压板的底面一侧铰接,所述第四夹具头的顶面一侧与所述第四压板的底面一侧铰接。
在第一方面的某种实施方式中,所述第二压板在第二压板与所述第二夹具头铰接的一侧的对立侧上安装有第二操作块,所述第三压板在第三压板与所述第三夹具头铰接的一侧的对立侧上安装有第三操作块,所述第四压板在第四压板与所述第四夹具头铰接的一侧的对立侧上安装有第四操作块。
在第一方面的某种实施方式中,所述PCB板上开设有四个第一安装孔,四个第一安装孔呈长方形分布,所述本体上开设有四个第二安装孔,四个第二安装孔呈长方向分布。
在第一方面的某种实施方式中,所述本体上设有两个第一连接头、两个第二连接头和两个第三连接头。
在第一方面的某种实施方式中,所述本体的前侧面上设有两个第一连接头、两个第二连接头和两个第三连接头。
第二方面,本实用新型还提供了测试装置,包括上述的测试多封装结构的半导体器件的夹具和绝缘测试盒,所述绝缘测试盒上设有多个接线端子,每个第一连接头、每个第二连接头和每个第三连接头通过连接线单独与一个接线端子电连接。
本实用新型与现有技术相比所具有的有益效果是:首先本实用新型通过在PCB板上布置与料管类封装、PDFN5X6封装、T0252-2L封装和TOLL封装对应的第一夹具头-第四夹具头,当需要对这四种不同封装的晶体管进行测试时,只需将晶体管放到对应封装的夹具头上即可,不用更换夹具头,能降低测试时间,提高测试效率;
另外对于料管类封装的晶体管,由于第一夹具头固定在PCB板上,在放置晶体管时,不用担心第一夹具头因易晃动而出现晶体管的管脚与第一夹具头的连接端子接触不良的情况。
附图说明
图1为实施例中的本实用新型的测试治具的结构示意图;
图2为实施例中的测试装置的结构示意图。
具体实施方式
现在结合附图对本实用新型作进一步详细的说明。这些附图均为简化的示意图,仅以示意方式说明本实用新型的基本结构,因此其仅显示与本实用新型有关的构成。
如图1所示,测试多封装结构的半导体器件的夹具和测试装置,包括本体1,本体1的顶部安装有PCB板2,PCB板2上设有第一夹具头3、第二夹具头4、第三夹具头5和第四夹具头6,第一夹具头3、第二夹具头4、第三夹具头5和第四夹具头6分别包括第一连接端子、第二连接端子和第三连接端子;
本体1的前侧面上还设有两个第一连接头20、两个第二连接头21和两个第三连接头22,第一连接端子与第一连接头20电连接,第二连接端子与第二连接头21电连接,第三连接端子与所述第三连接头22电连接。
在实际使用时,第一夹具头3用于放置料管类封装的晶体管,第二夹具头4用于放置PDFN5X6封装的晶体管,第三夹具头5用于放置T0252-2L封装的晶体管,第四夹具头6用于放置TOLL封装的晶体管。当晶体管放置到第一夹具头3-第四夹具头6中的一个夹具头时,晶体管的三个管脚分别与夹具头的第一连接端子、第二连接端子和第三连接端子电连接。另外通过在本体上设置两个第一连接头20、两个第二连接头21和两个第三连接头22,以两个第一连接头20为例,在实际测试时,两个第一连接头20分别和接线端子17的对应极性接口电连接。这样配合夹具头内部的开尔文测试结构,形成测试回路,测试时可以直观判断出半导体器件与夹具头内部是否接触良好。
本实施例中,本实用新型的测试夹具还包括第二压板7、第三压板8和第四压板9,第二夹具头4的顶面一侧与第二压板7的底面一侧铰接,第三夹具头5的顶面一侧与第三压板5的底面一侧铰接,第四夹具头6的顶面一侧与第四压板9的底面一侧铰接。
在实际使用时,当晶体管放入到第二夹具头4-第四夹具头6中的一个夹具头时,通过转动对应的压板,可以让压板压住晶体管,从而实现晶体管的固定。
另外,为便于工人的操作,第二压板7在第二压板7与所述第二夹具头4铰接的一侧的对立侧上安装有第二操作块10,第三压板8在第三压板8与第三夹具头5铰接的一侧的对立侧上安装有第三操作块11,第四压板9在第四压板9与第四夹具头6铰接的一侧的对立侧上安装有第四操作块11。在实际使用时,工人可以通过操作块来使对应的压板转动。
为了实现PCB板2的固定,PCB板2上开设有四个第一安装孔13,四个第一安装孔13呈长方形分布,在实际使用时,第一安装孔13可以是螺孔,使用螺栓可以将PCB板2安装在本体1上。
为了实现本体1的固定,本体1上开设有四个第二安装孔14,四个第二安装孔14呈长方向分布,第二安装孔14可以是螺孔,使用螺栓可以将本体1安装在***部件上。
在实际使用时,本实用新型通过在PCB板2上布置与料管类封装、PDFN5X6封装、T0252-2L封装和TOLL封装对应的第一夹具头3-第四夹具头6,当需要对这四种不同封装的晶体管进行测试时,只需将晶体管放到对应封装的夹具头上即可,不用更换夹具头,能降低测试时间,提高测试效率;
另外对于料管类封装的晶体管,由于第一夹具头3固定在PCB板2上,在放置晶体管时,不用担心第一夹具头3因易晃动而出现晶体管的管脚与第一夹具头的连接端子接触不良的情况。
如图2所示,本实用新型还提供了测试装置,包括上述的测试多封装结构的半导体器件的夹具和绝缘测试盒16,绝缘测试盒16上设有多个接线端子17,每个第一连接头、每个第二连接头和每个第三连接头通过连接线15单独与一个接线端子17电连接。在实际使用时,接线端子17用于连接外部的上位机,上位机内设有测试成勋。在测试时,将半导体器件放在对应的封装形式的其中一个夹具头内,并用压板盖住,打开接线端子17连接的测试上位机,调取与半导体器件要求一致的测试程序并点击“测试”按钮,可查看该器件是否开尔文接触良好及各个电参数数值是否正常。
上述依据本实用新型为启示,通过上述的说明内容,相关工作人员完全可以在不偏离本项实用新型技术思想的范围内,进行多样的变更以及修改。本项实用新型的技术性范围并不局限于说明书上的内容,必须要根据权利要求范围来确定其技术性范围。
Claims (7)
1.测试多封装结构的半导体器件的夹具,其特征在于,包括本体,所述本体的顶面安装有PCB板,所述PCB板上设有第一夹具头、第二夹具头、第三夹具头和第四夹具头,第一夹具头用于放置料管类封装的晶体管,第二夹具头用于放置PDFN5X6封装的晶体管,第三夹具头用于放置T0252-2L封装的晶体管,第四夹具头用于放置TOLL封装的晶体管,所述第一夹具头、第二夹具头、第三夹具头和第四夹具头分别包括第一连接端子、第二连接端子和第三连接端子;
所述本体上还设有至少一个第一连接头、至少一个第二连接头和至少一个第三连接头,所述第一连接端子与所述第一连接头电连接,所述第二连接端子与第二连接头电连接,所述第三连接端子与所述第三连接头电连接。
2.根据权利要求1所述的测试多封装结构的半导体器件的夹具,其特征在于,还包括第二压板、第三压板和第四压板,所述第二夹具头的顶面一侧与所述第二压板的底面一侧铰接,所述第三夹具头的顶面一侧与所述第三压板的底面一侧铰接,所述第四夹具头的顶面一侧与所述第四压板的底面一侧铰接。
3.根据权利要求2所述的测试多封装结构的半导体器件的夹具,其特征在于,所述第二压板在第二压板与所述第二夹具头铰接的一侧的对立侧上安装有第二操作块,所述第三压板在第三压板与所述第三夹具头铰接的一侧的对立侧上安装有第三操作块,所述第四压板在第四压板与所述第四夹具头铰接的一侧的对立侧上安装有第四操作块。
4.根据权利要求1所述的测试多封装结构的半导体器件的夹具,其特征在于,所述PCB板上开设有四个第一安装孔,四个第一安装孔呈长方形分布,所述本体上开设有四个第二安装孔,四个第二安装孔呈长方向分布。
5.根据权利要求1所述的测试多封装结构的半导体器件的夹具,其特征在于,所述本体上设有两个第一连接头、两个第二连接头和两个第三连接头。
6.根据权利要求5所述的测试多封装结构的半导体器件的夹具,其特征在于,所述本体的前侧面上设有两个第一连接头、两个第二连接头和两个第三连接头。
7.测试装置,其特征在于,包括权利要求1-6任一项所述的测试多封装结构的半导体器件的夹具和绝缘测试盒,所述绝缘测试盒上设有多个接线端子,每个第一连接头、每个第二连接头子和每个第三连接头通过连接线单独与一个接线端子电连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202223011762.0U CN219016368U (zh) | 2022-11-11 | 2022-11-11 | 测试多封装结构的半导体器件的夹具和测试装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202223011762.0U CN219016368U (zh) | 2022-11-11 | 2022-11-11 | 测试多封装结构的半导体器件的夹具和测试装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219016368U true CN219016368U (zh) | 2023-05-12 |
Family
ID=86251849
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202223011762.0U Active CN219016368U (zh) | 2022-11-11 | 2022-11-11 | 测试多封装结构的半导体器件的夹具和测试装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN219016368U (zh) |
-
2022
- 2022-11-11 CN CN202223011762.0U patent/CN219016368U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101341566B1 (ko) | 소켓, 검사 장치, 그리고 적층형 반도체 소자 제조 방법 | |
US5523695A (en) | Universal test socket for exposing the active surface of an integrated circuit in a die-down package | |
US6407566B1 (en) | Test module for multi-chip module simulation testing of integrated circuit packages | |
CN203445108U (zh) | 芯片封装转接板及带有芯片封装转接板的电路板 | |
CN101231322A (zh) | 集成电路开路/短路的测试连接方法及装置 | |
CN207281106U (zh) | 小管脚间距半导体器件裸芯片老化测试插座 | |
CN219016368U (zh) | 测试多封装结构的半导体器件的夹具和测试装置 | |
KR101469222B1 (ko) | 반도체 패키지 테스트 소켓용 필름형 컨택부재, 필름형 컨택복합체 및 이를 포함하는 소켓 | |
JPH04345046A (ja) | 半導体装置用チップ寿命テスト装置 | |
CN218445604U (zh) | 一种微型芯片封装模组验证分析用的定位装置 | |
CN214953920U (zh) | 一种用于芯片测试的夹具和芯片测试装置 | |
CN215449490U (zh) | 一种半导体芯片测试板卡 | |
CN216928570U (zh) | 低延迟rllc集成电路封装引线框架 | |
JP3067849U (ja) | Icテスト用基板装置 | |
CN221303390U (zh) | 一种芯片测试转接设备和芯片测试*** | |
CN216818278U (zh) | 一种测试plcc通用治具 | |
CN217643852U (zh) | 一种pcb板 | |
CN219574299U (zh) | 一种小批量裸芯片检测装置 | |
CN211292981U (zh) | 一种测试夹具 | |
KR200147597Y1 (ko) | 테스트 지그 | |
KR100216894B1 (ko) | Bga 반도체패키지의 전기테스트장치 | |
US20100060308A1 (en) | Semiconductor module | |
TW455689B (en) | Test method for an integrated circuit device | |
CN112327142A (zh) | 一种半导体芯片测试板卡 | |
JPH1164441A (ja) | 集積回路のテストボード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |