JPH1164441A - 集積回路のテストボード - Google Patents
集積回路のテストボードInfo
- Publication number
- JPH1164441A JPH1164441A JP9225276A JP22527697A JPH1164441A JP H1164441 A JPH1164441 A JP H1164441A JP 9225276 A JP9225276 A JP 9225276A JP 22527697 A JP22527697 A JP 22527697A JP H1164441 A JPH1164441 A JP H1164441A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- test
- circuit under
- under test
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 この発明は、集積回路が実際に実装される実
装環境とほぼ同等の実装環境下で集積回路をテストする
ことができる集積回路のテストボードを提供することを
課題とする。 【解決手段】 この発明は、被テスト集積回路がテスト
される際に、被テスト集積回路のリード端子を対応する
パッド端子に位置合わせして被テスト集積回路をテスト
ボード１の平面方向に固定する位置決め固定部材３が、
被テスト集積回路のパッケージの四隅に合わせてテスト
ボード１に突設されて構成される。
装環境とほぼ同等の実装環境下で集積回路をテストする
ことができる集積回路のテストボードを提供することを
課題とする。 【解決手段】 この発明は、被テスト集積回路がテスト
される際に、被テスト集積回路のリード端子を対応する
パッド端子に位置合わせして被テスト集積回路をテスト
ボード１の平面方向に固定する位置決め固定部材３が、
被テスト集積回路のパッケージの四隅に合わせてテスト
ボード１に突設されて構成される。
Description
【０００１】
【発明の属する技術分野】この発明は、テスト装置によ
りテストされる集積回路が実装されテスト装置と集積回
路を電気的に接続する集積回路のテストボードに関す
る。
りテストされる集積回路が実装されテスト装置と集積回
路を電気的に接続する集積回路のテストボードに関す
る。
【０００２】
【従来の技術】従来、この種のテストボードにあって
は、パッケージングされた被テスト集積回路をテストボ
ードに固定するためのソケットが実装され、このソケッ
トに設けられた接触端子に被テスト集積回路のリード端
子を接触させ、ソケットの接触端子に接続されたテスト
装置と被テスト集積回路を電気的に接続し、被テスト集
積回路が実装基板に実装された際の被テスト集積回路の
機能確認テストが行われていた。
は、パッケージングされた被テスト集積回路をテストボ
ードに固定するためのソケットが実装され、このソケッ
トに設けられた接触端子に被テスト集積回路のリード端
子を接触させ、ソケットの接触端子に接続されたテスト
装置と被テスト集積回路を電気的に接続し、被テスト集
積回路が実装基板に実装された際の被テスト集積回路の
機能確認テストが行われていた。
【０００３】このように被テスト集積回路をテストボー
ドに固定して実装しテスト装置と電気的に接続するソケ
ットにおいて、被テスト集積回路のリード端子に接触す
る接触端子には、図５に示すように抵抗Ｒ、キャパシタ
ンスＣならびにインダクタンスＬの負荷成分が存在す
る。この負荷成分は、被テスト集積回路が実際に実装さ
れて使用される実装基板に被テスト集積回路が直接実装
された場合の被テスト集積回路の実装基板に対する負荷
に比べて大きくなる。このため、テストボード上での被
テスト集積回路の動作と実際に実装される実装基板上で
の被テスト集積回路の動作は負荷の相違により異なるこ
とになる。この動作の違いは、被テスト集積回路の動作
周波数が低い場合、例えば４０ＭＨｚ程度まではさほど
大きくはなく、ソケットを用いた場合であっても被テス
ト集積回路を実装基板に直接実装した場合とほぼ同等の
実装条件で被テスト集積回路をテストすることが可能で
あった。
ドに固定して実装しテスト装置と電気的に接続するソケ
ットにおいて、被テスト集積回路のリード端子に接触す
る接触端子には、図５に示すように抵抗Ｒ、キャパシタ
ンスＣならびにインダクタンスＬの負荷成分が存在す
る。この負荷成分は、被テスト集積回路が実際に実装さ
れて使用される実装基板に被テスト集積回路が直接実装
された場合の被テスト集積回路の実装基板に対する負荷
に比べて大きくなる。このため、テストボード上での被
テスト集積回路の動作と実際に実装される実装基板上で
の被テスト集積回路の動作は負荷の相違により異なるこ
とになる。この動作の違いは、被テスト集積回路の動作
周波数が低い場合、例えば４０ＭＨｚ程度まではさほど
大きくはなく、ソケットを用いた場合であっても被テス
ト集積回路を実装基板に直接実装した場合とほぼ同等の
実装条件で被テスト集積回路をテストすることが可能で
あった。
【０００４】しかしながら、被テスト集積回路の動作周
波数が高くなり、例えば１００ＭＨｚ以上になると、ソ
ケットの上記した負荷成分が無視できなくなり、テスト
ボード上でソケットに装着された被テスト集積回路の動
作と実際に実装される実装基板上での被テスト集積回路
の動作の違いは大きくなっていた。このため、ソケット
を用いた場合には被テスト集積回路を実装基板に直接実
装した場合と同等の実装条件で被テスト集積回路をテス
トすることができず、被テスト集積回路を正確にテスト
することができなかった。
波数が高くなり、例えば１００ＭＨｚ以上になると、ソ
ケットの上記した負荷成分が無視できなくなり、テスト
ボード上でソケットに装着された被テスト集積回路の動
作と実際に実装される実装基板上での被テスト集積回路
の動作の違いは大きくなっていた。このため、ソケット
を用いた場合には被テスト集積回路を実装基板に直接実
装した場合と同等の実装条件で被テスト集積回路をテス
トすることができず、被テスト集積回路を正確にテスト
することができなかった。
【０００５】
【発明が解決しようとする課題】以上説明したように、
被テスト集積回路を機能確認テストする際に被テスト集
積回路が実装される従来のテストボードにあっては、テ
ストボードに実装されたソケットに被テスト集積回路を
装着して、被テスト集積回路とテスト装置を電気的に接
続していた。このため、被テスト集積回路が実際に実装
される実装基板に被テスト集積回路が直接実装される場
合と比べて被テスト集積回路の実装条件が異なり、実際
に実装される環境とほぼ同等の実装環境下で被テスト集
積回路をテストすることができないという不具合を招い
ていた。
被テスト集積回路を機能確認テストする際に被テスト集
積回路が実装される従来のテストボードにあっては、テ
ストボードに実装されたソケットに被テスト集積回路を
装着して、被テスト集積回路とテスト装置を電気的に接
続していた。このため、被テスト集積回路が実際に実装
される実装基板に被テスト集積回路が直接実装される場
合と比べて被テスト集積回路の実装条件が異なり、実際
に実装される環境とほぼ同等の実装環境下で被テスト集
積回路をテストすることができないという不具合を招い
ていた。
【０００６】そこで、この発明は、上記に鑑みてなされ
たものであり、その目的とするところは、集積回路が実
際に実装される実装環境とほぼ同等の実装環境下で集積
回路をテストすることができる集積回路のテストボード
を提供することにある。
たものであり、その目的とするところは、集積回路が実
際に実装される実装環境とほぼ同等の実装環境下で集積
回路をテストすることができる集積回路のテストボード
を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明は、被テスト集積回路のリード
端子に一対一に対応して被テスト集積回路とテスト装置
を電気的に接続するパッド端子が設けられたテストボー
ドに被テスト集積回路のパッケージの四隅に合わせて位
置決め固定部材が突設され、被テスト集積回路をテスト
ボードに載置して被テスト集積回路のリード端子をパッ
ド端子に当着させ被テスト集積回路をテストする際に、
位置決め固定部材は被テスト集積回路のリード端子を対
応するパッド端子に位置合わせして被テスト集積回路を
テストボードの平面方向に固定することを特徴とする。
に、請求項１記載の発明は、被テスト集積回路のリード
端子に一対一に対応して被テスト集積回路とテスト装置
を電気的に接続するパッド端子が設けられたテストボー
ドに被テスト集積回路のパッケージの四隅に合わせて位
置決め固定部材が突設され、被テスト集積回路をテスト
ボードに載置して被テスト集積回路のリード端子をパッ
ド端子に当着させ被テスト集積回路をテストする際に、
位置決め固定部材は被テスト集積回路のリード端子を対
応するパッド端子に位置合わせして被テスト集積回路を
テストボードの平面方向に固定することを特徴とする。
【０００８】請求項２記載の発明は、被テスト集積回路
のリード端子に一対一に対応して被テスト集積回路とテ
スト装置を電気的に接続するパッド端子が設けられた溝
を有し、被テスト集積回路をテストボードに載置して被
テスト集積回路のリード端子をパッド端子に当着させ被
テスト集積回路をテストする際に、溝は被テスト集積回
路のリード端子を対応するパッド端子に位置合わせして
被テスト集積回路をテストボードの平面方向に固定する
ことを特徴とする。
のリード端子に一対一に対応して被テスト集積回路とテ
スト装置を電気的に接続するパッド端子が設けられた溝
を有し、被テスト集積回路をテストボードに載置して被
テスト集積回路のリード端子をパッド端子に当着させ被
テスト集積回路をテストする際に、溝は被テスト集積回
路のリード端子を対応するパッド端子に位置合わせして
被テスト集積回路をテストボードの平面方向に固定する
ことを特徴とする。
【０００９】請求項３記載の発明は、被テスト集積回路
のリード端子に一対一に対応して被テスト集積回路とテ
スト装置を電気的に接続するパッド端子が設けられた凹
部を有し、被テスト集積回路をテストボードに載置して
被テスト集積回路のリード端子をパッド端子に当着させ
被テスト集積回路をテストする際に、凹部は被テスト集
積回路が嵌入され被テスト集積回路のリード端子を対応
するパッド端子に位置合わせして被テスト集積回路をテ
ストボードの平面方向に固定することを特徴とする。
のリード端子に一対一に対応して被テスト集積回路とテ
スト装置を電気的に接続するパッド端子が設けられた凹
部を有し、被テスト集積回路をテストボードに載置して
被テスト集積回路のリード端子をパッド端子に当着させ
被テスト集積回路をテストする際に、凹部は被テスト集
積回路が嵌入され被テスト集積回路のリード端子を対応
するパッド端子に位置合わせして被テスト集積回路をテ
ストボードの平面方向に固定することを特徴とする。
【００１０】請求項４記載の発明は、請求項１，２又は
３記載の集積回路のテストボードにおいて、前記被テス
ト集積回路は、ＱＦＰ（４方向フラットパッケージ）、
ＢＧＡ（ボールグリッドアレー）、ＣＳＰ（チップスケ
ールパッケージ）あるいはＰＧＡ（ピングリッドアレ
ー）の実装形態をとることを特徴とする。
３記載の集積回路のテストボードにおいて、前記被テス
ト集積回路は、ＱＦＰ（４方向フラットパッケージ）、
ＢＧＡ（ボールグリッドアレー）、ＣＳＰ（チップスケ
ールパッケージ）あるいはＰＧＡ（ピングリッドアレ
ー）の実装形態をとることを特徴とする。
【００１１】
【発明の実施の形態】以下、図面を用いてこの発明の実
施形態を説明する。
施形態を説明する。
【００１２】図１は請求項１記載の発明の一実施形態に
係わる集積回路のテストボードの構成を示す図であり、
同図（ａ）は上面図、同図（ｂ）は側面図である。
係わる集積回路のテストボードの構成を示す図であり、
同図（ａ）は上面図、同図（ｂ）は側面図である。
【００１３】図１において、この実施形態のテストボー
ドは、ＱＦＰ（４方向フラットパッケージ）に実装され
た集積回路を実装テストするテストボードであり、この
テストボード１には、被テスト集積回路のリード端子に
一対一に対応して被テスト集積回路とテスト装置を電気
的に接続するパッド端子２が被テスト集積回路のリード
端子の配置に合わせて設けれており、さらに被テスト集
積回路のパッケージの四隅に合わせて４つの位置決め固
定部材３が突設されている。このような構成のテストボ
ード１において、テスト装置により被テスト集積回路を
テストボードに載置して被テスト集積回路のリード端子
をパッド端子２に当着させ、テスト装置による被テスト
集積回路の押圧等によりリード端子とパッド端子２が電
気的接続状態下で被テスト集積回路をテストする際に、
位置決め固定部材３は、被テスト集積回路がテストボー
ド１に載置される時に被テスト集積回路を所定の位置に
誘導し被テスト集積回路のリード端子を対応するパッド
端子２に位置合わせして被テスト集積回路をテストボー
ド１の平面方向に固定する。
ドは、ＱＦＰ（４方向フラットパッケージ）に実装され
た集積回路を実装テストするテストボードであり、この
テストボード１には、被テスト集積回路のリード端子に
一対一に対応して被テスト集積回路とテスト装置を電気
的に接続するパッド端子２が被テスト集積回路のリード
端子の配置に合わせて設けれており、さらに被テスト集
積回路のパッケージの四隅に合わせて４つの位置決め固
定部材３が突設されている。このような構成のテストボ
ード１において、テスト装置により被テスト集積回路を
テストボードに載置して被テスト集積回路のリード端子
をパッド端子２に当着させ、テスト装置による被テスト
集積回路の押圧等によりリード端子とパッド端子２が電
気的接続状態下で被テスト集積回路をテストする際に、
位置決め固定部材３は、被テスト集積回路がテストボー
ド１に載置される時に被テスト集積回路を所定の位置に
誘導し被テスト集積回路のリード端子を対応するパッド
端子２に位置合わせして被テスト集積回路をテストボー
ド１の平面方向に固定する。
【００１４】これにより、被テスト集積回路は、ソケッ
トを介することなくテストボード１に装着されてリード
端子とパッド端子２との電気的な接続により被テスト集
積回路とテスト装置が接続され、被テスト集積回路が実
際に実装される実装基板に実装された場合とほぼ同等の
実装条件下で被テスト集積回路をテストすることが可能
となる。また、被テスト集積回路をテストボード１に固
定するソケットが不要となり、コストを削減することが
できる。
トを介することなくテストボード１に装着されてリード
端子とパッド端子２との電気的な接続により被テスト集
積回路とテスト装置が接続され、被テスト集積回路が実
際に実装される実装基板に実装された場合とほぼ同等の
実装条件下で被テスト集積回路をテストすることが可能
となる。また、被テスト集積回路をテストボード１に固
定するソケットが不要となり、コストを削減することが
できる。
【００１５】図２は請求項１記載の発明の他の実施形態
に係わる集積回路のテストボードの構成を示す図であ
り、同図（ａ）は上面図、同図（ｂ）は側面図である。
に係わる集積回路のテストボードの構成を示す図であ
り、同図（ａ）は上面図、同図（ｂ）は側面図である。
【００１６】この実施形態の特徴とするところは、図１
に示す実施形態と同様にしてＢＧＡ（ボールグリッドア
レー）、ＣＳＰ（チップスケールパッケージ）あるいは
ＰＧＡ（ピングリッドアレー）の実装形態をとる被テス
ト集積回路を実装テストできるようにしたことにあり、
そのために被テスト集積回路のリード端子となるピンと
テスト装置を電気的接続するパッド端子４を図１に示す
位置決め固定部材３と同様の位置決め固定部材３が突設
された内側のテストボード５に被テスト集積回路のピン
配置に合わせて形成されている。
に示す実施形態と同様にしてＢＧＡ（ボールグリッドア
レー）、ＣＳＰ（チップスケールパッケージ）あるいは
ＰＧＡ（ピングリッドアレー）の実装形態をとる被テス
ト集積回路を実装テストできるようにしたことにあり、
そのために被テスト集積回路のリード端子となるピンと
テスト装置を電気的接続するパッド端子４を図１に示す
位置決め固定部材３と同様の位置決め固定部材３が突設
された内側のテストボード５に被テスト集積回路のピン
配置に合わせて形成されている。
【００１７】このような構成においては、上述した実施
形態と同様の効果が得られるとともに、外形寸法が同一
でピンの本数が少ない集積回路にあっても同じテストボ
ードでテストが可能となり、複数種の集積回路において
テストボードの共有化を図ることができる。
形態と同様の効果が得られるとともに、外形寸法が同一
でピンの本数が少ない集積回路にあっても同じテストボ
ードでテストが可能となり、複数種の集積回路において
テストボードの共有化を図ることができる。
【００１８】図３は請求項２記載の発明の一実施形態に
係わる集積回路のテストボードの構成を示す図であり、
同図（ａ）は上面図、同図（ｂ）は側面図である。
係わる集積回路のテストボードの構成を示す図であり、
同図（ａ）は上面図、同図（ｂ）は側面図である。
【００１９】この実施形態の特徴とするところは、図１
に示す実施形態に比べて、パッド端子２が形成されるテ
ストボード７の箇所を被テスト集積回路のリード端子が
収納できる溝６とし、被テスト集積回路がテストボード
７に載置されて被テスト集積回路のリード端子がパッド
端子２に当着される際に、溝６が図１に示す位置決め固
定部材３に代えて位置決め固定部材３と同様の機能を果
たすようにしたことにある。
に示す実施形態に比べて、パッド端子２が形成されるテ
ストボード７の箇所を被テスト集積回路のリード端子が
収納できる溝６とし、被テスト集積回路がテストボード
７に載置されて被テスト集積回路のリード端子がパッド
端子２に当着される際に、溝６が図１に示す位置決め固
定部材３に代えて位置決め固定部材３と同様の機能を果
たすようにしたことにある。
【００２０】このような構成においても、図１に示す実
施形態と同様の効果を得ることができる。
施形態と同様の効果を得ることができる。
【００２１】図４は請求項３記載の発明の一実施形態に
係わる集積回路のテストボードの構成を示す図であり、
同図（ａ）は上面図、同図（ｂ）は側面図である。
係わる集積回路のテストボードの構成を示す図であり、
同図（ａ）は上面図、同図（ｂ）は側面図である。
【００２２】この実施形態の特徴とするところは、図２
に示す実施形態に比べて、図２に示す位置決め固定部材
３に代えて、被テスト集積回路が嵌入される凹部８をテ
ストボード９に設け、凹部８の内部にパッド端子１０を
被テスト集積回路のピン配置に合わせて形成し、被テス
ト集積回路をテストボード９に載置してテストする際
に、被テスト集積回路が凹部８に嵌入されることで凹部
８が図２に示す位置決め固定部材３と同様の機能を果た
すようにしたことにある。
に示す実施形態に比べて、図２に示す位置決め固定部材
３に代えて、被テスト集積回路が嵌入される凹部８をテ
ストボード９に設け、凹部８の内部にパッド端子１０を
被テスト集積回路のピン配置に合わせて形成し、被テス
ト集積回路をテストボード９に載置してテストする際
に、被テスト集積回路が凹部８に嵌入されることで凹部
８が図２に示す位置決め固定部材３と同様の機能を果た
すようにしたことにある。
【００２３】このような構成においても、図２に示す実
施形態と同様の効果を得ることができる。
施形態と同様の効果を得ることができる。
【００２４】
【発明の効果】以上説明したように、この発明によれ
ば、位置決め固定部材あるいはリード端子とパッド端子
が接続される溝、又は被テスト集積回路が嵌入される凹
部をテストボードに具備するようにしたので、ソケット
を用いることなく被テスト集積回路をテストボードに固
定できると共に被テスト集積回路をテスト装置に接続で
き、集積回路が実際に基板に実装される実装環境とほぼ
同等の実装環境下で集積回路をテストすることができる
集積回路のテストボードを提供することができる。
ば、位置決め固定部材あるいはリード端子とパッド端子
が接続される溝、又は被テスト集積回路が嵌入される凹
部をテストボードに具備するようにしたので、ソケット
を用いることなく被テスト集積回路をテストボードに固
定できると共に被テスト集積回路をテスト装置に接続で
き、集積回路が実際に基板に実装される実装環境とほぼ
同等の実装環境下で集積回路をテストすることができる
集積回路のテストボードを提供することができる。
【図１】請求項１記載の発明の一実施形態に係わる集積
回路のテストボードの構成を示す図である。
回路のテストボードの構成を示す図である。
【図２】請求項１記載の発明の他の実施形態に係わる集
積回路のテストボードの構成を示す図である。
積回路のテストボードの構成を示す図である。
【図３】請求項２記載の発明の一実施形態に係わる集積
回路のテストボードの構成を示す図である。
回路のテストボードの構成を示す図である。
【図４】請求項３記載の発明の一実施形態に係わる集積
回路のテストボードの構成を示す図である。
回路のテストボードの構成を示す図である。
【図５】従来のソケトの負荷成分を示す図である。
１，５，７，９ テストボード ２，４，１０ パッド端子 ３ 位置決め固定部材 ６ 溝 ８ 凹部
Claims (4)
- 【請求項１】 被テスト集積回路のリード端子に一対一
に対応して被テスト集積回路とテスト装置を電気的に接
続するパッド端子が設けられたテストボードに被テスト
集積回路のパッケージの四隅に合わせて位置決め固定部
材が突設され、被テスト集積回路をテストボードに載置
して被テスト集積回路のリード端子をパッド端子に当着
させ被テスト集積回路をテストする際に、位置決め固定
部材は被テスト集積回路のリード端子を対応するパッド
端子に位置合わせして被テスト集積回路をテストボード
の平面方向に固定することを特徴とする集積回路のテス
トボード。 - 【請求項２】 被テスト集積回路のリード端子に一対一
に対応して被テスト集積回路とテスト装置を電気的に接
続するパッド端子が設けられた溝を有し、被テスト集積
回路をテストボードに載置して被テスト集積回路のリー
ド端子をパッド端子に当着させ被テスト集積回路をテス
トする際に、溝は被テスト集積回路のリード端子を対応
するパッド端子に位置合わせして被テスト集積回路をテ
ストボードの平面方向に固定することを特徴とする集積
回路のテストボード。 - 【請求項３】 被テスト集積回路のリード端子に一対一
に対応して被テスト集積回路とテスト装置を電気的に接
続するパッド端子が設けられた凹部を有し、被テスト集
積回路をテストボードに載置して被テスト集積回路のリ
ード端子をパッド端子に当着させ被テスト集積回路をテ
ストする際に、凹部は被テスト集積回路が嵌入され被テ
スト集積回路のリード端子を対応するパッド端子に位置
合わせして被テスト集積回路をテストボードの平面方向
に固定することを特徴とする集積回路のテストボード。 - 【請求項４】 前記被テスト集積回路は、ＱＦＰ（４方
向フラットパッケージ）、ＢＧＡ（ボールグリッドアレ
ー）、ＣＳＰ（チップスケールパッケージ）あるいはＰ
ＧＡ（ピングリッドアレー）の実装形態をとることを特
徴とする請求項１，２又は３記載の集積回路のテストボ
ード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9225276A JPH1164441A (ja) | 1997-08-21 | 1997-08-21 | 集積回路のテストボード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9225276A JPH1164441A (ja) | 1997-08-21 | 1997-08-21 | 集積回路のテストボード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1164441A true JPH1164441A (ja) | 1999-03-05 |
Family
ID=16826799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9225276A Pending JPH1164441A (ja) | 1997-08-21 | 1997-08-21 | 集積回路のテストボード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1164441A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000051176A1 (de) * | 1999-02-25 | 2000-08-31 | Infineon Technologies Ag | Verfahren zur herstellung eines integrierten schaltkreises |
-
1997
- 1997-08-21 JP JP9225276A patent/JPH1164441A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000051176A1 (de) * | 1999-02-25 | 2000-08-31 | Infineon Technologies Ag | Verfahren zur herstellung eines integrierten schaltkreises |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7094065B2 (en) | Device for establishing non-permanent electrical connection between an integrated circuit device lead element and a substrate | |
| US6407566B1 (en) | Test module for multi-chip module simulation testing of integrated circuit packages | |
| US7262610B2 (en) | Method for manufacturing and testing semiconductor devices on a resin-coated wafer | |
| US7737710B2 (en) | Socket, and test apparatus and method using the socket | |
| US7129730B2 (en) | Probe card assembly | |
| US5721496A (en) | Method and apparatus for leak checking unpackaged semiconductor dice | |
| KR20080022454A (ko) | 기판 양면에 검사용 패드를 갖는 반도체 패키지 및검사방법 | |
| US6177722B1 (en) | Leadless array package | |
| JP2005530999A (ja) | オープン／ショートテスタのためのマルチソケット基盤 | |
| US6489791B1 (en) | Build off self-test (Bost) testing method | |
| JP2003107105A (ja) | プローブカード | |
| US7326066B2 (en) | Adapter for non-permanently connecting integrated circuit devices to multi-chip modules and method of using same | |
| US7352197B1 (en) | Octal/quad site docking compatibility for package test handler | |
| US6433565B1 (en) | Test fixture for flip chip ball grid array circuits | |
| JPH1164441A (ja) | 集積回路のテストボード | |
| US5455518A (en) | Test apparatus for integrated circuit die | |
| KR200368618Y1 (ko) | 반도체소자 캐리어 겸용 테스트보드 | |
| JPH0566243A (ja) | Ｌｓｉ評価用治具 | |
| JPH0611541A (ja) | バーンインソケット | |
| KR100216894B1 (ko) | Bga 반도체패키지의 전기테스트장치 | |
| US20100060308A1 (en) | Semiconductor module | |
| JP4408748B2 (ja) | 半導体素子の製造方法 | |
| JP2002196035A (ja) | 半導体装置の製造方法およびキャリア | |
| JPH10213626A (ja) | ベアチップ用キャリア治具 | |
| TW455689B (en) | Test method for an integrated circuit device |