CN217034160U - 一种集成扫描式半导体电路测试板 - Google Patents
一种集成扫描式半导体电路测试板 Download PDFInfo
- Publication number
- CN217034160U CN217034160U CN202220271389.3U CN202220271389U CN217034160U CN 217034160 U CN217034160 U CN 217034160U CN 202220271389 U CN202220271389 U CN 202220271389U CN 217034160 U CN217034160 U CN 217034160U
- Authority
- CN
- China
- Prior art keywords
- electrode
- semiconductor chip
- test substrate
- test
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 120
- 239000004065 semiconductor Substances 0.000 title claims abstract description 88
- 239000000758 substrate Substances 0.000 claims abstract description 88
- 239000011159 matrix material Substances 0.000 claims abstract description 6
- 239000011521 glass Substances 0.000 claims description 4
- 229910052594 sapphire Inorganic materials 0.000 claims description 4
- 239000010980 sapphire Substances 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 9
- 230000002093 peripheral effect Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 239000002313 adhesive film Substances 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本实用新型公开了一种集成扫描式半导体电路测试板,包括测试基板以及半导体芯片,所述半导体芯片位于所述测试基板上端,所述测试基板上表面设有电极图形,所述电极图形按照矩阵排列,所述电极图形包括若干个测试基板P电极以及测试基板N电极,所述半导体芯片上表面设有半导体芯片P电极以及半导体芯片N电极,所述半导体芯片倒置在所述测试基板表面,且所述半导体芯片与所述测试基板相连,通过测试基板的***驱动扫描电路对测试基板阵列中的像素进行行列扫描,实现对半导体芯片的逐点测试,可以将百万级半导体芯片的测试时间由传统的数十小时降低到数分钟,极大提高测试效率,提高生产效率,降低制造成本。
Description
技术领域
本实用新型涉及半导体光电器件技术领域,具体为一种集成扫描式半导体电路测试板。
背景技术
半导体分立器件,包括恒流源驱动芯片、发光二极管、整流芯片等,在目前的电源驱动、半导体照明、显示等领域发挥着巨大的作用。
但是目前半导体分立器件及电路的测试,仍然主要是采用传统的串行式、分立式器件测试技术,通过探针台***进行测试,在晶片内选取全部或一定比例的芯片,通过探针台的机械移动依次进行单颗芯片的性能测试。这种测试技术随着芯片尺寸的缩小及晶圆尺寸的变大,单个晶圆测试消耗的时间急剧上升,从而导致测试产能急剧降低、测试成本上升明显;另一方面,不同分立器件制造厂家的测试标准依据各自测试条件进行设定,尚未实现标准化;以上两点对于终端产品的规模化、标准化生产也带来了不利影响。为了提升半导体分立器件的规模化、标准化生产水平,推动产业快速发展,亟需高速、高效率的半导体电路测试***。
实用新型内容
本实用新型提供一种集成扫描式半导体电路测试板,解决了传统半导体芯片通过探针台的移动实现逐颗测试时,测试时间长,工作效率低的问题。
为实现上述目的,本实用新型提供如下技术方案:一种集成扫描式半导体电路测试板,包括测试基板以及半导体芯片,所述半导体芯片位于所述测试基板上端,所述测试基板上表面设有电极图形,所述电极图形按照矩阵排列,所述电极图形包括若干个测试基板P电极以及测试基板N电极,所述半导体芯片上表面设有半导体芯片P电极以及半导体芯片N电极,所述半导体芯片倒置在所述测试基板表面,且所述半导体芯片与所述测试基板相连。
优选的,所述测试基板P电极之间相连形成行引出线,所述行引出线一侧设有行引出电极。
优选的,所述测试基板N电极之间相连形成列引出线,所述列引出线一侧设有列引出电极。
优选的,所述测试基板上的测试基板P电极和测试基板N电极与半导体芯片上的半导体芯片P电极和半导体芯片N电极通过焊盘连接。
优选的,所述测试基板P电极尺寸大于所述半导体芯片P电极的尺寸。
优选的,所述测试基板N电极尺寸大于所述半导体芯片N电极尺寸。
优选的,所述测试基板的衬底包括玻璃、硅或者蓝宝石。
与现有技术相比,本实用新型的有益效果:
1、本实用新型中,在测试基板上设置了矩阵排列的电极图形,且电极图形包括由测试基板P电极相连接形成的行引出线以及行引出电极和由半导体芯片N电极相,连接形成的列引出线以及列引出电极,同时半导体芯片上设置的半导体芯片P电极和半导体芯片N电极分别与测试基板P电极和半导体芯片N电极通过焊盘连接,形成矩阵排列,范方便进行扫描测试。
2、本实用新型中,通过对测试板电路进行驱动,对测试板上的半导体芯片一次性地进行扫描测试,可以将百万级半导体芯片的测试时间由传统的数十小时降低到数分钟,极大提高测试效率,提高生产效率,降低制造成本。
附图说明
附图用来提供对本实用新型的进一步理解,并且构成说明书的一部分,与本实用新型的实施例一起用于解释本实用新型,并不构成对本实用新型的限制。
在附图中:
图1是本实用新型测试基板未附着半导体芯片时的结构示意图;
图2是本实用新型测试基板附着半导体芯片后的结构示意图;
图中标号:1、测试基板;2、测试基板P电极;3、测试基板N电极;41、行引出线;42、行引出电极;51、列引出线;52、列引出电极;6、半导体芯片;7、半导体芯片P电极;8、半导体芯片N电极。
具体实施方式
以下结合附图对本实用新型的优选实施例进行说明,应当理解,此处所描述的优选实施例仅用于说明和解释本实用新型,并不用于限定本实用新型。
实施例:如图1-图2所示,一种集成扫描式半导体电路测试板,包括测试基板1以及半导体芯片6,所述半导体芯片6位于所述测试基板1上端,所述测试基板1的衬底包括玻璃、硅或者蓝宝石,所述测试基板1上表面设有电极图形,所述电极图形按照矩阵排列,所述电极图形包括若干个测试基板P电极2以及测试基板N电极3,所述测试基板P电极2之间相连形成行引出线,所述行引出线41一侧设有行引出电极42,所述半导体芯片6上表面设有半导体芯片P电极7以及半导体芯片N电极8,所述测试基板N电极3之间相连形成列引出线51,所述列引出线51一侧设有列引出电极52,所述测试基板P电极2尺寸大于所述半导体芯片P电极7的尺寸,所述测试基板N电极3尺寸大于所述半导体芯片N电极8尺寸,所述半导体芯片6倒置在所述测试基板1表面,且所述半导体芯片6与所述测试基板1相连,即所述测试基板1上的测试基板P电极2和测试基板N电极3与半导体芯片6上的半导体芯片P电极7和半导体芯片N电极8通过测试基板1上制作的焊盘连接。
具体制备步骤:
1、在测试基板1上采用电子束蒸发方式进行测试基板P电极2和行引出线41和行引出电极42的图形制作,测试基板1可以是玻璃衬底、硅衬底或蓝宝石衬底等,且各个电极及各个引出线可以是铝、金、银、镍等金属,金属厚度1~2微米,测试基板P电极2尺寸略大于半导体芯片P电极7尺寸;
2、对上述测试基板1进行绝缘层制备,采用PECVD工艺淀积二氧化硅薄膜,薄膜厚度1~2微米,对二氧化硅薄膜进行光刻工艺,露出测试基板1上的半导体芯片P电极7和行引出电极42;
3、对上述测试基板1采用电子束蒸发方式进行测试基板N电极3、列引出线51和列引出电极52的图形制作,且各个电极及各个引出线可以是铝、金、银、镍等金属,金属厚度1~2微米,测试基板N电极3尺寸略大于半导体芯片N电极8尺寸;
4、对上述测试基板1上的测试基板P电极2和测试基板N电极3采用植球工艺进行焊盘制作,焊盘尺寸小于半导体芯片尺寸,焊盘可以是锡、银浆等;
5、将附有半导体芯片6阵列的胶膜(周边有框子绷紧)倒置于测试基板1上,测试基板1的测试基板P电极2和测试基板N电极3与半导体芯片6的半导体芯片P电极7和半导体芯片N电极8对准,压合,去除胶膜后进行回流焊,测试基板1上的测试基板P电极2和测试基板N电极3与半导体芯片6上的半导体芯片P电极7和半导体芯片N电极8紧密连接在一起。
使用时,在测试过程中无需使用机械式移动测试台,而是通过测试基板1的***驱动扫描电路对测试基板1阵列中的像素进行行列扫描,实现对半导体芯片6的逐点测试,获取性能参数及其mapping图进行分析。
最后应说明的是:以上所述仅为本实用新型的优选实例而已,并不用于限制本实用新型,尽管参照前述实施例对本实用新型进行了详细的说明,对于本领域的技术人员来说,其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换。凡在本实用新型的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本实用新型的保护范围之内。
Claims (7)
1.一种集成扫描式半导体电路测试板,其特征在于:包括测试基板以及半导体芯片,所述半导体芯片位于所述测试基板上端,所述测试基板上表面设有电极图形,所述电极图形按照矩阵排列,所述电极图形包括若干个测试基板P电极以及测试基板N电极,所述半导体芯片上表面设有半导体芯片P电极以及半导体芯片N电极,所述半导体芯片倒置在所述测试基板表面,且所述半导体芯片与所述测试基板相连。
2.根据权利要求1所述的一种集成扫描式半导体电路测试板,其特征在于:所述测试基板P电极之间相连形成行引出线,所述行引出线一侧设有行引出电极。
3.根据权利要求1所述的一种集成扫描式半导体电路测试板,其特征在于:所述测试基板N电极之间相连形成列引出线,所述列引出线一侧设有列引出电极。
4.根据权利要求1所述的一种集成扫描式半导体电路测试板,其特征在于:所述测试基板上的测试基板P电极和测试基板N电极与半导体芯片上的半导体芯片P电极和半导体芯片N电极通过焊盘连接。
5.根据权利要求1所述的一种集成扫描式半导体电路测试板,其特征在于:所述测试基板P电极尺寸大于所述半导体芯片P电极的尺寸。
6.根据权利要求1所述的一种集成扫描式半导体电路测试板,其特征在于:所述测试基板N电极尺寸大于所述半导体芯片N电极尺寸。
7.根据权利要求1所述的一种集成扫描式半导体电路测试板,其特征在于:所述测试基板的衬底包括玻璃、硅或者蓝宝石。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202220271389.3U CN217034160U (zh) | 2022-02-10 | 2022-02-10 | 一种集成扫描式半导体电路测试板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202220271389.3U CN217034160U (zh) | 2022-02-10 | 2022-02-10 | 一种集成扫描式半导体电路测试板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN217034160U true CN217034160U (zh) | 2022-07-22 |
Family
ID=82449583
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202220271389.3U Expired - Fee Related CN217034160U (zh) | 2022-02-10 | 2022-02-10 | 一种集成扫描式半导体电路测试板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN217034160U (zh) |
-
2022
- 2022-02-10 CN CN202220271389.3U patent/CN217034160U/zh not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7838878B2 (en) | Semiconductor-based sub-mounts for optoelectronic devices with conductive paths to facilitate testing and binning | |
CN110233200B (zh) | 一种Micro LED的三维集成结构和制作方法 | |
US8686395B2 (en) | Bond type flip-chip light-emitting structure and method of manufacturing the same | |
KR100590639B1 (ko) | 반도체 장치의 제조 방법 | |
JP4601128B2 (ja) | Led光源およびその製造方法 | |
CN217034160U (zh) | 一种集成扫描式半导体电路测试板 | |
US20220115251A1 (en) | Repair device for display panel | |
CN111724699B (zh) | 一种nled像素设置及修复方法 | |
JPH09274055A (ja) | 半導体試験装置並びに半導体試験装置用プローブユニット及びその製造方法 | |
CN110429080B (zh) | 一种Mini LED的封装方法和Mini LED | |
CN112117297A (zh) | 全彩色Micro LED阵列结构及其制备方法 | |
TWI685987B (zh) | 微晶粒模組轉移方法 | |
CN115132639A (zh) | Micro-LED修补载板的制备方法及显示装置的Micro-LED修补方法 | |
CN114975712A (zh) | 一种微型led芯片质量检测结构及其检测方法 | |
JPH11111650A (ja) | 半導体装置の製造方法、半導体装置およびその製造方法に用いる治具 | |
CN217034159U (zh) | 一种新型半导体光电器件测试板 | |
CN112201646A (zh) | 一种led芯片测试驱动电路、制作方法及芯片测试方法 | |
CN111785751B (zh) | 可区块电测的Micro LED晶圆及转移方法 | |
CN218567426U (zh) | 一种pcb板 | |
JP7102027B1 (ja) | 常磁性発光素子を有するチップ構造及びその製造方法 | |
KR100557201B1 (ko) | 프로브 본딩용 실리콘 웨이퍼 및 모듈 및 이를 이용한 프로브 본딩 방법 | |
CN218447901U (zh) | 半导体封装结构 | |
CN110444117B (zh) | 封装基板及显示面板的制备方法 | |
CN220914266U (zh) | 一种多芯片集成led光源模块 | |
CN213934111U (zh) | 一种半导体激光器芯片老化装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20220722 |