CN217034159U - 一种新型半导体光电器件测试板 - Google Patents
一种新型半导体光电器件测试板 Download PDFInfo
- Publication number
- CN217034159U CN217034159U CN202220271207.2U CN202220271207U CN217034159U CN 217034159 U CN217034159 U CN 217034159U CN 202220271207 U CN202220271207 U CN 202220271207U CN 217034159 U CN217034159 U CN 217034159U
- Authority
- CN
- China
- Prior art keywords
- electrode
- test substrate
- line
- row
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 90
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 63
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 54
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 27
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 claims abstract description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 238000000605 extraction Methods 0.000 claims description 15
- 238000009713 electroplating Methods 0.000 claims description 9
- 229910052759 nickel Inorganic materials 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 230000005693 optoelectronics Effects 0.000 claims description 4
- 239000011159 matrix material Substances 0.000 claims description 3
- 238000004070 electrodeposition Methods 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 abstract description 6
- 238000001259 photo etching Methods 0.000 abstract description 4
- 238000005137 deposition process Methods 0.000 abstract description 2
- 238000003466 welding Methods 0.000 abstract 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000006072 paste Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本实用新型公开了一种新型半导体光电器件测试板，属于半导体光电器件技术领域，包括测试基板以及二氧化硅薄膜以及行连接电极，所述二氧化硅与所述测试基板进行套刻处理，所述二氧化硅薄膜覆盖在所述测试基板一侧表面，所述行连接电极与所述测试基板以及二氧化硅薄膜相互套刻，通过将行列电极搭接的地方断开，可将测试基板上的P电极与N电极设置为同一高度，使测试基板大面积被二氧化硅薄膜覆盖，减少制备测试基板时光刻和薄膜淀积工艺步骤，简化工艺，便于焊盘制作，增加电极连接的可靠性。
Description
技术领域
本实用新型涉及半导体光电器件技术领域，具体为一种新型半导体光电器件测试板。
背景技术
目前国内外半导体光电器件测试技术仍以传统探针台移动式测试设备为主，由于测试整个晶元的芯片时，需要机械式移动探针台来实现片内单颗芯片的测试，机械移动的效率低，耗时长，并且容易带来机械件的损耗，长时间工作的对准偏差也会变大。
且测试板的制备过程需要较多光刻以及薄膜淀积的工艺步骤，较为繁琐，其次测试板上焊盘的制作多材料以及厚度要求较高，同时由于电极高度的不一致，从而导致电极的连接缺乏可靠性。
实用新型内容
本实用新型提供一种新型半导体光电器件测试板，解决了测试板过于繁琐的制作过程以及电极在连接时缺乏可靠性的问题。
为实现上述目的，本实用新型提供如下技术方案：一种新型半导体光电器件测试板，包括测试基板以及二氧化硅薄膜以及行连接电极，所述二氧化硅薄膜与所述测试基板进行套刻处理，所述二氧化硅薄膜覆盖在所述测试基板一侧表面，所述行连接电极与所述测试基板以及二氧化硅薄膜相互套刻。
优选的，所述测试基板表面设有电极图形，所述电极图形包括若干个P电极、N电极、行引出线、列引出线、行引出电极以及列引出电极，所述行引出线与所述列引出线在所述测试基板上呈矩阵排列，所述P电极位于所述行引出线上，所述N电极位于所述列引出线上，所述行引出电极位于所述行引出线一端，所述列引出电极位于所述列引出线一端。
优选的，所述行引出线上的P电极与列引出线上的N电极搭接位置断开。
优选的，所述二氧化硅薄膜上分别设有第一孔、第二孔、第三孔以及第四孔，所述第一孔与所述测试基板上的所述P电极和所述N电极位置相互对应，所述第二孔与所述测试基板上的部分所述行引出线的位置相互对应，所述第三孔与所述测试基板上的所述行引出电极的位置相互对应，所述第四孔位于所述测试基板上的所述列引出电极的位置相互对应。
优选的，所述行连接电极与所述P电极和N电极断开处位置对应，且所述行连接电极连接所述行引出线上所述P电极与所述N电极断开处的位置。
优选的，所述P电极与所述N电极高度一致，且所述P电极与所述N电极处设有焊盘。
优选的，所述焊盘制作工艺包括电镀工艺。
优选的，所述焊盘材料包括电阻率低的金属。
优选的，所述电阻率低的金属包括铜、镍。
与现有技术相比，本实用新型的有益效果：
1、本实用新型中，通过将行列电极搭接的地方断开，可将测试基板上的P电极与N电极设置为同一高度，使测试基板大面积被二氧化硅薄膜覆盖，即测试基板表面大面积覆盖绝缘层，便于电镀工艺的实施，相比常规的植球工艺，可使焊盘的金属更厚，可选择铜、镍等电阻率低的金属，减少制备测试基板时光刻和薄膜淀积工艺步骤，简化工艺，便于焊盘制作，增加电极连接的可靠性。
附图说明
附图用来提供对本实用新型的进一步理解，并且构成说明书的一部分，与本实用新型的实施例一起用于解释本实用新型，并不构成对本实用新型的限制。
在附图中：
图1是本实用新型测试基板的第一版图形；
图2是本实用新型测试基板的第二版光刻版图形；
图3是本实用新型图1和图2套刻后在测试基板上形成的图形；
图4是本实用新型测试基板的第三版光刻版图形；
图5是本实用新型图3和图4套刻后在测试基板上形成的图形；
图中标号：1、测试基板；2、P电极；3、N电极；41、行引出线；42、行引出电极；51、列引出线；52、列引出电极；6、第一孔；7、第二孔；8、第三孔；9、第四孔；10、行连接电极。
具体实施方式
以下结合附图对本实用新型的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本实用新型，并不用于限定本实用新型。
实施例：如图5所示，一种新型半导体光电器件测试板，包括测试基板1以及二氧化硅薄膜以及行连接电极10，所述二氧化硅薄膜与所述测试基板1进行套刻处理，所述二氧化硅薄膜覆盖在所述测试基板1一侧表面，所述行连接电极10与所述测试基板1以及二氧化硅薄膜相互套刻，所述测试基板1表面设有电极图形，所述电极图形包括若干个P电极2、N电极3、行引出线41、列引出线51、行引出电极42以及列引出电极52，所述行引出线41与所述列引出线51在所述测试基板1上呈矩阵排列，所述P电极2位于所述行引出线41上，所述N电极3位于所述列引出线51上，所述行引出线41上的P电极2与列引出线51上的N电极3搭接位置断开，所述行引出电极42位于所述行引出线41一端，所述列引出电极52位于所述列引出线51一端，所述二氧化硅薄膜上分别设有第一孔6、第二孔7、第三孔8以及第四孔9，所述第一孔6与所述测试基板1上的所述P电极2和所述N电极3位置相互对应，所述第二孔7与所述测试基板1上的部分所述行引出线41的位置相互对应，所述第三孔8与所述测试基板1上的所述行引出电极42的位置相互对应，所述第四孔9位于所述测试基板1上的所述列引出电极52的位置相互对应，所述行连接电极10与所述P电极2和N电极3断开处位置对应，且所述行连接电极10连接所述行引出线41上所述P电极2与所述N电极3断开处的位置，所述P电极2与所述N电极3高度一致，由于P和N电极3高度一致，测试板上大面积被绝缘层覆盖，便于电镀工艺实施，电镀相比常规的植球工艺，能使焊盘金属更厚，电极连接可靠性更高，且所述P电极2与所述N电极3处设有焊盘，所述焊盘制作工艺包括电镀工艺，所述焊盘材料包括电阻率低的金属，所述电阻率低的金属包括铜、镍。
具体制备过程：
1、在测试基板1上采用电子束蒸发方式同时进行P电极2、N电极3、行引出线41、行引出电极42、列引出线51、列引出电极52的图形制作，测试基板1可以是玻璃衬底、硅衬底或蓝宝石衬底等，电极及引出线可以是铝、金、银、镍等金属，金属厚度1~2微米，如图1所示。一次性将测试基板1的大部分电极图形制备完毕，只在行列电极搭接的地方断开，与常规制备相比，P电极2和N电极3具有同等的高度，便于电极上焊盘的制作。
2、对上述测试基板1进行绝缘层制备，采用PECVD工艺淀积二氧化硅薄膜，薄膜厚度1~2微米，对二氧化硅薄膜进行光刻工艺，腐蚀掉P电极2和N电极3上的二氧化硅，形成第一孔6；腐蚀掉部分行引出线41上的二氧化硅，形成第二孔7；腐蚀掉行引出电极上的二氧化硅，形成第三孔8；腐蚀掉列引出电极上的二氧化硅，形成第四孔9。图2为第二版光刻版图形，图3为第一版和第二版套刻后，在测试基板1上形成的图形；
3、对上述测试基板1采用电子束蒸发方式进行行连接电极10的制作，材料为铝、金、银、镍等金属，金属厚度1~2微米。图4为本测试板的第三版光刻版图形（金属），图5为第三版与第一和第二版套刻后在测试基板1上形成的最终图形。测试基板1的行引出线41因此被连接起来了，测试基板1上大面积被二氧化硅绝缘层覆盖，可靠性更高；
使用时，对上述测试基板1上的P电极2和N电极3采用电镀工艺进行焊盘制作，焊盘可以是锡、银浆、铜、镍等。由于P电极2和N电极3高度一致，测试基板1上大面积被绝缘层覆盖，便于电镀工艺实施，电镀相比常规的植球工艺，能使焊盘金属更厚，电极连接可靠性更高，可以选择铜、镍等电阻率低的金属，再将附有半导体光电器件阵列倒置于测试基板1上，通过焊盘与测试基板1电极紧密连接，通过常规***驱动电路对测试基板1阵列中的像素进行行列扫描，实现对半导体芯片的快速逐点测试，将百万级半导体芯片的测试时间由传统的数十小时降低到数分钟，极大提高测试效率。
最后应说明的是：以上所述仅为本实用新型的优选实例而已，并不用于限制本实用新型，尽管参照前述实施例对本实用新型进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
Claims (9)
1.一种新型半导体光电器件测试板，其特征在于：包括测试基板以及二氧化硅薄膜以及行连接电极，所述二氧化硅薄膜与所述测试基板进行套刻处理，所述二氧化硅薄膜覆盖在所述测试基板一侧表面，所述行连接电极与所述测试基板以及二氧化硅薄膜相互套刻。
2.根据权利要求1所述的一种新型半导体光电器件测试板，其特征在于：所述测试基板表面设有电极图形，所述电极图形包括若干个P电极、N电极、行引出线、列引出线、行引出电极以及列引出电极，所述行引出线与所述列引出线在所述测试基板上呈矩阵排列，所述P电极位于所述行引出线上，所述N电极位于所述列引出线上，所述行引出电极位于所述行引出线一端，所述列引出电极位于所述列引出线一端。
3.根据权利要求2所述的一种新型半导体光电器件测试板，其特征在于：所述行引出线上的P电极与列引出线上的N电极搭接位置断开。
4.根据权利要求3所述的一种新型半导体光电器件测试板，其特征在于：所述二氧化硅薄膜上分别设有第一孔、第二孔、第三孔以及第四孔，所述第一孔与所述测试基板上的所述P电极和所述N电极位置相互对应，所述第二孔与所述测试基板上的部分所述行引出线的位置相互对应，所述第三孔与所述测试基板上的所述行引出电极的位置相互对应，所述第四孔位于所述测试基板上的所述列引出电极的位置相互对应。
5.根据权利要求4所述的一种新型半导体光电器件测试板，其特征在于：所述行连接电极与所述P电极和N电极断开处位置对应，且所述行连接电极连接所述行引出线上所述P电极与所述N电极断开处的位置。
6.根据权利要求2所述的一种新型半导体光电器件测试板，其特征在于：所述P电极与所述N电极高度一致，且所述P电极与所述N电极处设有焊盘。
7.根据权利要求6所述的一种新型半导体光电器件测试板，其特征在于：所述焊盘制作工艺包括电镀工艺。
8.根据权利要求7所述的一种新型半导体光电器件测试板，其特征在于：所述焊盘材料包括电阻率低的金属。
9.根据权利要求8所述的一种新型半导体光电器件测试板，其特征在于：所述电阻率低的金属包括铜、镍。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202220271207.2U CN217034159U (zh) | 2022-02-10 | 2022-02-10 | 一种新型半导体光电器件测试板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202220271207.2U CN217034159U (zh) | 2022-02-10 | 2022-02-10 | 一种新型半导体光电器件测试板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN217034159U true CN217034159U (zh) | 2022-07-22 |
Family
ID=82449258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202220271207.2U Expired - Fee Related CN217034159U (zh) | 2022-02-10 | 2022-02-10 | 一种新型半导体光电器件测试板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN217034159U (zh) |
-
2022
- 2022-02-10 CN CN202220271207.2U patent/CN217034159U/zh not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5793117A (en) | Semiconductor device and method of fabricating the same | |
| US5248345A (en) | Integrated photovoltaic device | |
| CN107887331A (zh) | 一种Micro‑LED发光显示器件的制备方法 | |
| KR20010020904A (ko) | 프로브 카드 및 복수의 반도체 장치가 형성된 웨이퍼의시험 방법 | |
| JPH09512139A (ja) | 半導体デバイス上へのばね要素の取り付け、及びウエハレベルのテストを行う方法 | |
| US6870249B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2008504559A (ja) | パターン化された導電層を有する基板 | |
| JPH01238148A (ja) | 半導体装置 | |
| CN217034159U (zh) | 一种新型半导体光电器件测试板 | |
| US5895231A (en) | External terminal fabrication method for semiconductor device package | |
| US5936845A (en) | IC package and IC probe card with organic substrate | |
| KR102273832B1 (ko) | Led칩 디스플레이 패널로의 전사 전의 led칩 테스트를 위한 미들 플랫폼 장치 제조 방법 | |
| CN112786767B (zh) | 流体组装的微米级器件模组及其制造方法 | |
| TWI717978B (zh) | 顯示裝置及顯示裝置的製造方法 | |
| TWI227099B (en) | Chip carrier for testing electric performance of passive components and method for testing same | |
| US7371973B1 (en) | Contact node | |
| CN217034160U (zh) | 一种集成扫描式半导体电路测试板 | |
| CN112201646A (zh) | 一种led芯片测试驱动电路、制作方法及芯片测试方法 | |
| JPH07302930A (ja) | 発光ダイオード及びその製造方法 | |
| US5630947A (en) | Method of making a multichip module comprising at least one thin film probe | |
| JPH0758112A (ja) | 半導体装置 | |
| CN112885932A (zh) | 一种微型led显示芯片制作方法 | |
| KR100557201B1 (ko) | 프로브 본딩용 실리콘 웨이퍼 및 모듈 및 이를 이용한 프로브 본딩 방법 | |
| TW405191B (en) | Wafer level packaging method and device formed | |
| TW419712B (en) | Method of wafer level package and structure thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20220722 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |