CN208923095U - 半导体封装结构 - Google Patents
半导体封装结构 Download PDFInfo
- Publication number
- CN208923095U CN208923095U CN201821959367.6U CN201821959367U CN208923095U CN 208923095 U CN208923095 U CN 208923095U CN 201821959367 U CN201821959367 U CN 201821959367U CN 208923095 U CN208923095 U CN 208923095U
- Authority
- CN
- China
- Prior art keywords
- chip
- bonding pad
- heat dissipation
- deep gouge
- dissipation bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Credit Cards Or The Like (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本实用新型公开一种半导体封装结构,包括位于环氧绝缘体中的散热焊盘、芯片和导电焊盘,所述芯片位于散热焊盘上,位于散热焊盘周边设有若干个导电焊盘,所述导电焊盘和芯片通过一引线连接,所述散热焊盘的中央区开有供芯片嵌入的沉槽,所述散热焊盘上开有连通沉槽的卡槽,所述卡槽中设有抵紧于芯片侧壁的弹片,所述沉槽槽壁与芯片之间设有导热绝缘弹性层。本实用新型通过沉槽中设置的导热绝缘弹性层和卡槽中弹片的配合,实现芯片在沉槽中的可拆卸式嵌合,方便工作人员拆卸、组装芯片和散热焊盘,避免出现废品。
Description
技术领域
本实用新型涉及一种半导体封装结构,属于无引脚封装技术领域。
背景技术
在半导体生产过程中,集成电路封装(IC package)是重要步骤之一,用以保护IC芯片并提供外部电性连接。
集成电路的封装型态的种类繁多,其中相当常见的一种封装型态是先提供散热焊盘,接着,将芯片贴附在芯片座上,以及通过引线线电性连接***之导电焊盘。接着,利用封胶材料包覆芯片、散热焊盘、以及导电焊盘的一部分上,并至少填满芯片与导线附近的空间,完成芯片之封装,封装完成后的芯片可透过导电焊盘而与外界组件电性连接。
然而,现有芯片是利用银浆来粘接于散热焊盘上,并需通过烘烤步骤来固化银浆,以固定芯片于散热焊盘上,因而具有银浆的使用成本,且耗费时间和人力,且一旦固化后,芯片即难以拆离散热焊盘,当发生芯片故障等问题时,只能报废芯片及散热焊盘。
发明内容
本实用新型的目的是提供一种半导体封装结构,通过沉槽中设置的导热绝缘弹性层和卡槽中弹片的配合,实现芯片在沉槽中的可拆卸式嵌合,方便工作人员拆卸、组装芯片和散热焊盘,避免出现废品。
为达到上述目的,本实用新型采用的技术方案是:一种半导体封装结构,包括位于环氧绝缘体中的散热焊盘、芯片和导电焊盘,所述芯片位于散热焊盘上,位于散热焊盘周边设有若干个导电焊盘,所述导电焊盘和芯片通过一引线连接,所述散热焊盘的中央区开有供芯片嵌入的沉槽,所述散热焊盘上开有连通沉槽的卡槽,所述卡槽中设有抵紧于芯片侧壁的弹片,所述沉槽槽壁与芯片之间设有导热绝缘弹性层。
上述技术方案中进一步改进的方案如下:
1. 上述方案中,所述沉槽深度不大于芯片厚度。
2. 上述方案中,所述导热绝缘弹性层厚度为0.1-0.2mm。
3. 上述方案中,所述芯片侧壁上开有环形槽,所述导热绝缘弹性层上设有卡接于环形槽中的环形凸起部。
4. 上述方案中,所述弹片上至少开有一个贯通孔。
由于上述技术方案的运用,本实用新型与现有技术相比具有下列优点:
1、本实用新型一种半导体封装结构,通过在散热焊盘的中央区开设上沉槽,并在沉槽槽壁上设置上导热绝缘弹性层,同时,在沉槽的一侧开通具有弹片的卡槽,在将芯片安装进沉槽时,芯片挤压弹片压缩,从而使芯片能够嵌入沉槽中,此时,弹片具有回弹趋势,推动芯片向远离弹片的一侧位移,配合导热绝缘弹性层夹紧芯片,即能实现芯片的固定,且能方便工作人员拆卸重组,以降低报废率,十分方便;另外,导热绝缘弹性层还能填充沉槽槽壁与芯片之间的缝隙,以保证芯片与散热焊盘之间的热传导效率。
2、本实用新型一种半导体封装结构,通过在芯片侧壁上开有环形槽,在导热绝缘弹性层上开有与其配合的环形凸起部,待芯片嵌入沉槽后,环形凸起部能够卡入环形槽中,不仅能够精确定位芯片嵌入位置,还能阻止芯片轻易脱离沉槽,稳定芯片位置。
3、本实用新型一种半导体封装结构,通过在弹片上开设贯通孔后,在后续环氧绝缘树脂注塑形成环氧绝缘体的过程中,环氧绝缘树脂能够通过贯通孔,填满卡槽,避免环氧绝缘树脂在注塑过程中压动弹片,而影响到芯片的稳定性。
附图说明
附图1为本实用新型实施例1的一种半导体封装结构的结构示意图;
附图2为图1中A部分的放大图;
附图3为图1中B部分的放大图;
附图4为本实用新型实施例2的一种半导体封装结构的结构示意图;
附图5为图4中C部分的放大图。
以上附图中:1、散热焊盘;11、沉槽;12、卡槽;13、弹片;131、贯通孔;14、环形槽;2、导热绝缘弹性层;21、环形凸起部;3、芯片;4、导电焊盘;5、引线;6、环氧绝缘体。
具体实施方式
实施例1:一种半导体封装结构,参照附图1-3,包括位于环氧绝缘体6中的散热焊盘1、芯片3和导电焊盘4,所述芯片3位于散热焊盘1上,位于散热焊盘1周边设有若干个导电焊盘4,所述导电焊盘4和芯片3通过一引线5连接,所述散热焊盘1的中央区开有供芯片3嵌入的沉槽11,所述散热焊盘1上开有连通沉槽11的卡槽12,所述卡槽12中设有抵紧于芯片3侧壁的弹片13,所述沉槽11槽壁与芯片3之间设有导热绝缘弹性层2。
上述沉槽11深度不大于芯片3厚度;
上述导热绝缘弹性层2厚度为0.1-0.2mm,优选为0.15mm;
上述芯片3侧壁上开有环形槽14,上述导热绝缘弹性层2上设有卡接于环形槽14中的环形凸起部21;
上述弹片13上至少开有一个贯通孔131。
实施例2:一种半导体封装结构,参照附图4-5,包括位于环氧绝缘体6中的散热焊盘1、芯片3和导电焊盘4,所述芯片3位于散热焊盘1上,位于散热焊盘1周边设有若干个导电焊盘4,所述导电焊盘4和芯片3通过一引线5连接,所述散热焊盘1的中央区开有供芯片3嵌入的沉槽11,所述散热焊盘1上开有连通沉槽11的卡槽12,所述卡槽12中设有抵紧于芯片3侧壁的弹片13,所述沉槽11槽壁与芯片3之间设有导热绝缘弹性层2。
上述沉槽11深度不大于芯片3厚度;
上述导热绝缘弹性层2厚度为0.1-0.2mm,优选为0.15mm;
上述弹片13上至少开有一个贯通孔131。
采用上述半导体封装结构时,通过沉槽11的开设,不仅能够定位芯片3安装位置,方便工作人员组装芯片3和散热焊盘1,还能利用沉槽11中的导热绝缘弹性层2和卡槽12中的弹片13的挤压配合固定住芯片3位置,从而实现芯片3和散热焊盘1的可拆卸式组装,降低报废率;同时,导热绝缘弹性层2还能利用自身的形变作用消除沉槽11槽壁和芯片3之间的缝隙,保证芯片3和散热焊盘1之间的导热效率。
另外,在导热绝缘弹性层2和芯片3侧壁上分别设置上相互卡接的环形凸起部21和环形槽14,从而进一步卡住嵌入沉槽11的芯片3,稳定芯片3的安装。
上述实施例只为说明本实用新型的技术构思及特点,其目的在于让熟悉此项技术的人士能够了解本实用新型的内容并据以实施,并不能以此限制本实用新型的保护范围。凡根据本实用新型精神实质所作的等效变化或修饰,都应涵盖在本实用新型的保护范围之内。
Claims (5)
1.一种半导体封装结构,包括位于环氧绝缘体(6)中的散热焊盘(1)、芯片(3)和导电焊盘(4),所述芯片(3)位于散热焊盘(1)上,位于散热焊盘(1)周边设有若干个导电焊盘(4),所述导电焊盘(4)和芯片(3)通过一引线(5)连接,其特征在于:所述散热焊盘(1)的中央区开有供芯片(3)嵌入的沉槽(11),所述散热焊盘(1)上开有连通沉槽(11)的卡槽(12),所述卡槽(12)中设有抵紧于芯片(3)侧壁的弹片(13),所述沉槽(11)槽壁与芯片(3)之间设有导热绝缘弹性层(2)。
2.根据权利要求1所述的半导体封装结构,其特征在于:所述沉槽(11)深度不大于芯片(3)厚度。
3.根据权利要求2所述的半导体封装结构,其特征在于:所述导热绝缘弹性层(2)厚度为0.1-0.2mm。
4.根据权利要求3所述的半导体封装结构,其特征在于:所述芯片(3)侧壁上开有环形槽(14),所述导热绝缘弹性层(2)上设有卡接于环形槽(14)中的环形凸起部(21)。
5.根据权利要求1所述的半导体封装结构,其特征在于:所述弹片(13)上至少开有一个贯通孔(131)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201821959367.6U CN208923095U (zh) | 2018-11-27 | 2018-11-27 | 半导体封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201821959367.6U CN208923095U (zh) | 2018-11-27 | 2018-11-27 | 半导体封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN208923095U true CN208923095U (zh) | 2019-05-31 |
Family
ID=66712401
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201821959367.6U Active CN208923095U (zh) | 2018-11-27 | 2018-11-27 | 半导体封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN208923095U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110379784A (zh) * | 2019-07-23 | 2019-10-25 | 王欣 | 一种半导体封装结构 |
-
2018
- 2018-11-27 CN CN201821959367.6U patent/CN208923095U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110379784A (zh) * | 2019-07-23 | 2019-10-25 | 王欣 | 一种半导体封装结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN203859110U (zh) | 双标记板堆叠式管芯封装件与半导体封装件 | |
CN101814481B (zh) | 无基岛引线框结构及其生产方法 | |
CN103985720B (zh) | 太阳能供电的ic芯片 | |
CN204375722U (zh) | 一种半导体封装结构 | |
CN208923095U (zh) | 半导体封装结构 | |
CN100416811C (zh) | 光电芯片封装构造、制造方法及其芯片承载件 | |
CN205508816U (zh) | 塑封gbpc整流桥 | |
CN103094235A (zh) | 一种应用电镀工艺的aaqfn封装件及其制作工艺 | |
CN208923105U (zh) | 表面贴装式半导体器件 | |
CN204558442U (zh) | 半导体装置以及半导体装置用外壳 | |
CN104064612A (zh) | 太阳能供电的ic芯片 | |
CN210628280U (zh) | 一种集成芯片封装结构 | |
CN209232767U (zh) | 一种新型半导体封装结构 | |
CN209000902U (zh) | 一种框架类产品增强散热的封装结构 | |
CN210200717U (zh) | 一种采用绝缘封装的可控硅 | |
CN208923119U (zh) | 一种功率半导体贴片封装结构 | |
CN209282192U (zh) | 一种精密封装且散热快的集成电路 | |
CN203895272U (zh) | 一种钽电容器 | |
CN209843663U (zh) | 高功率mos芯片与控制芯片组合封装结构 | |
CN205986766U (zh) | 包封体分段式光伏旁路二极管模块 | |
CN213242543U (zh) | 一种增加芯片面积的引线框架封装结构 | |
CN203871321U (zh) | 无刷直流电机集成驱动电路的封装结构 | |
CN210805761U (zh) | 一种半导体芯片 | |
CN203589006U (zh) | 一种aaqfn二次塑封与二次植球优化的封装件 | |
CN204348709U (zh) | 一种微型智能卡 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |