CN207217519U - 一种封装引线框架 - Google Patents

一种封装引线框架 Download PDF

Info

Publication number
CN207217519U
CN207217519U CN201721294857.4U CN201721294857U CN207217519U CN 207217519 U CN207217519 U CN 207217519U CN 201721294857 U CN201721294857 U CN 201721294857U CN 207217519 U CN207217519 U CN 207217519U
Authority
CN
China
Prior art keywords
dao
plastic packaging
lockhole
packaging material
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201721294857.4U
Other languages
English (en)
Inventor
郑石磊
刘卫卫
郑振军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZHEJIANG DONGHE ELECTRONIC TECHNOLOGY Co Ltd
Original Assignee
ZHEJIANG DONGHE ELECTRONIC TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZHEJIANG DONGHE ELECTRONIC TECHNOLOGY Co Ltd filed Critical ZHEJIANG DONGHE ELECTRONIC TECHNOLOGY Co Ltd
Priority to CN201721294857.4U priority Critical patent/CN207217519U/zh
Application granted granted Critical
Publication of CN207217519U publication Critical patent/CN207217519U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Package Frames And Binding Bands (AREA)

Abstract

本实用新型公开了一种封装引线框架，其技术方案要点包括引脚和基岛，所述基岛上设有芯片，所述基岛和芯片上设有包裹基岛和芯片的塑封料，所述引脚上固定在塑封料上，所述基岛上设有锁孔，所述基岛内设有与锁孔相通的加固孔。本实用新型具有加强封装牢固性的效果。

Description

一种封装引线框架
技术领域
本实用新型涉及一种半导体器件领域，更具体地说它涉及一种封装引线框架。
背景技术
SOP8的封装是一种非常普及的小型贴片式形式，它被目前的半导体芯片封装所普遍采用。传统SOP-8L 引线框架包括八个外引脚、八个内引脚以及两个用于承载芯片的载体。封装的过程一方面是电气连接，一方面是对芯片形成保护。保护主要是使用塑封料将芯片、框架包裹其中，材料之间配合会因材料特性、结构等因素引起界面失效，一般称之为“分层”，而框架、塑封料作为主要的封装材料，两者之间的配合一直是封装可靠性研究的方向。
现有技术中，授权公告号为CN204424316U的一篇中国专利文件，公开了一种大功率LED驱动芯片的SOP8封装引线框架，包括引脚、侧连筋、第一基岛和第二基岛，扩大了第一基岛的承载面积，具有散热性能好的效果，但是这种封装引线框架在封装完后，结合力相对比差，在实际使用过程中容易出现分层，导致产品损坏。
实用新型内容
针对现有技术存在的不足，本实用新型的目的在于提供一种封装引线框架，具有加强封装牢固性的效果。
为实现上述目的，本实用新型提供了如下技术方案：一种封装引线框架，包括引脚和基岛，所述基岛上设有芯片，所述基岛和芯片上设有包裹基岛和芯片的塑封料，所述引脚上固定在塑封料上，所述基岛上设有锁孔，所述基岛内设有与锁孔相通的加固孔。
通过采用上述技术方案，锁孔的设置在塑封料固化后，塑封料通过锁孔一体生成，起到了加强塑封料与基岛之间的牢固性，在基岛内开有与锁孔连接加固孔，塑封料在固化时，一部分的塑封料在加固孔内固化，当塑封料固化成型时，塑封料与基岛的接触面积增大，使得塑封料与基岛之间更加牢固。
本实用新型进一步设置为：所述加固孔呈扁平设置，所述加固孔环绕锁孔一周。
通过采用上述技术方案，加固孔扁平设置且加固孔与锁孔相通，当塑封料受到垂直于基岛水平方向上的力时，加固孔内的塑封料与基岛的受力面积最大，不仅起到了保护基岛的作用，还加强了基岛与塑封料之间的牢固性。
本实用新型进一步设置为：所述基岛内设有多个穿过加固孔的穿孔。
通过采用上述技术方案，多个穿孔穿过加固孔的设置使得塑封料在固化后，一部分的塑封料通过穿孔、加固孔和锁孔，提高了基板与塑封料之间的牢固性。
本实用新型进一步设置为：所述锁孔在基岛上下两端的开口小于锁孔在基岛中部的位置处，所述锁孔呈球状。
通过采用上述技术方案，塑封料固化后在基岛中部的直径大于基岛上下两端锁孔的开口直径，在基岛内的塑封料更加牢固。
本实用新型进一步设置为：所述基岛与芯片之间设有银胶层。
通过采用上述技术方案，银胶层具有隔热和散热的效果，起到保护芯片的作用
本实用新型进一步设置为：所述引脚固定在塑封料内的一端上设有锁孔。
通过采用上述技术方案，提高了引脚与塑封料之间的牢固性，使得引脚不易变形。
综上所述，本市实施例中的锁孔和加固孔的设置均起到了加固塑封料与基岛之间的牢固性的作用，基岛上设有贯穿基岛和加固孔的穿孔，在塑封料固定后，一部分的塑封料通过穿孔、加固孔和锁孔一体生成，进一步加强塑封料与基岛之间的牢固性。
附图说明
图1是本实施例的整体示意图；
图2是本实施例的局部剖面示意图。
附图标记说明：1、塑封料；2、引脚；3、基岛；4、芯片；5、银胶层；6、焊线；7、锁孔；8、加固孔；9、穿孔。
具体实施方式
以下结合附图对本实用新型作进一步详细说明。
本实施例公开了一种封装引线框架，如图1所示，包括塑封料1，且该塑封料1的两侧均固定有四个引脚2。
如图2所示，塑封料1内设有基岛3，基岛3上装有芯片4，且基岛3与芯片4之间设有银胶层5，该银胶层5起到隔热和散热的效果，芯片4与引脚2之间通过焊线6连接，塑封料1包裹基岛3、芯片4和引脚2的一端。
如图2所示，基岛3上开有锁孔7，该锁孔7在基岛3上下两端的开口小于锁孔7在基岛3中部的位置处，且该锁孔7呈球状挖空，当塑封固化后，塑封料1通过锁孔7上下连通，使得基岛3上下的塑封料1更加牢固，锁孔7呈球状，塑封料1塑封固化后，位于锁孔7处的塑封料1与基岛3上下两端接触，且位于锁孔7中部的塑封料1直径大于锁孔7上下两个开口的直径，使得塑封料1在基岛3内更加稳定。
如图2所示，基岛3内开有与锁孔7相通的加固孔8，该加固孔8绕锁孔7一圈且呈扁平设置，塑封料1固化时，增大了塑封料1与基岛3的接触面积，使得基岛3与塑封料1之间更加牢固；基岛3内还开有多个穿过加固孔8的穿孔9，且该穿孔9贯穿整个基岛3，当塑封料1固化后，穿孔9、加固孔8和锁孔7内有塑封料1连接固定，进步一加强了基岛3与塑封料1之间的牢固性。
如图2所示，八个引脚2固定在塑封料1内的一端上均开有锁孔7，加强了引脚2和塑封料1之间的牢固性，使得引脚2不易发生形变。
以上所述仅为本实用新型的较佳实施例，并不用于限制本实用新型，凡在本实用新型的设计构思之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (6)

1.一种封装引线框架，包括引脚(2)和基岛(3)，其特征在于：所述基岛(3)上设有芯片(4)，所述基岛(3)和芯片(4)上设有包裹基岛(3)和芯片(4)的塑封料(1)，所述引脚(2)上固定在塑封料(1)上，所述基岛(3)上设有锁孔(7)，所述基岛(3)内设有与锁孔(7)相通的加固孔(8)。
2.根据权利要求1所述的一种封装引线框架，其特征在于：所述加固孔(8)呈扁平设置，所述加固孔(8)环绕锁孔（7）一周。
3.根据权利要求2所述的一种封装引线框架，其特征在于：所述基岛(3)内设有多个穿过加固孔(8)的穿孔(9)。
4.根据权利要求1所述的一种封装引线框架，其特征在于：所述锁孔(7)在基岛(3)上下两端的开口小于锁孔(7)在基岛(3)中部的位置处，所述锁孔(7)呈球状。
5.根据权利要求1所述的一种封装引线框架，其特征在于：所述基岛(3)与芯片(4)之间设有银胶层(5)。
6.根据权利要求1所述的一种封装引线框架，其特征在于：所述引脚(2)固定在塑封料(1)内的一端上设有锁孔(7)。
CN201721294857.4U 2017-10-09 2017-10-09 一种封装引线框架 Expired - Fee Related CN207217519U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201721294857.4U CN207217519U (zh) 2017-10-09 2017-10-09 一种封装引线框架

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201721294857.4U CN207217519U (zh) 2017-10-09 2017-10-09 一种封装引线框架

Publications (1)

Publication Number Publication Date
CN207217519U true CN207217519U (zh) 2018-04-10

Family

ID=61820575

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201721294857.4U Expired - Fee Related CN207217519U (zh) 2017-10-09 2017-10-09 一种封装引线框架

Country Status (1)

Country Link
CN (1) CN207217519U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110556343A (zh) * 2019-10-11 2019-12-10 合肥矽迈微电子科技有限公司 一种预防分层的封装结构及封装工艺

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110556343A (zh) * 2019-10-11 2019-12-10 合肥矽迈微电子科技有限公司 一种预防分层的封装结构及封装工艺
CN110556343B (zh) * 2019-10-11 2024-04-12 合肥矽迈微电子科技有限公司 一种预防分层的封装结构及封装工艺

Similar Documents

Publication Publication Date Title
CN105281706B (zh) 一种声表面波滤波器封装结构及制造方法
CN205177839U (zh) 一种气密型陶瓷封装的***级封装电路
CN207765435U (zh) 一种倒装焊芯片的封装结构
CN207217519U (zh) 一种封装引线框架
CN104810462B (zh) 一种中大功率led驱动芯片的esop8引线框架
CN207883687U (zh) Sop-8封装引线框架
CN106711098A (zh) Ic塑料封装结构及其制备方法
CN206697471U (zh) 一种半导体集成电路的封装结构
CN206789537U (zh) 表面贴装整流芯片
CN201229941Y (zh) 晶体三极管引线框架
CN101826470B (zh) 一种倒装焊高散热球型阵列封装方法
CN207183249U (zh) 一种硅通孔内存芯片与铜基板的封装结构
CN208674105U (zh) 引线框架及采用该引线框架的封装体
CN206532769U (zh) 一种芯片注塑封装结构
CN201838575U (zh) 倒装薄小外形封装的引线框及其封装结构
CN204375733U (zh) 一种双引线框架
CN208938954U (zh) 一种无基岛框架封装结构
CN107808872B (zh) 一种腔体向下的球栅阵列塑料封装制备方法
CN207265046U (zh) 一种具有嵌入式pin针的dip封装结构
CN105470233A (zh) 一种sot223引线框架及其封装方案
CN207217480U (zh) 一种多排数高密度引线框架键合治具
CN201758121U (zh) 低凸点芯片尺寸封装结构
CN206322729U (zh) Csp led封装结构
CN201845764U (zh) 倒装小外形集成电路封装的引线框及其封装结构
CN206412351U (zh) 一种集成供电***的封装件

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180410

Termination date: 20191009