CN206789537U - 表面贴装整流芯片 - Google Patents

表面贴装整流芯片 Download PDF

Info

Publication number
CN206789537U
CN206789537U CN201720479429.2U CN201720479429U CN206789537U CN 206789537 U CN206789537 U CN 206789537U CN 201720479429 U CN201720479429 U CN 201720479429U CN 206789537 U CN206789537 U CN 206789537U
Authority
CN
China
Prior art keywords
side pin
chip
pin
raised item
several
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201720479429.2U
Other languages
English (en)
Inventor
孙伟光
施云峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Terrico Microelectronics (huaian) Co Ltd
Original Assignee
Terrico Microelectronics (huaian) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Terrico Microelectronics (huaian) Co Ltd filed Critical Terrico Microelectronics (huaian) Co Ltd
Priority to CN201720479429.2U priority Critical patent/CN206789537U/zh
Application granted granted Critical
Publication of CN206789537U publication Critical patent/CN206789537U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本实用新型公开一种表面贴装整流芯片，其芯片通过绝缘胶层固定于金属焊盘上表面的中央区域，若干个所述左侧引脚并排间隔地设置于芯片的左侧，若干个所述右侧引脚并排间隔地设置于芯片的右侧；所述金属焊盘的下表面具有若干个连续的弧形凹陷区，所述左侧引脚、右侧引脚的下表面开有缺口槽，所述左侧引脚和右侧引脚各自下端具有延伸出环氧树脂包覆体下表面的延伸部，一左绝缘凸起条和右绝缘凸起条分别位于环氧树脂包覆体下表面，所述左绝缘凸起条位于左侧引脚和金属焊盘之间，所述右绝缘凸起条位于右侧引脚和金属焊盘之间。本实用新型表面贴装整流芯片有效的增加了引脚爬电距离，增加了产品本体散热面积，降低了器件与PCB的导电接触电阻，也有利于与PCB之间的焊接强度的提高。

Description

表面贴装整流芯片
技术领域
本实用新型涉及一种芯片封装结构，涉及半导体技术领域。
背景技术
SOP封装是一种元件封装形式，常见的封装材料有:塑料、陶瓷、玻璃、金属等，现在基本采用塑料封装.，应用范围很广，主要用在各种集成电路中。如图1所示，现有的SOP封装结构中的焊盘一般为对应于电子元器件的信号引脚独立设置的单个的独立的小焊盘。但是随着产品耗电流越来越大，有些SOP封装芯片也被用于大电流电路中，起电流转换的作用给某些模块供电，但是这些传统的SOP封装在PCB中对应的焊盘设计越来越不符合要求，因为焊盘尺寸面积太小，在承载大电流时瞬间电流非常大，电流产生的脉冲在极短时间内会将芯片击穿，很有可能烧毁整个电路，损失非常大。传统的SOP封装焊盘无法承载更大电流，导致芯片的散热不行、电路功能的不稳定、极短的时间大电流的冲击容易损坏芯片，从而影响产品的质量。
发明内容
本实用新型目的是提供一种表面贴装整流芯片，该表面贴装整流芯片有效的增加了引脚爬电距离，增加了产品本体散热面积，降低了器件与PCB的导电接触电阻，也有利于与PCB之间的焊接强度的提高。
为达到上述目的，本实用新型采用的技术方案是：一种表面贴装整流芯片，包括芯片、金属焊盘、若干个左侧引脚、若干个右侧引脚和环氧树脂包覆体，所述芯片通过绝缘胶层固定于金属焊盘上表面的中央区域，若干个所述左侧引脚并排间隔地设置于芯片的左侧，若干个所述右侧引脚并排间隔地设置于芯片的右侧，若干根第一金线位于左侧引脚和芯片之间，若干根第二金线位于右侧引脚和芯片之间，所述环氧树脂包覆体包覆于芯片、金属焊盘、若干个左侧引脚、若干个右侧引脚上；
所述金属焊盘的下表面具有若干个连续的弧形凹陷区，所述左侧引脚、右侧引脚的下表面开有缺口槽，所述左侧引脚和右侧引脚各自下端具有延伸出环氧树脂包覆体下表面的延伸部，一左绝缘凸起条和右绝缘凸起条分别位于环氧树脂包覆体下表面，所述左绝缘凸起条位于左侧引脚和金属焊盘之间，所述右绝缘凸起条位于右侧引脚和金属焊盘之间。
上述技术方案中进一步改进的方案如下：
1. 上述方案中，所述左侧引脚、右侧引脚的下表面镀覆有金属镀层，所述金属镀层为锡层或者镍钯金层。
2. 上述方案中，所述延伸部的高度为2~5mm。
3. 上述方案中，所述左绝缘凸起条和右绝缘凸起条的高度为1~3mm。
4. 上述方案中，所述延伸部与左绝缘凸起条和右绝缘凸起条的高度比为10：（6~8）。
由于上述技术方案运用，本实用新型与现有技术相比具有下列优点：
1. 本实用新型表面贴装整流芯片，其所述左侧引脚和右侧引脚各自下端具有延伸出环氧树脂包覆体下表面的延伸部，一左绝缘凸起条和右绝缘凸起条分别位于环氧树脂包覆体下表面，所述左绝缘凸起条位于左侧引脚和金属焊盘之间，所述右绝缘凸起条位于右侧引脚和金属焊盘之间，有效的增加了引脚爬电距离，增加了产品本体散热面积，提高了器件的可靠性和安全性。
2. 本实用新型表面贴装整流芯片，其左侧引脚、右侧引脚的下表面镀覆有金属镀层，既降低了器件与PCB的导电接触电阻，也有利于与PCB之间的焊接强度的提高；其次，其左侧引脚、右侧引脚的下表面开有缺口槽，有利于将引脚和金属焊盘更加牢固的固定，提高了与PCB之间焊接的可靠性；其次，其第一金属基板、第二金属基板的下表面具有若干个连续的弧形凹陷区既有利于提高散热性能，也有利于快速排出热量。
附图说明
附图1为本实用新型表面贴装整流芯片结构示意图。
以上附图中：1、芯片；2、金属焊盘；3、左侧引脚；4、右侧引脚；5、环氧树脂包覆体；6、绝缘胶层；7、缺口槽；8、第一金线；9、第二金线；10、左绝缘凸起条；11、右绝缘凸起条；12、延伸部；13、金属镀层；14、弧形凹陷区。
具体实施方式
下面结合附图及实施例对本实用新型作进一步描述：
实施例1：一种表面贴装整流芯片，包括芯片1、金属焊盘2、若干个左侧引脚3、若干个右侧引脚4和环氧树脂包覆体5，所述芯片1通过绝缘胶层6固定于金属焊盘2上表面的中央区域，若干个所述左侧引脚3并排间隔地设置于芯片1的左侧，若干个所述右侧引脚4并排间隔地设置于芯片1的右侧，若干根第一金线8位于左侧引脚3和芯片1之间，若干根第二金线9位于右侧引脚4和芯片1之间，所述环氧树脂包覆体5包覆于芯片1、金属焊盘2、若干个左侧引脚3、若干个右侧引脚4上；
所述金属焊盘2的下表面具有若干个连续的弧形凹陷区14，所述左侧引脚3、右侧引脚4的下表面开有缺口槽7，所述左侧引脚3和右侧引脚4各自下端具有延伸出环氧树脂包覆体5下表面的延伸部12，一左绝缘凸起条10和右绝缘凸起条11分别位于环氧树脂包覆体5下表面，所述左绝缘凸起条位于左侧引脚3和金属焊盘2之间，所述右绝缘凸起条位于右侧引脚4和金属焊盘2之间。
上述左侧引脚3、右侧引脚4的下表面镀覆有金属镀层13，所述金属镀层13为锡层或者镍钯金层。
上述延伸部12的高度为3mm。
上述左绝缘凸起条10和右绝缘凸起条11的高度为2mm。
实施例2：一种表面贴装整流芯片，包括芯片1、金属焊盘2、若干个左侧引脚3、若干个右侧引脚4和环氧树脂包覆体5，所述芯片1通过绝缘胶层6固定于金属焊盘2上表面的中央区域，若干个所述左侧引脚3并排间隔地设置于芯片1的左侧，若干个所述右侧引脚4并排间隔地设置于芯片1的右侧，若干根第一金线8位于左侧引脚3和芯片1之间，若干根第二金线9位于右侧引脚4和芯片1之间，所述环氧树脂包覆体5包覆于芯片1、金属焊盘2、若干个左侧引脚3、若干个右侧引脚4上；
所述金属焊盘2的下表面具有若干个连续的弧形凹陷区14，所述左侧引脚3、右侧引脚4的下表面开有缺口槽7，所述左侧引脚3和右侧引脚4各自下端具有延伸出环氧树脂包覆体5下表面的延伸部12，一左绝缘凸起条10和右绝缘凸起条11分别位于环氧树脂包覆体5下表面，所述左绝缘凸起条位于左侧引脚3和金属焊盘2之间，所述右绝缘凸起条位于右侧引脚4和金属焊盘2之间。
上述左侧引脚3、右侧引脚4的下表面镀覆有金属镀层13，所述金属镀层13为锡层或者镍钯金层。
上述延伸部12的高度为4mm。
上述延伸部12与左绝缘凸起条10和右绝缘凸起条11的高度比为10：7。
采用上述表面贴装整流芯片时，其所述左侧引脚和右侧引脚各自下端具有延伸出环氧树脂包覆体下表面的延伸部，一左绝缘凸起条和右绝缘凸起条分别位于环氧树脂包覆体下表面，所述左绝缘凸起条位于左侧引脚和金属焊盘之间，所述右绝缘凸起条位于右侧引脚和金属焊盘之间，有效的增加了引脚爬电距离，增加了产品本体散热面积，提高了器件的可靠性和安全性；再次，其左侧引脚、右侧引脚的下表面镀覆有金属镀层，既降低了器件与PCB的导电接触电阻，也有利于与PCB之间的焊接强度的提高；其次，其左侧引脚、右侧引脚的下表面开有缺口槽，有利于将引脚和金属焊盘更加牢固的固定，提高了与PCB之间焊接的可靠性；其次，其第一金属基板、第二金属基板的下表面具有若干个连续的弧形凹陷区既有利于提高散热性能，也有利于快速排出热量。
上述实施例只为说明本实用新型的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本实用新型的内容并据以实施，并不能以此限制本实用新型的保护范围。凡根据本实用新型精神实质所作的等效变化或修饰，都应涵盖在本实用新型的保护范围之内。

Claims (5)

1.一种表面贴装整流芯片，包括芯片（1）、金属焊盘（2）、若干个左侧引脚（3）、若干个右侧引脚（4）和环氧树脂包覆体（5），所述芯片（1）通过绝缘胶层（6）固定于金属焊盘（2）上表面的中央区域，若干个所述左侧引脚（3）并排间隔地设置于芯片（1）的左侧，若干个所述右侧引脚（4）并排间隔地设置于芯片（1）的右侧，若干根第一金线（8）位于左侧引脚（3）和芯片（1）之间，若干根第二金线（9）位于右侧引脚（4）和芯片（1）之间，所述环氧树脂包覆体（5）包覆于芯片（1）、金属焊盘（2）、若干个左侧引脚（3）、若干个右侧引脚（4）上；
其特征在于：所述金属焊盘（2）的下表面具有若干个连续的弧形凹陷区（14），所述左侧引脚（3）、右侧引脚（4）的下表面开有缺口槽（7），所述左侧引脚（3）和右侧引脚（4）各自下端具有延伸出环氧树脂包覆体（5）下表面的延伸部（12），一左绝缘凸起条（10）和右绝缘凸起条（11）分别位于环氧树脂包覆体（5）下表面，所述左绝缘凸起条（10）位于左侧引脚（3）和金属焊盘（2）之间，所述右绝缘凸起条（11）位于右侧引脚（4）和金属焊盘（2）之间。
2.根据权利要求1所述的表面贴装整流芯片，其特征在于：所述左侧引脚（3）、右侧引脚（4）的下表面镀覆有金属镀层（13），所述金属镀层（13）为锡层或者镍钯金层。
3.根据权利要求1所述的表面贴装整流芯片，其特征在于：所述延伸部（12）的高度为2~5mm。
4.根据权利要求1所述的表面贴装整流芯片，其特征在于：所述左绝缘凸起条（10）和右绝缘凸起条（11）的高度为1~3mm。
5.根据权利要求1所述的表面贴装整流芯片，其特征在于：所述延伸部（12）与左绝缘凸起条（10）和右绝缘凸起条（11）的高度比为10：（6~8）。
CN201720479429.2U 2017-05-02 2017-05-02 表面贴装整流芯片 Active CN206789537U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201720479429.2U CN206789537U (zh) 2017-05-02 2017-05-02 表面贴装整流芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201720479429.2U CN206789537U (zh) 2017-05-02 2017-05-02 表面贴装整流芯片

Publications (1)

Publication Number Publication Date
CN206789537U true CN206789537U (zh) 2017-12-22

Family

ID=60709690

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201720479429.2U Active CN206789537U (zh) 2017-05-02 2017-05-02 表面贴装整流芯片

Country Status (1)

Country Link
CN (1) CN206789537U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109904124A (zh) * 2019-03-06 2019-06-18 西安航思半导体有限公司 具有防短路功能的qfn封装结构
CN109904125A (zh) * 2019-03-06 2019-06-18 西安航思半导体有限公司 耐高温qfn封装结构的制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109904124A (zh) * 2019-03-06 2019-06-18 西安航思半导体有限公司 具有防短路功能的qfn封装结构
CN109904125A (zh) * 2019-03-06 2019-06-18 西安航思半导体有限公司 耐高温qfn封装结构的制备方法

Similar Documents

Publication Publication Date Title
CN103824834B (zh) 一种具有改进型封装结构的半导体器件及其制造方法
CN206789537U (zh) 表面贴装整流芯片
CN101877334B (zh) 具散热增益的半导体装置
CN206532771U (zh) 散热型半导体器件
CN206789534U (zh) 高可靠性芯片封装结构
CN206789540U (zh) Sot封装结构的半导体器件
CN206789541U (zh) 超薄型贴装式半导体器件
CN203733785U (zh) 一种具有改进型封装结构的半导体器件
US7919715B2 (en) Circuit board ready to slot
CN206595249U (zh) 承载大电流的sop器件封装结构
CN206595248U (zh) 半导体器件的封装结构
CN106920793B (zh) 智能功率模块、智能功率模块的制备方法和用电设备
CN206532770U (zh) 芯片封装的新型sop结构
CN215008217U (zh) Mos管高速高可靠性dfn封装引线框架及mos管
CN206992085U (zh) 高导热功率器件
CN201804856U (zh) 表面贴装型半导体元件
CN206789535U (zh) 一种电力电子器件的扇出型封装结构
CN208478329U (zh) 用于sot/tsot封装的引线框架
CN206370418U (zh) 一种印刷陶瓷二极管倒装芯片封装结构
CN101232012B (zh) 堆栈式半导体封装结构
CN201319374Y (zh) 一种用超声波铜线制造集成电路芯片封装结构
CN206322729U (zh) Csp led封装结构
CN211125634U (zh) 一种引线框架
CN207517673U (zh) 一种引线框架
KR20200093636A (ko) 전력 반도체 패치 패키징 구조

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant