CN1996630A - 发光二极管及其制造方法以及在电子设备中的应用 - Google Patents

发光二极管及其制造方法以及在电子设备中的应用 Download PDF

Info

Publication number
CN1996630A
CN1996630A CNA2007100014358A CN200710001435A CN1996630A CN 1996630 A CN1996630 A CN 1996630A CN A2007100014358 A CNA2007100014358 A CN A2007100014358A CN 200710001435 A CN200710001435 A CN 200710001435A CN 1996630 A CN1996630 A CN 1996630A
Authority
CN
China
Prior art keywords
semiconductor layer
metallic film
light
electrode
iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007100014358A
Other languages
English (en)
Inventor
渡部义昭
日野智公
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1996630A publication Critical patent/CN1996630A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21K—NON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00—Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种发光二极管、其制造方法以及包括该发光二极管的多种应用。该发光二极管包括：第一导电型的第一半导体层；在该第一半导体层上的有源层；在该有源层上的第二导电型的第二半导体层；配置来与第一半导体层电耦合的第一电极；配置来提供在该第二半导体层上并且与该第二半导体层电耦合的第二电极，该第二电极包括具有预定形状并且主要由银组成的第一金属薄膜和覆盖该第一金属薄膜并且主要由钯和/或铂组成的第二金属薄膜。

Description

发光二极管及其制造方法以及在电子设备中的应用
技术领域
本发明涉及发光二极管、发光二极管的制造方法、集成发光二极管、集成发光二极管的制造方法、发光二极管背光、发光二极管照明装置、发光二极管显示器、电子设备、电子装置和电子装置的制造方法。本发明可以适用于如使用III-V族氮化物化合物半导体的发光二极管和使用这种发光二极管的各种装置和设备。
背景技术
GaN-基半导体允许在可见光范围内发光。近年来，正积极地研发采用GaN-基半导体的高密度发光二极管(LED)。
为了使高密度GaN-基LED具有增强的光提取效率，相对蓝色和绿色波长带中的光具有高反射率的纯银(Ag)常用作与p型半导体层形成欧姆接触的p电极的材料。
然而，该Ag电极具有下列问题。
1、纯Ag最初显示出对氧化和硫化作用低的耐受性(对氧化和硫化敏感)，因此易于受到从暴露的环境所捕获的氧和硫的影响，从而其反射率变坏。特别是，通常用于形成电极的通过真空蒸发得到的Ag薄膜在薄膜中的晶界结构上存在缺陷等，因此展示出更显著的劣化。
2、Ag薄膜的热阻低，因此即使在低至300至400℃的温度下加热，Ag薄膜的光学特性和电特性也会易于变化。
3、Ag本身极其容易电离，这会导致对该装置结构中相互扩散的担心，由于迁移所导致的LED封装中晶须的发生，以及其它麻烦。水的存在会使得这种担心加剧。
4、GaN-基LED一般用树脂密封。然而，经常可以发现由于包含在树脂中微量的水和硫而引起的劣化。
为了防止这些问题的出现，特别是Ag的迁移，曾经提出这样的解决方法，其中形成有用作迁移屏障的保护片以覆盖形成在p型半导体层上的Ag电极的表面(参照如日本专利公开2003-243705号(下文中称为专利文件1))。而且，揭示了包含Ni、Ti、W、Al、Cr、Cu、Au、Sn、Rh、Re和Ru中的至少一种的金属作为保护片。
发明内容
然而，根据本发明人的所知，尽管Ag电极的表面用上述材料构成的保护片覆盖，但难于用专利文件1中提出的结构防止Ag的迁移。因此，该结构具有电极反射率和电特性变坏的问题。
因此，希望提供下列的发光二极管及其制造方法，包括该发光二极管的集成发光二极管及其制造方法。具体地，尽管该发光二极管包括银电极，更通常的情况下电极主要由银组成，但该发光二极管允许基本实现防止银的迁移。因此，使得该发光二极管能获得具有良好的耐环境性的稳定且高性能的电极，从而具有高性能、长寿命和高可靠性。
还希望提供高性能发光二极管背光、发光二极管照明装置、发光二极管显示器和采用上述发光二极管的电子设备。
本发明还需要提供包括发光二极管、半导体激光、晶体管和其它装置的电子装置，及其制造方法。
从本说明书参照附图的描述，上述需求和其它需求将会变得明显。
本发明者已经发现，通过解决上述需求的集中研究，钯(Pd)和铂(Pt)要特别地优于专利文件1中揭示的材料，具体而言，作为覆盖Ag电极或主要由Ag组成的电极表面的保护片以防止银迁移的材料的Ni、Ti、W、Al、Cr、Cu、Au、Sn、Rh、Re和Ru。在专利文件1中，完全没有描述用Pd或Pt作为Ag电极保护片的材料。而且，在本发明者之前没有任何其它文件揭示用Pd或Pt。
本发明是基于本发明者研究的进一步详细研究设计的结果。
根据本发明的第一实施例，提供了一种发光二极管，其包括：第一导电型的第一半导体层；在该第一半导体层上的有源层；在有源层上的第二导电型的第二半导体层；第一电极，配置来电耦合到该第一半导体层上；和第二电极，配置来提供在第二半导体层上，并且电耦合到第二半导体层上。第二电极包括具有预定形状并且主要由银组成的第一金属薄膜和覆盖该第一金属薄膜并且主要由钯和/或铂组成的第二金属薄膜。
根据本发明第二实施例，提供了一种发光二极管的制造方法。该方法包括步骤：在基板上顺序生长第一导电型的第一半导体层、有源层和第二导电型的第二半导体层；形成电耦合到该第一半导体层上的第一电极；以及在该第二半导体层上形成具有预定形状并且主要由银组成的第一金属薄膜；和形成覆盖该第一金属薄膜并且主要由钯和/或铂组成的第二金属薄膜，从而形成电耦合到该第二半导体层上的第二电极。
在该第一和第二实施例中，基本上该第一金属薄膜可以具有任何成分，只要其主要由银组成(例如，90原子％或更多)。具体地，该第一金属薄膜由纯银(100％银)或银合金组成。该银合金的示例包括银(Ag)-钯(Pd)-铜(Cu)合金(例如，Pd含量为0.5至4.9原子％，Cu含量为0.1至3.5原子％)，银(Ag)-铌(Nb)-铜(Cu)合金(例如，Nb含量为0.5至4.9原子％，Cu含量为0.1至3.5原子％)，和银(Ag)-铟(In)合金(例如，In含量最多为1重量％)。与由纯银组成的第一金属薄膜相比，主要由银合金组成的该第一金属薄膜展示出Ag迁移减小的趋势。在这种情况下，希望该第一金属薄膜由银合金组成。根据该第一金属薄膜的预定的特性，如该第一金属薄膜的光反射性能(反射性)和电阻性，适当地选择该第一金属薄膜的厚度。一般该厚度设定为如30nm或更大。基本上该第二金属薄膜可以具有任何成分，只要其主要由钯和/或铂组成(如，90原子％，优选地，95原子％)。优选地，该第二金属薄膜由纯钯(100％钯)、纯铂(100％铂)或钯-铂合金(Pt含量高于0原子％，低于100原子％)组成。除了钯和/或铂，包含在该第二金属薄膜中的金属的示例包括铜。该第二金属薄膜的厚度根据需要选择。考虑该第二金属薄膜要起到充分防止包含在该第一金属薄膜中的Ag的迁移作用，希望该厚度至少为10nm。只要没有其它问题，则希望该厚度尽量大。该第一和第二金属薄膜可以彼此直接接触。或者，它们可以彼此间接接触，其中间有不同于该第一和第二金属薄膜的导电中间层。希望该中间层主要由不会与该第一和第二金属薄膜形成合金的金属组成。具体地，如其由选自由镍、钛、铂组成的组中的至少一种金属组成。根据需要选择该中间层的厚度。一般来说，1nm或更大的厚度足够。如果包含易于扩散的金属如锡(Sn)或金(Au)的层(如，垫电极或焊料层)形成在该第二金属薄膜的上方，则优选地在该第二金属薄膜上提供由如选自由钨、钼、钛组成的组中的至少一种金属组成的第三金属薄膜，以防止锡和金与该第二金属薄膜反应。具体地，该第三金属薄膜由钨、钼或钛元素金属组成，或由TiW、TiMo、WMo、或TiWMo组成。如果该发光二极管具有台面部分并且使用干蚀刻形成该台面部分，则优选地提供由抗干蚀刻的金属组成的第四金属薄膜覆盖该第三金属薄膜，以防止该第一至第三金属薄膜在该台面部分形成中被蚀刻。如果该第三金属薄膜未形成，则提供该第四金属薄膜覆盖该第二金属薄膜。而且，如果镀金层提供在该第二金属薄膜的上方，则优选地在该镀金层和该第二金属薄膜之间提供主要由钯和/或铂组成的第五金属薄膜，以防止由于任何原因使得当银从该第一金属薄膜中迁移时银迁移至该镀金层中。对于该第一至第五金属薄膜的形成，可以采用多种薄膜沉积方法，如真空蒸发(包括化学真空蒸发)、溅射、化学气相沉积(CVD)和电镀中的一种，以便根据需要选择这些方法中的最优方法。特别对于该第二金属薄膜的形成，希望采用可以提供良好的阶梯覆盖的方法，如溅射或电镀。
该第一半导体层、该有源层和该第二半导体层基本上可以由任何半导体层组成。具体地，半导体的示例如下：III-V族氮化物化合物半导体；具有纤锌矿结构的其它半导体，更通常的是六方晶体结构，如氧化物半导体，典型地如ZnO、α-ZnS、α-CdS和α-CdSe；和具有其它晶体结构的其它多种半导体。在一个典型的示例中，该第一半导体层为n型半导体层，而该第二半导体层为p型半导体层。
根据半导体类型适当选择该第一半导体层、该有源层和该第二半导体层的生长方法。例如，可以用多种外延生长方法，如金属有机化学气相沉积(MOCVD)和分子束外延(MBE)。
如果该第一半导体层、该有源层和该第二半导体层都由III-V族氮化物化合物半导体组成，特别是，更通常具有纤锌矿结构的半导体，则可以用任何现有方法作为这种发光二极管的制造方法。优选地，采用下列的制造方法。具体地，如果该第一半导体层、该有源层和该第二半导体层都由如III-V族氮化物化合物半导体组成，则在制造该发光二极管的优选方法中，则采用在其主面上具有多个突起的基板。该突起由不同于该基板的材料组成。该方法包括步骤：在如下的情况下在基板的凹槽中生长第一III-V族氮化物化合物半导体层，其中每个该第一III-V族氮化物化合物半导体层都具有三角形截面形状，且其底边为该凹槽的底面。该方法也包括步骤：通过从该第一III-V族氮化物化合物半导体层的侧向生长，在该基板上生长第二III-V族氮化物化合物半导体层。此外，该方法包括步骤：在该第二III-V族氮化物化合物半导体层上，顺序生长第一导电型的第三III-V族氮化物化合物半导体层(对应于该第一半导体层)、有源层和第二导电型的第四III-V族氮化物化合物半导体层(对应于该第二半导体层)。该第一和第二III-V族氮化物化合物半导体层的导电类型没有限制，而可以是p型、n型、或i型中的任何一种。该两层的导电类型可以相同或不同。此外，导电类型彼此不同的两个或多个部分可以包括在该第一III-V族氮化物化合物半导体层和/或第二III-V族氮化物化合物半导体层中。或者，这种发光二极管优选地包括这样的基板，在其主面上具有由不同于该基板的材料组成的多个突起，并且在该基板上生长第五III-V族氮化物化合物半导体层，而在该基板的凹槽中未形成间隙。该发光二极管也包括形成在该第五III-V族氮化物化合物半导体层上的第一导电类型的第三III-V族氮化物化合物半导体层、有源层和第二导电类型的第四III-V族氮化物化合物半导体层。在该第五III-V族氮化物化合物半导体层中，在垂直于一个主面的方向上从与该凹槽的底面的界面产生的位错到达三角形部分的斜边或其附近区域，并且向平行于该一个主面的方向弯曲，其中，底边为该凹槽的底面。对于这种发光二极管，在上述制造发光二极管的方法中，该第五III-V族氮化物化合物半导体层对应于第一和第二III-V族氮化物化合物半导体层。
在上述制造发光二极管的方法中，该第一III-V族氮化物化合物半导体层的生长开始于该基板凹槽的底面，因此，该第一III-V族氮化物化合物半导体层在如下状态下生长，其中每个该第一III-V族氮化物化合物半导体层具有三角形截面形状，其底边为该凹槽的底面。这种生长方式可以填充该凹槽而在其中不留下间隙。从这样生长的第一III-V族氮化物化合物半导体层，该第二III-V族氮化物化合物半导体层通过侧向生长而生长。在该第一III-V族氮化物化合物半导体层的生长过程中，在该第一III-V族氮化物化合物半导体层中，位错在垂直于基板的一个主面的方向上从与该基板凹槽的底面的界面产生。这些错位到达该第一III-V族氮化物化合物半导体层中的斜边或其附近区域。而且，随着该第二III-V族氮化物化合物半导体层的生长，该位错从斜边或其附近区域向平行于基板的一个主面的方向弯曲。当该第二III-V族氮化物化合物半导体层生长到足够的厚度时，平行于该基板的一个主面的位错上方的部分中位错密度相当低。而且，这种方法允许该第一至第四III-V族氮化物化合物半导体层通过一次外延生长而生长。此外，与通过用干蚀刻等方法直接处理基板而形成凹槽和突起相比，这种方法更容易在该基板上形成由不同于该基板材料的材料组成的突起。而且，一般可获得更高的工艺精度。根据发光二极管的该制造方法，在该基板和该第一和第二III-V族氮化物化合物半导体层之间没有形成间隙，其大大地改善了光提取效率。此外，该第二III-V族氮化物化合物半导体层的结晶度令人满意，从而生长在该第二III-V族氮化物化合物半导体层上方的该第三III-V族氮化物化合物半导体层、有源层和该第四III-V族氮化物化合物半导体层的结晶度同样明显增强。因此，可以获得具有极高发光效率的发光二极管。另外，由于发光二极管可以通过一次外延生长制造，因此制造成本低。而且，容易处理该基板的凹槽和突起，并且其处理精度高。
典型地，在该第一III-V族氮化物化合物半导体层的生长过程中，位错在垂直于基板的一个主面的方向上从与该基板凹槽的底面的界面产生。当这些位错到达每个都具有三角形截面形状的该第一III-V族氮化物化合物半导体层中的斜边或其附近区域时，位错向平行于该一个主面的方向弯曲，从而远离该三角形部分移动。“三角形截面形状”和“三角形部分”中的该术语“三角形”不仅包括精确的三角形，而且包括可以认为是近似三角形的形状，如顶点被倒圆的类似三角形形状(下文中一致)。此外，在该第一III-V族氮化物化合物半导体层的初始生长阶段，优选地在该基板凹槽的底面上产生多个小核。通过这些小核的生长和聚结工艺，在垂直于该基板的一个主面的方向上从与基板凹槽的底面的界面上产生的位错重复地向平行于该一个主面的方向弯曲。这可以减少在该第一III-V族氮化物化合物半导体层的生长过程中向上传播的位错的数量。
典型地，突起和凹槽循环地形成在该基板的一个主面上。该突起和凹槽的周期优选为3至5μm。该突起的底面长度与该凹槽的底面长度之间的比率优选为约0.5至3，并且最优选为0.5。距该基板的一个主面的突起的高度优选为至少0.3μm，并且最优为至少1μm。优选地，该突起具有相对于该基板的一个主面倾斜的侧面(如，与该基板的一个主面接触的侧面)。当该侧面和该基板的一个主面形成的角度定义为θ时，考虑到光提取效率的改善，该角度θ优选地在100°＜θ＜160°的范围内，更优选地在132°＜θ＜139°或147°＜θ＜154°的范围内，并且最优为135°或152°。该突起的截面形状可以为任何形状，并且其侧面可以不具有平面而是曲面。该截面形状的示例如下：n-边形状(n为大于2的整数)，典型地为三角形、矩形、五边形、六边形等等；通过截断或倒圆这些n-边形状的角获得的形状为圆形、椭圆形等等。在这些形状中，距该基板的一个主面最高的位置具有一个顶点的这样的形状是希望的。特别是，最希望得到的是三角形或通过截断或倒圆三角形顶点而得到的形状。该凹槽的截面形状也可以是任意形状。该截面形状的示例如下：n-边形状(n为大于2的整数)，典型地为三角形、矩形、五边形、六边形等等；通过截断或倒圆这些n-边形状的角获得的形状为圆形、椭圆形等等。考虑到光提取效率的改善，该凹槽的截面形状优选地设定为倒梯形。该术语“倒梯形”不仅包括精确的倒梯形，而且包括可以认为是近似的倒梯形的形状(下文中一致)。考虑到最小化该第二III-V族氮化物化合物半导体层中的位错密度，优选地定义参数d、Wg和α以满足不等式2d≥Wg·tanα。
其中d为该凹槽的深度(该突起的高度)，Wg为该凹槽底面的宽度，而α为该基板的一个主面和每个都具有三角形截面形状的该第一III-V族氮化物化合物半导体层的斜边形成的角度。由于角度α一般为常数，因此限定参数d和Wg以满足该不等式。如果该深度d过大，源气体未充分供应到该凹槽的内侧，则这会为该第一III-V族氮化物化合物半导体层从该凹槽的底面生长带来问题。比较而言，如果该深度d过小，则问题在于该第一III-V族氮化物化合物半导体层不仅在该基板的凹槽中而且在该凹槽的两侧上的突起上生长。为了防止这些问题，该深度d一般在0.5μm＜d＜5μm的范围内，并且典型地在1.0±0.2μm的范围内。该宽度Wg一般在0.5μm＜d＜5μm的范围内，并且典型地在2.0±0.5μm的范围内。当该突起的上面的宽度定义为Wt时，当该突起的截面形状为三角形时其为0，而当该突起的截面形状为梯形时，更大的宽度Wt使得低位错强度部分具有更大的面。这是因为，该突起为用于该第二III-V族氮化物化合物半导体层侧向生长的区域。当该突起的截面形状为梯形时，宽度Wt一般为1至1000μm，并且典型地在4±2μm的范围内。
例如，该突起和凹槽可以在该基板上以条纹方式在一个方向上延伸。或者，它们可以至少在彼此交叉的第一和第二方向上以条纹方式延伸。例如，它们可以在彼此交叉的第一方向、第二方向和第三方向上以条纹方式延伸。该突起和凹槽的平面形状可以具有下列二维图案任意形状：n-边形状(n为大于2的整数)，典型地为三角形、矩形、五边形、六边形等等；通过截断或倒圆这些n-边形状的角获得的形状为圆形、椭圆形、点等等。该突起的三维形状示例如下：n-边锥(n为大于2的整数)，典型地为三角形锥、矩形锥、五边形锥、六边形锥等等；通过截断或倒圆这些n-边锥的角获得的形状为圆锥体、椭圆锥体等等。
该突起可以由任何材料组成，并且该材料可以具有或不具有导电性。该材料的示例包括电介质如氧化物、氮化物和碳化物，以及包括导电物质如金属、合金和透明导电物质。该氧化物的示例包括氧化硅(SiOx)、氧化钛(TiOx)、氧化钽(TaOx)、氧化铪(HfOx)、氧化锆(ZrOx)、氧化锌(ZnOx)、氧化铝(AlOx)、氧化镓(GaOx)、氧化镁(MgOx)、氧化钡(BaOx)、氧化铟(InOx)、MgIn2O4、掺氟氧化锡(SnO2:F(FTO))、氧化锡(SnOx)、氧化锂(LiOx)、氧化钙(CaOx)、氧化铜(CuOx)、CuAlO2、SrCu2O2、氧化铱(IrOx)、氧化钌(RuOx)、Cua(AlxGayInz)1-aO2、CdGeO、InGaZnO、ZnRhO、GaIn2O4、LaO和LaCuO。也可以用这些物质的混合物或多层薄膜。该氮化物的示例包括氮化硅(SiNx)、TiN、WN、CN、BN、LiN、TiON和SiON。也可以用这些物质的混合物或多层薄膜。碳化物的示例包括SiC、HfC、ZrC、WC和TiC。也可以用这些物质的混合物或多层薄膜。该金属或合金的示例包括B、Al、Ga、In、W、Ni、Co、Pd、Pt、Ag、Hf、Zr、Au、Cu、Ru、Ir、AgNi、AgPd、AuNi、AuPd、AlCu、AlSi和AlSiCu。也可以用这些物质的混合物或多层薄膜。透明导电材料的示例包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZO)、FTO和氧化锡。也可以用这些物质的混合物或多层薄膜。此外，也可以用上述列出的多种材料的两种或多种的混合物或多层薄膜。另外，也可以采用由金属等形成并且具有被氮化、氧化或碳化的表面以在其上形成氮化物、氧化物或碳化物的突起。
根据设计需要决定该突起的折射率。一般来说，限定该突起的折射率以不同于该基板和待生长在该基板上方的该III-V族氮化物化合物半导体层的折射率。典型地，限定该折射率以小于该基板的折射率。
为了散射从该有源层发射出的光从而增加光提取效率并且从发光二极管中获得高输出，可以根据需要在该突起中引入散射中心。如，可以用硅细颗粒如硅纳米晶体作为该散射中心。为了形成其中引入硅细可以的突起，例如，可以利用采用氧化硅在该基板上形成突起并且将其热处理的方法。
为了仅仅在该基板的凹槽中生长该第一III-V族氮化物化合物半导体层，例如，至少该突起的表面可以由非晶态层形成。该非晶态层作为生长掩模。这是基于在层生长过程中非晶态层展示出减小的成核发生趋势的特性。该非晶态层可以通过各种薄膜沉积方法沉积在该基板上，或通过采用金属等形成突起并且氧化该突起的表面而形成。该非晶态层由如SiOx薄膜、SiNx薄膜、非晶态硅(a-Si)薄膜或这些薄膜中的两种或多种的多层薄膜形成。通常，非晶态层由绝缘模形成。根据这种情况，该突起可以由形成在该基板上方的第一非晶态层、第二非晶态层和第三非晶态层形成。在这种情况下，该第二非晶态层例如可以由可以相对于该第一和第三非晶态层的材料选择性地蚀刻的材料组成。
也可以利用下列制造方法。具体地，该第二III-V族氮化物化合物半导体层侧向生长后，至少部分该突起上方的部分和/或该凹槽上方的部分从该第一和第二III-V族氮化物化合物半导体层上移除。随后，该第三III-V族氮化物化合物半导体层在剩余的第二III-V族氮化物化合物半导体层上侧向生长，接着在该第三III-V族氮化物化合物半导体层上方顺序生长该有源层和该第四III-V族氮化物化合物半导体层。另外，也可以利用下列制造方法。具体地，该第二III-V族氮化物化合物半导体层侧向生长后，至少部分该突起上方的部分和/或该凹槽上方的部分从该第一和第二III-V族氮化物化合物半导体层上移除。随后，该第六III-V族氮化物化合物半导体层在剩余的第二III-V族氮化物化合物半导体层上侧向生长，接着在该第六III-V族氮化物化合物半导体层上方顺序生长该第三III-V族氮化物化合物半导体层、该有源层和该第四III-V族氮化物化合物半导体层。
螺位错集中在该突起上方的第二III-V族氮化物化合物半导体层之间的交汇处。因此，通过预先在该突起上方成为交汇处的部分中形成由绝缘体、间隙或等形成的位错传播抑制物，以便该位错传播抑制剂抑制在该第二III-V族氮化物化合物半导体层中以平行于该基板一个主面的方向上传播位错，这样可以防止位错到达该第二III-V族氮化物化合物半导体层的表面从而变成螺位错。
在该第三III-V族氮化物化合物半导体层上，该第一电极形成且与该第三III-V族氮化物化合物半导体层电耦合。类似地，在该第四III-V族氮化物化合物半导体层上，该第二电极形成为与该第四III-V族氮化物化合物半导体层电耦合。
可以用多种物质作为该基板的材料。由于基板由不同于III-V族氮化物化合物半导体的材料组成，所以可以用下列材料中的任何一种组成基板，例如：蓝宝石(包括c平面、a平面、r平面等等，并且也包括与这些平面偏移的平面)；SiC(包括6H、4H和3C)、Si、ZnS、ZnO、LiMgO、GaAs、尖晶石(MgAl2O4，ScAlMgO4)和石榴石。优选地，采用由这些材料中的任一种组成的六方晶体基板或立体基板，更优地采用六方晶体基板。可以用III-V族氮化物化合物半导体(GaN、AlGaInN、AlN、GaInN等)组成的基板作为该基板。或者，作为基板，也可以利用通过如下步骤获得的结构：在由不同于III-V族氮化物化合物半导体材料组成的基板上生长III-V族氮化物化合物半导体层，并且在该III-V族氮化物化合物半导体层上形成突起。
如果例如采用通过生长如基板上的III-V族氮化物化合物半导体层的层所获得的结构作为基板，则采用不同于直接位于该突起下方的层的材料的物质作为该突起的材料。
可以根据需要移除该基板。
形成该第一至第六III-V族氮化物化合物半导体层和该有源层的III-V族氮化物化合物半导体层由如下组成：最一般的是AlxByGa1-x-y-zInzAsuN1-u-vPv(0≤x≤1，0≤y≤1，0≤z≤1，0≤u≤1，0≤V≤1，0≤x+y+z＜1，0≤u+v＜1)，更具体地AlxByGa1-x-y-zInzN(0≤x≤1，0≤y≤1，0≤z≤1，0≤x+y+z＜1)，而典型地AlxGa1-x-zInzN(0≤x≤1，0≤z≤1)。该材料的具体示例包括GaN、InN、AlN、AlGaN、InGaN和AlGaInN。特别是，首先生长在该基板的凹槽中的该第一III-V族氮化物化合物半导体层优选地由GaN、InxGa1-xN(0＜x＜0.5)、AlxGa1-xN(0＜x＜0.5)或AlxInyGa1-x-yN(0＜x＜0.5，0＜y＜0.2)组成。
根据需要选择该第二III-V族氮化物化合物半导体层的厚度，并且典型地为约几微米或更少。然而，该厚度可以根据使用而更厚，如，几十微米至约三百微米(10-300m)。
可以采用外延生长方法如金属有机化学蒸气沉积、分子束外延、氢化物汽相外延(HVPE-hydride vapor phase epitaxy)或卤化物汽相外延(halide vaporphase epitaxy)，作为形成该第一至第六氮化物化物III-V族化合物半导体层和该有源层的该氮化物化物III-V族化合物半导体层的生长方法。
根据本发明第三实施例，提供了一种集成有多个发光二极管的集成发光二极管。至少一个该发光二极管包括：第一导电型的第一半导体层、在该第一半导体层上的有源层、第二导电型的第二半导体层、配置来与第一半导体层电耦合的第一电极、配置来提供在该第二半导体层上并且与该第二半导体层电耦合的第二电极。该第二电极包括具有预定形状并且主要由银组成的第一金属薄膜和覆盖该第一金属薄膜并且主要由钯和/或铂组成的第二金属薄膜。
根据本发明第四实施例，提供了一种集成有多个发光二极管的集成发光二极管的制造方法。该方法包括下述步骤：基板上方顺序生长第一导电型的第一半导体层、有源层和第二导电型的第二半导体层；形成电耦合到该第一半导体层上的第一电极；和在该第二半导体层上形成具有预定形状并且主要由银组成的第一金属薄膜，以及形成覆盖该第一金属薄膜并且主要由钯和/或铂组成的第二金属薄膜，从而形成电耦合到该第二半导体层上的第二电极。
该第三和第四实施例中的该集成发光二极管可以应用到任何实际应用中。该应用的典型示例包括用于液晶显示器等的发光二极管背光、发光二极管照明装置、发光二极管显示器、发光二极管光通信装置(如，可见光通信装置)和发光二极管空间光发射装置。在该集成发光二极管中，对发光二极管的布置方式和形状没有限制。例如，发光二极管可以布置成二维阵列。或者，条纹发光二极管可以布置在一个或多个圆柱上。
不同于如上所述的有关该第三和第四实施例的特征类似于有关第一和第二实施例的上述特征，只要该第一和第二实施例的特征不与该第三和第四实施例的特征矛盾。
根据本发明第五实施例，提供了一种其中布置有多个红色发光二极管、多个绿色发光二极管和多个蓝色发光二极管的发光二极管背光。该绿色发光二极管和该多个蓝色发光二极管中的至少一个发光二极管包括：第一导电型的第一半导体层、在该第一半导体层上的有源层、在该有源层上的第二导电型的第二半导体层、设置来与第一半导体层电耦合的第一电极和提供在该第二半导体层上并且与该第二半导体层电耦合的第二电极。该第二电极包括具有预定形状并且主要由银组成的第一金属薄膜和覆盖该第一金属薄膜并且主要由钯和/或铂组成的第二金属薄膜。
根据本发明第六实施例，提供了一种其中布置有多个红色发光二极管、多个绿色发光二极管和多个蓝色发光二极管的发光二极管照明装置。该绿色发光二极管和该多个蓝色发光二极管中的至少一个发光二极管包括：第一导电型的第一半导体层、在该第一半导体层上的有源层、在该有源层上的第二导电型的第二半导体层、设置来与第一半导体层电耦合的第一电极和提供在该第二半导体层上并且与该第二半导体层电耦合的第二电极。该第二电极包括具有预定形状并且主要由银组成的第一金属薄膜和覆盖该第一金属薄膜并且主要由钯和/或铂组成的第二金属薄膜。
根据本发明第七实施例，提供了一种其中布置有多个红色发光二极管、多个绿色发光二极管和多个蓝色发光二极管的发光二极管显示器。该绿色发光二极管和该多个蓝色发光二极管中的至少一个发光二极管包括：第一导电型的第一半导体层、在该第一半导体层上的有源层、在该有源层上的第二导电型的第二半导体层、设置来与第一半导体层电耦合的第一电极和提供在该第二半导体层上并且与该第二半导体层电耦合的第二电极。该第二电极包括具有预定形状并且主要由银组成的第一金属薄膜和覆盖该第一金属薄膜并且主要由钯和/或铂组成的第二金属薄膜。
根据本发明第八实施例，提供了一种包括一个或多个发光二极管的电子设备。至少一个该发光二极管包括：第一导电型的第一半导体层、在该第一半导体层上的有源层、在该有源层上的第二导电型的第二半导体层、设置来与第一半导体层电耦合的第一电极和提供在该第二半导体层上并且与该第二半导体层电耦合的第二电极。该第二电极包括具有预定形状并且主要由银组成的第一金属薄膜和覆盖该第一金属薄膜并且主要由钯和/或铂组成的第二金属薄膜。
该第八实施例中的电子设备包括发光二极管背光、发光二极管照明装置、发光二极管显示器、采用发光二极管作为其光源的投映机、背投电视、光栅阀(GLV)等等。一般来说，该电子设备基本上可以是任何电子设备，只要其包括至少一个用于显示、照明、光通信、光发射或其它用途的发光二极管。该电子设备包括便携式和固定设备。除了上述列出的电子设备外的具体示例还包括蜂窝电话、移动设备、机器人、个人计算机、交通设备、多种家用电器、发光二极管光通信装置和发光二极管光发射装置。而且，该电子设备还包括通过结合两种或多种以远红外波长带宽、红外波长带宽、红色波长带宽、黄色波长带宽、绿色波长带宽、蓝色波长带宽、紫色波长带宽、紫外波长带宽等不同的波长带宽发光的发光二极管获得的实体。特别是在发光二极管照射装置中，可以结合两种或多种以红色波长带宽、黄色波长带宽、绿色波长带宽、蓝色波长带宽、紫色波长带宽等不同的波长带宽发光的发光二极管，以便通过混合从这些发光二极管发射出的两种或多种光线，可以获得自然光或白色光。或者，可以采用以该蓝色波长带宽、紫色波长带宽、紫外波长带宽中的至少一种波长带宽发光的发光二极管作为光源，以便可以通过混合该发光二极管发射出的光激发荧光物质而辐射的光来获得自然光或白色光。
根据本发明第九实施例，提供了一种电子装置，其包括提供在下面的基底上方并且包括具有预定形状并且主要由银组成的第一金属薄膜和覆盖该第一金属薄膜并且主要由钯和/或铂组成的第二金属薄膜的电极。
根据本发明第十实施例，提供了一种电子装置的制造方法。该方法包括如下步骤：在下面的基底上方形成具有预定形状并且主要由银组成的第一金属薄膜，以及形成覆盖该第一金属薄膜并且主要由钯和/或铂组成的第二金属薄膜，从而形成电极。
在该第九和第十实施例中，该下面的基底基本上可以由任何物质组成。该下面的基底的具体示例包括半导体层、半导体基板、导电氧化层和导电氧化基板。该电子装置的具体示例包括半导体装置、压电装置、热电装置、光学装置(如，采用非线性光学晶体的二次谐波生成元件)、介电装置(包括铁电装置)和超导装置。该半导体装置包括如一般的发光二极管的发光元件、带间跃迁(量子级联(quantum cascade))发光二极管、一般的半导体激光器、和带间跃迁(量子级联)半导体激光器。而且，该半导体装置也包括光接受元件如光电二极管、传感器、太阳能电池和电子传输元件(典型地为晶体管)。该晶体管的示例包括如高电子迁移晶体管的场效应晶体管(FET)和如异质结双极性晶体管(HBT)的双极晶体管。一个或多个这些元件形成在同样的基板或芯片上。根据需要这些元件配置成独立驱动的。集成发光元件和电子传输元件在同一个基板上允许构造光电集成电路(OEIC)。可以根据需要提供光学互连。基于光供应的照明通信或光通信也可以采用至少一个发光元件(发光二极管或半导体激光器)的闪烁来实施。照明通信或光学通信可以采用多种不同波长带宽的光线实施。通过采用包括发光二极管或半导体激光器的装置作为电子装置，可以形成下列电子设备：发光二极管背光、发光二极管照明装置和发光二极管显示器。而且，也可以形成采用发光二极管或半导体激光器作为其光源的投影器和背投电视、光栅阀和其它设备。
对于该第九和第十实施例，其可能有类似于第一至第八实施例的应用。
不同于如上所述的有关该第三和第四实施例的特征类似于有关第一和第二实施例的上述特征，只要该第一和第二实施例的特征不与该第三和第四实施例的特征矛盾。
在具有上述构造的实施例中，主要由钯和/或铂组成的第二金属薄膜覆盖主要由银组成的该第一金属薄膜，其不仅在室温而且在高温下(如，300℃或更高)可以完全防止银迁移。这可以防止造成该电极的可靠性变坏的空位(银向外移除引起的间隙)和晶须的出现。此外，也可以有效防止该第一金属薄膜的氧化和硫化。另外，即使包含易于扩散如锡或金的金属的层形成在该第二金属薄膜的上方，也可以防止通过银迁移的该层和该第一金属薄膜之间的反应。
根据本发明的实施例，可以防止由于银迁移而造成的第一金属薄膜的变劣，这允许第一金属薄膜长时间地保持其高反射性和低电阻性。因此，可以获得具有良好耐环境的稳定和高性能的电极。因此，从有源层发射出的光可以由电极高效率地反射，从而被提取到外部。因此，可以实现具有高光发射效率、长周期和高可靠性的高性能发光二极管。另外，采用这种具有高发射效率的发光二极管允许实现高性能发光二极管背光、发光二极管照明装置、发光二极管显示器、发光二极管光通信装置、空间光发射装置和各种电子设备等。
从以下结合附图的描述，本发明上述和其它特征和优点将会变得更加明显，其中该附图以示例的方式图示了本发明的优选实施例。
附图说明
图1A和1B分别是展示根据本发明第一实施例的发光二极管的平面图和剖面图；
图2A和2D是解释根据本发明第一实施例的发光二极管的制造方法的剖面图；
图3A至3C是解释根据本发明第一实施例的发光二极管中第二金属薄膜防止Ag迁移作用的图片；
图4是展示根据本发明第一实施例的发光二极管的示例的老化试验结果的示意图；
图5是展示比较示例的老化试验结果的示意图，用于与根据本发明第一实施例的发光二极管的一个示例相对比；
图6是展示根据本发明第二实施例的发光二极管的剖面图；
图7A和7B分别是展示根据本发明第三实施例的发光二极管的平面图和剖面图；
图8是展示根据本发明第四实施例的发光二极管的剖面图；
图9是展示根据本发明第五实施例的发光二极管的剖面图；
图10A至10F是解释根据本发明第六实施例的发光二极管的制造方法的剖面图；
图11是展示根据本发明第六实施例的发光二极管的制造方法中形成在基板上的平面形状的突起的示例的平面图；
图12是展示根据本发明第六实施例的发光二极管的制造方法中形成在基板上的平面形状的突起的示例的平面图；
图13是展示根据本发明第六实施例的用在发光二极管的制造方法中的基板的示意图；
图14是解释根据本发明第六实施例的发光二极管的制造方法中的基板上的III-V族氮化物化合物半导体层的生长方式的示意图；
图15是解释根据本发明第六实施例的发光二极管的制造方法中的通过TEM观察生长在基板上的III-V族氮化物化合物半导体层发现的位错行为的示意图；
图16是展示根据本发明第六实施例的发光二极管的制造方法中的生长在基板上的III-V族氮化物化合物半导体层中螺位错分布的示例的示意图；
图17是展示根据本发明第六实施例的发光二极管的制造方法中的生长在基板上的III-V族氮化物化合物半导体层中螺位错分布的示例的示意图。
图18A至18F是展示根据本发明第六实施例的发光二极管的制造方法中的基板上的物III-V族氮化化合物半导体层的生长方式的示意图；
图19A和19B是展示根据本发明第六实施例的发光二极管的制造方法中的生长在基板上的III-V族氮化物化合物半导体层位错行为的示意图；
图20A至20C是展示根据本发明第六实施例的发光二极管的制造方法中的生长在基板上的III-V族氮化物化合物半导体层的初始生长阶段的图片；
图21A至21C是展示根据本发明第六实施例的发光二极管的制造方法中，当在初始生长阶段未产生小核时，基板上的III-V族氮化物化合物半导体层的生长方式的示意图；
图22A和22B是展示根据本发明第六实施例的发光二极管的制造方法中，当在初始生长阶段未产生小核时，生长在基板上的III-V族氮化物化合物半导体层的位错行为；
图23是展示基于本发明第六实施例制造的发光二极管上的光线追踪模拟结果的示意图；
图24A和24B是解释根据本发明第七实施例的发光二极管的制造方法的剖面图；
图25A至25C是解释根据本发明第八实施例的发光二极管的制造方法的剖面图；
图26是解释根据本发明第八实施例的发光二极管的制造方法中的通过TEM观察生长在基板上的III-V族氮化物化合物半导体层发现的位错行为的示意图；
图27是展示基于本发明第八实施例制造的发光二极管上的光线追踪模拟结果的示意图；
图28是展示基于本发明第八实施例制造的发光二极管上的光线追踪模拟结果的示意图；
图29是展示基于本发明第八实施例制造的发光二极管上的光线追踪模拟结果的示意图；
图30A至30C是解释根据本发明第九实施例的发光二极管背光的制造方法的剖面图；
图30D和30E是解释根据本发明第九实施例的发光二极管背光的制造方法的透视图；
图31是解释根据本发明第十实施例的发光二极管背光的制造方法的透视图；
图32是解释根据本发明第十一实施例制造的集成发光二极管的透视图；以及
图33是展示基于本发明第十一实施例的制造的集成发光二极管的安装方式的剖面图。
具体实施方式
下面将参照附图描述本发明的实施例。在本实施例所有的附图中，相同或等价的部件用相同的标号标示。
图1A和1B展示了根据本发明第一实施例的发光二极管。图1A是平面图，图1B是沿着图1A中X-X线剖取的剖面图。这个发光二极管采用III-V族氮化物化合物半导体如GaN。
如图1A和1B所示，在该发光二极管中，n型III-V族氮化物化合物半导体层2、由III-V族氮化物化合物半导体形成的有源层3和p型III-V族氮化物化合物半导体层4顺序沉积在基板1的上方，基板1具有一个平坦的主面并且由透射所发射波长的光的材料组成。例如，上述材料中的任何一种都可以用作基板1。具体地，例如，该基板1是蓝宝石基板，并且其主面是c-平面。该n型III-V族氮化物化合物半导体层2的上部分、有源层3和p型III-V族氮化物化合物半导体层4形成具有预定平面形状和截面形状的台面部分5。在台面部分5的p型III-V族氮化物化合物半导体层4的上方，提供有主要由Ag组成并且具有预定平面形状的第一金属薄膜6，并与p型III-V族氮化物化合物半导体层4形成欧姆接触。而且，主要由Pd和/或Pt组成的第二金属薄膜7形成来覆盖第一金属薄膜6，以便由这些第一和第二金属薄膜6和7形成p电极8。该第一和第二金属薄膜6和7的成分如上所述。该第一金属薄膜6的厚度为如30至200nm(如140nm)。该第二金属薄膜7的厚度为如10至150nm(如100nm)。在台面部分5外侧的n型III-V族氮化物化合物半导体层2上，形成n电极9以围绕台面部分5，并对n型III-V族氮化物化合物半导体层2形成欧姆接触。
下面将描述发光二极管的制造方法。
首先，制备基板1，并且用热清洗或类似方法清洗。然后通过现有方法在约550℃的生长温度下在该基板1上生长例如GaN缓冲层或AlN缓冲层(未示出)。随后，如图2A所示，通过如MOCVD，顺序外延生长n型III-V族氮化物化合物半导体层2、由III-V族氮化物化合物半导体形成的有源层3和p型III-V族氮化物化合物半导体层4。
该III-V族氮化物化合物半导体层的生长源的示例如下所示：三乙基镓((C2H5)3Ga，TEG)或三甲基镓((CH3)3Ga，TMG)作为用于Ga的材料；三甲基铝((CH3)3Al，TMA)作为用于Al的材料；三乙基铟((C2H5)3In，TEI)或三甲基铟((CH3)3In，TMI)作为用于In的材料；氨(NH3)作为用于N的材料。对于掺杂物，可以用如硅烷(SiH4)作为n型掺杂物，而如二(甲基环戊二烯基)镁((CH3C5H4)2Mg)、二(乙基环戊二烯)镁((C2H5C5H4)2Mg)或二(环戊二烯)镁((C5H5)2Mg)用作p型掺杂物。例如可以用H2作为该III-V族氮化物化合物半导体层生长时的载体气体。
生长该III-V族氮化物化合物半导体层后，从该MOCVD设备中取出上方生成有这些层的基板1。
接下来参照图2B，以剥离(lift-off)、蚀刻或其它方法形成具有预定形状的第一金属薄膜6在p型III-V族氮化物化合物半导体层4上。在剥离中，首先在该p型III-V族氮化物化合物半导体层4上形成具有预定形状的抗蚀剂图案，然后通过溅射或真空蒸发沉积金属薄膜在其整个表面的上方。然后，一同移除树脂图案和形成在其上方的金属薄膜，从而形成具有预定形状的第一金属薄膜6。在蚀刻中，首先在p型III-V族氮化物化合物半导体层4的整个表面上方形成第一金属薄膜6，然后蚀刻掩模如抗蚀剂图案形成在该第一金属薄膜6上。然后，采用蚀刻掩模蚀刻第一金属薄膜6以使其形成预定形状的图案。形成第一金属薄膜6以后，形成具有预定形状的第二金属薄膜7以覆盖第一金属薄膜6。具有预定形状的第二金属薄膜7可以通过类似于第一金属薄膜6的形成方法形成。以上述方式，形成由第一和第二金属薄膜6和7组成的p电极8。
随后，实施热处理以活化p型III-V族氮化物化合物半导体层4中的p型杂质。这种热处理在N2和O2的混合气体气氛(如成分为99％的N2和1％的O2)中在温度为500至750℃(优选550至750℃)下实施如一分钟至两个小时或五分钟至两个小时。更具体地，例如，这种热处理在550℃下实施两分钟。O2与N2混合的原因为O2促进了活化。采用相对低的温度实施这种热处理的目的是防止有源层3等由于热处理的劣化。
热处理后，形成具有预定形状并且覆盖p电极8和围绕该p电极8的p型III-V族氮化物化合物半导体层4的抗蚀剂图案(未示出)，然后，采用该抗蚀剂图案作为蚀刻掩模，通过采用例如氯气(Cl2)的反应离子蚀刻(RIE)实施蚀刻。如图2C所示，由于这种蚀刻，n型III-V族氮化物化合物半导体层2的上部分、有源层3和p型III-V族氮化物化合物半导体层4都被图案化以形成台面部分5。然后，移除该抗蚀剂图案。
接下来参照图2D，该n电极9通过剥离或蚀刻形成在靠近台面部分5的n型III-V族氮化物化合物半导体层2上。
形成n电极9以后，蚀刻n型III-V族氮化物化合物半导体层2的作为划线区域的部分，从而露出基板1。
随后，从其后侧研磨和精研其上以上述方式形成发光二极管结构的基板1，以便根据需要减少其厚度，然后实施该基板1的划分(切割)以形成杆。然后，划分该杆以分割成芯片。
通过上述步骤，就制造了预定的发光二极管。
下面将描述发光二极管的具体结构的示例。具体地，例如，n型III-V族氮化物化合物半导体层2由n型GaN层、n型GaInN层、n型GaN层和n型GaInN层依次从底向上组成。该上两层包含在台面部分5中，而n电极9形成在下n型GaInN层上。该p型III-V族氮化物化合物半导体层4由p型GaInN层、p型AlInN层、p型GaN层和p型GaInN层依次从底向上组成。该有源层3具有如GaInN-基多层量子阱(MQW)结构(如交替的GaInN量子阱层和GaN阻挡层的多层结构)。有源层3中的In含量根据该发光二极管的发射波长而选择。例如，对于405nm的发射波长，该In含量最多为11％，对于450nm最多为18％，对于520nm最多为24％。如采用通过溅射形成并且具有140nm厚的Ag-Pd-Cu合金薄膜(Pd含量为0.5至4.9原子％，Cu含量为0.1至3.5原子％)或Ag薄膜作为该p电极8的第一金属薄膜6。例如，采用通过溅射形成并且具有120nm厚的Pd薄膜作为第二金属薄膜7。Ag和Pd的线性膨胀系数几乎彼此相等：分别为19×10-6/K和11×10-6/K。因此，即使当温度改变时，在第一和第二金属薄膜6和7之间也几乎不会产生由于热应力而导致的扭曲。例如，可以采用Ti/Ni/Au/Ni结构(例如，Ti薄膜、Ni薄膜、Au薄膜和Ni薄膜的厚度分别为10nm、50nm、180nm和10nm)作为n电极9。
在这种发光二极管中，从有源层3发射出的光通过在p电极8和n电极9之间施与前向电压从而在它们之间施加电流而获得。该发射出的光通过基板1提取至外部。根据有源层3中In含量的选择，可以获得绿色或蓝色发射光。从该有源层3中发射的光中，直接射向基板1的光在基板1和n型III-V族氮化物化合物半导体层2之间的界面上折射，然后通过基板1至外部。比较而言，从有源层3发射出并且直接射向p电极8的光被第一金属薄膜6反射以便直接射向基板1，然后通过基板1至外部，其中第一金属薄膜6主要由p电极8中作为高反射率材料的Ag组成。
下面将描述验证防止由于该第二金属薄膜7而导致的Ag从该第一金属薄膜6迁移的作用的实验结果。图3A是如下所述得到的光学显微镜照片。具体地，为了其成像，制备采用Ag-Pd-Cu合金薄膜作为第一金属薄膜6和采用Pd薄膜作为第二金属薄膜7的实施例。而且，第二金属薄膜7由TiW薄膜覆盖，并且Sn通过在300℃下焊接提供在TiW薄膜上。通过焊料在p电极8和n电极9之间施与电流使有源层3发光的状态下，通过作为基板1的蓝宝石基板成像p电极8而获得该显微照片。图3B是关于第一对比示例以类似方式获得的光学显微镜照片，其中，Ag-Pd-Cu合金薄膜作为第一金属薄膜6，TiW薄膜作为第二金属薄膜7的等价物，其包括在专利文件1中作为保护片的材料所公开的金属中。应注意的是，关于如下的示例也可以获得与图3B中所示相类似的结果，在该示例中W薄膜用作第二金属薄膜7的等价物，其包括在专利文件1中作为保护片的材料公开的金属中。图3C是关于第二对比示例以类似方式获得的光学显微照片，其中，Ag-Pd-Cu合金薄膜作为第一金属薄膜6，而Ni薄膜作为第二金属薄膜7的等价物，其包括在专利文件1中作为保护片的材料公开的金属中。对比图3A至3C可以得到下列事实。具体地，在图3C中，焊料图案可见。这些可见焊料图案对应扩散痕迹，其表明包含在第一金属薄膜6中的Ag通过覆盖第一金属薄膜6的Ni薄膜发生显著迁移，并且因此该焊料中的Sn已经扩散至第一金属薄膜6中。图3B同样展示了表明类似反应发生的扩散痕迹，尽管其可见度相对图3C较低。比较而言，在图3A中未见扩散痕迹，其表明作为第二金属薄膜7的Pd薄膜防止了包含在第一金属薄膜6中的Ag的迁移。在有源层3发光的状态下捕获图片的目的是突出扩散痕迹。
图4展示了上述实施例中发光二极管的老化试验(基于80℃额定驱动的通电试验)的结果。图4的纵坐标表示光输出的下降率，而横坐标表示老化时间。试验样品数为八个。作为对比，图5展示了发光二极管类似老化试验的结果，在该发光二极管中Ag-Pd-Cu合金薄膜作为第一金属薄膜6，W薄膜作为第二金属薄膜7的等价物。试验样品数为五个。图4展示出包括Pd薄膜作为第二金属薄膜7的实施例的发光二极管的估计半衰期为十万小时或更长。相反，Ag-Pd-Cu合金薄膜作为第一金属薄膜6，W薄膜作为第二金属薄膜7的等价物的图5展示出该发光二极管的估计半衰期小于一千小时，因此明显短于该实施例的发光二极管的半衰期。
如上所述，根据该第一实施例，p电极8由形成在p型III-V族氮化物化合物半导体4上并且主要由Ag组成的第一金属薄膜6和覆盖第一金属薄膜6并且主要由Pd和/或Pt组成的第二金属薄膜7形成。因此，由于第一金属薄膜6，可以达到好反射率特性。而且，第二金属薄膜7可以充分完全地防止包含在第一金属薄膜6中的Ag的迁移，从而避免劣化，这样可以保持第一金属薄膜6的高反射特性。因此，可以实现具有长寿命和高可靠性的高密度绿色和蓝色发光二极管。
下面将描述根据本发明第二实施例的发光二极管。图6展示了这种发光二极管。
如图6所示，在这种发光二极管中，由W、Mo、Ti、TiW、TiMo、WMo或TiWMo组成的第三金属薄膜10形成来覆盖p电极8。而且，第四金属薄膜1 1形成来覆盖该第三金属薄膜10，该第四金属薄膜由耐干蚀刻的金属如Ni组成。具体地，第三金属薄膜10为如通过溅射形成的TiW薄膜并且具有120nm的厚度，第四金属薄膜11为如通过溅射形成的Ni薄膜并且具有50nm的厚度。这种发光二极管的其它元件与第一实施例的发光二极管相同。
除了第三和第四金属薄膜10和11在第二金属薄膜7之后形成外，这种发光二极管的制造方法与第一实施例的制造方法相同。
根据该第二实施例，可以达到与第一实施例同样的优点。而且，以覆盖p电极8的顺序形成的第三和第四金属薄膜10和11可以提供下列优点。具体地，由W、Mo、Ti、TiW、TiMo、WMo或TiWMo组成的第三金属薄膜10具有防止Au和Sn扩散的作用。因此，即使包含Au或Sn的层(焊料层等)形成在p电极8的上方，形成覆盖p电极8的第三金属薄膜10也可以有效防止该层中的Au和Sn扩散至p电极8中及其中的反应。第三金属薄膜10可以有效防止Au和Sn扩散的原因是，第二金属薄膜7防止了第一金属薄膜6中的Ag的迁移。另外，由于由耐干蚀刻的金属如Ni组成的第四金属薄膜11形成来覆盖第三金属薄膜10，因此，可以有效防止采用氯气的RIE形成台面部分5时第三金属薄膜10和p电极8被蚀刻。
下面将描述根据本发明第三实施例的发光二极管。图7A和7B展示了这种发光二极管。图7A是平面图，而图7B是沿着图7A中Y-Y线剖取的剖面图。
如图7A和7B所示，这种发光二极管包括形成覆盖第四金属薄膜11、台面部分5的侧面、除了台面部分5的n型III-V族氮化物化合物半导体层2的表面和n电极9的绝缘薄膜12。至少绝缘薄膜12的下部分由氮化硅薄膜形成。这种氮化硅薄膜包括通过低压CVD等方法形成的化学计量Si3N4薄膜，以及通过等离子CVD等形成的非化学计量SiN薄膜。具体地，绝缘薄膜12由例如氮化硅薄膜和在该氮化硅薄膜上的氧化硅薄膜形成。该在下的氮化硅薄膜和该在上的氧化硅薄膜的厚度分别为例如约100nm和约250nm。该氧化硅薄膜包括化学计量SiO2薄膜和非化学计量SiO薄膜。在第四金属薄膜11上的绝缘薄膜12中，如四个开口13a至13d提供在方形的四个角上。而且，四个垫电极14形成在第四金属薄膜11上的开口13a至13c的内侧，垫电极15形成在n电极9上的开口13d的内侧。作为垫电极14和15，如可以采用Ti/Ni/Au结构(例如，Ti薄膜、Ni薄膜、和Au薄膜的厚度分别为10nm、50nm和360nm)。这种发光二极管的其它元件与第一和第二实施例中的发光二极管相同。
除了下列附加步骤之外，这种发光二极管的制造方法与第二实施例的制造方法相同。具体地，在第三实施例中，形成第四金属薄膜11后，绝缘薄膜12通过CVD等方法形成在其整个表面上方。随后，通过蚀刻移除绝缘薄膜12中的预定部分以形成开口13a至13d，然后在开口13a至13c内侧形成垫电极14和在开口13d内侧形成垫电极15。
除了与第一和第二实施例同样的优点外，第三实施例还可以提供下列优点。具体地，在第三实施例中，形成至少下部分由氮化硅薄膜形成的绝缘薄膜12覆盖第四金属薄膜11、台面部分5的侧面、除了台面部分5的n型III-V族氮化物化合物半导体层2和n电极9。具有致密结构的这种氮化硅薄膜可以防止水从外部浸入，并因此可以更可靠地防止p-n结泄漏。因此，可以进一步增加发光二极管的可靠性和寿命。另外，由于垫电极14和15分别形成在开口13a至13c和13d的内侧，因此在绝缘薄膜12中，在安装时可以由这四个焊盘电极14和15支撑，其允许发光二极管在稳定状态安全地安装。
下面将描述根据本发明第四实施例的发光二极管。图8A展示了这种发光二极管。
如图8所示，在这种发光二极管中，镀金层17形成在垫电极14和15的上方，籽晶层16形成在它们之间。籽晶层16例如由Au组成，并且具有例如100nm的厚度。该镀金层17的厚度为例如2500nm。这种发光二极管的其它元件与第一至第三实施例的发光二极管相同。
除了籽晶层16形成在垫电极14和15之上并且然后采用籽晶层16进行镀覆形成镀金层17之外，这种发光二极管的制造方法与第一至第三实施例的制造方法相同。
第四实施例可以提供与第一和第三实施例同样的优点。
下面将描述根据本发明第五实施例的发光二极管。图9展示了这种发光二极管。
如图9所示，这种发光二极管包括主要由Pd和/或Pd组成并且形成在垫电极14和15上的籽晶层16和镀金层17之间的第五金属薄膜18。这种发光二极管的其它元件与第一至第四实施例的发光二极管相同。
除了通过镀覆在焊盘电极14和15上的籽晶层16上形成第五金属薄膜18并且然后通过涂镀在第五金属薄膜18上形成镀金层17之外，这种发光二极管的制造方法与第一至第四实施例的制造方法相同。
除了与第四实施例同样的优点，第五实施例还可以提供下列优点。具体地，当p型III-V族氮化物化合半导体层4生长时，在p型III-V族氮化物化合半导体层4的表面上经常出现由于螺位错引起的凹坑19，如图9中虚线所示。如果凹坑19以这种方式出现，则反映该凹口19的台阶的凹槽(虚线所示)也会从形成在p型III-V族氮化物化合半导体层4的上方的第一金属薄膜6至镀金层17的各层中产生。一般来说，围绕该凹槽的各层的结晶度、形状和覆盖度不能令人满意。因此，包含在第一金属薄膜6中的Ag可能沿着凹槽迁移，最终达到镀金层17并且与镀金层17反应。比较而言，在第五实施例中，主要由Pd和/或Pd组成的第五金属薄膜18形成在镀金层17的下方。因此，即使在p型III-V族氮化物化合半导体层4的表面上出现凹坑19，第五金属薄膜18的抗Ag迁移作用可以有效防止包含在第一金属薄膜6中的Ag到达镀金层17。因此，防止了由于Ag扩散至镀金层17中而引起的安装强度变差。而且，也可以防止从镀金层17进一步迁移至外部的Ag离子对可靠性造成的不良影响。
下面将描述根据本发明第六实施例的发光二极管。在第六实施例中，采用凹槽-突起基板作为生长包括在发光二极管中的III-V族氮化物化合物半导体层的基板。
图10A至10F按步骤顺序展示了根据第六实施例的发光二极管的制造方法。
如图10A所示，在第六实施例中，制备具有一个平坦的主面并且由透射发射波长的光的材料组成的基板1。而且，在基板1上，周期地形成每个具有等腰三角形截面形状和预定平面形状的突起20。因此，在每两个突起20之间，形成具有倒梯形截面形状的凹槽21。例如，上述材料中的任何一种都可以用于该基板1。具体地，例如，该基板1是蓝宝石基板并且其主面是c-平面。突起20和凹槽21的平面形状可以是上述多种平面形状的任何一种。例如，可以使用图11和12中的平面形状。在图11中，突起20和凹槽21都具有在一个方向上延伸的条纹形状。在图12中，每个都具有六边平面形状的突起20以蜂窝图案二维地设置。典型地，沿着图11中点线的方向(垂直于条纹的方向)平行于III-V族氮化物化合物半导体层23的a轴设置，对此将在稍后描述。而且，图12中沿着点线的方向(沿着互连最近的突起20的中心的线的方向)平行于III-V族氮化物化合物半导体层23的m轴设置，对此将稍后描述。如果基板1为蓝宝石基板，那么图11中突起20和凹槽21的条纹的延伸方向平行于蓝宝石基板的<1-100>方向。此外，图12中凹槽21的延伸方向平行于蓝宝石基板的<1-100>方向。考虑工艺简便，可以适当地采用如SiO2作为突起20的材料，尽管可以采用上述任何材料。
为了形成在基板1上的截面形状为等腰三角形的突起20，可以采用现有方法。例如，通过CVD、真空蒸发、溅射等方法在基板1的整个表面上形成作为突起20的材料的薄膜(如，SiO2薄膜)。随后，通过光刻形成具有预定形状的抗蚀剂图案在该薄膜上。接下来，在锥形蚀刻的条件下采用抗蚀剂图案作为蚀刻掩模，通过RIE或类似方法蚀刻该沉积的薄膜，从而形成具有等腰三角形截面形状的突起20。
形成该突起20后，用热清洗等方法清洗基板1和突起20的表面。然后，通过现有技术，在约550℃的生长温度下，在基板1上生长如GaN缓冲层和AlN缓冲层(未示出)。接下来，通过如MOCVD的外延生长III-V族氮化物化合物半导体层。如图10B，在这个外延生长中，生长开始于凹槽21的底面，这样产生了由III-V族氮化物化合物半导体组成的多个小核22。接下来参照图10C，通过该小核22的生长和聚结过程，III-V族氮化物化合物半导体层23生长来每个都具有等腰三角形截面形状，其中，底边(base)为凹槽21的底面，斜边(slope)为相对于基板1的主面倾斜的面。在这个示例中，具有等腰三角形截面形状的III-V族氮化物化合物半导体层23的高度大于突起20的高度。例如，III-V族氮化物化合物半导体层23的延伸方向平行于其<1-100>方向，其斜边的面为(1-101)平面。III-V族氮化物化合物半导体层23可以无掺杂的，或者可以选择性地掺杂有n型或p型杂质。稍后将描述III-V族氮化物化合物半导体层23的生长条件。
完成图10C所示状态后，继续III-V族氮化物化合物半导体层23的生长，保持其斜边的面的平面取向。进一步生长提供在图10D所示的情况中，其中，III-V族氮化物化合物半导体层23的两端都达到突起20的侧面的下部分，从而III-V族氮化物化合物半导体层23的截面形状变成五边形。
随后，继续生长，且生长条件设置成使得侧向生长占优势。由于这个工艺，如图10E所示，III-V族氮化物化合物半导体层23如箭头所示侧向生长，并且在突起20上方延伸，这样其截面形状变为六边形。在图10E中，点线表示对应于中间生长阶段的生长边界(下文中一致)
如图10F所示，当进一步继续侧向生长时，III-V族氮化物化合物半导体层23生长，并且其厚度增加。最后，从相邻的凹槽21生长的III-V族氮化物化合物半导体层23在突起20上方彼此接触并且彼此聚结。
连续地，如图10F所示，进一步侧向生长III-V族氮化物化合物半导体层23，直到其表面变为平行于基板1的主面。在这样生长的III-V族氮化物化合物半导体层23中，凹槽21上方的部分位错密度很低。
根据情况而定，该生长状态可以直接从图10C所示的状态变换至图10E所示的状态，而不需要通过图10D所示的步骤。
在完成图10F所示的状态后，类似于第一实施例，n型III-V族氮化物化合物半导体层2、有源层3和p型III-V族氮化物化合物半导体层4顺序生长在该III-V族氮化物化合物半导体层23上方。而且，随后的步骤类似于第一实施例实施，从而制造出预定的发光二极管。
在这样得到的发光二极管中，从有源层3发射出的光通过在p电极8和n电极9之间施加前向电压从而在它们之间施加电流而获得。该发射出的光通过基板1提取至外部。根据有源层3中In含量的选择，可以获得绿或蓝色发射光。从有源层3中发射的光中，直接射向基板1的光在基板1和基板1上的凹槽21中的III-V族氮化物化合物半导体层23之间的界面上折射，然后通过该基板1至外部。比较而言，从有源层3发射出并且直接射向p电极8的光被p电极8反射，以便直接射向基板1，然后通过基板1至外部。
在第六实施例中，为了最小化III-V族氮化物化合物半导体层23中的螺位错密度，定义不同的参数以满足下面的不等式。这些参数如下(见图13)：凹槽21的底面宽度Wg；凹槽21的深度d，即突起20的高度；和如图10C所示状态，基板1的主面和III-V族氮化物化合物半导体层23的斜边形成的角度α。
2d≥Wg·tan α
参数设置示例如下：当Wg为2.1μm并且α为59°时，d≥1.75；当Wg为2μm并且α为59°时，d≥1.66；当Wg为1.5μm并且α为59°时，d≥1.245；而当Wg为1.2μm并且α为59°时，d≥0.966。在任何情况下。希望该深度d满足d＜5μm。
在图10B、10C和10D所示的步骤中生长III-V族氮化物化合物半导体层23时，生长源的V/III比率设定为高值，如13000±2000范围中的值，并且生长温度设定为低值，如1100±50℃范围内的温度。这个条件设置允许III-V族氮化物化合物半导体层23以逐渐填充凹槽21的方式生长，并且而它的面相对于基板1的主面倾斜，呈现为斜边，如图10B、10C和10D所示。在这个生长过程中，几乎没有III-V族氮化物化合物半导体层23生长在突起20上。III-V族氮化物化合物半导体层23的生长在0.01至2.0个大气压的压力条件下生长，并且优选为约1.0个大气压。如果III-V族氮化物化合物半导体层23在约0.4个大气压下生长，则优选使用1050±50℃范围内的生长温度。采用这样的生长温度的目的是抑制III-V族氮化物化合物半导体层23的侧向生长，从而促进其在凹槽21中的选择性生长。生长率一般设定为0.5至5.0μm/h，并且优选为约3.0μm/h。如果III-V族氮化物化合物半导体层23为GaN层，则源气体的流速如下：对于TMG，20SCCM；对于NH3，20SLM。在图10E和10F所示的步骤中生长(侧向生长)III-V族氮化物化合物半导体层23时，生长源的V/III比率设定为低值，如5000±2000范围中的值，并且生长温度设定为高值，如1200±50℃范围内的温度。如果生长温度高于这个范围，则III-V族氮化物化合物半导体层23的表面容易变得粗糙。比较而言，如果低于这个范围，则在III-V族氮化物化合物半导体层23之间的交汇处易于产生凹坑。如果III-V族氮化物化合物半导体层23为GaN层，则源气体的流速如下：对于TMG，40SCCM；对于NH3，20SLM。如图10E和10F所示，这种条件设置允许III-V族氮化物化合物半导体层23侧向生长并且获得平的表面。通过该生长，在III-V族氮化物化合物半导体层23和基板1之间未产生间隙。
图14示意性地展示了当GaN层作为III-V族氮化物化合物半导体层23的示例生长时，源气体的流动和其在基板1上的扩散。这种生长最重要的特征是，在初始生长阶段，GaN未生长在基板1上的突起20上，GaN的生长开始于凹槽21中。在图14中，突起20的截面形状为三角形。然而，同样当突起20的截面形状为梯形时，类似地GaN未生长在突起20上。一般来说，对于GaN生长，TMG和NH3分别用作Ga和N源。在这种情况下，GaN的生长源于NH3和Ga之间的直接反应，如下列化学反应式所示：
Ga(CH3)3(g)+3/2H2(g)→Ga(g)+3CH4(g)
NH3(g)→(1-α)NH3(g)+α/2N2(g)+3α/2H2(g)
Ga(g)+NH3(g)＝GaN(s)+3/2H2(g)
作为这个反应的结果，H2气产生。H2气阻止晶体生长，即H2气具有蚀刻作用。在图10B、10C和10D所示的步骤中，突起20上的生长通过采用一种在平面基板上通常的GaN生长所不用的条件而抑制，即增强蚀刻作用并且因此阻止生长的条件(高V/III比率的条件)。然而，在凹槽21内侧，这种蚀刻作用减弱，从而导致晶体生长。在典型的生长方法中，晶体在提供增强的侧向生长程度的条件下(高温度条件)生长，以获得生长晶体的表面的高平面度。比较而言，在第六实施例中，为了在前期弯曲螺位错至平行于基板1的主面的方向并且用III-V族氮化物化合物半导体层23填充凹槽21，如上所述在晶体生长中采用低于典型温度的温度(如，1050±50℃)。
图15示意性地展示了采用透射电子显微镜(TEM)的在III-V族氮化物化合物半导体层23中晶体缺陷分布的分析结果。在图15中，数字24表示螺位错。图15中明显的是，该位错密度在突起20的中心部分附近很高，即位于从彼此相邻的凹槽21生长的III-V族氮化物化合物半导体层23之间的汇聚部分。比较而言，在包括在凹槽21上的部分的其它部分中的位错密度很低。例如，当凹槽21的深度d为1μm并且凹槽21的底面的宽度Wg为2μm时，在低位错密度部分中的位错密度为6×107/cm2，其比未使用凹槽-突起基板1的情况下低一至两个数量级。还可以看出沿着垂直于凹槽21的侧壁的方向未产生位错。
在图15中，包括在凹槽21上方与基板1接触的III-V族氮化物化合物半导体层23中的高位错密度和低结晶度的区域的平均厚度约为在突起20上方与基板1接触的III-V族氮化物化合物半导体层23中的高位错密度和低结晶度的区域的平均厚度的1.5倍。这个结果反映III-V族氮化物化合物半导体层23在突起20上方侧向生长的事实。
图16展示了当突起20具有如图11所示的平面形状时螺位错24的分布。图17展示了当突起20具有如图12所示的平面形状时螺位错24的分布。
下面将参照图18A至18F描述III-V族氮化物化合物半导体层23从初始阶段开始的生长方式和位错传播的方式。
如图18A所示，在生长开始时，首先在凹槽21的底面产生由III-V族氮化物化合物半导体组成的多个小核22。在这些小核22中，位错(虚线所示)在垂直方向上从与基板1的界面传播，并且从小核22的侧面向外传播。如图18B和18C，如果继续生长，则III-V族氮化物化合物半导体层23通过小核22的生长和聚结工艺生长。在小核22的生长和聚结工艺中，位错向平行于基板1的主面的方向弯曲。结果，向上传播出的位错的数目减小。如图18D所示，如果进一步持续生长，则III-V族氮化物化合物半导体层23的截面形状变成等腰三角形，其中，底边为凹槽21的底面。这时，从III-V族氮化物化合物半导体层23向上传播出的位错的数目大大地减少。如图18E所示，随后，III-V族氮化物化合物半导体层23侧向生长。在这个侧向生长过程中，在传播到III-V族氮化物化合物半导体层23的侧面的位错中，存在于低于突起20的顶点的位置上的位错保持平行于基板1的主面延伸至突起20的侧面并且在此消失，其中，III-V族氮化物化合物半导体层23具有等腰三角形截面形状，且其底边为凹槽21的底面。另一方面，存在于高于突起20的顶点的位置上的位错保持平行于基板1的主面延伸到达侧向生长的III-V族氮化物化合物半导体层23的侧面。如图18F所示，如果进一步持续III-V族氮化物化合物半导体层23的侧向生长，则从突起两侧生长出的III-V族氮化物化合物半导体层23在突起20上方彼此相遇，使得最终所生成的III-V族氮化物化合物半导体层23的表面变成平行于基板1的主面的平面。当III-V族氮化物化合物半导体层23在突起20上方相遇时，III-V族氮化物化合物半导体层23中的位错向上弯曲(至垂直于基板1主面的方向)以成为螺位错。
参照图19A和19B，下面将对从小核22的产生至III-V族氮化物化合物半导体层23侧向生长完成的期间的位错行为进行重新描述。如图19A和19B所示，通过小核22的产生、生长和聚结工艺，从与基板1的界面产生的位错重复地向水平方向弯曲以聚集(位错(1))。此外，这样向水平方向弯曲的位错延伸到该突起20的侧面并且在此消失(位错(2))。而且，从与基板1的界面产生的位错弯曲一次并且传播到III-V族氮化物化合物半导体层23的表面(位错(3))。由于位错的聚集和向水平方向弯曲的位错向突起20的侧面延伸并在此消失，可以获得III-V族氮化物化合物半导体层23，其螺位错的数量少于未产生小核22的情况。
图20A至20C展示了对应于图18A所示的小核22产生在凹槽21底面上的情况的结构的截面TEM图像。图20B和20C是放大图18A中的椭圆所围绕的部分后产生的截面TEM图像。这些图像清晰地展示了在层生长的初始阶段产生小核22的状态。
下面将描述在初始生长阶段产生小核22的情况和未产生它们的情况下，产生在III-V族氮化物化合物半导体层23中的位错的行为如何不同。
图21A至21C展示了在III-V族氮化物化合物半导体层23的初始生长阶段未产生小核22时获得的情况。图21A至21C中展示的状态分别对应于图18D至18F所展示的状态。如图21A所示，如果小核22未产生于初始阶段，则III-V族氮化物化合物半导体层23生长成为具有等腰三角形截面形状，并且其底边为凹槽21的底面时，只有从与凹槽21的底面之间的界面向外延伸的位错才会存在。一般这些位错的密度高于图18D中所示的状态。如图21B所示，如果持续生长，则在延伸到III-V族氮化物化合物半导体层23的侧面的位错中，存在于低于突起20的顶点的位置上的位错保持平行于基板1的主面延伸至突起20的侧面并且在此消失，其中，III-V族氮化物化合物半导体层23具有等腰三角形截面形状，其底边为凹槽21的底面。另一方面，存在于高于突起20的顶点的位置上的位错保持平行于基板1的主面延伸到达侧向生长的III-V族氮化物化合物半导体层23的侧面。如图21C所示，如果进一步持续III-V族氮化物化合物半导体层23的侧向生长，则从突起两侧生长出的III-V族氮化物化合物半导体层23在突起20上方彼此相遇，使得最终所生成的III-V族氮化物化合物半导体层23的表面变成平行于基板1的主面的平面。当III-V族氮化物化合物半导体层23在突起20上方相遇时，III-V族氮化物化合物半导体层23中的位错向上弯曲以成为螺位错24。螺位错24的密度足够低。然而，这个密度高于在初始生长阶段时小核22产生在凹槽21底面上时的情况。其原因是，如图22A和22B所示，如果未产生小核22，则在到达等腰三角形的斜边时，从基板1的界面产生的位错向水平方向弯曲一次，其中底边为凹槽21的底面。即在这种情况下，通过小核22的生成、生长和聚结，可能不能得到位错聚集的效果。
图23展示了基板1上凹槽的深度各种变化时，从发光二极管至外部的光提取效率的改进程度的模拟试验(光线追踪模拟)结果的示例。该改进度基于使用其上没有凹槽和突起的平面基板的情况的对比。该模拟基于从基板1后侧提取光的假设。在图23中，横坐标表示凹槽21的深度(突起20的高度)。纵坐标表示未形成突起20时获得的光提取效率η的改进程度(光提取的倍增率)。突起20具有在一个方向上延伸的条纹形状。由突起20的侧面和基板1的主面形成的角度θ为135°。凹槽21的底面长度Wg为2μm，突起20底面长度为3μm。该模拟基于基板1和III-V族氮化物化合物半导体层23的折射系数分别为1.77和2.35的假设。根据图23，当凹槽21的深度大于0.3μm时，光提取倍增率大于1.35。当深度为0.5μm至2.5μm时，速率大于1.5。当深度为0.7μm至2.15μm时，速率大于1.75。当深度为1μm至1.75μm时，速率大于1.85。当深度为约1.3μm时，速率取得最大值(约1.95)。
除了与第五实施例同样的优点之外，第六实施例还可以提供下列优点。具体地，在基板1和III-V族氮化物化合物半导体层23之间没有间隙。因此，可以防止由于间隙引起的光提取效率的降低。而且，III-V族氮化物化合物半导体层23中的螺位错集中在基板1上的突起20的中心部分附近，并且相对于未使用凹槽-突起基板的现有方法，其它部分中的位错密度大大地减小，如减小到约6×107/cm2。因此，III-V族氮化物化合物半导体层的结晶度大大地增加，如III-V族氮化物化合物半导体层23和生长在III-V族氮化物化合物半导体层23上的有源层3，并且非发光中心等的数量大大地减少。这些特征允许获得发光效率极高的发光二极管。
另外，制造这种发光二极管所需的外延生长次数为1，并且不需要生长掩模。而且，基板1上的突起20可以仅仅通过在基板1上形成作为突起20的材料的薄膜如SiO2薄膜，并且蚀刻处理该薄膜而形成。因此，不需要处理难于在其上形成凹槽和突起的基板1如蓝宝石基板，从而简化了制造步骤。因此，该发光二极管可以低成本制造。
下面将描述本发明第七实施例。
在第七实施例中，限定突起20的高度满足下列条件：当III-V族氮化物化合物半导体层23生长成为具有等腰三角形截面形状且其底边为凹槽21的底面时，III-V族氮化物化合物半导体层23的高度等于或小于突起20的高度。作为示例，图24A和24B展示了III-V族氮化物化合物半导体层23的高度等于突起20的高度的情况。由于这样的设置，从基板1的界面产生且已经延伸达到III-V族氮化物化合物半导体层23的侧面的所有位错保持平行于基板1的主面延伸至突起20的侧面，并且在此消失，其中，III-V族氮化物化合物半导体层23生长具有等腰三角形截面形状，并且底边为凹槽21的底面。因此，到达III-V族氮化物化合物半导体层23的表面的螺位错24的数目显著减少，这样螺位错密度可以基本为零。
第七实施例的其它特征与第一至第六实施例相同。
根据第七实施例，可以生长螺位错密度基本为零的III-V族氮化物化合物半导体层23。因此，可以获得基本不包括位错的III-V族氮化物化合物半导体基板。而且，通过在这个无位错的III-V族氮化物化合物半导体基板上生长如n型III-V族氮化物化合物半导体层2、有源层3和p型III-V族氮化物化合物半导体层4，使得这些层具有大大减小的位错密度。因此，可以获得实现具有优良特性的发光二极管的优点。
下面将描述本发明第八实施例。
如图25A所示，在第八实施例中，每个都具有梯形截面形状和预定平面形状的突起20周期形成在基板1上。因此，在每两个突起20之间，形成有具有倒梯形截面形状的凹槽21。
随后，III-V族氮化物化合物半导体层23类似于第六实施例生长。具体地，通过小核22在凹槽21的底面上的生成、生长和聚结工艺，每个具有等腰三角形截面形状其且底边为凹槽21的底面的III-V族氮化物化合物半导体层23如图25B所示生长。而且，如图25C所示，通过侧向生长，具有平面结构和低螺位错密度的III-V族氮化物化合物半导体层23得以生长。
随后的步骤实施类似于第六实施例，从而制造出预定的发光二极管。
第八实施例的其它特征与第一至第六实施例相同。
图26示意性地展示了采用TEM的该III-V族氮化物化合物半导体层23中的晶体缺陷分布分析结果。
第八实施例可以提供与第六实施例同样的优点。
图27至29展示了从发光二极管至外部的光提取效率变化的模拟试验结果示例，其基于凹槽和突起形成在基板1上时和它们未形成且因此基板1为平面时的情况。所有的模拟都基于从基板1后侧提取光的假设。
在图27中，横坐标表示突起20的折射率。纵坐标表示未形成突起20时获得的光提取效率η的改进程度(光提取的倍增率)。而且，在图27中，黑三角形“▲”表示突起20具有图1 1所示的一维条纹形状结构时的数据(1D)。黑色圆圈“●”表示通过提供具有彼此垂直的一维条纹形状的突起20而获得的二维排列结构的数据(2D)。突起20的侧面和基板1的一个主面所形成的角度θ为135°。凹槽21的底面长度Wg为2μm，突起20底面长度为3μm。该模拟基于基板1和III-V族氮化物化合物半导体层23的折射系数分别为1.77和2.35的假设。根据图27，对于1D和2D两者，当突起20的折射率为1.4时，光提取倍增率取得最大值，当折射率在1.2至1.7范围内时，光提取倍增率足够大。2D中的光提取倍增率大于1D中的光提取倍增率。
同样，当该突起20的截面形状为如第六实施例中的三角形时，可以获得类似结果。
在图28中，横坐标表示突起20的侧面和基板1的一个主面所形成的角度θ，纵坐标表示光提取倍增率。而且，在图28中，黑三角形“▲”表示突起20具有图11所示的一维条纹形状结构时的数据(1D)。黑色圆圈“●”表示通过提供具有彼此垂直的一维条纹形状的突起20而获得的二维排列结构的数据(2D)。凹槽21的底面长度Wg为3μm，突起20底面长度为2μm。该模拟基于基板1、突起20和III-V族氮化物化合物半导体层23的折射系数分别为1.77、1.4和2.35的假设。根据图28，对于1D和2D两者，当突起20的侧面和基板1的一个主面所形成的角度θ在100°＜θ＜160°的范围内时，光提取倍增率大到1.55或更大。而且，当角度θ在132°＜θ＜139°的范围内时，光提取倍增率的极大值为1.75或更大，特别是，当角度θ为135°时，光提取倍增率取得最大值。另外，当角度θ在147°＜θ＜154°的范围内时，光提取倍增率的极大值为1.75或更大，特别是，角度θ为152°时，光提取倍增率取得最大值。2D中的倍增率大于1D中的倍增速率。
同样，当突起20的截面形状为如第六实施例中的三角形时，可以获得类似结果。
在图29中，横坐标表示凹槽21的深度d。纵坐标表示未形成突起20时获得的光提取效率η的改进程度(光提取倍增率)。突起20具有如图11所示的一维条纹形状。凹槽21的底面长度Wg与突起20底面长度的比率为3∶2。该模拟基于基板1、突起20和III-V族氮化物化合物半导体层23的折射系数分别为1.77、1.4和2.35的假设。图29展示出更大深度的凹槽21提供更大的光提取倍增率。
下面将描述本发明第九实施例。
第九实施例涉及通过利用分开制备的红色发光二极管(如AlGaInP-基发光二极管)和由第六实施例的方法制造的蓝色和绿色发光二极管制造的发光二极管背光。
在第九实施例中，蓝色发光二极管结构通过第六实施例中的方法形成在基板1上。随后，在p电极8和n电极9上形成凸点(未示出)，然后切割基板1成为芯片，这样获得倒装芯片形式的蓝色发光二极管。以类似的方式，获得倒装芯片形式的绿色发光二极管。对于红色发光二极管，使用芯片形式的AlGaInP-基发光二极管。该AlGaInP-基发光二极管通过在n型GaAs基板上方沉积AlGaInP-基半导体层以形成二极管结构，并且在其上形成p电极的步骤获得。
每个红色发光二极管芯片、绿色发光二极管芯片和蓝色发光二极管芯片都安装在由AlN等组成的底安装上，然后，基于具有朝向下的底安装的预定布置，这些芯片安装在比如Al基板的基板上。这样产生的状态展示在图30A中。在图30A中，数字61表示基板，数字62表示底安装。而且，数字63、64和65分别表示红色、绿色和蓝色发光二极管芯片。这些红色、绿色和蓝色发光二极管芯片的芯片尺寸为，例如350μm×350μm。实施这些片的安装，使得该红色发光二极管芯片63的n电极设置在底安装62上，绿色和蓝色发光二极管芯片64和65的p电极和n电极通过凸点设置在底安装62上方。用于n电极的引线电极(未示出)在安装有红色发光二极管芯片63的底安装62上形成为预定的图案形状。红色发光二极管芯片63的n电极安装在引线电极上的预定部分上。而且，导线67连接到红色发光二极管芯片63的p电极上和提供在基板61上的预定垫电极66上使其彼此连接。另外，另一导线(未示出)连接到该引线电极的一端和提供在基板61上的另一垫电极上使其彼此连接。在其上安装有绿色发光二极管芯片64的底安装62上，用于p电极的引线电极和用于n电极的引线电极(两者都未示出)形成为预定的图案形状。绿色发光二极管芯片64的p电极和n电极都通过形成在其上的凸点安装在用于p电极的引线电极和用于n电极的引线电极的预定部分上。而且，导线(未示出)连接到用于绿色发光二极管芯片64的p电极的引线电极的一端上和提供在基板61上的垫电极66上使其彼此连接。另外，另一导线(未示出)连接到用于绿色发光二极管芯片64的n电极的该引线电极的一端上和提供在基板61上的另一垫电极上使其彼此连接。蓝色发光二极管芯片65周边的结构类似于绿色发光二极管芯片64周边的结构。
上述的一组红色、绿色和蓝色发光二极管芯片63、64和65定义为一个单元。必要数量的单元基于预定的图案布置在基板61上。该布置的一个示例展示在图30D中。如图30B所示，在该布置完成后，用透明树脂68实施封装以覆盖每个单元。随后，实施透明树脂68的固化。这种固化将透明树脂68固体化，并且树脂68一定程度上随着该固化而收缩。以这种方式，获得发光二极管背光，其中，每个包括红色、绿色和蓝色发光二极管芯片63、64和65的芯片单元在基板61上布置成阵列，如图30E所示。在该背光中，透明树脂68与绿色和蓝色发光二极管芯片64和65的基板1的背面接触，相比基板1的背面之间与空气接触的情况，提供更小的折射率差。因此，通过基板1的背面反射的光与通过基板1到外部的光的比率减小，因此增加了光提取效率，从而改善了发光效率。
这种发光二极管背光适合用作例如液晶板的背光。
下面将描述本发明的第十实施例。
在第十实施例中，起初必要数量的每个红色、绿色和蓝色发光二极管芯片63、64和65基于预定的图案布置在基板61上，类似于第九实施例。随后，如图31所示，用适合红色发光二极管芯片63的透明树脂69实施密封以覆盖红色发光二极管芯片63。而且，用适合绿色发光二极管芯片64的透明树脂70实施密封以覆盖绿色发光二极管芯片64，并且用适合蓝色发光二极管芯片65的透明树脂71实施密封以覆盖蓝色发光二极管芯片65。随后，实施该透明树脂69至71的固化。这种固化将透明树脂69至71固体化，并且透明树脂69至71一定程度上随着这个固化收缩。以这种方式，获得发光二极管背光，其中，每个包括红色、绿色和蓝色发光二极管芯片63、64和65的芯片单元在基板61上布置成阵列。在该背光中，透明树脂70和71与绿色和蓝色发光二极管芯片64和65的基板1的背面接触，相比基板1的背面之间与空气接触的情况，提供更小的折射率差。因此，通过基板1的背面反射的光与通过基板1到外部的光的比率减小，因此增加了光提取效率，从而改善了发光效率。
这种发光二极管背光适合用作例如液晶板的背光。
下面将描述本发明的第十一实施例。
在第十一实施例中，起初发光二极管结构通过第六实施例的方法形成在基板1上，使得每个p电极8和n电极9形成为具有条纹形状。随后，在该p电极8和n电极9上形成凸点(未示出)，并且对基板1进行划分以便基板1划分成具有预定尺寸的矩形。因此，如图32所示，获得具有条纹发光部分的集成发光二极管。形成n电极9围绕条形台面部分5。如图33所示，这个集成发光二极管安装在由AlN等组成的底安装72上。在底安装72上，用于p电极的引线电极和用于n电极的引线电极(都未示出)形成为预定的图案形状，焊料73和74形成在引线电极上。在安装中进行对齐，以使集成发光二极管的p电极8和n电极9分别放置在焊料73和74的上方，接下来熔化这些焊料73和74以粘合。
上面已经具体描述了本发明的实施例。然而，应该注意的是，本发明不限于上述实施例，还包括基于本发明技术思想的各种修改。
例如，在第一至第十一实施例中引用的数值、材料、结构、形状、基板、成分、工艺、突起20和凹槽21的方向等仅仅是示例。可以根据需要使用其它的数值、材料、结构、形状、基板、成分、工艺和方向等等。
另外，例如可以根据需要结合上述第一至第十一实施例中的两个或多个。
尽管已经使用具体的术语描述了本发明的优选实施例，但描述只起到说明性的目的，应该理解的是，在其上可以作修改和变化，而不脱离权利要求的精神和范围。

Claims (16)

1、一种发光二极管，包括：
第一导电型的第一半导体层；
在该第一半导体层上的有源层；
在该有源层上的第二导电型的第二半导体层；
配置来与该第一半导体层电耦合的第一电极；和
配置来提供在该第二半导体层上并且与该第二半导体层电耦合的第二电极，该第二电极包括具有预定形状并且主要由银组成的第一金属薄膜和覆盖该第一金属薄膜并且主要由钯和/或铂组成的第二金属薄膜。
2、根据权利要求1所述的发光二极管，其中
该第一金属薄膜由银-铟合金、银-钯-铜合金或银-铌-铜合金组成。
3、根据权利要求1所述的发光二极管，其中
该第二金属薄膜具有至少十纳米的厚度。
4、根据权利要求1所述的发光二极管，还包括：
配置来提供在该第二金属薄膜上并且由选自由钨、钼或钛组成的组中的至少一种金属组成的第三金属薄膜。
5、根据权利要求1所述的发光二极管，还包括：
配置来提供在该第二金属薄膜上方的镀金层；和
配置来提供在该镀金层和该第二金属薄膜之间并且主要由钯和/或铂组成的第四金属薄膜。
6、根据权利要求1所述的发光二极管，其中
该第一半导体层、该有源层和该第二半导体层由III-V族氮化物化合物半导体组成。
7、根据权利要求1所述的发光二极管，其中
该第一半导体层为n型半导体层，而该第二半导体层为p型半导体层。
8、一种制造发光二极管的方法，该方法包括如下步骤：
基板上方顺序生长第一导电型的第一半导体层、有源层和第二导电型的第二半导体层；
形成电耦合到该第一半导体层上的第一电极；和
在该第二半导体层上形成具有预定形状并且主要由银组成的第一金属薄膜，并且形成覆盖该第一金属薄膜且主要由钯和/或铂组成的第二金属薄膜，从而形成电耦合到该第二半导体层上的第二电极。
9、一种集成发光二极管，其中集成有多个发光二极管，至少一个该发光二极管包括：
第一导电型的第一半导体层；
在该第一半导体层上的有源层；
在该有源层上的第二导电型的第二半导体层；
配置来与第一半导体层电耦合的第一电极；和
配置来提供在该第二半导体层上并且与该第二半导体层电耦合的第二电极，该第二电极包括具有预定形状并且主要由银组成的第一金属薄膜和覆盖该第一金属薄膜并且主要由钯和/或铂组成的第二金属薄膜。
10、一种集成有多个发光二极管的集成发光二极管的制造方法，该方法包括：
在基板上顺序生长第一导电型的第一半导体层、有源层和第二导电型的第二半导体层；
形成电耦合到该第一半导体层上的第一电极；和
在该第二半导体层上形成具有预定形状并且主要由银组成的第一金属薄膜，并且形成覆盖该第一金属薄膜且主要由钯和/或铂组成的第二金属薄膜，从而形成电耦合到该第二半导体层上的第二电极。
11、一种发光二极管背光，其中布置有多个红色发光二极管、多个绿色发光二极管和多个蓝色发光二极管，该绿色发光二极管和该多个蓝色发光二极管中的至少一个发光二极管包括：
第一导电型的第一半导体层；
在该第一半导体层上的有源层；
在该有源层上的第二导电型的第二半导体层；
配置来与该第一半导体层电耦合的第一电极；和
配置来提供在该第二半导体层上并且与该第二半导体层电耦合的第二电极，该第二电极包括具有预定形状并且主要由银组成的第一金属薄膜和覆盖该第一金属薄膜并且主要由钯和/或铂组成的第二金属薄膜。
12、一种发光二极管照明装置，其中布置有多个红色发光二极管、多个绿色发光二极管和多个蓝色发光二极管，该绿色发光二极管和该多个蓝色发光二极管中的至少一个发光二极管包括：
第一导电型的第一半导体层；
在该第一半导体层上的有源层；
在该有源层上的第二导电型的第二半导体层；
配置来与该第一半导体层电耦合的第一电极；和
配置来提供在该第二半导体层上并且与该第二半导体层电耦合的第二电极，该第二电极包括具有预定形状并且主要由银组成的第一金属薄膜和覆盖该第一金属薄膜并且主要由钯和/或铂组成的第二金属薄膜。
13、一种发光二极管显示器，其中布置有多个红色发光二极管、多个绿色发光二极管和多个蓝色发光二极管，该绿色发光二极管和该多个蓝色发光二极管中的至少一个发光二极管包括：
第一导电型的第一半导体层；
在该第一半导体层上的有源层；
在该有源层上的第二导电型的第二半导体层；
配置与该第一半导体层电耦合的第一电极；和
配置来提供在该第二半导体层上并且与该第二半导体层电耦合的第二电极，该第二电极包括具有预定形状并且主要由银组成的第一金属薄膜和覆盖该第一金属薄膜并且主要由钯和/或铂组成的第二金属薄膜。
14、一种包括一个或多个发光二极管的电子设备，至少一个该发光二极管包括：
第一导电型的第一半导体层；
在该第一半导体层上的有源层；
在该有源层上的第二导电型的第二半导体层；
配置来与第一半导体层电耦合的第一电极；和
配置来提供在该第二半导体层上并且与该第二半导体层电耦合的第二电极，该第二电极包括具有预定形状并且主要由银组成的第一金属薄膜和覆盖该第一金属薄膜并且主要由钯和/或铂组成的第二金属薄膜。
15、一种电子装置，包括：
配置来提供在下面的基底上方，并且包括：具有预定形状且主要由银组成的第一金属薄膜；覆盖该第一金属薄膜且主要由钯和/或铂组成的第二金属薄膜的电极。
16、一种制造电子装置的方法，该方法包括如下步骤：
在下面的基底上方形成具有预定形状并且主要由银组成的第一金属薄膜，并且形成覆盖该第一金属薄膜且主要由钯和/或铂组成的第二金属薄膜，从而形成电极。
CNA2007100014358A 2006-01-06 2007-01-08 发光二极管及其制造方法以及在电子设备中的应用 Pending CN1996630A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006001537A JP2007184411A (ja) 2006-01-06 2006-01-06 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器ならびに電子装置およびその製造方法
JP001537/06 2006-01-06

Publications (1)

Publication Number Publication Date
CN1996630A true CN1996630A (zh) 2007-07-11

Family

ID=37905028

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007100014358A Pending CN1996630A (zh) 2006-01-06 2007-01-08 发光二极管及其制造方法以及在电子设备中的应用

Country Status (6)

Country Link
US (1) US7786493B2 (zh)
EP (1) EP1806790A3 (zh)
JP (1) JP2007184411A (zh)
KR (1) KR101309413B1 (zh)
CN (1) CN1996630A (zh)
TW (1) TWI317565B (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102770975A (zh) * 2010-02-26 2012-11-07 日亚化学工业株式会社 氮化物半导体发光元件及其制造方法
CN102956791A (zh) * 2011-08-18 2013-03-06 展晶科技(深圳)有限公司 发光二极管封装结构
CN103137820A (zh) * 2011-11-29 2013-06-05 新世纪光电股份有限公司 发光二极管组件及覆晶式发光二极管封装组件
CN103238223A (zh) * 2010-12-08 2013-08-07 日亚化学工业株式会社 氮化物系半导体发光元件
CN103811614A (zh) * 2012-11-14 2014-05-21 韩国光技术院 具有异质材料结构的发光元件及其制造方法
CN104685642A (zh) * 2012-09-27 2015-06-03 欧司朗光电半导体有限公司 光电子器件和用于制造光电子器件的方法
CN105940505A (zh) * 2014-02-06 2016-09-14 皇家飞利浦有限公司 具有结构化衬底的发光二极管
CN103137820B (zh) * 2011-11-29 2016-11-30 新世纪光电股份有限公司 发光二极管组件及覆晶式发光二极管封装组件
CN107994105A (zh) * 2017-11-15 2018-05-04 华灿光电（浙江）有限公司 一种发光二极管芯片及其制作方法
CN108141285A (zh) * 2015-07-10 2018-06-08 汉阳大学校Erica产学协力团 光发送模块、光收发器以及包括其的光通信***
CN111129256A (zh) * 2019-12-30 2020-05-08 广东德力光电有限公司 一种基于银镜的倒装高压芯片及其制作方法
CN112289915A (zh) * 2020-09-14 2021-01-29 华灿光电（浙江）有限公司 倒装发光二极管芯片及其制作方法
CN113358710A (zh) * 2021-06-03 2021-09-07 吉林大学 一种对甲醛进行检测的橄榄石结构气敏材料及其制备方法

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI309481B (en) 2006-07-28 2009-05-01 Epistar Corp A light emitting device having a patterned substrate and the method thereof
JP5076746B2 (ja) * 2006-09-04 2012-11-21 日亜化学工業株式会社 窒化物半導体レーザ素子及びその製造方法
KR100836494B1 (ko) 2006-12-26 2008-06-09 엘지이노텍 주식회사 반도체 발광소자
US8080833B2 (en) * 2007-01-26 2011-12-20 Crystal Is, Inc. Thick pseudomorphic nitride epitaxial layers
EP3267495B1 (en) * 2007-08-03 2019-10-23 Nichia Corporation Semiconductor light emitting element
JP5154365B2 (ja) * 2007-12-19 2013-02-27 株式会社ジャパンディスプレイウェスト 表示装置
JP5366518B2 (ja) * 2007-12-28 2013-12-11 ローム株式会社 半導体発光素子およびその製造方法
US8415682B2 (en) 2007-12-28 2013-04-09 Rohm Co., Ltd. Light emitting semiconductor device having an improved outward luminosity efficiency and fabrication method for the light emitting semiconductor device
JP5228595B2 (ja) * 2008-04-21 2013-07-03 ソニー株式会社 半導体発光素子及びその製造方法、並びに、積層構造体及びその形成方法
TWI447940B (zh) * 2008-07-15 2014-08-01 Lextar Electronics Corp 發光二極體晶片及其製造方法
US9293656B2 (en) * 2012-11-02 2016-03-22 Epistar Corporation Light emitting device
JP5325506B2 (ja) * 2008-09-03 2013-10-23 株式会社東芝 半導体発光素子及びその製造方法
JP2010267694A (ja) * 2009-05-13 2010-11-25 Sony Corp 半導体発光素子およびその製造方法ならびに半導体素子およびその製造方法
US7989824B2 (en) 2009-06-03 2011-08-02 Koninklijke Philips Electronics N.V. Method of forming a dielectric layer on a semiconductor light emitting device
JP5226774B2 (ja) * 2009-07-27 2013-07-03 株式会社東芝 発光装置
JP5258707B2 (ja) * 2009-08-26 2013-08-07 株式会社東芝 半導体発光素子
JP2011108774A (ja) * 2009-11-16 2011-06-02 Sharp Corp 窒化物半導体発光素子およびその製造方法
WO2011083923A2 (en) * 2010-01-07 2011-07-14 Seoul Opto Device Co., Ltd. Light emitting diode having electrode pads
JP5202559B2 (ja) * 2010-03-09 2013-06-05 株式会社東芝 半導体発光装置及びその製造方法
JP5343040B2 (ja) * 2010-06-07 2013-11-13 株式会社東芝 半導体発光装置
EP2614535A1 (en) * 2010-09-09 2013-07-17 Electricité de France An optoelectronic device comprising nanostructures of hexagonal type crystals
DE102010046089A1 (de) * 2010-09-20 2012-03-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
JP4940363B1 (ja) 2011-02-28 2012-05-30 株式会社東芝 半導体発光素子及び半導体発光装置
JP5479391B2 (ja) 2011-03-08 2014-04-23 株式会社東芝 半導体発光素子及びその製造方法
EP3926698B1 (en) 2011-09-16 2023-01-04 Seoul Viosys Co., Ltd. Light emitting diode
EP2605295A3 (en) * 2011-12-13 2015-11-11 LG Innotek Co., Ltd. Ultraviolet light emitting device
EP2823515A4 (en) * 2012-03-06 2015-08-19 Soraa Inc LIGHT-EMITTING DIODES WITH MATERIAL LAYERS WITH LOW BREAKING INDEX TO REDUCE LIGHT PIPE EFFECTS
DE102012107001A1 (de) 2012-07-31 2014-02-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
US9252297B2 (en) 2012-12-04 2016-02-02 Epistar Corporation Optoelectronic device and the manufacturing method thereof
JP5422760B2 (ja) * 2013-02-04 2014-02-19 株式会社東芝 半導体発光装置
CN105531833B (zh) * 2013-05-15 2018-01-30 皇家飞利浦有限公司 具有衬底中的散射特征的led
JP6136701B2 (ja) * 2013-07-24 2017-05-31 日亜化学工業株式会社 発光装置
TWI591848B (zh) 2013-11-28 2017-07-11 晶元光電股份有限公司 發光元件及其製造方法
TWI633680B (zh) * 2013-11-28 2018-08-21 晶元光電股份有限公司 發光元件及其製造方法
JP6183235B2 (ja) * 2014-01-31 2017-08-23 日亜化学工業株式会社 窒化物半導体発光素子
US9496149B2 (en) * 2014-04-14 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods for manufacturing the same
US10236413B2 (en) 2015-04-20 2019-03-19 Epistar Corporation Light-emitting device and manufacturing method thereof
DE102015107661B4 (de) 2015-05-15 2021-03-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Nitridverbindungshalbleiter-Bauelements
KR101876949B1 (ko) * 2015-07-10 2018-07-11 한양대학교 에리카산학협력단 광 송신모듈, 광 트랜시버, 및 이를 포함하는 광통신 시스템
WO2017010743A1 (ko) * 2015-07-10 2017-01-19 한양대학교 에리카산학협력단 광 송신모듈, 광 트랜시버, 및 이를 포함하는 광통신 시스템
CN107437551B (zh) * 2016-05-25 2020-03-24 群创光电股份有限公司 显示装置及其制造方法
KR102550005B1 (ko) * 2016-07-15 2023-07-03 서울바이오시스 주식회사 자외선 발광 다이오드
CN109478571B (zh) * 2016-07-26 2022-02-25 三菱电机株式会社 半导体装置及半导体装置的制造方法
JP6824501B2 (ja) * 2017-02-08 2021-02-03 ウシオ電機株式会社 半導体発光素子
KR102302592B1 (ko) 2017-07-18 2021-09-15 삼성전자주식회사 반도체 발광 소자
JP6895348B2 (ja) * 2017-08-31 2021-06-30 旭化成エレクトロニクス株式会社 赤外線発光素子
KR102419272B1 (ko) * 2017-12-19 2022-07-11 엘지디스플레이 주식회사 발광 사운드 소자, 사운드 출력 장치 및 디스플레이 장치

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669546A (ja) 1992-08-21 1994-03-11 Asahi Chem Ind Co Ltd 発光ダイオード
JPH06112532A (ja) 1992-09-25 1994-04-22 Furukawa Electric Co Ltd:The 半導体素子の電極形成方法
JP3624503B2 (ja) 1995-12-14 2005-03-02 日亜化学工業株式会社 面状光源
JPH11118659A (ja) 1997-10-16 1999-04-30 Akashi Corp 振動試験機用シール装置
US6194743B1 (en) * 1997-12-15 2001-02-27 Agilent Technologies, Inc. Nitride semiconductor light emitting device having a silver p-contact
JP4619512B2 (ja) 2000-09-29 2011-01-26 スタンレー電気株式会社 光半導体素子
JP3696839B2 (ja) 2001-03-14 2005-09-21 松下電器産業株式会社 照明装置
JP4075321B2 (ja) 2001-04-24 2008-04-16 日亜化学工業株式会社 集積型窒化物半導体発光素子
EP1406314B1 (en) 2001-07-12 2015-08-19 Nichia Corporation Semiconductor device
JP2003086843A (ja) * 2001-09-14 2003-03-20 Sharp Corp 半導体発光素子及び半導体発光装置
JP2003168823A (ja) * 2001-09-18 2003-06-13 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
JP2003243705A (ja) 2002-02-07 2003-08-29 Lumileds Lighting Us Llc 発光半導体の方法及び装置
CN100502060C (zh) * 2003-02-19 2009-06-17 日亚化学工业株式会社 氮化物半导体元件
JP4547933B2 (ja) 2003-02-19 2010-09-22 日亜化学工業株式会社 窒化物半導体素子
US7141828B2 (en) * 2003-03-19 2006-11-28 Gelcore, Llc Flip-chip light emitting diode with a thermally stable multiple layer reflective p-type contact
JP2004349595A (ja) 2003-05-26 2004-12-09 Sharp Corp 窒化物半導体レーザ装置およびその製造方法
US6969874B1 (en) * 2003-06-12 2005-11-29 Sandia Corporation Flip-chip light emitting diode with resonant optical microcavity
JP2005101212A (ja) 2003-09-24 2005-04-14 Toyoda Gosei Co Ltd 半導体発光素子
US7119372B2 (en) * 2003-10-24 2006-10-10 Gelcore, Llc Flip-chip light emitting diode
KR100624416B1 (ko) 2003-12-23 2006-09-18 삼성전자주식회사 플립칩형 질화물계 발광소자 및 그 제조방법
KR100580634B1 (ko) 2003-12-24 2006-05-16 삼성전자주식회사 질화물계 발광소자 및 그 제조방법
JP2005197296A (ja) 2003-12-26 2005-07-21 Shin Etsu Handotai Co Ltd 発光素子及びその製造方法
KR100601945B1 (ko) 2004-03-10 2006-07-14 삼성전자주식회사 탑에미트형 질화물계 발광소자 및 그 제조방법
JP4224041B2 (ja) * 2004-08-26 2009-02-12 シャープ株式会社 半導体レーザ素子、半導体レーザ素子の製造方法、光ディスク装置および光伝送システム
US7544974B2 (en) * 2005-08-23 2009-06-09 Showa Denko K.K. Positive electrode for compound semiconductor light-emitting device

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102770975A (zh) * 2010-02-26 2012-11-07 日亚化学工业株式会社 氮化物半导体发光元件及其制造方法
CN103238223B (zh) * 2010-12-08 2017-03-01 日亚化学工业株式会社 氮化物系半导体发光元件
CN103238223A (zh) * 2010-12-08 2013-08-07 日亚化学工业株式会社 氮化物系半导体发光元件
CN102956791B (zh) * 2011-08-18 2015-04-29 展晶科技(深圳)有限公司 发光二极管封装结构
CN102956791A (zh) * 2011-08-18 2013-03-06 展晶科技(深圳)有限公司 发光二极管封装结构
CN103137820B (zh) * 2011-11-29 2016-11-30 新世纪光电股份有限公司 发光二极管组件及覆晶式发光二极管封装组件
US9196797B2 (en) 2011-11-29 2015-11-24 Genesis Photonics Inc. Light emitting diode device and flip-chip packaged light emitting diode device
CN105185886A (zh) * 2011-11-29 2015-12-23 新世纪光电股份有限公司 发光二极管组件及覆晶式发光二极管封装组件
CN103137820A (zh) * 2011-11-29 2013-06-05 新世纪光电股份有限公司 发光二极管组件及覆晶式发光二极管封装组件
CN106935688A (zh) * 2011-11-29 2017-07-07 新世纪光电股份有限公司 发光二极管组件及覆晶式发光二极管封装元件
CN104685642B (zh) * 2012-09-27 2017-08-04 欧司朗光电半导体有限公司 用于制造光电子器件的方法
CN104685642A (zh) * 2012-09-27 2015-06-03 欧司朗光电半导体有限公司 光电子器件和用于制造光电子器件的方法
CN103811614A (zh) * 2012-11-14 2014-05-21 韩国光技术院 具有异质材料结构的发光元件及其制造方法
CN105940505A (zh) * 2014-02-06 2016-09-14 皇家飞利浦有限公司 具有结构化衬底的发光二极管
CN108141285A (zh) * 2015-07-10 2018-06-08 汉阳大学校Erica产学协力团 光发送模块、光收发器以及包括其的光通信***
CN107994105A (zh) * 2017-11-15 2018-05-04 华灿光电（浙江）有限公司 一种发光二极管芯片及其制作方法
CN107994105B (zh) * 2017-11-15 2019-08-02 华灿光电（浙江）有限公司 一种发光二极管芯片及其制作方法
CN111129256A (zh) * 2019-12-30 2020-05-08 广东德力光电有限公司 一种基于银镜的倒装高压芯片及其制作方法
CN112289915A (zh) * 2020-09-14 2021-01-29 华灿光电（浙江）有限公司 倒装发光二极管芯片及其制作方法
CN112289915B (zh) * 2020-09-14 2021-11-05 华灿光电（浙江）有限公司 倒装发光二极管芯片及其制作方法
CN113358710A (zh) * 2021-06-03 2021-09-07 吉林大学 一种对甲醛进行检测的橄榄石结构气敏材料及其制备方法

Also Published As

Publication number Publication date
EP1806790A2 (en) 2007-07-11
US20080210957A1 (en) 2008-09-04
KR20070074484A (ko) 2007-07-12
TWI317565B (en) 2009-11-21
EP1806790A3 (en) 2014-07-02
TW200739958A (en) 2007-10-16
US7786493B2 (en) 2010-08-31
JP2007184411A (ja) 2007-07-19
KR101309413B1 (ko) 2013-09-23

Similar Documents

Publication Publication Date Title
CN1996630A (zh) 发光二极管及其制造方法以及在电子设备中的应用
US9911894B2 (en) Nitride-based III-V group compound semiconductor
KR101237198B1 (ko) 발광 다이오드 및 그 제조 방법, 집적형 발광 다이오드 및 그 제조 방법, 질화물계 ⅲ-ⅴ족 화합물 반도체의 성장 방법, 광원 셀 유닛, 발광 다이오드 백라이트, 발광 다이오드 디스플레이, 및 전자 기기
CN1992359B (zh) 发光二极管及其制造方法
US8115212B2 (en) Positive electrode for semiconductor light-emitting device
US8643046B2 (en) Semiconductor light-emitting element, method for producing the same, lamp, lighting device, electronic equipment, mechanical device and electrode
JP5068475B2 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法及び窒化ガリウム系化合物半導体発光素子、並びにランプ
CN102822996B (zh) 半导体发光器件
CN101405879B (zh) 氮化镓系化合物半导体发光元件的制造方法、氮化镓系化合物半导体发光元件以及使用该发光元件的灯
JP4091048B2 (ja) 窒化ガリウム系半導体発光素子及びその製造方法
KR101151158B1 (ko) 화합물 반도체 발광 소자 및 그 제조 방법, 화합물 반도체 발광 소자용 도전형 투광성 전극, 램프, 전자 기기 및 기계 장치
CN102097552B (zh) 发光器件、发光器件封装以及照明***
JP2005347728A (ja) フリップチップ用窒化物半導体発光素子
JP2007157853A (ja) 半導体発光素子およびその製造方法
JP5047516B2 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体発光素子及びそれを用いたランプ
TW201133931A (en) Light emitting device
JP2005244207A (ja) 窒化ガリウム系化合物半導体発光素子
JP2024050867A (ja) 発光装置
US20110241047A1 (en) Photo-emission semiconductor device and method of manufacturing same
JP2011034989A (ja) 半導体発光素子、その製造方法、ランプ、電子機器及び機械装置
WO2005093863A1 (en) Compound semiconductor light-emitting device and production method thereof
KR100616591B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
CN104425670B (zh) 发光二极管及其制造方法
US20060234411A1 (en) Method of manufacturing nitride semiconductor light emitting diode
KR101851206B1 (ko) 반도체 성장용 기판, 질화물 반도체 소자 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication