CN107994105B - 一种发光二极管芯片及其制作方法 - Google Patents

一种发光二极管芯片及其制作方法 Download PDF

Info

Publication number
CN107994105B
CN107994105B CN201711131498.5A CN201711131498A CN107994105B CN 107994105 B CN107994105 B CN 107994105B CN 201711131498 A CN201711131498 A CN 201711131498A CN 107994105 B CN107994105 B CN 107994105B
Authority
CN
China
Prior art keywords
layer
type semiconductor
semiconductor layer
electrode
sublayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711131498.5A
Other languages
English (en)
Other versions
CN107994105A (zh
Inventor
兰叶
顾小云
汪洋
王江波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Zhejiang Co Ltd
Original Assignee
HC Semitek Zhejiang Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Zhejiang Co Ltd filed Critical HC Semitek Zhejiang Co Ltd
Priority to CN201711131498.5A priority Critical patent/CN107994105B/zh
Publication of CN107994105A publication Critical patent/CN107994105A/zh
Application granted granted Critical
Publication of CN107994105B publication Critical patent/CN107994105B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本发明公开了一种发光二极管芯片及其制作方法,属于半导体技术领域。芯片包括衬底、N型半导体层、多量子阱层、P型半导体层、P型电极和N型电极,N型半导体层、多量子阱层、P型半导体层依次层叠在衬底上,P型半导体层上设有延伸至N型半导体层的凹槽,N型电极设置在凹槽内的N型半导体层上,P型电极设置在P型半导体层上;P型电极包括焊点和电极线,电极线的一端与所述焊点连接,电极线的另一端沿远离焊点的方向延伸;电极线包括依次层叠的粘附层、反光层、复合层和打线层,反光层和打线层为Al膜,复合层包括依次层叠的第一过渡层、导电层和第二过渡层,导电层为Cu膜,第一过渡层和第二过渡层为TiW膜。本发明可解决电迁移。

Description

一种发光二极管芯片及其制作方法
技术领域
本发明涉及半导体技术领域,特别涉及一种发光二极管芯片及其制作方法。
背景技术
发光二极管(英文:Light Emitting Diode,简称:LED)是一种可以把电能转化为光能的半导体二极管。作为高效、环保、绿色的新一代固态照明光源,LED具有低电压、低功耗、体积小、重量轻等优点,可以做成点、线、面各种形式的轻薄短小产品。而且LED的光谱中没有紫外线和红外线,发出的光中没有热量和有害辐射,废弃物可回收,没有污染,属于典型的绿色照明光源,环保效益很好。另外,LED的控制极为方便,可以通过调整电流随意调节光强度,并且不同光色的组合变化多端,利用时序控制电路即可达到丰富多彩的动态变化效果。因此目前LED已经广泛应用在交通信号灯、汽车内外灯、城市景观照明、手机背光源、户外全彩显示屏等领域,尤其是在照明领域,LED的渗透率达到52%,发挥了独特的不可替代的作用。
芯片是LED的核心组件,现有的芯片包括衬底、N型半导体层、多量子阱层、P型半导体层、P型电极和N型电极。N型半导体层、多量子阱层、P型半导体层依次层叠在蓝宝石衬底上,P型半导体层上设有延伸至N型半导体层的凹槽,N型电极设置在凹槽内的N型半导体层上,P型电极设置在P型半导体层上,且P型电极包括焊点和电极线,电极线的一端与焊点连接,电极线的另一端沿远离焊点的方向延伸。其中,P型电极和N型电极都包括依次层叠的粘附层、反光层、保护层和打线层。具体地,粘附层为Cr膜,用于将电极粘附在外延片上;反光层为Al膜,用于对射向电极的光线进行反射,避免光线被电极吸收,提高出光效率;保护层为Ti膜,用于对粘附层和反光层进行保护;打线层为Al膜,用于与焊线结合实现打线。
在实现本发明的过程中,发明人发现现有技术至少存在以下问题:
Al材料的凝聚能偏低,在电流的驱动下容易产生电迁移的问题(电子在电流作用下移动,与金属离子相互碰撞,发生动量交换而使金属离子产生位移)。随着LED在照明领域的应用越来越广泛,驱动电流越来越大,Al材料的电迁移问题会越来越严重。
对于电极线来说,如果电极线的宽度过大,则会影响LED的亮度,降低LED的光效,因此电极线的宽度通常较窄(目前为3μm左右),而长时间的电迁移很容易导致电极线出现断开和凸起等质量问题,造成LED的可靠性差,使用寿命短。
发明内容
为了解决现有技术电迁移导致电极线出现断开和凸起的问题,本发明实施例提供了一种发光二极管芯片及其制作方法。所述技术方案如下:
一方面,本发明实施例提供了一种发光二极管芯片,所述发光二极管芯片包括衬底、N型半导体层、多量子阱层、P型半导体层、P型电极和N型电极,所述N型半导体层、所述多量子阱层、所述P型半导体层依次层叠在所述衬底的一个表面上,所述P型半导体层上设有延伸至所述N型半导体层的凹槽,所述N型电极设置在所述凹槽内的N型半导体层上,所述P型电极设置在所述P型半导体层上;所述P型电极包括焊点和电极线,所述电极线的一端与所述焊点连接,所述电极线的另一端沿远离所述焊点的方向延伸;所述电极线包括依次层叠的粘附层、反光层和打线层,所述反光层和所述打线层为Al膜;所述电极线还包括设置在所述反光层和所述打线层之间的复合层,所述复合层包括依次层叠的第一过渡层、导电层和第二过渡层,所述导电层为Cu膜,所述第一过渡层和所述第二过渡层为TiW膜。
可选地,所述TiW膜包括依次层叠的第一子层、第二子层和第三子层,所述第一子层中Ti组分的含量大于所述第二子层中Ti组分的含量,所述第二子层中Ti组分的含量小于所述第三子层中Ti组分的含量。
优选地,所述第一子层和所述第三子层的厚度之和为20nm~40nm。
可选地,所述第一过渡层和所述第二过渡层的厚度之和为100nm~150nm。
可选地,所述导电层的厚度为400nm~600nm。
可选地,所述发光二极管芯片还包括设置在所述衬底的表面上的分布式布拉格反射镜DBR,所述衬底设置所述DBR的表面为与所述衬底设置所述N型半导体层的表面相反的表面;所述DBR包括多个周期的金属氧化物薄膜,所述多个周期的金属氧化物薄膜依次层叠,每个周期的金属氧化物薄膜包括至少两种材料的金属氧化物薄膜,不同材料的金属氧化物薄膜的折射率不同,所述至少两种材料的金属氧化物薄膜依次层叠设置,不同周期的金属氧化物薄膜中至少两种材料的金属氧化物薄膜的层叠顺序相同。
优选地,所述DBR中N1个周期的金属氧化物薄膜的厚度为蓝光波长的四分之一,所述DBR中N2个周期的金属氧化物薄膜的厚度为黄光波长的四分之一,N1和N2为正整数,且N1和N2之和等于所述DBR中金属氧化物薄膜的周期数。
另一方面,本发明实施例提供了一种发光二极管芯片的制作方法,所述制作方法包括:
在衬底上依次生长N型半导体层、多量子阱层和P型半导体层;
在所述P型半导体层上开设延伸至所述N型半导体层的凹槽;
在所述凹槽内的N型半导体层上设置N型电极,在所述P型半导体层上设置P型电极;
其中,所述P型电极包括焊点和电极线,所述电极线的一端与所述焊点连接,所述电极线的另一端沿远离所述焊点的方向延伸;所述电极线包括依次层叠的粘附层、反光层、复合层和打线层,所述反光层和所述打线层为Al膜,所述复合层包括依次层叠的第一过渡层、导电层和第二过渡层,所述导电层为Cu膜,所述第一过渡层和所述第二过渡层为TiW膜。
可选地,所述在所述凹槽内的N型半导体层上设置N型电极,在所述P型半导体层上设置P型电极,包括:
采用磁控溅射技术在所述凹槽内的N型半导体层上形成N型电极,在所述P型半导体层上形成P型电极。
优选地,所述TiW膜包括依次层叠的第一子层、第二子层和第三子层,所述第一子层中Ti组分的含量大于所述第二子层中Ti组分的含量,所述第二子层中Ti组分的含量小于所述第三子层中Ti组分的含量。
本发明实施例提供的技术方案带来的有益效果是:
通过在采用Al膜的反光层和打线层之间设置采用Cu膜的导电层,由于Cu的电导率明显高于Al(Cu的电导率比Al的电导率高35%),因此注入电极线的电流会倾向通过电导率高的Cu膜进行扩展,从而减少了通过Al膜进行扩展的电流,避免由于Al膜电迁移而导致电极线出现断开和凸起等质量问题,在保证原有Al膜效果的情况下,延长采用Al膜的反光层和打线层的使用寿命,同时Cu的抗电迁移能力比Al强,化学稳定性也比较好,不存在Al材料的电迁移问题,提高了电极线的稳定性,提高芯片的可靠性,最终大幅度提高芯片的使用寿命,增强LED在照明领域的竞争力。而且加入Cu膜之后可以明显改善电极线的导电效果,降低芯片的工作电压,减少了芯片的功耗,提高了电光转换效率。另外,Cu膜与采用Al膜的反光层和打线层之间都设置有采用TiW膜的过渡层,一方面有利于Cu膜与Al膜之间的粘附,另一方面可以避免Cu膜扩散到Al膜中而导致电极变性和性能恶化,进一步改善芯片的寿命。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例一提供的一种发光二极管芯片的结构示意图;
图2是本发明实施例一提供的发光二极管芯片的俯视图;
图3是本发明实施例一提供的电极线的结构示意图;
图4是本发明实施例二提供的一种发光二极管芯片的制作方法的流程图;
图5a-图5f是本发明实施例二提供的制作方法执行过程中发光二极管芯片的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
实施例一
本发明实施例提供了一种发光二极管芯片,图1为本实施例提供的发光二极管芯片的结构示意图,参见图1,该发光二极管芯片包括衬底10、N型半导体层20、多量子阱层30、P型半导体层40、P型电极50和N型电极60。N型半导体层20、多量子阱层30、P型半导体层40依次层叠在衬底10的一个表面上,P型半导体层40上设有延伸至N型半导体层20的凹槽70,N型电极60设置在凹槽70内的N型半导体层20上,P型电极50设置在P型半导体层40上。
图2为本实施例提供的发光二极管芯片的俯视图,参见图2,P型电极50包括焊点51和电极线52,电极线52的一端与焊点51连接,电极线52的另一端沿远离焊点51的方向延伸。
图3为本实施例提供的电极线的结构示意图,参见图3,电极线52包括依次层叠的粘附层521、反光层522、复合层523和打线层524。反光层522和打线层524为Al膜,复合层523包括依次层叠的第一过渡层523a、导电层523b和第二过渡层523c,导电层523b为Cu膜,第一过渡层523a和第二过渡层523c为TiW膜。
本发明实施例通过在采用Al膜的反光层和打线层之间设置采用Cu膜的导电层,由于Cu的电导率明显高于Al(Cu的电导率比Al的电导率高35%),因此注入电极线的电流会倾向通过电导率高的Cu膜进行扩展,从而减少了通过Al膜进行扩展的电流,避免由于Al膜电迁移而导致电极线出现断开和凸起等质量问题,在保证原有Al膜效果的情况下,延长采用Al膜的反光层和打线层的使用寿命,同时Cu的抗电迁移能力比Al强,化学稳定性也比较好,不存在Al材料的电迁移问题,提高了电极线的稳定性,提高芯片的可靠性,最终大幅度提高芯片的使用寿命,增强LED在照明领域的竞争力。而且加入Cu膜之后可以明显改善电极线的导电效果,降低芯片的工作电压,减少了芯片的功耗,提高了电光转换效率。另外,Cu膜与采用Al膜的反光层和打线层之间都设置有采用TiW膜的过渡层,一方面有利于Cu膜与Al膜之间的粘附,另一方面可以避免Cu膜扩散到Al膜中而导致电极变性和性能恶化,进一步改善芯片的寿命。
在实际应用中,P型电极中的焊点和N型电极的结构均可以与P型电极中的电极线的结构相同,以采用同一工艺步骤实现同时形成P型电极和N型电极,降低实现成本。也就是说,焊点包括依次层叠的粘附层、反光层、复合层和打线层,N型电极也包括依次层叠的粘附层、反光层、复合层和打线层。
可选地,TiW膜可以包括依次层叠的第一子层、第二子层和第三子层,第一子层中Ti组分的含量大于第二子层中Ti组分的含量,第二子层中Ti组分的含量小于第三子层中Ti组分的含量。也就是说,第一过渡层包括依次层叠的第一子层、第二子层和第三子层,第二过渡层也包括依次层叠的第一子层、第二子层和第三子层。
W的阻挡效果较好,第二子层中Ti组分的含量较低,W组分的含量较高,可以实现良好的阻挡效果,避免Cu膜的扩散;同时Ti的粘附性较好,第一子层和第三子层中Ti组分的含量较高,可以实现良好的粘附效果,从而使得TiW膜在得到良好的阻挡效果的同时,确保各个金属层之间良好的粘附效果,避免脱落的发生。
具体地,第一子层中Ti组分的含量可以为第一子层中各组分含量的75%,第二子层中Ti组分的含量可以为第二子层中各组分含量的25%,第三子层中Ti组分的含量可以为第三子层中各组分含量的75%。实验证明,此时TiW膜的阻挡效果和粘附效果达到最佳。
优选地,第一子层和第三子层的厚度之和可以为20nm~40nm,优选为30nm。
可选地,第一过渡层523a和第二过渡层523c的厚度之和可以为100nm~150nm,优选为120nm。
可选地,导电层523b的厚度可以为400nm~600nm,优选为500nm。
具体地,粘附层521可以为Cr膜,以将电极牢牢固定。
更具体地,粘附层521的厚度可以为0.5nm~5nm。
进一步地,反光层522的厚度可以为50nm~200nm,打线层524的厚度可以为1500nm~1800nm。
具体地,衬底10可以为蓝宝石衬底;N型半导体层20可以为N型氮化镓层,P型半导体层40可以为P型氮化镓层;多量子阱层30可以包括多个量子阱和多个量子垒,多个量子阱和多个量子垒交替层叠设置;量子阱为铟镓氮层,量子垒为氮化镓层。
更具体地,N型半导体层20的厚度可以为2.8μm~3.2μm,P型半导体层40的厚度可以为180nm~220nm;量子阱的厚度可以为2nm~5nm,量子垒的厚度可以为8nm~15nm;量子阱的数量与量子垒的数量相同,量子垒的数量可以为8个。
进一步地,该发光二极管芯片还可以包括设置衬底10和N型半导体层20之间的缓冲层,以缓解蓝宝石衬底和氮化镓材料之间的晶格失配而产生的应力。
具体地,缓冲层可以为氮化铝层,也可以为氮化镓层。
更具体地,缓冲层的厚度可以为1μm。
可选地,如图1所示,该发光二极管芯片还可以包括设置在P型半导体层40上的透明导电层80,以使P型电极注入的电流扩展到P型半导体层的整个区域上。在具体实现中,透明导电层80设置在P型半导体层40上除设置P型电极50中焊点51的区域之外的其它区域上,P型电极50中焊点的边缘和电极线52设置在透明导电层80上。
具体地,透明导电层80的材料可以采用氧化铟锡(英文:Indium Tin Oxide,简称:ITO)。其中,ITO为是一种铟氧化物(具体为三氧化二铟,In2O3)和锡氧化物(具体为二氧化锡,SnO2)的混合物。
优选地,In2O3的质量为ITO质量的95%,SnO2的质量为ITO质量的5%。
In2O3中的In主要呈现3价,SnO2中的Sn主要呈现4价,In2O3在ITO中的质量远大于SnO2,可以产生较多的电子,获得良好的导电性。另外,In2O3和SnO2基本上是透明的,透光率较好。
更具体地,透明导电层80的厚度可以为50nm。
优选地,如图1所示,该发光二极管芯片还可以包括设置在P型半导体层40上的电流阻挡层90,以合理分配电流的流动,使P型电极注入的电流通过透明导电层扩展到P型半导体层的整个区域上,提高芯片的发光效率。在具体实现中,电流阻挡层90设置在透明导电层80和P型电极50的交界处。
具体地,电流阻挡层90的材料可以采用二氧化硅。
更具体地,电流阻挡层90的厚度可以为250nm。
进一步地,如图1所示,该发光二极管芯片还可以包括设置在透明导电层80和凹槽70内的N型半导体20上的钝化层100,以对芯片表面进行保护。在具体实现中,钝化层100设置在除P型电极50和N型电极60设置区域以外的区域上。
具体地,钝化层100的材料可以采用二氧化硅或者三氧化二铝。
更具体地,钝化层100的厚度可以为80nm。
可选地,如图1所示,该发光二极管芯片还可以包括设置在衬底10的表面上的分布式布拉格反射镜(英文:Distributed Bragg Reflection,简称:DBR)110,衬底10设置DBR110的表面为与衬底10设置N型半导体层20的表面相反的表面。
具体地,DBR可以包括多个周期的金属氧化物薄膜,多个周期的金属氧化物薄膜依次层叠,每个周期的金属氧化物薄膜包括至少两种材料的金属氧化物薄膜,不同材料的金属氧化物薄膜的折射率不同,至少两种材料的金属氧化物薄膜依次层叠设置,不同周期的金属氧化物薄膜中至少两种材料的金属氧化物薄膜的层叠顺序相同。
优选地,DBR中N1个周期的金属氧化物薄膜的厚度为蓝光波长(如455nm)的四分之一,DBR中N2个周期的金属氧化物薄膜的厚度为黄光波长(如570nm)的四分之一,N1和N2为正整数,且N1和N2之和等于DBR中金属氧化物薄膜的周期数。
更优选地,N1=2*N2。
需要说明的是,目前LED在照明领域主要应用在白光上,白光一般由芯片发出的蓝光和荧光粉转成的黄光组合形成,设计大部分DBR对蓝光进行反射,同时小部分DBR对黄光进行反射,可以对光线进行全面的反射,避免光线的损失,改善芯片的外量子效率,提高芯片的发光效率。
具体地,金属氧化物薄膜的周期数可以为48个以上。以金属氧化物薄膜的周期数为48个为例,其中32个周期的金属氧化物薄膜的厚度为蓝光波长的四分之一,16个周期的金属氧化物薄膜的厚度为黄光波长的四分之一。
进一步地,一个周期的金属氧化物薄膜可以包括两种或者三种材料的金属氧化物薄膜,以在保证反射效果的情况下,尽量降低工艺复杂度。
具体地,金属氧化物薄膜的材料可以采用二氟化镁(MgF2)、五氧化二钽(Ta2O5)、二氧化锆(ZrO2)、三氧化二铝(Al2O3)、二氧化钛(TiO2)或者二氧化硅(SiO2)。其中,二氟化镁的折射率为1.22,五氧化二钽的折射率为2.06,二氧化锆的折射率为1.92,三氧化二铝的折射率为1.77,二氧化钛的折射率为2.35,二氧化硅的折射率为1.46。
优选地,一个周期的金属氧化物薄膜可以包括两种材料的金属氧化物薄膜,一种材料的金属氧化物薄膜的材料采用二氧化钛,另一种材料的金属氧化物薄膜的材料采用二氟化镁。二氧化钛和二氟化镁的折射率相差最大,反射效果最好。
实施例二
本发明实施例提供了一种发光二极管芯片的制作方法,适用于制作实施例一提供的发光二极管。图4为本实施例提供的发光二极管制作方法的流程图,参见图4,该制作方法包括:
步骤201:在衬底上依次生长N型半导体层、多量子阱层和P型半导体层。
具体地,该步骤201可以包括:
采用金属有机化合物化学气相沉淀(英文:Metal organic Chemical VaporDeposition,简称:MOCVD)技术在衬底上依次生长N型半导体层、多量子阱层和P型半导体层。
可选地,在该步骤201之前,该制作方法还可以包括:
在衬底上生长N型半导体层之前,在衬底上生长缓冲层。
相应地,在该步骤201中,在缓冲层上依次生长N型半导体层、多量子阱层和P型半导体层。
步骤202:在P型半导体层上开设延伸至N型半导体层的凹槽。
具体地,该步骤202可以包括:
在P型半导体层上铺设光刻胶;
在掩膜版的遮挡下,对光刻胶进行曝光;
对已曝光的光刻胶进行显影,留下没有曝光的光刻胶;
干法刻蚀没有光刻胶覆盖的P型半导体层和多量子阱层,形成凹槽;
去除剩余的光刻胶。
步骤203:在凹槽内的N型半导体层上设置N型电极,在P型半导体层上设置P型电极。
在本实施例中,P型电极包括焊点和电极线,电极线的一端与焊点连接,电极线的另一端沿远离焊点的方向延伸。电极线包括依次层叠的粘附层、反光层、复合层和打线层,反光层和打线层为Al膜,复合层包括依次层叠的第一过渡层、导电层和第二过渡层,导电层为Cu膜,第一过渡层和第二过渡层为TiW膜。
具体地,该步骤203可以包括:
在P型半导体层和凹槽内的N型半导体层上铺设负性光刻胶;
在掩膜版的遮挡下,对部分P型半导体层和部分N型半导体层上的光刻胶进行曝光;
对已曝光的光刻胶进行显影,留下部分P型半导体层和部分N型半导体层上已曝光的光刻胶;
在已曝光的光刻胶、P型半导体层和N型半导体层上铺设电极材料;
去除剩余的光刻胶,留下部分P型半导体层上的电极材料形成P型电极,留下部分N型半导体层上的电极材料形成N型电极。
可选地,该步骤203可以包括:
采用磁控溅射技术在凹槽内的N型半导体层上形成N型电极,在P型半导体层上形成P型电极。
采用溅射技术,可以对Ti和W之间的组分比例进行精确的控制,避免采用蒸发技术而导致实际加工结果和设计偏差过大。另外,溅射还可以增加金属的致密性,增强芯片的可靠性。
在具体实现时,真空度可以为5*10-6torr以上,靶材和衬底之间的距离可以为3cm~10cm,如6cm。
可选地,在该步骤203之前,该制作方法还可以包括:
在P型半导体层上形成透明导电层。
在实际应用中,可以在形成透明导电层的过程中通入氧气,以保证晶体质量。具体地,通入氧气的流量可以为8sccm,以使透明导电层的电阻率在合适的范围内。
具体地,在P型半导体层上形成透明导电层,可以包括:
在P型半导体层和凹槽内的N型半导体层上铺设透明导电材料;
在透明导电材料上铺设光刻胶;
在掩膜版的遮挡下,对N型半导体层和部分P型半导体层上的光刻胶进行曝光;
对已曝光的光刻胶进行显影,留下P型半导体层上没有曝光的光刻胶;
湿法腐蚀没有光刻胶覆盖的透明导电材料,留下P型半导体层上的透明导电材料形成透明导电层;
去除剩余的光刻胶。
优选地,在P型半导体层上形成透明导电层之前,该制作方法还可以包括:
在P型半导体层上形成电流阻挡层。
具体地,在P型半导体层上形成电流阻挡层,可以包括:
在P型半导体层和凹槽内的N型半导体层上铺设电流阻挡材料;
在电流阻挡材料上铺设光刻胶;
在掩膜版的遮挡下,对N型半导体层和部分P型半导体层上的光刻胶进行曝光;
对已曝光的光刻胶进行显影,留下部分P型半导体层上没有曝光的光刻胶;
湿法腐蚀没有光刻胶覆盖的电流阻挡材料,留下部分P型半导体层上的电流阻挡材料形成电流阻挡层;
去除剩余的光刻胶。
相应地,形成透明导电层时,透明导电材料也铺设在电流阻挡层上,并保留下来形成透明导电层。
进一步地,在该步骤203之后,该制作方法还可以包括:
在透明导电层和凹槽内的N型半导体层上形成钝化层。
具体地,在透明导电层和凹槽内的N型半导体层上形成钝化层,可以包括:
在透明导电层、P型电极、N型电极、凹槽内的N型半导体层上铺设钝化材料;
在钝化材料上铺设光刻胶;
在掩膜版的遮挡下,对N型电极和P型电极上的光刻胶进行曝光;
对已曝光的光刻胶进行显影,留下透明导电层和N型半导体层上没有曝光的光刻胶;
干法刻蚀没有光刻胶覆盖的钝化材料,留下透明导电层和N型半导体层上的钝化材料形成钝化层;
去除剩余的光刻胶。
图5a-图5f为上述制作方法执行过程中发光二极管芯片的结构示意图。其中,10表示衬底,20表示N型半导体层,30表示多量子阱层,40表示P型半导体层,50表示P型电极,60表示N型电极,70表示凹槽,80表示透明导电层,90表示电流阻挡层,100表示钝化层。
具体地,图5a为步骤201执行之后发光二极管芯片的结构示意图,参见图5a,N型半导体层20、多量子阱层30、P型半导体层40依次层叠在衬底10上。
图5b为步骤202执行之后发光二极管芯片的结构示意图,参见图5b,凹槽70从P型半导体层40延伸至N型半导体20。
图5c为电流阻挡层形成之后发光二极管芯片的结构示意图,参见图5c,电流阻挡层90设置在P型半导体层40的部分区域上。
图5d为透明导电层形成之后发光二极管芯片的结构示意图,参见图5d,透明导电层80设置在P型半导体层40的部分区域和电流阻挡层90上。
图5e为步骤203执行之后发光二极管芯片的结构示意图,参见图5e,P型电极50设置在P型半导体层40上,N型电极60设置在N型半导体层20上。
图5f为钝化层形成之后发光二极管芯片的结构示意图,参见图5f,钝化层100设置在除P型电极50和N型电极60所在区域之外的其它区域上。
可选地,该制作方法还可以包括:
对衬底进行减薄和研磨;
在研磨后的衬底上形成DBR;
对衬底进行隐形切割和裂片,形成至少两个相互独立的芯片。
具体地,研磨后的衬底的厚度可以为100μm,研磨掉的衬底的厚度可以大于20μm,以完全消除减薄形成的划痕。
将本实施例提供的制作方法制作的发光二极管芯片与传统方法制作的发光二极管芯片,分别在1.5倍的芯片电流下进行1000小时的老化试验,结果如下表一所示:
表一
从表一可以看出,与传统方法制作的发光二极管芯片相比,本实施例提供的制作方法制作的发光二极管芯片的光功率维持率提高了4.18%,老化后电压改善了0.29V。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种发光二极管芯片,所述发光二极管芯片包括衬底、N型半导体层、多量子阱层、P型半导体层、P型电极和N型电极,所述N型半导体层、所述多量子阱层、所述P型半导体层依次层叠在所述衬底的一个表面上,所述P型半导体层上设有延伸至所述N型半导体层的凹槽,所述N型电极设置在所述凹槽内的N型半导体层上,所述P型电极设置在所述P型半导体层上;所述P型电极包括焊点和电极线,所述电极线的一端与所述焊点连接,所述电极线的另一端沿远离所述焊点的方向延伸;所述电极线包括从所述P型半导体层一侧起依次向上层叠的粘附层、反光层和打线层,所述反光层和所述打线层为Al膜;其特征在于,所述电极线还包括设置在所述反光层和所述打线层之间的复合层,所述复合层包括从所述反光层一侧起依次向上层叠的第一过渡层、导电层和第二过渡层,所述导电层为Cu膜,所述第一过渡层和所述第二过渡层为TiW膜。
2.根据权利要求1所述的发光二极管芯片,其特征在于,所述TiW膜包括依次层叠的第一子层、第二子层和第三子层,所述第一子层中Ti组分的含量大于所述第二子层中Ti组分的含量,所述第二子层中Ti组分的含量小于所述第三子层中Ti组分的含量。
3.根据权利要求2所述的发光二极管芯片,其特征在于,所述第一子层和所述第三子层的厚度之和为20nm~40nm。
4.根据权利要求1~3任一项所述的发光二极管芯片,其特征在于,所述第一过渡层和所述第二过渡层的厚度之和为100nm~150nm。
5.根据权利要求1~3任一项所述的发光二极管芯片,其特征在于,所述导电层的厚度为400nm~600nm。
6.根据权利要求1~3任一项所述的发光二极管芯片,其特征在于,所述发光二极管芯片还包括设置在所述衬底的表面上的分布式布拉格反射镜DBR,所述衬底设置所述DBR的表面为与所述衬底设置所述N型半导体层的表面相反的表面;所述DBR包括多个周期的金属氧化物薄膜,所述多个周期的金属氧化物薄膜依次层叠,每个周期的金属氧化物薄膜包括至少两种材料的金属氧化物薄膜,不同材料的金属氧化物薄膜的折射率不同,所述至少两种材料的金属氧化物薄膜依次层叠设置,不同周期的金属氧化物薄膜中至少两种材料的金属氧化物薄膜的层叠顺序相同。
7.根据权利要求6所述的发光二极管芯片,其特征在于,所述DBR中N1个周期的金属氧化物薄膜的厚度为蓝光波长的四分之一,所述DBR中N2个周期的金属氧化物薄膜的厚度为黄光波长的四分之一,N1和N2为正整数,且N1和N2之和等于所述DBR中金属氧化物薄膜的周期数。
8.一种发光二极管芯片的制作方法,其特征在于,所述制作方法包括:
在衬底上依次生长N型半导体层、多量子阱层和P型半导体层;
在所述P型半导体层上开设延伸至所述N型半导体层的凹槽;
在所述凹槽内的N型半导体层上设置N型电极,在所述P型半导体层上设置P型电极;
其中,所述P型电极包括焊点和电极线,所述电极线的一端与所述焊点连接,所述电极线的另一端沿远离所述焊点的方向延伸;所述电极线包括从所述P型半导体层一侧起依次向上层叠的粘附层、反光层、复合层和打线层,所述反光层和所述打线层为Al膜,所述复合层包括从所述反光层一侧起依次向上层叠的第一过渡层、导电层和第二过渡层,所述导电层为Cu膜,所述第一过渡层和所述第二过渡层为TiW膜。
9.根据权利要求8所述的制作方法,其特征在于,所述在所述凹槽内的N型半导体层上设置N型电极,在所述P型半导体层上设置P型电极,包括:
采用磁控溅射技术在所述凹槽内的N型半导体层上形成N型电极,在所述P型半导体层上形成P型电极。
10.根据权利要求8或9所述的制作方法,其特征在于,所述TiW膜包括依次层叠的第一子层、第二子层和第三子层,所述第一子层中Ti组分的含量大于所述第二子层中Ti组分的含量,所述第二子层中Ti组分的含量小于所述第三子层中Ti组分的含量。
CN201711131498.5A 2017-11-15 2017-11-15 一种发光二极管芯片及其制作方法 Active CN107994105B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711131498.5A CN107994105B (zh) 2017-11-15 2017-11-15 一种发光二极管芯片及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711131498.5A CN107994105B (zh) 2017-11-15 2017-11-15 一种发光二极管芯片及其制作方法

Publications (2)

Publication Number Publication Date
CN107994105A CN107994105A (zh) 2018-05-04
CN107994105B true CN107994105B (zh) 2019-08-02

Family

ID=62031012

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711131498.5A Active CN107994105B (zh) 2017-11-15 2017-11-15 一种发光二极管芯片及其制作方法

Country Status (1)

Country Link
CN (1) CN107994105B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112289903B (zh) * 2020-07-30 2021-08-06 华灿光电(浙江)有限公司 发光二极管芯片及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1828959A (zh) * 2005-03-04 2006-09-06 斯坦雷电气株式会社 半导体发光元件
CN1996630A (zh) * 2006-01-06 2007-07-11 索尼株式会社 发光二极管及其制造方法以及在电子设备中的应用
CN103426990A (zh) * 2012-05-17 2013-12-04 晶元光电股份有限公司 具有反射电极的发光装置
CN106384782A (zh) * 2016-11-02 2017-02-08 清华大学 一种多层金属电极材料及其制备方法
CN106684223A (zh) * 2016-12-07 2017-05-17 华灿光电(浙江)有限公司 一种发光二极管的芯片及其制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5310371B2 (ja) * 2009-08-10 2013-10-09 ソニー株式会社 半導体発光素子及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1828959A (zh) * 2005-03-04 2006-09-06 斯坦雷电气株式会社 半导体发光元件
CN1996630A (zh) * 2006-01-06 2007-07-11 索尼株式会社 发光二极管及其制造方法以及在电子设备中的应用
CN103426990A (zh) * 2012-05-17 2013-12-04 晶元光电股份有限公司 具有反射电极的发光装置
CN106384782A (zh) * 2016-11-02 2017-02-08 清华大学 一种多层金属电极材料及其制备方法
CN106684223A (zh) * 2016-12-07 2017-05-17 华灿光电(浙江)有限公司 一种发光二极管的芯片及其制作方法

Also Published As

Publication number Publication date
CN107994105A (zh) 2018-05-04

Similar Documents

Publication Publication Date Title
JP6674978B2 (ja) 発光ダイオードパッケージ
CN108091737B (zh) 一种发光二极管芯片及其制作方法
TWI766356B (zh) 發光二極體晶片
CN107516701B (zh) 一种高压发光二极管芯片及其制作方法
US7483212B2 (en) Optical thin film, semiconductor light emitting device having the same and methods of fabricating the same
TWI416766B (zh) 具有高度發光效率之發光二極體
CN208862010U (zh) 发光二极管芯片的转移基板及发光二极管阵列
TWI575781B (zh) 用於發光二極體之寬頻介電反射器
CN106410008B (zh) 一种高亮度发光二极管芯片及其制备方法
CN107994105B (zh) 一种发光二极管芯片及其制作方法
CN109346564A (zh) 一种倒装发光二极管芯片的制作方法
CN110246934B (zh) 发光二极管芯片的制作方法及发光二极管芯片
CN108400215B (zh) 一种发光二极管芯片及其制作方法
CN110364593A (zh) 一种半导体发光器件及其制备方法
CN102315341B (zh) 具有超晶格结构有源层的发光器件
WO2021253179A1 (zh) 一种发光二极管
TWI608633B (zh) 發光二極體裝置及其製造方法
CN112510133A (zh) 发光二极管芯片、发光二极管及发光二极管芯片制备方法
CN109817819A (zh) 增强光取出的白色有机发光二极管器件
KR20170095177A (ko) 발광 다이오드 칩 및 그것을 제조하는 방법
CN210325841U (zh) 发光二极管芯片及发光二极管
CN101536202A (zh) 高效发光制品以及形成该高效发光制品的方法
US20210226083A1 (en) Light emitting unit and manufacturing method thereof
CN107154451A (zh) 一种发光二极管的芯片及其制备方法
CN117133845A (zh) 发光元件及发光模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant