JP6183235B2 - 窒化物半導体発光素子 - Google Patents

窒化物半導体発光素子 Download PDF

Info

Publication number
JP6183235B2
JP6183235B2 JP2014017055A JP2014017055A JP6183235B2 JP 6183235 B2 JP6183235 B2 JP 6183235B2 JP 2014017055 A JP2014017055 A JP 2014017055A JP 2014017055 A JP2014017055 A JP 2014017055A JP 6183235 B2 JP6183235 B2 JP 6183235B2
Authority
JP
Japan
Prior art keywords
layer
electrode
silver
light emitting
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014017055A
Other languages
English (en)
Other versions
JP2015144201A (ja
Inventor
浩史 川口
浩史 川口
小崎 徳也
徳也 小崎
雅史 角元
雅史 角元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2014017055A priority Critical patent/JP6183235B2/ja
Publication of JP2015144201A publication Critical patent/JP2015144201A/ja
Application granted granted Critical
Publication of JP6183235B2 publication Critical patent/JP6183235B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Led Devices (AREA)

Description

本発明は、窒化物半導体発光素子に関する。
従来から、フリップチップタイプの窒化物半導体発光素子において、p側半導体及びn側半導体とのオーミックコンタクトをとるための電極材料として銀又は銀合金、アルミ又はアルミ合金等の高反射率材料を用いた構成が利用されている。これら高反射材料を用い、発光素子における発光層で生じた光を高効率に反射させることで、高輝度発光素子の作製が可能となる。
このような発光素子において、高反射材料を電極材料として用いる場合は、マイグレーションを防止するため、高反射材料は金属層で覆われている(例えば、特許文献1)。
国際公開公報2006/43422号
しかし、その製造過程又は製造後における通電によって、依然として、マイグレーションに起因する電極材料の劣化が発生することがあり、効果的にマイグレーションを防止するに至っていない。特に、近年の発光装置及び発光素子の微細/縮小化が進むなかで、極わずかのマイグレーションによって、相対的に発光素子自体の性能に顕著な悪影響を及ぼすこととなる。よって、このようなマイグレーションの発生を阻止することが重要である。
本発明者らは、窒化物半導体発光素子(以下、単に「発光素子」と記載することがある)の発光層から放出された光を効率的に取り出すことについて鋭意研究した結果、電極として反射率の高い材料である銀又は銀合金を半導体層に接触させて用いた場合、オーミック電極の配置(つまり電流分布)を適切に制御することにより、より一層の光取出し効率の向上を図れることを突き止めた。そして、銀又は銀合金においてイオン化しやすい部位をあらかじめ硫化することによってイオン化を積極的に阻止すれば、銀のマイグレーションを効果的に防止できることを見出した。加えて、銀又は銀合金の硫化によって、半導体層に対するオーミック性を低下させることができるため、電流が集中しやすい部位に硫化銀による領域を配置することにより、電流集中を緩和することができることを見出した。その結果、半導体層への負荷の軽減、さらに発光強度分布の改善及びより一層の光取り出し効率の改善を図ることができる、窒化物半導体発光素子に関する本発明の完成に至った。
本発明は、第1導電型半導体層、発光層及び前記第2導電型半導体層を有する半導体積層体と、
前記第1導電型半導体層上に形成された第1電極と、前記第2導電型半導体層上に形成された第2電極とを備え、
前記第1電極及び第2電極は、前記半導体積層体の一方の主面上に配置され、
前記第2電極は、銀含有層を有し、該銀含有層の少なくとも前記第1電極側の側面に硫化銀領域を有する窒化物半導体発光素子である。
本発明によれば、電極として反射率の高い材料である銀又は銀合金を銀含有層として半導体層に接触させて用いながら、銀のマイグレーションを効果的に防止することができる。また、半導体層における電流集中を緩和させ、発光強度分布を改善することができる。
本発明の窒化物半導体発光素子の実施の形態を示す概略平面図である。 図1におけるx−x’線断面を示す概略断面図及び要部の拡大図である。 図1におけるx−x’線断面を示す別の実施形態の概略断面図及び要部の拡大図である。
本発明の窒化物半導体発光素子は、第1導電型半導体層、発光層及び第2導電型半導体層の半導体積層体と、第1導電型半導体層上に形成された第1電極と、第2導電型半導体層上に形成された第2電極とを備える。
(半導体積層体)
本発明の発光素子における半導体積層体は、通常、基板上に第1導電型半導体層、発光層、第2導電型半導体層がこの順に又は逆の順に積層されて構成される。なお、第1導電型とは、n型又はp型を意味し、第2導電型とはp型又はn型を意味する。特に、第1導電型がn型、第2導電型がp型であることが好ましい。
このような構成により、電子の拡散が起こりにくいp型窒化物半導体層において、良好なオーミックコンタクトを確保して、電流拡散をより向上させながら、発光層からの光の反射効率を最大限に発揮させることができる。したがって、光の取り出し効率を向上させることができ、高品質、高性能の発光素子を得ることができる。
積層体の材料としては、特に限定されるものではなく、例えば、InXAlYGa1-X-YN(0≦X、0≦Y、X+Y≦1)等の窒化ガリウム系化合物半導体が好適に用いられる。積層体を構成する各半導体層は、単層、多層、超格子構造のいずれであってもよく、特に発光層は、量子効果が生ずる薄膜を積層した単一量子井戸構造又は多重量子井戸構造とすることができる。各半導体層には、n型、p型のいずれかの不純物がドーピングされている。
各半導体層は、例えば、有機金属気相成長法(MOCVD)、ハイドライド気相成長法(HVPE)、分子線エピタキシャル成長法(MBE)、スパッタ法、イオンプレーティング法、電子シャワー法等の公知の技術により形成することができる。
各半導体層の膜厚は特に限定されるものではなく、種々の膜厚のものを適用することができる。
本発明の発光素子は、例えば、図1に示したように、平面視において、通常、四角形又は略これに近い形状である。半導体層の積層順序によって異なるが、例えば、第1導電型半導体層は、1つの発光素子の一部の領域において、第2導電型半導体層及び発光層、任意に第1導電型半導体層の深さ方向の一部が除去されて、その表面が露出する露出領域を有している。この露出領域の大きさ、形状及び配置は特に限定されるものではなく、任意に調整することができる。
発光素子は、少なくとも、露出領域であって電極が形成されていない領域(窒化物半導体素子の外縁部も含む)に、複数の凹凸が形成されていてもよい。この凹凸の大きさ、高さ、密度等は特に限定されないが、例えば、1つの発光素子において、100個以上が挙げられる。また、1つの凸部の面積は、凸部の根本で、3〜300μm程度が挙げられる。凸部は、その縦断面形状が、四角形、台形、半円等どのような形状であってもよいが、台形であることが好ましい。高さは、発光層から放出される光を光取り出し面に効率的に取り出すことができる程度であることが適している。
(基板)
基板としては、例えば、サファイア、スピネル、SiC、GaN、GaAs等の公知の絶縁性基板、n型又はp型のGaN、SiC等の導電性基板が挙げられる。なかでも、サファイア基板が好ましい。基板は、その表面が平坦であるもののみならず、発光層で発生した光を乱反射することができる程度の凹凸等が規則的又は不規則的に形成されていてもよい。
(第1電極及び第2電極)
第1電極は、上述したように、第2導電型半導体層及び発光層が除去された領域であって、第1導電型半導体層が露出した領域に接触して形成される電極である。第2電極は、第2導電型半導体層上であって、第2導電型半導体層に接触して形成される電極である。このように、第1電極及び第2電極は、半導体層に接触することにより、良好なオーミック性を有することができる。
第1電極及び第2電極は、半導体積層体の同じ面側、つまり一方の主面に配置されている。
第2電極は、第2導電型半導体層側に(つまり、第2導電型半導体層と接触する)銀含有層を有する。
銀含有層は、銀又は銀合金からなる単層構造又は積層構造のいずれでもよい。銀合金としては、銀と、Pt、Co、Au、Pd、Ti、Mn、V、Cr、Zr、Rh、Cu、Al、Mg、Bi、Sn、Ir、Ga、Nd及びRe等からなる群から選択される1種又は2種以上の金属との合金が挙げられる。なお、Niは銀とは合金化されにくく、銀との反応が抑制されやすいが、銀膜中にNi元素を含むものであってもよい。ただし、銀合金において、銀以外の材料の比率が大きくなると電気特性及び反射率が低下し、後述する硫化が困難となる場合があるため、銀を用いることが好ましい。
第2電極は、銀含有層のみの単層構造/積層構造の電極であってもよいし、さらに、他の層が積層された積層構造の電極であってもよい。
第2電極が積層構造の場合は、銀含有層の直上に、銀と実質的に反応しない金属(以下、「不反応層」ということがある)からなる層が配置されていることが好ましい。例えば、銀と実質的に反応しない金属としては、1000℃以下の温度で銀と実質的に反応しないか、銀との反応が抑制される金属、特に、銀と混合して固溶体とならない、あるいはなり難い金属を指す。例えば、銀の中に混ざる割合が5wtパーセントより小さいものが挙げられる。具体的には、ニッケル(Ni)、ルテニウム(Ru)、オスミウム(Os)、イリジウム(Ir)、チタン(Ti)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、コバルト(Co)、鉄(Fe)、クロム(Cr)、タングステン(W)等が含まれる。なかでも、Niが好ましい。これらは単層でも積層構造でもよい。
また、その上に、例えば、貴金属(例えば、Pt、金等)が配置されていてもよい。
第2電極としては、例えば、銀又は銀合金の単層膜、不反応層(上)/銀又は銀合金(下)の2層構造、貴金属(上)/銀又は銀合金(下)の2層構造、貴金属(上)/不反応層(中)/銀又は銀合金(下)の3層構造、貴金属2層(上)/不反応層(中)/銀又は銀合金(下)の4層構造、貴金属(上)/2層以上の不反応層(中)/銀又は銀合金(下)の4層以上の構造等が挙げられる。
特に、第2電極が、不反応層(上)/銀又は銀合金(下)により形成されていている場合、例えば、銀又は銀合金に接してNiが配置され、その上に貴金属が形成されている場合には、銀又は銀合金からなる層において、窒化物半導体と接する面と対向する面での銀の移動を劇的に防止することができ、マイグレーションをさらに防止できる。加えて、発光層で生じた光に対して電極の反射効率が低下することを防ぎ、発光効率の高い窒化物半導体素子を得ることができる。さらに、Niと貴金属との間に、TiやTaなどを形成する場合には、窒化物半導体層と接する銀の窒化物半導体層表面での移動を防止し、マイグレーション防止としての信頼性がさらに向上する。
第2電極の膜厚は特に限定されないが、例えば、銀含有層の単層の場合は発光層からの光を有効に反射させることができる膜厚、具体的には、20nm〜1μm程度、50nm〜300nm程度が挙げられる。多層膜の場合は、総膜厚が50nm〜5μm程度、50nm〜1μm程度が挙げられる。多層膜の場合は、銀含有層とその上に積層される層とは、同一工程でのパターニングによって形成されるような同一の形状であってもよいし、最下層の銀含有層をその上に積層される層(好ましくは、銀と反応しない金属層)で被覆してもよい。これにより、銀と反応しない金属層の上に、第2電極の一部としてどのような電極材料が形成されても、銀含有層とは直接接触しないために、銀との反応を阻止することができる。
なかでも、第2電極の積層構造は、リフトオフ法を利用して形成することが好ましい。つまり、第2導電型半導体層の上に、第2電極形成領域に開口を有するレジスト層を形成し、このレジスト層を含む第2導電型半導体層上に、第2電極の材料膜を順次形成し、最後にレジスト層と、レジスト層に積層された第2電極の材料膜を除去して、所定形状の第2電極を形成することが好ましい。なお、このように積層された第2電極の積層状態は、レジスト層の開口の外周に隣接する部位の厚みが、開口中央部の厚みよりも若干薄くなり、上層に積層された材料が、下層の端面を徐々に覆う形状となることがある。
特に、第2電極が銀含有層を含み、この層に接触して、銀と実質的に反応しない層(銀との反応が抑制される金属、例えば、ニッケルからなる)が配置している場合には、窒化物半導体との界面近傍において、銀の存在率を減少させることがない。つまり、第2電極中の銀が、その第2電極から拡散、移動等、さらに合金化をすることを防止することができる。これによって、発光層から照射された光を、窒化物半導体の表面付近において、高効率で反射させることができ、より発光効率を高めることが可能となる。
銀含有層は、少なくとも一部において硫化銀領域を有する。ここでの一部とは、平面における全部でもよいし一部でもよいが、外周領域又は側面における領域が好ましい。硫化銀領域は、銀含有層を完全に被覆する層状のものに限らず、島状層のように、少なくとも銀含有層の一部に設けられていればよい。特に、第1電極側の端部(側面)、つまり、第1電極と対向する端部(側面)であることがより好ましい。ここでの対応する端部とは、第1電極及び第2電極に通電した場合に、電流が広がる部位を指す。また、厚み方向の一部のみ、例えば、側面の下方のみであってもよいし、平面における表面層のみに配置されていてもよい。なかでも、第1電極と対向する端部(側面)の下方のみであることが最も効果的である。この場合の第2導電型半導体層上の硫化銀領域の幅は、0.1〜数nm程度が挙げられ、0.1〜10nm程度が好ましい。銀含有層の上面に硫化銀領域層が配置する場合には、その厚みは、0.1〜数nm程度が挙げられ、0.01〜10nm程度が好ましい。
このように、銀含有層の少なくとも一部を被覆する位置に硫化銀領域を配置することにより、マイグレーションとともに、半導体層の電流集中を効果的に防止することができる。特に、イオンマイグレーションでは、p電極からn電極に向かって銀が析出するため、p電極のn電極側端部に硫化銀領域を配置することにより、好ましくは、銀含有層の全周囲を硫化銀領域で囲むことにより、効果的に銀のマイグレーションを防止することができる。
また、p電極のうち、p型半導体層側に配置される材料は、反射率が高く、電気特性の優れる観点から銀が選択される。一方、窒化物半導体層からなるp型半導体層は比較的高抵抗であり、電流が広がりにくい。そのため、p電極とn電極との両方を発光素子の同一面側に設けた場合、p電極のうち、n電極と最接近する端部付近に電流が集中する傾向にある。電流密度が高い場合には、p型半導体層に局所的な負荷がかかりやすくなる。定格電流値が大きくなれば、その傾向はさらに顕著である。硫化銀は、p型半導体層との導通をとることを可能としながら、銀よりも接触抵抗が高い。そこで、p電極のn電極側の端部を、硫化銀領域とすることにより、導通しにくい部材がn電極に最も接近する端部付近に配置することとなる。これによって、p電極端部の電流集中が軽減され、半導体層への負荷を低減することができる。加えて、この電流密度の集中改善により、p電極端部の強発光が改善されるため、発光強度分布を向上することができる。
硫化銀領域の形成方法は、特に限定されないが、例えば、硫化水素等の硫黄系のガスを含有する雰囲気内に銀含有層を含む第2電極を形成したウェハを暴露し、硫化させる方法が挙げられる。また、硫化ナトリウム等の硫黄成分が含まれた物質と同空間内にウェハを暴露し、硫化させる方法を利用してもよい。さらに、硫化ナトリウム等の硫黄成分が含まれた溶液内に第2電極を形成したウェハを浸漬する方法、このような溶液をスプレーする方法などが挙げられる。具体的には、ウェハを硫化ナトリウムと共にオートクレーブに入れ、100℃のオーブンで10日間保管する、ウェハを硫化水素雰囲気の密閉した空間に配置し、100℃程度に昇温するなどが例示される。この際、銀含有層の一部がマスク材によって被覆することにより、マスク材によって被覆された部位の硫化を防止することができる。また、第2電極が積層構造であり、銀含有層以外の層が硫化しにくい層であれば、銀含有層の側面又は側面下方のみを硫化させることができる。
このように、硫化銀領域は、銀含有層(好ましくはその一部)を硫化することにより形成することが好ましい。銀含有層のうちイオン化しやすい部分を硫化することによって、銀のイオン化を抑制することができる。これによってイオンマイグレーションの発生を効果的に抑制できると考えられる。
なお、第2電極の銀含有層は、第2導電型半導体層との間に、銀及び銀合金の電気特性及び反射率を損なわない範囲で、銀又は銀合金以外の金属が部分的に配置されていてもよい。例えば、ニッケルは、極薄膜で配置すれば、島形状で、銀含有層と第2導電型半導体層との間に配置される。この場合の厚みは、1nm程度以下が挙げられる。
第1電極は、特に限定されることなく、通常、電極として使用される材料を用いて形成することができる。例えば、Ni、Ti、Au、Pt、Pd、W、Co、Au、Mn、V、Cr、Zr、Rh、Cu、Al、Mg、Bi、Sn、Ir、Ga、Nd及びRe等の金属又は合金が挙げられる。第1電極は、単層構造の電極であってもよいし、積層構造の電極であってもよい。
(金属層)
第1電極及び/又は第2電極は、さらに金属層で被覆されていてもよい。ここでの被覆とは、第1電極及び/又は第2電極の上面のみでもよいが、上面及び側面の双方が完全に被覆されており、金属層の一部(外周)が、第1導電型半導体層及び/又は第2導電型半導体層上に接触していることが好ましい。このように金属層によって、確実に第2電極を被覆する場合には、より一層マイグレーションを防止するように機能する。
ここでの金属層は、第1電極の材料として例示した金属又は合金、貴金属の1種以上による単層構造及び積層構造が挙げられる。金属層は、銀以外の材料からなることが好ましい。
金属層の膜厚は特に限定されず、例えば、0.1〜10μm程度、0.1〜5μm程度が挙げられる。
(パッド電極)
本発明の第1電極及び第2電極は、上述した金属層に代えて又は金属層に加えて、パッド電極を有していることが好ましい。このパッド電極は、外部電極又は実装基板等の電極と接続するために用いられる。
パッド電極は、導電性材料であれば特に限定されないが、例えば、Ni、Ti、Au、Pt、Pd、W、Co、Au、Mn、V、Cr、Zr、Rh、Cu、Al、Mg、Bi、Sn、Ir、Ga、Nd及びRe等の金属又は合金からなる積層膜とすることが好ましい。具体的には、半導体層側から、AlCuSi−Ti−Ru−Al、W−Pd−Au、Ni−Ti−Au、Ni−Pd−Auの順に形成した膜が挙げられる。
パッド電極の膜厚は特に限定されず、100nm〜1μm程度、200〜500nm程度が挙げられる。
(保護膜)
パッド電極は、通常、第1電極及び/又は第2電極、さらに金属層の大きさよりも小さいサイズで形成される。このため、パッド電極で被覆されている、第1電極及び/又は第2電極あるいは金属層の表面以外の表面は、通常、保護膜で被覆されていることが好ましい。ここでの保護膜は、絶縁性を確保することができる限り、どのような材料/膜厚でもよい。例えば、酸化物、窒化物又はフッ化物が挙げられ、透光性を有するものが好ましい。具体的には、Si、Al、Nb、Zr、Tiなどの酸化物、窒化物又はフッ化物の単層膜又は多層膜が挙げられる。厚みは、例えば、数nm〜数100μm程度の範囲で適宜調整することができる。また、この保護膜は、例えば、スパッタ法、蒸着法等の公知の成膜方法によって形成された膜であってもよいし、ALD(原子層堆積法)による膜であってもよい。
(窒化物半導体発光素子)
本発明の窒化物半導体発光素子は、通常、フリップチップ実装(フェイスダウン実装)により、支持基板に実装され、半導体発光装置を構成する。
支持基板は、少なくとも発光素子の電極に対向する面に配線が施され、任意に保護素子等が形成されていてもよく、フリップチップ実装された発光素子を固定・支持する。支持基板は、発光素子と熱膨張係数がほぼ等しい材料、例えば、窒化物半導体素子に対して窒化アルミニウムが好ましい。これにより、支持基板と発光素子との間に発生する熱応力の影響を緩和することができる。また、静電保護素子等の機能を付加することができ、安価であるシリコンを用いてもよい。配線のパターンは、特に限定されるものではないが、例えば、正負一対の配線パターンが絶縁分離されて互いに一方を包囲するように形成されることが好ましい。
発光素子を支持基板に実装する場合には、例えば、支持基板にAu等からなるバンプを載置するか、上述した発光素子における第3層、つまり、外部電極と接続可能な電極を、支持基板に形成されたバンプ又は電極に対向させ、電気的および機械的に接続する。接続は、例えば、Au、共晶材(Au−Sn、Ag−Sn)、ハンダ(Pb−Sn)、鉛フリーハンダ等の接合部材によって、超音波接合及び/又は熱処理によって行うことができる。配線とリード電極とを直接接続する場合、例えば、Auペースト、Agペースト等の接合部材によって接続することができる。
以下に、本発明の窒化物半導体発光素子を、図面に基づいて詳細に説明する。
実施の形態1
この実施の形態の発光素子を図1及び図2に示す。
この発光素子10は、サファイア基板(図示せず)の上に形成された窒化物半導体層による半導体積層体を有する。積層体は、AlGaNよりなるバッファ層(図示せず)、ノンドープGaN層(図示せず)を有し、その上に、n型半導体層7として、SiドープGaNよりなるn型コンタクト層、GaN層(4nm)とInGaN層(2nm)とを交互に10回積層させた超格子のn型クラッド層、さらにその上に、GaN層(25nm)とInGaN層(3nm)とが交互に3〜6回積層された多重量子井戸構造の発光層8、さらにその上に、p型半導体層9として、MgドープAl0.1Ga0.9N層(4nm)とMgドープInGaN層(2nm)とが交互に10回積層された超格子のp型クラッド層、MgドープGaNよりなるp型コンタクト層が積層されている。
n型半導体層7の一部の領域においては、その上に積層された発光層8及びp型半導体層9が除去され、さらにn型半導体層7自体の厚さ方向の一部が除去されて露出しており、その露出したn型半導体層7上にn電極4及びnパッド電極5が形成されている。露出したn型半導体層7の平面形状は、例えば、図1に示したように、中央が膨張した円盤形状であり、1つの発光素子において中央付近に2箇所形成されている。
p型半導体層9上には、p電極15が形成されている。
p電極15は、銀層(厚み:100nm)15aの単層構造を有しており、その銀層15aの上面及び側面の全面において、硫化銀領域15bが配置している。硫化銀領域の厚みは、銀層15aの上面及び側面において、5nmである。
p電極15の上には、その上面及び側面を完全に被覆し、外周部においてp型半導体層9に接触して配置された金属層16が形成されている。この金属層16は多層膜からなり、膜厚1.7μmのAu膜、膜厚120nmのW膜、膜厚3nm程度のTi膜がこの順に積層されて構成されている。
さらに、金属層16の上には、外部接続用の電極であり、いわゆるpパッド電極3が形成されているpパッド電極3は、多層膜からなり、膜厚500nmのAlCuSi膜、膜厚150nmのTi膜、膜厚50nmのPt膜及び膜厚700nmのAu膜がこの順に積層されて構成されている。pパッド電極3は、外部からの十分な電力が供給しえる程度の面積で金属層16に接触している。
金属層16及び半導体積層体の露出面の上には、これらを被覆する保護膜17が形成されている。保護膜17は酸化シリコンからなり、膜厚600nmである。
なお、n電極4は、例えば、Al合金によって形成されており、その上にはnパッド電極5が配置されている。nパッド電極5は、例えば、Rh/Pt/Auによって、膜厚700nmで形成されている。
このような発光素子は、例えば、以下の方法で製造することができる。
まず、公知の方法により、n型半導体層、発光層及びp型半導体層が積層され、n型半導体層の表面を露出した半導体積層体を形成する。
そして、p型半導体層のほぼ全面に開口を有するレジスト層を形成する。
次いで、レジスト層上に銀層を形成し、リフトオフ法によって、p型半導体層のほぼ全面に銀層を形成する。
その後、得られた半導体積層体及び銀層を有するウェハを、硫化ナトリウムを含有する水溶液に24時間程度浸漬する。このようにして、銀層の上面及び側面の全体に硫化銀領域を形成する。
続いて、金属材料を複数順次積層し、金属層を形成する。
得られたウェハ上に、アニール装置にて、p型コンタクト層等の半導体層の素子特性に影響を与えない温度以下の温度で熱処理を施す。
その後、保護膜6としてSiO膜を成膜し、フォトレジスト及びエッチング工程によって、所望の領域に開口を有するSiO膜を形成する。
さらに、露出したn型コンタクト層上等に、Al合金/Rh/Pt/Auからなる膜を形成し、リフトオフ法によりn電極及びnパッド電極を形成する。
保護膜、n電極及びp側の金属層の上に、レジストにより所定のパターンを有するマスクを形成し、その上にpパッド電極材料を積層し、リフトオフ法により、pパッド電極を形成する。
得られたウェハを所定の箇所で分割することにより、発光素子を得る。
このような構成の発光素子について、温度85℃、湿度85%の雰囲気中、If=700mAの条件で通電すると、1000時間連続通電した後においても、Agのマイグレーションは認められない。さらに、リーク電流の発生は認められない。加えて、p電極のn電極側の端部近傍においては、半導体層の電流集中が緩和され、半導体層への負荷を低減することができる。また、この電流密度の集中改善により、p電極端部の強発光を改善することができ、発光強度分布を改善することができる。
実施の形態2
この実施の形態の発光素子を図3に示す。
この実施形態では、第2電極25が多層膜からなり、膜厚100nmのAg膜25aと、Ni膜(膜厚100nm)/Ti膜(膜厚100nm)/Pt膜(膜厚100nm)25cとがこの順に積層されて構成されていること、Ag膜25aの露出端面は、硫化銀領域25bが配置していること以外は、実施の形態1の発光素子と同様の構成である。
硫化銀領域25bの幅は、数nm程度である。
マイグレーション抑制の評価
n型GaN層と発光層とp型GaN層がこの順に積層された半導体積層体を有するウェハを準備した。一部の領域の発光層とp型GaN層とを除去してn型GaN層を露出させた。p型GaN層の上にのみ銀層を形成した。銀層の外表面を上記と同様の方法で硫化した。
このウェハを、金属層及び保護膜を形成しない状態で、つまり外表面を硫化させた銀層を露出させた状態で、室温の大気中で4日間保管した。
その後、光学顕微鏡によってマイグレーションの有無を確認した。
一般に、大気中に放置すると、大気中の水分の影響等でプラスイオン化したAgはn型GaN層へ移動する物性を有する。このため、n型GaN層にAgが存在するか否かを確認することでマイグレーションの発生の有無が判断できる。
顕微鏡観察の結果、4日間保管後のウェハのn型GaN層にAgは確認されなかった。つまり、マイグレーションの発生は認められなかった。
一方、銀層を硫化させない以外は上記と同様に構成したウェハでは、1時間も経過しないうちにn型GaN層表面にAgが確認された。
銀層の外表面に硫化銀領域を設けることで、マイグレーションの発生を抑制できることが確認された。
本発明の窒化物半導体素子は、バックライト光源、ディスプレイ、照明、車両用ランプ等の各種光源を構成する半導体発光素子、さらには半導体受光素子など、その他の半導体デバイスに好適に利用することができる。
3 pパッド電極
4 n電極
5 nパッド電極
7 n型半導体層
8 発光層
9 p型半導体層
10 発光素子
15、25 第2電極
15a、25a Ag層
15b、25b 硫化銀領域
25c Ni膜/Ti膜/Pt膜
16 金属層
17 保護膜

Claims (6)

  1. 第1導電型半導体層、発光層及び前記第2導電型半導体層を有する半導体積層体と、
    前記第1導電型半導体層上に形成された第1電極と、前記第2導電型半導体層上に形成された第2電極とを備え、
    前記第1電極及び第2電極は、前記半導体積層体の一方の主面上に配置され、
    前記第2電極は、銀含有層を有し、該銀含有層の少なくとも前記第1電極側の側面に硫化銀領域を有する窒化物半導体発光素子。
  2. 前記第2導電型半導体層がp型である請求項1に記載の窒化物半導体発光素子。
  3. 前記硫化銀領域が、前記第1電極側の側面と前記銀含有層の上面とに配置されている請求項1又は2に記載の窒化物半導体発光素子。
  4. 前記第2電極が、銀含有層を最下層に含む積層構造であり、
    前記硫化銀領域が、第2電極の側面下方に局在している請求項1又は2に記載の窒化物半導体発光素子。
  5. 前記硫化銀領域は、前記銀含有層の全周囲を取り囲むように配置されている請求項1〜4のいずれか1つに記載の窒化物半導体発光素子。
  6. 前記第2電極は、その上面及び側面が、銀以外の金属からなる金属層で被覆され、該金属層の一部は前記第2導電型半導体層上に配置されている請求項1〜5のいずれか1つに記載の窒化物半導体発光素子。
JP2014017055A 2014-01-31 2014-01-31 窒化物半導体発光素子 Active JP6183235B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014017055A JP6183235B2 (ja) 2014-01-31 2014-01-31 窒化物半導体発光素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014017055A JP6183235B2 (ja) 2014-01-31 2014-01-31 窒化物半導体発光素子

Publications (2)

Publication Number Publication Date
JP2015144201A JP2015144201A (ja) 2015-08-06
JP6183235B2 true JP6183235B2 (ja) 2017-08-23

Family

ID=53889091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014017055A Active JP6183235B2 (ja) 2014-01-31 2014-01-31 窒化物半導体発光素子

Country Status (1)

Country Link
JP (1) JP6183235B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007184411A (ja) * 2006-01-06 2007-07-19 Sony Corp 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器ならびに電子装置およびその製造方法
CN102859724A (zh) * 2010-04-28 2013-01-02 松下电器产业株式会社 氮化物系半导体元件及其制造方法
JP4940363B1 (ja) * 2011-02-28 2012-05-30 株式会社東芝 半導体発光素子及び半導体発光装置
JP5629669B2 (ja) * 2011-10-11 2014-11-26 株式会社東芝 半導体発光素子の製造方法

Also Published As

Publication number Publication date
JP2015144201A (ja) 2015-08-06

Similar Documents

Publication Publication Date Title
US9837579B2 (en) Semiconductor light emitting element and method for producing the same
JP5045336B2 (ja) 半導体発光素子
JP5347219B2 (ja) 半導体発光素子
JP4946195B2 (ja) 半導体発光素子及びその製造方法
JP5138873B2 (ja) 窒化物半導体素子
JP6007897B2 (ja) 半導体発光素子及びその製造方法
JP4449405B2 (ja) 窒化物半導体発光素子およびその製造方法
JP5630384B2 (ja) Iii族窒化物半導体発光素子の製造方法
JP2011192960A (ja) 半導体発光素子
JP3994287B2 (ja) 半導体発光素子
KR20150078296A (ko) 신뢰성이 향상된 발광 소자
JP5761171B2 (ja) 窒化物半導体発光素子及びその製造方法
WO2012020968A2 (ko) 오믹 전극 구조체를 갖는 반도체 발광 소자 및 그것을 제조하는 방법
JP2012204373A (ja) 半導体発光素子
JP6229406B2 (ja) 半導体発光素子及びその製造方法
JP5045001B2 (ja) 半導体発光素子
JP5361569B2 (ja) 半導体発光素子及びその製造方法
JP4622426B2 (ja) 半導体発光素子
JP6183235B2 (ja) 窒化物半導体発光素子
JP3846491B2 (ja) 窒化ガリウム系化合物半導体素子
JP2013243241A (ja) 半導体発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160720

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170627

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170710

R150 Certificate of patent or registration of utility model

Ref document number: 6183235

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250