CN1992359B - 发光二极管及其制造方法 - Google Patents
发光二极管及其制造方法 Download PDFInfo
- Publication number
- CN1992359B CN1992359B CN 200610064047 CN200610064047A CN1992359B CN 1992359 B CN1992359 B CN 1992359B CN 200610064047 CN200610064047 CN 200610064047 CN 200610064047 A CN200610064047 A CN 200610064047A CN 1992359 B CN1992359 B CN 1992359B
- Authority
- CN
- China
- Prior art keywords
- compound semiconductor
- semiconductor layer
- nitride based
- based iii
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Led Devices (AREA)
- Led Device Packages (AREA)
Abstract
一种制造发光二极管的方法,其包括步骤:提供在其一个主表面上具有多个突起部的异质衬底并且在异质衬底的每个凹入部上经过形成三角形截面的状态,生长第一氮化物基III-V族化合物半导体层,突起部由与异质衬底不同类型的材料制成,凹入部的底表面为三角形的底;在异质衬底上从第一氮化物基III-V族化合物半导体层横向生长第二氮化物基III-V族化合物半导体层;以及在第二氮化物基III-V族化合物半导体层上顺序生长第一导电型的第三氮化物基III-V族化合物半导体层、有源层和第二导电型的第四氮化物基III-V族化合物半导体层。
Description
技术领域
本发明涉及发光二极管及其制造方法,集成发光二极管及其制造方法,用于生长氮化物基III-V族化合物半导体的方法,用于生长氮化物基III-V族化合物半导体的衬底,光源电池单元(cell unit),发光二极管背光,发光二极管照明装置,发光二极管显示器,电子仪器,电子装置及其制造方法。本发明适合应用于例如采用氮化物基III-V族化合物半导体的发光二极管以及采用该发光二极管的各种仪器或装置。
背景技术
在GaN半导体外延地生长在蓝宝石衬底这样的异质衬底上的情况下,由于其间的晶格常数或者热膨胀系数有很大差别,所以会高密度地出现晶体缺陷,尤其是螺位错。
为了避免这些问题,至今已经广泛采用基于选择性横向生长的位错密度降低技术。这种技术中,GaN半导体外延地生长在蓝宝石衬底等上,之后将衬底从晶体生长装置移除。由SiO2薄膜等制成的生长掩膜形成在GaN半导体层上,并且将衬底返回到晶体生长装置,随后再次利用生长掩膜外延生长GaN半导体层。
根据这个技术,虽然能够降低上GaN半导体层中的位错密度,但是需要两次外延生长,使得成本很高。
为了解决这个问题,已经提出了一种方法,其中异质衬底经历图案化的刻痕(patterned indentation)并使GaN半导体在刻痕衬底上外延生长(例如,参见Mitsubishi Cable Industries Review No.98,2001年10月,名称为“Development of High Output UV LED Using an LEPS Technique”以及日本特开公报No.2004-6931和2004-6937)。这种方法的概况在图77A到77C中示出。根据这种方法,如图77A所示,图案化的刻痕形成在蓝宝石衬底101的c面的一个主表面中。凹入部用附图标记101a表示,突起部用附图标记101b表示。这些凹入部101a和突起部101b分别沿蓝宝石衬底101的<1-100> 方向延伸。接下来,GaN半导体层102通过图77B和77C中所示的步骤形成在蓝宝石衬底101上方。图77C中,虚线表示生长过程中的生长界面。具体如图77C所示,特征上发现,凹入部101a不宜地在蓝宝石衬底101和GaN半导体层102之间形成空间103。通过该方法生长的GaN半导体层102中的晶体缺陷的分布示意性地在图78中示出。如图78所示,螺位错104沿着垂直于与突起部101b的上表面的界面方向出现在GaN半导体层102的突起部101b的上方部分,从而形成高缺陷密度区105。另一方面,凹入部101a上方的区域或部分在高缺陷密度区105之间的部分变为低缺陷密度区106。
注意,虽然在图77C中,形成在蓝宝石衬底2101的凹入部101a内的空间103下方的GaN半导体层102以矩形形式被掩埋,但是掩埋形式在某些情况下可以是三角形。在后者的情况下,掩埋在凹入部101a内的GaN半导体层102与从突起部101b横向生长的GaN半导体层102接触,有可能形成比如矩形一样的空间。
为了参考,图79A到79D示出了在凹入部101a和突起部101b的延伸方向为与蓝宝石衬底101的<1-100>方向以直角相交的<11-20>方向的情况下GaN半导体层102是如何生长的。
图80A到80F示意性示出了另一常规生长方法(参考,例如,日本特开公报No.2003-31441)。如图80A所示,在这种方法中,采用经历图案化的刻痕的蓝宝石衬底101,并且GaN半导体层102通过图80B到80F中所示的步骤生长在其上。根据该方法,不用形成与蓝宝石衬底101相关的空间就能够生长GaN半导体层102。
提出了另外一种生长方法,其中突起部形成在采用不同于衬底材料的衬底上,氮化物基III-V族化合物半导体从突起部(参见,例如,日本特开公报No.2003-324069和日本专利No.2830814)之间的凹入部开始生长。然而,以这种方法生长的方式与本发明的方式有很大区别。
仅用于参考,图81A和81B中示出了蓝宝石的主晶面和晶向。
发明内容
采用图77A到77C所示的常规方法,蓝宝石衬底101和GaN半导体层102之间的空间的形成如上文所述。根据我们进行测试的结果,在形成有其中GaN半导体层形成在GaN半导体层102上的发光二极管结构的情况下,存在的问题是,发光二极管的发光效率低。这是因为考虑了在发光二极管的工作过程中从有源层发出的光在空间103内部被反复折射并且最终被吸收的原因,从而使得光提取效率变差。
另一方面,采用80A到80F所示的常规生长方法,虽然在蓝宝石衬底101和GaN半导体层102之间没有形成空间103,但是认为,难于将GaN半导体层102中的位错密度减少到图77A到77C中所示的常规生长方法的水平。为此,在形成其中GaN半导体层生长在具有这种高位错密度的GaN半导体层102上的发光二极管结构的情况下,这些GaN半导体层的位错密度变高,从而使发光效率降低。
另外,在图77A到77C和80A到80F中所示的任何一种常规生长方法中,通常采用干法刻蚀对蓝宝石衬底101的表面进行图案化的刻痕,但是蓝宝石衬底101很不容易进行干法刻蚀,因此刻蚀不仅要花费很长时间,而且加工精度低。
因此,希望提供一种发光二极管和制造这种二极管的方法,其中由于没有前面所述的这种空间所以光提取效率明显提高,构成发光二极管的氮化物基III-V族化合物半导体的结晶度被大大提高从而具有很高的发光效率,通过单次进行外延生长能够以低成本制造该二极管,容易加工衬底以在其上提供突起和凹入图案。
还希望提供集成发光二极管及以第一希望相同的方式制造二极管的方法,生长适合用于制造上面提及的这种发光二极管和集成发光二极管的氮化物基III-V族化合物半导体的方法,以及用于生长这种氮化物基III-V族化合物半导体的衬底。
还希望提供高性能的光源电池单元,发光二极管背光,发光二极管照明装置,发光二极管显示器和电子装置,每个都采用上面提及的这种二极管。
还希望提供比如发光二极管、半导体激光器、晶体管等等这样的电子装置,以及制造这种装置的方法,其中由于没有前面所述的这种空间以及由这种装置结构构成的层材料的结晶度明显提高,所以特征性能很好,通过单次进行外延生长能以低成本制造这种电子装置,衬底的图案化的刻痕简单。
为了实现这些愿望,根据本发明的第一实施方式,提供一种制造发光二极管的方法。该方法包括提供步骤,横向生长步骤和顺序生长步骤。提供步骤提供在其一个主表面上具有多个突起部的异质衬底,其中突起部由与异质 衬底不同类型的材料制成,并且在异质衬底的每个凹入部上经过形成三角形截面的状态,生长第一氮化物基III-V族化合物半导体层,其中凹入部的底表面为三角形的底。横向生长步骤在异质衬底上从第一氮化物基III-V族化合物半导体层生长第二氮化物基III-V族化合物半导体层。顺序生长步骤在第二氮化物基III-V族化合物半导体层上生长第一导电型的第三氮化物基III-V族化合物半导体层、有源层、和第二导电型的第四氮化物基III-V族化合物半导体层。
第一氮化物基III-V族化合物半导体层和第二氮化物基III-V族化合物半导体层可以是任意导电型的,可以为p型、n型或i型,并且可以为相同的导电型或者可以为不同的导电型。此外,第一氮化物基III-V族化合物半导体层或第二氮化物基III-V族化合物半导体层中可以存在导电型不同的两个或多个部分。
典型地,当生长第一氮化物基III-V族化合物半导体层时,从与异质衬底的凹入部的底表面的界面上沿异质衬底的一个主表面的垂直方向上出现位错。此时,当该位错到达在上述三角形截面的状态下的第一氮化物基III-V族化合物半导体层的斜面时,位错沿平行于该一个主表面的方向弯曲,从而远离三角形部分。三角形部分处的三角形截面或三角形不仅仅指严格意义上的三角形,而且指大致可以看作三角形的形状并且包括例如,具有此处和下文任何地方出现的圆形顶点的那些形状。有利的是,在第一氮化物基III-V族化合物半导体层的生长初期,多个精细核或微核出现在衬底的凹入部的底表面上,并且位错以平行于一个主表面的方向反复弯曲,该位错在这些微核生长和结合的过程中从与衬底的凹入部的底表面的界面上沿衬底的一个主表面的垂直方向上出现。这样,能够减少在第一氮化物基III-V族化合物半导体层生长阶段向上侧穿过的位错数量。
典型地,突起部和凹入部相间交替形成在衬底的一个主表面上。这种情况下,突起部和凹入部的交替间隔为3到5μm。突起部的基部长度和凹入部的基部长度之间的比率优选为0.5到3,最好是接近0.5。从衬底的该一个主表面看,突起部的高度优选为0.3μm或以上,最好为1μm或以上。突起部应该最好具有相对于衬底的该一个主表面倾斜的侧面(例如,与衬底的该一个主表面接触的侧面)。当该侧面和衬底的该一个主表面之间构成的夹角为θ时,从提高光提取效率的角度来说优选的是该夹角在100°<θ<160°的范 围内,更优选132°<θ<139°或147°<θ<154°,最优选为135°或152°。突起部的截面形状可以取各种形状,其侧面不仅平坦,也而且弯曲,例如,n边形(n为3或以上的整数),具体而言,三角形、矩形、五边形、六边形等等,它们的顶点是或者不是被切掉或被修圆、以及圆形、椭圆形等等,从衬底的该一个主表面看,在最高位置的具有一个顶点的形状为优选,三角形或者具有被切掉或修圆的顶点的三角形更优选。凹入部可以是各种截面形状,包括例如,n-边形(n为3或以上的整数),比如三角形、矩形、五边形、六边形等等,或者刚提到的形状,它们的角被切掉或为被修圆、以及圆形、椭圆形等等。从提高光提取效率的角度来说,凹入部优选为倒梯形截面的形状。术语“倒梯形”不仅仅指严格意义上的倒梯形,也指此处和下文任何地方出现的大致可以看作倒梯形的形状。这种情况下,从使第二氮化物基III-V族化合物半导体层的位错密度最小化的角度来说,优选是,当凹入部的深度(等于突起部的高度)为d,凹入部的基部宽度为Wg,三角形截面的第一氮化物基III-V族化合物半导体层的斜面和衬底的一个主表面之间形成的夹角为α时,d,Wg和α被确定为2d≥Wgtanα。α通常为常数,从而这样确定d和Wg以使公式成立。当d太大时,材料气体不容易输送到凹入部内,从而阻碍第一氮化物基III-V族化合物半导体层从凹入部的底表面的生长。相反,当d太小时,第一氮化物基III-V族化合物半导体层不仅在衬底的凹入部上生长,而且在其相对侧面的突起部上生长。为了避免这个问题,d一般选择在0.5≤d≤5μm的范围内,最好在1.0±0.2μm的范围内。Wg一般在0.5到5μm的范围内,最好从2±0.5μm的范围内选择。当突起部为三角形截面时,突起部的上表面的宽度Wt为零。如果突起部为梯形截面,则这个突起部就充当用作第二氮化物基III-V族化合物半导体层横向生长的区域,为此,宽度越长,位错密度降低的部分的面积约大。突起部为梯形截面时,Wt一般为1到1000μm,最好在4±2μm的范围内。
突起部或凹入部可以在衬底的一个方向上呈条形延伸,当这些部分在至少相互交叉的第一和第二方向上呈条形延伸时,突起部可以排列成n边形(n为3或以上的整数)的二维图案,具体而言,三角形、矩形、五边形、六边形等等或者上面提到的这种n边形,但是它们的拐角被切掉或者是被修圆,以及圆形、椭圆形、点等等。作为一个优选示例,突起部具有排列成二维蜂窝形式的六边形平面形,凹入部形成以围绕单个突起部,从而有效获得从有 源层发射到所有方向的360度环绕的光。可替换地,凹入部可以具有排列成二维蜂窝形式的六边形平面形,突起部形成以围绕单个凹入部。在衬底的凹入部形成为条形的情形,例如,它们可以沿第一氮化物基III-V族化合物半导体层的<1-100>方向延伸,或者如果衬底采用蓝宝石衬底的话可以沿蓝宝石衬底的<11-20>方向延伸。突起部可以是,例如,n边形锥体(n为3或以上的整数),比如三角锥、矩形锥、五角锥、六角锥等等,或者上面提及的这种n边形锥体,但它们的拐角被切掉或者是被修圆、以及圆形锥、椭圆形锥等等。
突起部的材料可以是各种类型,可以是导电的或者非导电的。已经提到过,例如,比如氧化物、氮化物、碳化物等等这样的介电材料,比如金属、合金等等(包括透明导电体)这样的导电体。氧化物的例子包括氧化硅(SiOx)、氧化钛(TiOx)、氧化钽(TaOx)、氧化铪(HfO2)、氧化锆(ZrOx)、氧化锌(ZnOx)、氧化铝(AlOx)、氧化镓(GaOx)、氧化镁(MgOx)、氧化钡(BaOx)、氧化铟(InOx)、MgIn2O4、掺氟化物的氧化锡(SnO2:F(FTO))、氧化锡(SnOx)、氧化锂(LiOx)、氧化钙(CaOx)、氧化铜(CuOx)、CuAlO2、SrCu2O2、氧化铱(IrOx)、氧化钌(RhOx)、Cua(AlxGayInz)1-aO2、CdGeO、InGaZnO、ZnRhO、GaIn2O4、LaO、LaCuO等等。这些氧化物可以两种或多种组合使用或者可以以堆叠膜的形式使用。前述氮化物例如为,氮化硅(SiNx)、TiN、WN、CN、BN、LiN、TiON、SiON、CrN、CrNO等等,这些氮化物可以两种或多种组合使用或者可以以堆叠膜的形式使用。前述的碳化物例如为SiC、HfC、ZrC、WC、TiC、CrC等等,这些碳化物可以两种或多种组合使用或者可以以堆叠膜的形式使用。前述的金属或合金由例如B、Al、Ga、In、W、Ni、Co、Pd、Pt、Ag、Hf、Zr、Au、Cu、Ru、Ir、AgNi、AgPd、AuNi、AuPd、AlCu、AlSi、AlSiCu等等制成。这些金属或合金可以组合使用或者可以以堆叠膜的形式使用。透明导电体可以采用ITO(铟锡复合氧化物)、IZO(铟锌复合氧化物)、ZO(氧化锌)、FTO(掺氟化物的氧化锡)、氧化锡等等。这些可以两个或多个组合使用或者可以以堆叠膜的形式使用。此外,上面提到的不同类型的材料可以两种或多种组合使用,或者可以以层叠膜的形式使用。突起部可以由金属等形成,至少对其表面进行氮化、氧化或碳化以形成氮化物、氧化物或碳化物。
如果需要,突起部的折射率取决于其设计。通常,衬底和生长在衬底上 的氮化物基III-V族化合物半导体层这样选择,使得折射率彼此不同。典型地,半导体层的类型选择为具有比衬底的折射率低的折射率。
如果需要,突起部可以构成散射中心,用以将从有源层发射的光散射从而改善光提取效率并且确保所得的发光二极管的高输出。所用的这种散射中心可以例如是硅精细颗粒,比如硅纳米晶体。为了形成这种与硅精细颗粒结合的突起部,由氧化硅制成的突起部形成在衬底上并且被热处理。
从允许第一氮化物基III-V族化合物半导体层只生长在衬底的凹入部的角度来说,非晶层至少可以形成在突起部的表面上。非晶层充当生长掩膜。这利用的原理是,生长阶段不容易在非晶层上发生核形成。这个非晶层可以通过利用各种膜形成方法之一在衬底上形成膜而形成,或者通过用金属形成突起部并且对突起部的表面进行氧化而形成。非晶层可以是,例如,SiOx膜,SiNx膜,非晶Si(a-Si)膜,非晶CrN膜或者两个或多个这些膜的堆叠膜,并且通常为绝缘膜。某些情况下,突起部可以由形成在衬底上的第一非晶膜,第二非晶膜和第三非晶膜形成。这种情况下,例如,第二非晶膜可以是相对第一和第三非晶膜被选择性地蚀刻的一种。
在第二氮化物基III-V族化合物半导体层横向生长之后,第一氮化物基III-V族化合物半导体层和第二氮化物基III-V族化合物半导体层的突起部的上部和/或凹入部的上部至少部分可以被移除,随后在第二氮化物基III-V族化合物半导体层的左侧部分横向生长第三氮化物基III-V族化合物半导体层并且在第三氮化物基III-V族化合物半导体层上顺序生长有源层和第四氮化物基III-V族化合物半导体层。可替换地,在第二氮化物基III-V族化合物半导体层横向生长之后,第一氮化物基III-V族化合物半导体层和第二氮化物基III-V族化合物半导体层的突起部的上部和/或凹入部的上部至少部分可以被移除,随后在第二氮化物基III-V族化合物半导体层的左侧部分横向生长第五氮化物基III-V族化合物半导体层并且在第五氮化物基III-V族化合物半导体层上顺序生长第三氮化物基III-V族化合物半导体层,有源层和第四氮化物基III-V族化合物半导体层。
另外,由于螺位错集中在突起部上方部分的第二氮化物基III-V族化合物半导体层的相关部分,所以由绝缘体或空间制成的位错传播抑制单元预先形成在充当相关部分的部分的突起部的上方。这样做,通过位错传播抑制单元抑制了第二氮化物基III-V族化合物半导体层中沿平行于衬底的一个主表 面的方向传播的位错的传播。最后,能够防止位错穿出到第二氮化物基III-V族化合物半导体层的表面并转化为螺位错。
第三氮化物基III-V族化合物半导体层在其上形成,第一导电型电极与之电连接。同样,第四氮化物基III-V族化合物半导体层形成有与之电连接的第二导电型电极。
衬底可以由各种类型的材料制成。对于用不同于氮化物基III-V族化合物半导体层的材料制成的衬底来说,具体例子包括这些衬底,蓝宝石(包括c面、a面、r面等并且表面平滑(face off))、SiC(包括6H、4H和3C)、Si、ZnS、LiMgO、GaAs、尖晶石(MgAl2O4、ScAlMgO4)、石榴石,CrN(例如,CrN(111)等等。最好,这些材料的六边形衬底或立方体衬底优选,其中六边形衬底更优选。对于衬底来说,可以采用比如GaN,AlGaInN,AlN,GaInN等这样的氮化物基III-V族化合物半导体层制成的衬底。可替换地,氮化物基III-V族化合物半导体层生长在由不同于氮化物基III-V族化合物半导体层的材料制成的衬底上,突起部可以形成在这个氮化物基III-V族化合物半导体层上。
注意,如果所用的衬底是在氮化物基III-V族化合物半导体层这样的层生长在衬底的情况下的衬底,那么突起部的材料是由不同于位于突起部下方的层的材料的材料制成的。
需要的话,可以移除衬底。
第一到第五氮化物基III-V族化合物半导体层和用作有源层的氮化物基III-V族化合物半导体层最通常由AlxByGa1-x-y-zInzAsuN1-u-vPv制成,其中0≤x≤1,0≤y≤1,0≤z≤1,0≤u≤1,0≤v≤1,设定0≤x+y+z<1,0≤u+v<1,尤其是,由AlxByGa1-x-y-zInzN制成,其中0≤x≤1,0≤y≤1,0≤z≤1,设定0≤x+y+z<1,典型地由AlxGa1-x-zInzN制成,其中0≤x≤1,0≤z≤1。具体例子包括GaN、InN、AlN、AlGaN、InGaN、AlGaInN等等。其中B或Cr包含在GaN中,例如,示出了位错弯曲的促进效应。从这方面理解,第一到第五氮化物基III-V族化合物半导体层和用作有源层的氮化物基III-V族化合物半导体层可以分别由BGaN或者比如GaN:B的掺B的GaN,比如GaN:Cr的掺Cr的GaN,等等构成。尤其是,最初生长在衬底的凹入部上的第一氮化物基III-V族化合物半导体层应该优选由GaN、InxGa1-xN(0<x<0.5)、AlxGa1-xN(0<x<0.5)或者AlxInyGa1-x-yN(0<x<0.5,0<y<0.2)。第一导电型 可以是n型或者p型,相应地,第二导电型可以是p型或者n型。对于最初生长在衬底上的所谓的低温缓冲层来说,通常采用GaN缓冲层,AlN缓冲层,AlGaN缓冲层等等。此外,也可以采用上面提到的掺Cr的那些缓冲层或CrN缓冲层。
第二氮化物基III-V族化合物半导体层的厚度根据需要选择并且典型为几微米或者以下,根据最终用途的目的可以大一些并且可以,例如为大约几十微米到300微米。
对于第一到第五氮化物基III-V族化合物半导体层和用作有源层的氮化物基III-V族化合物半导体层的生长,已经提到过,例如,由比如有机金属化学气相沉积(MOCVD)、氢化物气相外延生长、卤化物气相外延生长(HVPE),分子束外延(MBE)等等这样的各种外延生长方法制成。
根据本发明的第二实施方式,提供一种发光二极管。该二极管包括在其一个主表面上具有多个突起部的衬底,其中突起部由与衬底不同类型的材料制成。该二极管还包括生长在衬底上而没有在衬底的每个凹入部形成空间的第六氮化物基III-V族化合物半导体层,以及形成在第六氮化物基III-V族化合物半导体层上的第一导电型的第三氮化物基III-V族化合物半导体层、有源层和第二导电型的第四氮化物基III-V族化合物半导体层。在第六氮化物基III-V族化合物半导体层中,从沿该一个主表面的垂直方向的凹入部的底表面的界面上产生的位错到达采用凹入部的底表面作底的三角形的斜面并且以平行于该一个主表面的方向弯曲。
在本发明的第二实施方式,以及后面描述的本发明的第四,第六和第七到第十一实施方式中,第六氮化物基III-V族化合物半导体层是相当于本发明第一实施方式的第一氮化物基III-V族化合物半导体层和第二氮化物基III-V族化合物半导体层。
在下文描述的本发明的第二实施方式和第三到第十三实施方式中,针对第一实施方式所作的描述也适用于这些实施方式,除非另外指出。
根据本发明的第三实施方式,提供一种制造集成发光二极管的方法,其中集成了多个发光二极管。该方法包括提供步骤,横向生长步骤和顺序生长步骤。提供步骤提供在其一个主表面上具有多个突起部的异质衬底,其中突起部由与异质衬底不同类型的材料制成,并且在异质衬底的每个凹入部上经过形成三角形截面的状态,生长第一氮化物基III-V族化合物半导体层,其 中凹入部的底表面为三角形的底。横向生长步骤在异质衬底上从第一氮化物基III-V族化合物半导体层生长第二氮化物基III-V族化合物半导体层。顺序生长步骤在第二氮化物基III-V族化合物半导体层上生长第一导电型的第三氮化物基III-V族化合物半导体层、有源层、和第二导电型的第四氮化物基III-V族化合物半导体层。
根据本发明的第四实施方式,提供一种集成发光二极管,其中集成了多个发光二极管。该多个发光二极管的至少之一包括在其一个主表面上具有多个突起部的异质衬底,其中突起部由与异质衬底不同类型的材料制成。该多个发光二极管的至少之一还包括:生长在异质衬底上而没有在异质衬底的每个凹入部形成空间的第六氮化物基III-V族化合物半导体层;以及形成在第六氮化物基III-V族化合物半导体层上的第一导电型的第三氮化物基III-V族化合物半导体层、有源层和第二导电型的第四氮化物基III-V族化合物半导体层。在第六氮化物基III-V族化合物半导体层中,从沿该一个主表面的垂直方向的凹入部的底表面的界面上产生的位错到达采用凹入部的底表面作底的三角形的斜面,并且以平行于该一个主表面的方向弯曲。
在本发明的第三和第四实施方式中,虽然没有限制集成发光二极管的应用场合,但是典型的用途包括用于液晶显示器的发光二极管背光、发光二极管照明装置、发光二极管显示器、发光二极管光通讯装置(例如,可视光通讯装置)、发光二极管光学仪器等等。该集成发光二极管相对于排列方式和发光二极管的形状没有限制。发光二极管可以在例如,用以直接或通过其它比如接线板或散热器这样的板或平板互连各种装置或者壳体的内或外表面的支撑件(支撑衬底),板(board)或平板(plate)上排列成二维阵列,或者可以排列成一条线或多条线的条形发光二极管。集成发光二极管的形式不仅可以为利用所谓的半导体处理技术对堆叠的半导体层晶片进行批量处理,从而按电路图案精细且多次将单个发光二极管集成,而且可以为其中将每个都已经被切成小片的多个发光二极管精细地集成并排列在构图的电路板上。这些发光二极管可以被独立或者集体驱动,或者在任意选择区域内的一组发光二极管可以被集体独立驱动(区域中驱动)。
根据本发明的第五实施方式,提供一种生长氮化物基III-V族化合物半导体层的方法。该方法包括提供步骤和横向生长步骤。提供步骤提供在其一个主表面上具有多个突起部的异质衬底,其中突起部由与异质衬底不同类型 的材料制成,并且在异质衬底的每个凹入部上经过形成三角形截面的状态,生长第一氮化物基III-V族化合物半导体层,其中凹入部的底表面为三角形的底。
横向生长步骤在异质衬底上从第一氮化物基III-V族化合物半导体层生长第二氮化物基III-V族化合物半导体层。
氮化物基III-V族化合物半导体层的这种生长方法除了制造发光二极管或集成发光二极管之外,可以用于制造各种类型的半导体器件。
根据本发明的第六实施方式,提供一种生长氮化物基III-V族化合物半导体层的异质衬底。该异质衬底包括:在其一个主表面上具有多个突起部的异质衬底,其中每个突起部由与异质衬底不同类型的材料制成;以及生长在该异质衬底上而不在异质衬底的每个凹入部中形成空间的第六氮化物基III-V族化合物半导体层。在该第六氮化物基III-V族化合物半导体层中,从沿该一个主表面的垂直方向的凹入部的底表面的界面上产生的位错到达利用凹入部的底表面作底的三角形的斜面,并且以平行于该一个主表面的方向弯曲。
根据本发明的第七实施方式,提供一种光源电池单元。该单元包括,位于印刷电路板上的多个单元,每个单元包含每个红色发光二极管、绿色发光二极管和蓝色发光二极管的至少之一。上述从红色发光二极管、绿色发光二极管和蓝色发光二极管选择的至少一个发光二极管包括,在其一个主表面上具有多个突起部的异质衬底,其中突起部由与异质衬底不同类型的材料制成。该从上述二极管中选择的至少一个二极管还包括:生长在异质衬底上而没有在异质衬底的每个凹入部中形成空间的第六氮化物基III-V族化合物半导体层;以及形成在第六氮化物基III-V族化合物半导体层上的第一导电型的第三氮化物基III-V族化合物半导体层、有源层和第二导电型的第四氮化物基III-V族化合物半导体层。在第六氮化物基III-V族化合物半导体层中,从沿该一个主表面的垂直方向的凹入部的底表面的界面上产生的位错到达采用凹入部的底表面作底的三角形的斜面,并且以平行于该一个主表面的方向弯曲。
根据本发明的第八实施方式,提供一种发光二极管背光,其中排列了每种都有多个的红色发光二极管、绿色发光二极管和蓝色发光二极管。上述从红色发光二极管、绿色发光二极管和蓝色发光二极管选择的至少一个发光二 极管包括,在其一个主表面上具有多个突起部的异质衬底,其中突起部由与异质衬底不同类型的材料制成。该从上述二极管中选择的至少一个二极管还包括:生长在异质衬底上而没有在异质衬底的每个凹入部中形成空间的第六氮化物基III-V族化合物半导体层;以及形成在第六氮化物基III-V族化合物半导体层上的第一导电型的第三氮化物基III-V族化合物半导体层、有源层和第二导电型的第四氮化物基III-V族化合物半导体层。在第六氮化物基III-V族化合物半导体层中,从沿该一个主表面的垂直方向的凹入部的底表面的界面上产生的位错到达采用凹入部的底表面作底的三角形的斜面,并且以平行于该一个主表面的方向弯曲。
根据本发明的第九实施方式,提供一种发光二极管照明装置,其中排列了每种都有多个的红色发光二极管,绿色发光二极管和蓝色发光二极管。上述从红色发光二极管,绿色发光二极管和蓝色发光二极管选择的至少一个发光二极管包括,在其一个主表面上具有多个突起部的异质衬底,其中突起部由与异质衬底不同类型的材料制成。该从上述二极管中选择的至少一个二极管还包括:生长在异质衬底上而没有在异质衬底的每个凹入部中形成空间的第六氮化物基III-V族化合物半导体层;以及形成在第六氮化物基III-V族化合物半导体层上的第一导电型的第三氮化物基III-V族化合物半导体层,有源层和第二导电型的第四氮化物基III-V族化合物半导体层。在第六氮化物基III-V族化合物半导体层中,从沿该一个主表面的垂直方向的凹入部的底表面的界面上产生的位错到达采用凹入部的底表面作底的三角形的斜面,并且以平行于该一个主表面的方向弯曲。
本发明的第十实施方式,提供一种发光二极管显示器,其中排列了每种都有多个的红色发光二极管、绿色发光二极管和蓝色发光二极管。上述从红色发光二极管、绿色发光二极管和蓝色发光二极管选择的至少一个发光二极管包括,在其一个主表面上具有多个突起部的异质衬底,其中突起部由与异质衬底不同类型的材料制成。该从上述二极管中选择的至少一个二极管还包括:生长在异质衬底上而没有在异质衬底的每个凹入部中形成空间的第六氮化物基III-V族化合物半导体层;以及形成在第六氮化物基III-V族化合物半导体层上的第一导电型的第三氮化物基III-V族化合物半导体层,有源层和第二导电型的第四氮化物基III-V族化合物半导体层。在第六氮化物基III-V族化合物半导体层中,从沿该一个主表面的垂直方向的凹入部的底表面的界 面上产生的位错到达采用凹入部的底表面作底的三角形的斜面,并且以平行于该一个主表面的方向弯曲。
在本发明的第七到第十实施方式中,所用的红色发光二极管可以是,例如,利用AlGaP半导体的二极管。
根据本发明的第十一实施方式,提供一种具有一个或多个发光二极管的电子装置。至少一个发光二极管包括在其一个主表面上具有多个突起部的异质衬底,其中突起部由与异质衬底不同类型的材料制成。上述至少一个二极管还包括:生长在异质衬底上而没有在异质衬底的每个凹入部中形成空间的第六氮化物基III-V族化合物半导体层;以及形成在第六氮化物基III-V族化合物半导体层上的第一导电型的第三氮化物基III-V族化合物半导体层、有源层和第二导电型的第四氮化物基III-V族化合物半导体层。在第六氮化物基III-V族化合物半导体层中,从沿该一个主表面的垂直方向的凹入部的底表面的界面上产生的位错到达采用凹入部的底表面作底的三角形的斜面,并且以平行于该一个主表面的方向弯曲。
在本发明的第十一实施方式中,电子装置包括发光二极管背光(液晶显示器等的背光)、发光二极管照明装置、发光二极管显示器等,以及利用发光二极管作光源的投影仪或后投影电视、光栅光阀(Grating light valve,GLV)等。通常,不主要限制电子装置的类型,只要在其中包含至少一个发光二极管以用于显示、照明、光通讯、光传输等的目的,且便携式和膝上型的这些装置也包含在电子装置的类型中。除了所述这些之外的具体例子包括蜂窝电话、移动装置、机器人装置、个人计算机、车载装置、各种类型的家用电器、发光二极管光通讯设备、发光二极管光传输装置,比如电子钥匙这样的便携式安全装置等等。电子装置还可以包括发射选自远红外线波长区、红外线波长区、红色波长区、黄色波长区、绿色波长区、蓝色波长区、紫色波长区、紫外线波长区的不同波长区的光的两个或多个发光二极管的组合。尤其是,对于发光二极管照明装置来说,可以将发射不同波长区的可见光的两个或多个发光二极管进行组合,这些波长区彼此不同并且选自红色波长区、黄色波长区、绿色波长区、蓝色波长区、紫色波长区等等,将从这些发光二极管发出的两种或多种光混合以提供自然光或白光。此外,利用发出至少一个波长区的光的二极管作光源,这些波长区选自蓝色波长区、紫色波长区、紫外线区等等,从这些发光二极管发出的光照射在磷光体上,用于激发,将所得的 光混合以得到自然光或白光。此外,发出彼此不同的波长区的可见光的发光二极管被组装到,例如比如电池单元,四个一组(quartet)单元,集群(cluster)单元等这样的组装单元中,(严格来说,组合单元相对于包含在这些单元中的一个单元的发光二极管的数量进行界定,而是指在多个同等组(equalgroup)形成并且安装在接线板、接线封装、接线壳壁等上的情况下的一个组装单元,每个组都由多个发出相同或不同波长的光的发光二极管)。更具体来说,发光二极管被组装为,例如,由三个发光二极管(例如,一个红色发光二极管,一个绿色发光二极管和一个蓝色发光二极管)组成的单元中,或者由四个发光二极管(例如,一个红色发光二极管,两个绿色发光二极管和一个蓝色发光二极管)组成的单元中,上面提到的多个这种单元以二维阵列,一条直线或多条直线的形式被安装在板或者壳板上。
根据本发明的第十二实施方式,提供一种制造电子装置的方法。该方法包括下列步骤:提供在其一个主表面上具有多个突起部的异质衬底,其中突起部由与异质衬底不同类型的材料制成,并且在异质衬底的每个凹入部上经过形成三角形截面的状态,生长第一层,利用凹入部的底表面为三角形的底;以及在异质衬底上从第一层横向生长第二层。
根据本发明的第十三实施方式,提供一种电子装置。该装置包括:在其一个主表面上具有多个突起部的异质衬底,其中每个突起部由与异质衬底不同类型的材料制成;以及生长在该异质衬底上而不在异质衬底的每个凹入部中形成空间的第三层。在该第三层中,从沿该一个主表面的垂直方向的凹入部的底表面的界面上产生的位错到达利用凹入部的底表面作底的三角形的斜面,并且以平行于该一个主表面的方向弯曲。
在本发明的第十二和第十三实施方式中,除了氮化物基III-V族化合物半导体之外,第一到第三层可以由具有纤锌矿结构尤其是六方晶体结构的其它类型的半导体,以及具有比如,例如ZnO、α-ZnS、α-CdS、α-CdSe等,以及CrS(111)的其它晶体结构的各种类型的半导体制成。利用这些类型的半导体的半导体装置除了包括比如普通发光二极管、内子带(intrasubband)跃迁(量子级联)发光二极管、普通半导体激光器和内子带跃迁(量子级联)半导体激光器这样的发光器件的发光装置之外,还包括比如光电二极管、太阳能电池这样的光接收装置或传感器,和电子迁移装置,该电子迁移装置典型为包括晶体管,晶体管包括比如高电子迁移率晶体管的场效应晶体管 (FET),和比如异质结双极性晶体管(HBT)的双极晶体管。这些装置形成在同一衬底或者单个或多个芯片上。如果需要,这些装置可以排列为独立驱动。如果发光装置和电子迁移装置集成在同一衬底上,那么可以排列成光电子集成电路(OEIC)。如果需要,可以形成光导线。利用通过至少一个发光装置(例如,发光二极管或半导体激光器)闪光的光源,可以实现照明通讯或光通讯。这种情况下,利用多个不同波长区的光可以实现照明通讯或光通讯。
电子装置除了包括上面提到的这种半导体装置(例如,发光装置、光接收装置、电子迁移装置等等)之外,还包括压电装置,热电装置,光学装置(比如采用非线性光学晶体的二次谐波发生器,等等),介电装置(包括铁电装置),超导装置等等。就此而论,用于第一到第三层的材料是用于半导体装置的上述各种类型的半导体,以及比如具有用于压电装置,热电装置,光学装置,介电装置,超导装置等的六方晶体结构的氧化物这样的各种类型的材料。
当采用包括发光二极管或者半导体激光器作电子装置的那些装置时,能够制成比如发光二极管背光、发光二极管照明装置、发光二极管显示器等等这样的电子装置,以及利用发光二极管或半导体激光器作光源的投影仪或后投影电视,光栅光阀(GLV)。
对于本发明的第十二和第十三实施方式来说,可以与第一到第十一实施方式有相似的应用。
在上文所提到的本发明的实施方式中,第一氮化物基III-V族化合物半导体层开始从衬底的每个凹形的下表面生长,在此过程中,第一氮化物基III-V族化合物半导体层在形成三角形截面的状态下生长,利用该下表面作其底,从而掩埋凹形而没有空间。第二氮化物基III-V族化合物半导体层从这样生长的第一氮化物基III-V族化合物半导体层上横向生长。这个阶段,第一氮化物基III-V族化合物半导体层包含位错,其沿垂直于衬底的一个主表面的方向从与衬底的凹形的下表面的界面上产生。这个位错抵达第一氮化物基III-V族化合物半导体层的斜面。在第二氮化物基III-V族化合物半导体层生长时,位错沿平行于衬底的一个主表面的方向在到达的部分弯曲。当第二氮化物基III-V族化合物半导体层生长到符合要求的厚度时,平行于衬底的该一个主表面形成的位错上方的部分变为位错密度很小的区域。根据这个 方法,第一到第四氮化物基III-V族化合物半导体层能通过一个周期的外延生长而生长。此外,由不同于衬底类型的材料制成的突起部在衬底上的形成比衬底直接经干蚀刻处理而形成图案化的刻痕表面的情况要简单,而且处理精度通常很高。
更通常地,这对于第一氮化物基III-V族化合物半导体层作为被第一层,且第二氮化物基III-V族化合物半导体层被作为第二层的情况也是如此。
根据本发明的实施方式,由于每个第一氮化物基III-V族化合物半导体层和第二氮化物基III-V族化合物半导体层与衬底之间没有空间形成,所以光提取效率能够显著提高。此外,第二氮化物基III-V族化合物半导体层的结晶度如此之好,使得每个形成在其上的第三氮化物基III-V族化合物半导体层、有源层和第四氮化物基III-V族化合物半导体层的结晶度也能够显著提高,从而得到具有很高发光效率的发光二极管。此外,通过单次进行外延生长能够制造发光二极管,从而导致低的制造成本。衬底的表面刻痕很容易具有高处理精度。利用具有高发光效率的这种发光二极管,能够得到各种类型的电子装置,比如高性能的光源电池单元、发光二极管背光、发光二极管照明装置、发光二极管显示器、发光二极管光通讯装置、光学空间传输装置等。
更通常地,如上所述,当第一氮化物基III-V族化合物半导体层被作为第一层,且第二氮化物基III-V族化合物半导体层被作为第二层时,能够得到相似的结果。
附图说明
图1A到1C分别示出了根据本发明的实施方式制造发光二极管的方法的剖面图;
图2A到2C分别示出了根据本发明的实施方式制造发光二极管的方法的剖面图;
图3示出了根据本发明的实施方式制造发光二极管的方法的剖面图;
图4示出了在根据本发明的实施方式制造发光二极管的方法中,形成在衬底上的突起部的平面形状的实例的平面图;
图5示出了在根据本发明的实施方式制造发光二极管的方法中,形成在衬底上的突起部的平面形状的实例的平面图;
图6示出了通过根据本发明的实施方式制造发光二极管的方法制造的发光二极管的平面图;
图7是根据本发明的实施方式制造的发光二极管的其它结构实例的剖面图;
图8是根据本发明的实施方式制造的发光二极管的其它结构实例的剖面图;
图9是根据本发明的实施方式制造的发光二极管的其它结构实例的剖面图;
图10是根据本发明的实施方式制造的发光二极管的其它结构实例的剖面图;
图11是根据本发明的实施方式制造的发光二极管的其它结构实例的剖面图;
图12示意性示出了根据本发明的实施方式制造的发光二极管的方法中所用的衬底;
图13示意性示出了在根据本发明的实施方式制造发光二极管的方法中,氮化物基III-V族化合物半导体层是如何在衬底上生长的;
图14示出了在根据本发明的实施方式制造发光二极管的方法中,通过对生长在衬底上的氮化物基III-V族化合物半导体层进行TEM观察所观察到的位错的表现的示意图;
图15示出了在根据本发明的实施方式制造发光二极管的方法中,生长在衬底上的氮化物基III-V族化合物半导体层中的螺位错的分布实例的示意图;
图16示出了在根据本发明的第一实施方式制造发光二极管的方法中,生长在衬底上的氮化物基III-V族化合物半导体层中的螺位错的分布实例的示意图;
图17A到17F分别示出了在根据本发明的实施方式制造发光二极管的方法中,氮化物基III-V族化合物半导体层是如何在衬底上生长的示意图;
图18A和18B分别示出了在根据本发明的实施方式制造发光二极管的方法中,生长在衬底上的氮化物基III-V族化合物半导体层的位错表现的示意图;
图19A到19C分别是示出了在根据本发明的实施方式制造发光二极管的方法中,生长在衬底上的氮化物基III-V族化合物半导体层的生长初始状 态的照片;
图20A到20C分别是示出了在根据本发明的实施方式制造发光二极管的方法中,在衬底上的氮化物基III-V族化合物半导体层的生长初期没有微核形成的情况下的生长状态的示意图;
图21A和21B分别是示出了在根据本发明的实施方式制造发光二极管的方法中,在衬底上的氮化物基III-V族化合物半导体层的生长初期没有微核形成的情况下的生长状态的示意图;
图22示出了根据本发明的实施方式制造的发光二极管的射线跟踪模拟结果的示意图;
图23示出了根据本发明的实施方式制造的发光二极管的有源层的表面平整度的示意图;
图24示出了根据本发明的实施方式制造的发光二极管的有源层的表面平整度的示意图;
图25A和25B分别示出了根据本发明的另一实施方式制造发光二极管的方法的剖面图;
图26示出了根据本发明的另外实施方式制造发光二极管的方法制造的发光二极管的平面图;
图27示出了根据本发明的另外实施方式制造发光二极管的方法的剖面图;
图28示出了根据本发明的另外实施方式制造发光二极管的方法制造的发光二极管的平面图;
图29示出了根据本发明的另外实施方式制造发光二极管的方法的剖面图;
图30示出了根据本发明的另外实施方式制造发光二极管的方法的剖面图;
图31示出了根据本发明的另外实施方式制造发光二极管的方法的剖面图;
图32示出了根据本发明的另外实施方式制造发光二极管的方法的剖面图;
图33示出了根据本发明的另外实施方式制造发光二极管的方法的剖面图;
图34示出了根据本发明的另外实施方式制造发光二极管的方法的剖面 图;
图35示出了根据本发明的另外实施方式制造发光二极管的方法的剖面图;
图36示出了根据本发明的另外实施方式制造发光二极管的方法的剖面图;
图37示出了根据本发明的另外实施方式制造发光二极管的方法的剖面图;
图38示出了根据本发明的另外实施方式制造发光二极管的方法的剖面图;
图39示出了根据本发明的另外实施方式制造发光二极管的方法的剖面图;
图40示出了根据本发明的另外实施方式制造发光二极管的方法的剖面图;
图41示出了根据本发明的另外实施方式制造发光二极管的方法的剖面图;
图42示出了根据本发明的另外实施方式制造发光二极管的方法的剖面图;
图43A到43C分别示出了根据本发明的另外实施方式,位于发光二极管的有源层下方的突起部的平面形状的实例的平面图;
图44A到44C分别示出了根据本发明的另外实施方式,位于发光二极管的有源层上方的突起部的平面形状的实例;
图45是示出根据本发明的另外实施方式的发光二极管变形的剖面图;
图46是示出根据本发明的另外实施方式的发光二极管的另一变形的剖面图;
图47示出了根据本发明的另外实施方式制造发光二极管的方法的剖面图;
图48示出了根据本发明的另外实施方式制造发光二极管的方法的剖面图;
图49示出了根据本发明的另外实施方式制造发光二极管的方法的剖面图;
图50A到50C分别示出了根据本发明的另外实施方式制造发光二极管的方法的剖面图;
图51示出了根据本发明的另外实施方式制造发光二极管的方法的剖面图;
图52示出了通过对根据本发明的另外实施方式制造发光二极管的方法生长在衬底中的氮化物基III-V族化合物半导体层进行TEM观察而得到的位错表现的示意图;
图53示出了根据本发明的另外实施方式制造的发光二极管的射线跟踪模拟结果的示意图;
图54示出了根据本发明的另外实施方式制造的发光二极管的射线跟踪模拟结果的示意图;
图55示出了根据本发明的另外实施方式制造的发光二极管的射线跟踪模拟结果的示意图;
图56A和56B分别示出了根据本发明的另外实施方式制造发光二极管的方法的剖面图;
图57A和57B分别示出了根据本发明的另外实施方式制造发光二极管的方法的剖面图;
图58A和58B分别示出了根据本发明的另外实施方式制造发光二极管的方法的剖面图;
图59A到59C分别示出了根据本发明的另外实施方式制造发光二极管的方法的剖面图;
图60A和60B分别示出了根据本发明的另外实施方式制造发光二极管的方法的剖面图;
图61A和61B分别示出了根据本发明的另外实施方式制造发光二极管的方法的剖面图;
图62A到62J分别示出了根据本发明的另外实施方式制造发光二极管的方法的剖面图;
图63A到63C分别示出了根据本发明的另外实施方式制造发光二极管背光的方法的剖面图;
图64示出了根据本发明的另外实施方式制造发光二极管背光的方法的透视图;
图65示出了根据本发明的另外实施方式制造发光二极管背光的方法的透视图;
图66示出了根据本发明的另外实施方式制造发光二极管背光的方法的 透视图;
图67示出了根据本发明的另外实施方式制造的集成发光二极管的透视图;
图68示出了根据本发明的第三十一实施方式制造的集成发光二极管是如何安装在底座上的剖面图;
图69A和69B分别示出了根据本发明的另外实施方式的光源电池单元的平面图和光源电池单元的电池放大图;
图70是示出了根据本发明的另外实施方式的光源电池单元的具体实例的平面图;
图71是示出了根据本发明的另外实施方式的光源电池单元的另一实例的平面图;
图72是示出了根据本发明的另外实施方式的光源电池单元的又一实例的平面图;
图73示出了发光二极管的另外实例的剖面图;
图74示出了发光二极管的另外实例的剖面图;
图75示出了发光二极管的又一实例的剖面图;
图76示出了发光二极管的再一实例的剖面图;
图77A到77C分别示出了在常规刻痕衬底上生长GaN半导体层的方法的剖面图;
图78示出了生长图77A到77C所示的常规GaN半导体层的方法中存在的问题的剖面图;
图79A到79D分别示出了在常规刻痕衬底上生长GaN半导体衬底的方法的剖面图;
图80A到80F分别示出了在另一种刻痕衬底上生长GaN半导体衬底的方法的剖面图;以及
图81A和81B分别示出了蓝宝石的主晶体面和晶体取向的示意图。
具体实施方式
参考附图对本发明的实施方式进行描述。注意的是,在描述本发明的实施方式的整个附图中,相似的附图标记表示相似或者相应的部件、构件或部分。
在图1A到3中,依次示出了根据本发明第一实施方式的发光二极管的制造方法。该发光二极管由GaN这样的氮化物基III-V族化合物半导体制成。
在第一实施方式中,如图1A所示,提供了具有平主平面并且由不同于氮化物基III-V族化合物半导体的材料制成的衬底11。具有等腰三角形的突起部12以给定的平面图案间隔地形成在衬底11上。因此,具有倒梯形截面的凹形13形成在相邻的突起部12之间。衬底11可以是,例如已经在前面提到过的一个,并且包括,例如蓝宝石衬底,其主表面为例如c表面。平面形或者突起部12和凹入部13的形式可以是从前面列出的多个平面形中选择的一个。例如,平面形可以是这样的平面形,其中突起部12和凹入部13都沿一个方向延伸以提供如图4所示的条形图案,或者是这样的平面形,其中每个突起部12都具有六边平面形并且以蜂窝的形式二维排列。典型地,它这样排列,使得图4中虚线的方向(即,与条纹相交的方向)变为与后面所述的氮化物基III-V族化合物半导体层15的a轴平行,或者图5中虚线的方向(即,连接多数相邻突起部12的方向)变为与后面所述的氮化物基III-V族化合物半导体层15的m轴平行。例如,在衬底11为蓝宝石衬底的情形,图4中的条形突起部12和凹入部13的延伸方向在蓝宝石衬底的<1-100>方向,并且图5中凹入部的延伸方向同样在蓝宝石衬底的<1-100>方向。延伸方向可以在蓝宝石衬底的<11-20>方向。突起部的材料可以是前面提到的那些。就处理的容易性而言,所以优选的些包括,例如SiO2、SiN、CrN、SiON、CrON等等。
为了在衬底11上形成具有等腰三角形截面的突起部12,可以采用任意公知的技术。例如,通过CVD法,真空沉积法,溅射法等等将用作突起部12的材料的膜(例如SiO2膜)形成衬底11的整个表面。接着,通过光刻技术将给定形式的抗蚀图案形成在膜上。随后在斜削(taper)蚀刻的条件下通过反应离子蚀刻(RIE)法等等将膜穿过抗蚀图案的掩膜进行蚀刻,从而形成等腰三角形截面的突起部12。
接下来,通过对它们进行热清洗而对衬底11和突起部12的表面进行清洗,通过公知的方法在例如,大约550℃的生长温度下,在衬底11上生成例如,GaN缓冲层、AIN缓冲层、CrN缓冲层、掺Cr的GaN缓冲层或掺Cr的AIN缓冲层(未示出)。接着,通过例如,MOCVD法外延生长氮化物基III-V族化合物半导体层。该氮化物基III-V族化合物半导体层是由例如, GaN制成的。在这个阶段,如图1B所示,从凹形13的底表面开始生长从而形成多个由氮化物基III-V族化合物半导体制成的微核14。如图1C所示,氮化物基III-V族化合物半导体层15通过微核14的生长和合并步骤生长,从而形成等腰三角形截面,该三角形以凹形13的底表面作底并且以相对于衬底11的主表面倾斜的平面作斜边。这种情况下,具有等腰三角形截面的氮化物基III-V族化合物半导体层15的高度大于突起部的高度。例如,氮化物基III-V族化合物半导体层15的延伸方向在其<1-100>方向,倾斜面的平面为(1-101)面。氮化物基III-V族化合物半导体层15可以不掺杂或者掺有n型杂质或p型杂质。将在下文描述氮化物基III-V族化合物半导体层15的生长条件。氮化物基III-V族化合物半导体层15的延伸方向可以在其<11-20>方向。
接着,当氮化物基III-V族化合物半导体层15进行生长而保持倾斜面的平面方向时,氮化物基III-V族化合物半导体层15的相对端生长到突起部12的侧面的下部范围内,从而提供具有五边形截面的状态,具体如图2A所示。
接下来,继续生长而这样设定生长条件使横向生长成为主要的,如图2B所示,氮化物基III-V族化合物半导体层15如箭头所示地横向生长,并且在六边形截面的状态下在突起部12上方展开。图2B中,虚线表示在这个生长过程中的生长界面,并且随时在下文中出现。
随着横向生长的进一步继续,氮化物基III-V族化合物半导体层15生长的同时其厚度如图2C所示的增加,最后从相邻的凹形13生长的氮化物基III-V族化合物半导体层1彼此接触并且合并在一起。
接着,如图2C所示,氮化物基III-V族化合物半导体层15进一步横向生长直到其表面变为平行于衬底11的主表面的平坦表面。这样生长的氮化物基III-V族化合物半导体层15在凹入部13上方部分的位错密度很低。
注意在有些情况下,可以从图1C所示的状态直接转换到图2B所示的状态而没有图2A所示的步骤。
接下来,如图3所示,例如通过MOCVD法,在氮化物基III-V族化合物半导体层15上依次形成n型氮化物基III-V族化合物半导体层16、采用氮化物基III-V族化合物半导体层的有源层17、和p型氮化物基III-V族化合物半导体层18。这种情况下,氮化物基III-V族化合物半导体层15为n 型。
接下来,将其上生长有氮化物基III-V族化合物半导体层的衬底11从MOCVD装置移开。
之后,在p型氮化物基III-V族化合物半导体层18上形成p侧电极19。P侧电极19的材料应该优选为,例如,具有高反射率的欧姆金属。
之后,为了激活p型氮化物基III-V族化合物半导体层18中的p型杂质,在550到750℃(例如650℃)或者580到620℃(例如600℃)的温度下,在例如N2和O2的混合气体(具有例如,99%的N2和1%的O2的组成)的气氛下进行热处理。当O2与N2混合时,容易发生激活。可替换地,可以将用于F或Cl原材料的具有与O和N类似的高负电性的氮的卤化物(NF3,NCl3等等)与N2或者N2和O2的混合气体的气氛进行混合。热处理时间为例如五分钟到两个小时,优选40分钟到两个小时,更优选大约10到60分钟。热处理温度较低的原因是为了防止有源层16在热处理的过程中退化。注意的是,可以在p型氮化物基III-V族化合物半导体层18的外延生长之后,但是在p侧电极19形成之前进行热处理。
接下来,n型氮化物基III-V族化合物半导体层16、有源层17和p型氮化物基III-V族化合物半导体层18以期望的形式形成图案,例如,通过RIE法、喷粉法(powder blasting method)、喷砂法(sand blasting method)等等,从而形成凸台部20。
接下来,在与凸台部20相邻的部分,在氮化物基III-V族化合物半导体层15上形成n侧电极21。
如果需要,可以从其后侧对其上已经形成有这样的发光二极管结构的衬底进行抛光或打磨,以减小其厚度,随后对衬底11进行划线以形成条(bar)。之后,对条进行划线以形成芯片。
这样,就制成了指定的发光二极管。
p侧电极19和n侧电极21的平面形的例子在图6中示出,其中突起部具有沿一个方向延伸的条形。
用于氮化物基III-V族化合物半导体层生长的原材料包括用于Ga的原材料的三乙基镓((C2H5)3Ga,TEG)或三甲基镓((CH3)3Ga,TMG),用于Al的原材料的三甲基铝((CH3)3Al,TMA),用于In的原材料的三乙基铟((C2H5)3In,TMI)或三甲基镓((CH3)3In,TMI),以及用于N的原材料的 氨水。所用的掺杂物包括例如n型掺杂物,比如硅烷(SiH4)或乙硅烷(Si2H6),以及例如p型掺杂物,比如双(甲基环戊二烯)镁((CH3C5H4)2Mg)、双(乙基环戊二烯)镁((C2H6C5H4)2Mg)、或双(环戊二烯)镁((C5H4)2Mg)。作为氮化物基III-V族化合物半导体层生长所用的载气,例如使用H2气体。
现在对发光二极管的特定结构实例进行描述。具体来说,例如,氮化物基III-V族化合物半导体层15为n型GaN层,氮化物基III-V族化合物半导体层16从下依次由n型GaInN层,n型GaN层和n型GaInN层构成,p型氮化物基III-V族化合物半导体层18从下依次由p型GaInN层,p型AlInN层和p型GaN层和p型GaInN层构成。有源层17具有,例如GaInN基的多个量子阱(MQW)结构(例如,GaInN量子阱层和GaN势垒层交替层叠)。有源层17中的In组分根据发光二极管的发射波长来选择。例如,In的含量对于405nm的发射波长时达到11%,对于450nm时达到18%,对于520nm时达到24%。p侧电极19的材料包括,例如,Ag或Pd/Ag,或者如果需要,除了第一次提到的材料之外还有由Ti、W、Cr、WN、CrN等等制成的势垒金属。所用的n侧电极21可以是,例如,具有Ti/Pt/Au结构的一种。
在图3所示的这样得到的发光二极管中,在p侧电极19和n侧电极21之间施加正向电压,使电流通过而实现光发射,所得到的光通过衬底11被提取到外部。适当选择有源层17中的In组分使之发出红色到紫色光,尤其是,发出蓝色光、发出绿色光或者发出红色光。这种情况下,有源层17产生的光中射向衬底11的光在衬底11和氮化物基III-V族化合物半导体层15之间的界面的凹入部13处被折射并且穿过衬底11射向外部。有源层17中产生的光中射向p侧电极19的光在p侧电极19处被反射并且射向衬底11,穿过衬底11射向外部。
发光二极管的结构不限于图3所示的结构,可以是,例如图7到11所示的那些结构。对于图7所示的结构,n型氮化物基III-V族化合物半导体层16、有源层17和p型氮化物基III-V族化合物半导体层18被如此构图,使得留出其中心部,从而形成凸台部20。P侧电极19形成在凸台部20的p侧氮化物基III-V族化合物半导体层18上,n侧电极21形成在凸台部20的相对侧的n型氮化物基III-V族化合物半导体层15上。在图8所示的情况下,n型氮化物基III-V族化合物半导体层16、有源层17和p型氮化物基III-V族化合物半导体层18分别在其中形成有凹入部G,例如,以具有小宽度的 裂槽(slit groove)或者柱状孔的形式(例如,圆形、角状(anglewise)、点状(point-like)等的柱的底表面)在中心部形成。条形或点状n侧电极21形成在凹入部G的底部的n型氮化物基III-V族化合物半导体层15上。由于n侧电极21与n型氮化物基III-V族化合物半导体层的接触阻抗很低,所以n侧电极21的这个小接触区域确保了良好的欧姆接触特性,从而允许电流从接触点(或接触面)贯穿n型氮化物基III-V族化合物半导体层15相对容易地占主导。p侧电极19环绕n型电极21而形成。可替换地,n侧电极21可以环绕p侧电极19而形成。在图9所示的情况下,n型氮化物基III-V族化合物半导体层16、有源层17和p型氮化物基III-V族化合物半导体层18分别在其中形成有由小宽度裂槽或者柱状孔(例如,圆形、角状、点状等的柱的底表面)形成的凹入部G(当凹入部G为柱状孔的形式时,多个这样的凹入部G二维排列成蜂窝、格子或者小方块上的点的形式(即,如小方块上的点表示的孔,以彼此相对间隔的孔的形式)。这种情况下,n侧电极21形成在各凹入部G底部的n型氮化物基III-V族化合物半导体层15上。例如,如果每个凹入部G都为如上面提到的这样的柱状孔的形式并且二维排列成蜂窝、格子或者小方块上的点,那么p侧电极19就环绕n侧电极21而形成。可替换地,n侧电极环绕p侧电极而形成。在图10所示的情况下,n型氮化物基III-V族化合物半导体层16、有源层17和p型氮化物基III-V族化合物半导体层18分别在其中形成有小宽度裂槽或者柱状孔(例如,圆形、角状、点状等的柱的底表面)形式的凹入部G(当凹入部为柱状孔的形式时,多个这样的凹入部G二维排列成蜂窝,格子或者小方块上的点)。n侧电极21形成在每个凹入部G底部的n型氮化物基III-V族化合物半导体层15上。例如,当每个凹入部G都为柱状孔的形式并且二维排列成蜂窝、格子或者小方块上的点时,p侧电极19环绕n侧电极21而形成,或者n侧电极21环绕p侧电极19而形成。在图11所示的情况下,n型氮化物基III-V族化合物半导体层16、有源层17和p型氮化物基III-V族化合物半导体层18分别在其中形成有小宽度裂槽或者柱状孔(例如,圆形、角状、点状等的柱的底表面)形式的凹入部G(当凹入部G为柱状孔的形式时,多个凹入部G排列成蜂窝,格子或者小方块上的点)。每个凹入部G都在其侧壁上形成有由SiO2制成的绝缘膜I。在通过其掩埋凹入部H的范围的绝缘膜I与n型氮化物基III-V族化合物半导体层16、有源层17和p型氮化物基III-V族化合物半导体层18 电绝缘的条件下,n侧电极21形成在每个凹入部底部的n型氮化物基III-V族化合物半导体层15上。例如,在每个凹入部G都为上述的柱状孔的形式并且二维排列成蜂窝、格子或者小方块上的点时,p侧电极19环绕n侧电极21而形成或者n侧电极21环绕p侧电极19而形成。在图7到11所示的情况下。尤其在图11中,p侧电极19和n侧电极21的布线很容易利用常规的双层布线技术实现。
前面所描述的发光二极管的结构非常尤其适于倒装片(FC)发光二极管的结构,其中光学透明衬底用作衬底11并且光的发射起因于光学透明衬底的整个后侧。提到了(发光效率)/(整个芯片面积)作为发光二极管的一个性能指标。为了提高(发光效率)/(整个芯片面积)的这个指标,期望以尽可能少的程度将其中有源层17被移走的凹入部G的数量减少,或者以尽可能小的程度将凹入部G的底面面积减小。因此,考虑到n型氮化物基III-V族化合物半导体层15中载流子(电子)的迁移,形成在凹入部G底部的n侧电极21的整个面积相对于整个芯片面积优选在柱形n侧电极21的百分之几十,更优选在百分之几或者以下,最优选为1%或者以下,从而确保贯穿有源层17的电流的主导。
第一实施方式中,为了使氮化物基III-V族化合物半导体层15中螺位错密度最小化,凹入部13的底表面的宽度Wg,凹入部13的深度d,即突起部12的高度,和在图1C所示的状态下氮化物基III-V族化合物半导体层15的倾斜面与衬底11的主表面之间建立的角α这样确定,以满足下列等式(参见附图12)
2d≥Wgtanα
例如,对于Wg=2.1μm且α=59°,d≥1.75μm;对于Wg=2μm且α=59°,d≥1.66μm;对于Wg=1.5μm且α=59°,d≥1.245μm;对于Wg=1.2μm且α=59°,d≥0.966μm。其它情况下,最好d<5μm。
对于图1B、1C和2A所示的步骤中氮化物基III-V族化合物半导体层15的生长,优选的是生长原材料的V/III比设定为较高值,生长温度设定在较低水平。更具体来说,在氮化物基III-V族化合物半导体层15的生长在1atm的气压下进行的情形,优选原材料的V/III比为例如13000±2000的范围内,生长温度设定在例如1100±50℃的范围内。对于原材料的V/III比来说,在氮化物基III-V族化合物半导体层15的生长在xatm的压力条件下进行底 情形,鉴于定义流动速率和气压之间关系的Bernoulli原理,优选将V/III比设定在由比率乘气压变量的平方所得到的值,具体来说,基本为(13000±2000)×x2。例如,在0.92atm(700 Torr)下生长的情形,原材料的V/III比优选设定在11000±1700(例如10530)的范围内。x优选在0.01到2atm。对于生长温度来说,在不高于1atm的气压条件下生长的情形,优选设定在较低温度,从而抑制氮化物基III-V族化合物半导体层15的横向生长并且允许容易选择凹入部13中氮化物基III-V族化合物半导体层15的生长。例如,当在0.92atm(700 Torr)下进行生长时,优选将生长温度设定在1050±50℃的范围内(例如1050℃)。这样,氮化物基III-V族化合物半导体层15的生长就具体如图1B,1C和2A所示。在生长时,氮化物基III-V族化合物半导体层15就不开始在突起部12上生长。生长率大致为0.5到5μm/小时,优选大约3.0μm/小时。当氮化物基III-V族化合物半导体层15由例如GaN层制成时,原材料气体的流动速率例如为TMG的20 SCCM,NH3 的20SLM。另一方面,图2B和2C所示的步骤中氮化物基III-V族化合物半导体层15的生长(横向生长)在较低的原材料V/III比和较高的生长温度下进行。具体来说,在氮化物基III-V族化合物半导体层15在1atm的气压条件下进行的情形,原材料的V/III比设定在例如5000±2000的范围内,生长温度设定在例如1200±50℃的范围内。对于原材料的V/III比来说,在氮化物基III-V族化合物半导体层15在xatm的气压条件下生长的情形,鉴于定义流动速率和气压之间关系的Bernoulli原理,优选将V/III比设定在由比率乘气压变量的平方所得到的值,具体来说,实质为(5000±2000)×x2。例如,在0.92atm(700 Torr)下生长的情形,原材料的V/III比优选设定在4200±1700的范围内(例如在4232)。对于生长温度来说,当在不高于1atm的气压条件下生长时,优选将温度设定得较低,从而抑制氮化物基III-V族化合物半导体层15的表面粗糙度并且允许良好的横向生长。例如,在0.92atm(700 Torr)下生长的情形,生长温度优选设定在1150±50℃的范围内(例如1110℃)。在氮化物基III-V族化合物半导体层15由例如GaN层制成时,原材料气体的流动速率例如为TMG的40 SCCM,NH3的20 SLM。这样,氮化物基III-V族化合物半导体层15通过如图2B和2C所示的横向生长形成。
图13示意性示出了GaN层的生长阶段上原材料气体是如何在衬底上流 动和扩散的,该GaN层作为氮化物基III-V族化合物半导体层15的例子。这个生长过程中最重要的点在于生长初始阶段,GaN在衬底11的突起部12处没有生长并且GaN在凹入部13处开始生长。注意的是,虽然在图13中突起部12示出的形式是三角形截面,但是即使截面是梯形突起部12上也没有GaN生长。一般来说,当考虑TMG用作Ga的原材料并且NH3用作N的原材料的情况时,通过NH3和Ga之间的直接反应生长GaN,该反应由下面的反应式表示:
Ga(CH3)3(气体)+3/2H2(气体)→Ga(气体)+3CH4(气体)
NH3(气体)→(1-α)NH3(气体)+α/2N2(气体)+3α/2H2(气体)
Ga(气体)+NH3(气体)=GaN(固体)+3/2H2(气体)
虽然产生了H2气体,但是这个H2气体在晶体生长上反作用,或者具有蚀刻作用。在图1B/1C和2A所示的步骤中,利用不用于常规平衬底上的GaN生长的条件,即利用加强蚀刻作用的条件以及不容易发生生长的条件(通过提高V/III比),来抑制突起部12上的生长。另一方面,在凹入部13的里面,利用抑制蚀刻作用的条件产生结晶。传统地,为了提高生长结晶表面的平面度,在横向生长程度增加(利用较高的温度)的条件下进行生长。第一实施方式中,为了使螺位错向着平行于衬底的主表面的方向弯曲以减少其数量的目的,在低于传统情况下的温度(例如1050±50℃)下实施生长,并且在早期的阶段用氮化物基III-V族化合物半导体层15掩埋凹入部13。
图14示意性示出了对于通过透射电子显微镜(TEM)确定的氮化物基III-V族化合物半导体层15中的晶体缺陷分布的研究结果。图14中,附图标记22表示螺位错。如从图14看到,虽然在突起部12中心附近,即从相邻凹入部13生长的氮化物基III-V族化合物半导体层15之间的结合部,位错密度变高,但是在包括凹入部13上方部分的其它部分的位错密度变低。例如,当凹入部的深度为d=1μm并且底表面的宽度为Wg=2μm时,这个低位错密度处的位错密度为6×107/cm2,这是通过在不利用表面突起的衬底11的情况下降低一到两个数量级。此外,将会看到,在垂直于凹入部13的侧壁的方向上没有出现位错。
图14中,在位错密度高并且结晶度差的凹入部13处的与衬底11接触的氮化物基III-V族化合物半导体层15的区域的平均厚度是在位错密度高并且结晶度差的突起部12处的与衬底接触的氮化物基III-V族化合物半导体层 15的区域的平均厚度的1.5倍。这是由于突起部12上的氮化物基III-V族化合物半导体层15的横向生长而引起的。
图15示出了在突起部12具有如图4所示的这种平面形状的情况下螺位错22的分布情况。图16示出了在突起部12具有如图5所示的这种平面形状的情况下螺位错22的分布情况。
接下来,参考图17A到图17F对氮化物基III-V族化合物半导体层15是如何从生长初期生长的以及位错如何传播的进行描述。
当开始生长时,在凹形13的底表面生成多个由氮化物基III-V族化合物半导体层制成的微核14,如图17A所示。这些微核14中,位错(由虚线表示)从垂直方向上与衬底11的接触面传播并且从微核14的侧面穿出。当继续生长时,氮化物基III-V族化合物半导体层15在微核14的生长和结合步骤中一直生长,如图17B和17C所示。在微核14的生长和结合过程中,位错在平行于衬底11的主表面的方向上出现弯曲,使得穿过上部的位错的数量减少。随着进一步的继续生长,如图17D所示,氮化物基III-V族化合物半导体层15形成为等腰三角形截面,其中凹入部13的底表面作三角形的底。这个阶段,从氮化物基III-V族化合物半导体层15穿出到上部的位错的数量明显减少。接下来,如图17E所示,氮化物基III-V族化合物半导体层15横向生长。这个步骤中,穿过具有其中凹入部13的下表面被提供为底的等腰三角形截面的氮化物基III-V族化合物半导体层15的侧面的位错如此表现,从而有些低于突起部12的水平面的位错继续延伸到平行于衬底11的主表面的突起部12的侧面并且消失,有些高于突起部12的水平面的位错平行于衬底11的主表面延伸并且穿出横向生长的氮化物基III-V族化合物半导体层15的侧面。当氮化物基III-V族化合物半导体层15进一步横向生长时,从突起部12的对侧生长的氮化物基III-V族化合物半导体层15在突起部12的顶部结合,最后,氮化物基III-V族化合物半导体层15成为平行于衬底11的主表面的平表面,如图17F所示。当在突起部12上方层结合在一起时,氮化物基III-V族化合物半导体层15中的位错向上(垂直于衬底11的主表面的方向)弯曲。
参考图18A和18B,再次对从微核14形成到氮化物基III-V族化合物半导体层15横向生长之后这个过程中位错所表现的特性进行描述。如图18A和18B所示,在微核14形成、生长和结合的过程中在与衬底11的界面上出 现的位错在水平方向上重复弯曲并且形成束(位错(1))。在水平方向弯曲的位错延伸到突起部12的侧面并且消失(位错(2))。在与衬底11的界面上出现的位错弯曲一次并且穿过到氮化物基III-V族化合物半导体层15的表面(位错(3))。通过使位错形成束并且使在水平方向弯曲的位错延伸到突起部12的侧面之后消失,能够得到在没有形成微核14的情况下螺位错数量减少的氮化物基III-V族化合物半导体层15。
图19A到19C示出了在微核14形成在如图17A所示的突起部12的底表面的情况下截面的TEM照片。图19B和19C分别是图19A中由椭圆围绕的部分的放大截面TEM照片。从图19A到19C能够清楚看到在生长初期微核14的形成。
接下来,对在微核14形成在生长初期的情况下和没有微核14形成的情况下在氮化物基III-V族化合物半导体层15中发生的位错表现如何不同进行描述。
图20A到20C分别示出了在氮化物基III-V族化合物半导体层15生长初期没有出现微核14的情况下,与图17D到17F相应的状态。如图20A所示,在生长初期没有出现微核14的情况下,当氮化物基III-V族化合物半导体层15这样生长使得具有以凹入部13的底表面作三角形的底的等腰三角形截面时,仅存在从与凹入部13的底表面的界面向上延伸的位错,并且该位错密度一般大于图17D的情况下的密度。如图20B所示,当继续生长时,穿过到具有利用凹入部13的底表面作底的等腰三角形截面的氮化物基III-V族化合物半导体层15的侧面的位错如下表现。低于突起部12的水平面的位错继续延伸到平行于衬底11的主表面的突起部12的侧面并且消失,高于突起部12的水平面的位错平行于衬底11的主表面延伸并且穿过到横向生长的氮化物基III-V族化合物半导体层15的侧面。如图20C所示,当氮化物基III-V族化合物半导体层15的横向生长进一步继续时,从突起部12的相对侧生长的氮化物基III-V族化合物半导体层15在突起部12的上方相互结合在一起,最后氮化物基III-V族化合物半导体层15形成平行于衬底11的主表面的平表面。在突起部12的上方相互结合时,氮化物基III-V族化合物半导体层15中的位错向上弯曲,形成螺位错22。虽然螺位错22的密度令人满意地低,但是高于微核14在生长初期形成在凹入部的底表面上这种情况下的密度。这是因为,如图21A和21B所示,在没有微核14形成的情况下, 从与衬底11的界面产生的位错当到达利用凹入部的底表面作底的等腰三角形的倾斜面时,在水平方向上弯曲一次。更具体来说,这种情况下,没有获得在微核14的形成、生长和结合过程中位错形成束的效果。
图22示出了一个模拟(射线跟踪模拟)结果,该结果是关于当比较改变衬底11的凹形深度的情况与没有形成凹凸(irregularity)的情况时从发光二极管到外部的光提取效率如何提高。从衬底11的背侧进行光的提取。图22中,横坐标表示凹入部13的深度(即,突起部12的高度),纵坐标表示在没有形成突起部12的情况下光提取效率η(光提取放大率)的提高程度。就此而论,突起部12具有沿一个方向延伸的条状,突起部12的侧面和衬底11的一个主表面之间形成的夹角θ为135°,凹入部13基部的长度Wg为2μm,且突起部12基部的长度为3μm。设定为,衬底11的折射率为1.77,氮化物基III-V族化合物半导体层15的折射率为2.35。从图22可知,光提取放大率对于凹入部13的深度为0.3μm或以上时是1.35倍或以上,对于深度为0.5μm到2.5μm时是1.5倍或以上,对于0.7μm到2.15μm时是1.75倍,对于1μm到1.75μm时是1.85倍或以上,对于大约1.3mm时为最大值(大约1.95倍)。
接下来,考虑有源层17附近的生长表面状态。通常,如果生长层中有螺位错,那么就会出现生长凹坑等,从而使生长表面的平坦度变差,如图23所示。螺位错的密度越高,变差的程度就越厉害。如果有源层17中有螺位错,那么其厚度和成分就会在平面中出现波动,导致出现发射波长面内不均匀以及比如反相边界缺陷这样的平面晶体缺陷,从而使得发光效率下降(即,内部量子效率下降)。相反,根据第一实施方式,氮化物基III-V族化合物半导体层15中的螺位错密度比如前面所述的那样明显降低。因此,形成在层15上的有源层17中的螺位错密度也变低,使得因螺位错而导致的发光效率下降的很小,并因此能够得到优于公知的对应物的发光效率。
氮化物基III-V族化合物半导体层15中的螺位错集中在衬底11的突起部的中心部附近并且根据突起部12的设置规则地排列,有源层17中的螺位错因此规则地排列在其下面。因此,当与螺位错随机分布的情况相比时,有源层17的平表面形成的部分的面积明显增加,从而使得发光效率能够进一步提高。
另外,当生长表面***糙时,例如,在有源层的In含量高的情况下, 从有源层17上就容易新出现比如反相边界缺陷和位错这样以平面晶体缺陷的形式出现的晶体缺陷,从而导致发光效率下降。相反,根据本发明的第一实施方式,有源层17的表面平坦度如前所述大大提高,从而抑制这种晶体缺陷的出现,发光效率不会下降。
为了提高有源层17的生长表面的平坦度并且减少平面晶体缺陷的数量,利用掺Al的GaN、掺Al的GaInN、AlGaN等构成有源层17的势垒层是很有效的(参见美国专利No.3543628)。
如上所述,根据第一实施方式,衬底11和氮化物基III-V族化合物半导体层15之间没有形成空间,从而能够防止因空间而引起的光提取效率的下降。氮化物基III-V族化合物半导体层15中的螺位错集中在衬底11的突起部12的中心部附近,其它部分的位错密度,例如,低到大约6×107/cm2,并因此在利用常规刻痕的衬底的情况下大大降低。因此,氮化物基III-V族化合物半导体层15和生长在其上的有源层17这样的氮化物基III-V族化合物半导体层的结晶度大大提高,非发射中心的数量大大减少。这样,能够得到其发光效率非常高的氮化物基III-V族化合物半导体发光二极管。
此外,制造氮化物基III-V族化合物半导体发光二极管只需要一次外延生长。不仅不需要生长掩膜,而且通过在衬底11上形成用作突起部12的材料的膜,例如SiO2膜、SiON膜、SiN膜、CrN膜、CrON膜等等,并且通过蚀刻法、喷粉法、喷砂法等等对膜进行处理,从而在衬底11上形成突起部12。因此,不需要在进行刻痕处理中困难的比如蓝宝石衬这样的衬底1的处理。最后,能够以低成本通过简单的工序制造采用了氮化物基III-V族化合物半导体的发光二极管。
接下来,对本发明的第二实施方式进行描述。
在第二实施方式中,在氮化物基III-V族化合物半导体层15生长到利用凹形13的底表面作底而形成的等腰三角形截面的程度围时,突起部12的高度这样选择,使得氮化物基III-V族化合物半导体层15的高度低于突起部12的高度。例如,图25A和25B示出了氮化物基III-V族化合物半导体层15的高度等于突起部12的高度的情况。这使得从与衬底11的界面上出现并且穿过到具有以凹形13的底表面作底的等腰三角形截面的氮化物基III-V族化合物半导体层15的侧面的所有位错,继续延伸到与衬底11的主表面平行的突起部12的侧面,并最后消失。因此,穿过到氮化物基III-V族化合物半 导体层15的表面的螺位错22的数量显著减少,从而使得螺位错密度基本为零。
除了上述描述的之外,第二实施方式与第一实施方式相似。
根据第二实施方式,由于能够生长其螺位错密度基本为零的氮化物基III-V族化合物半导体层15,所以能够得到基本无位错的氮化物基III-V族化合物半导体衬底。例如,当n型氮化物基III-V族化合物半导体层16、有源层17和p型氮化物基III-V族化合物半导体层18生长在该无位错的氮化物基III-V族化合物半导体衬底上时,这些层中的位错密度能够明显降低,其存在的优点在于,能够实现具有非常好特性的氮化物基III-V族化合物半导体发光二极管。不用说,也能够得到与第一实施方式相似的优点。
接下来,对本发明的第三实施方式进行描述。
第三实施方式中,如图26所示,形成在衬底11上的突起部12形成为等腰三角形截面并且从平面上看是梳子的形式。
除了上述描述的之外,第三实施方式与第一实施方式相似。
根据第三实施方式,能够得到与第一实施方式相似的优点。
对本发明的第四实施方式进行描述。
第四实施方式中,如图27所示,氮化物基III-V族化合物半导体层15的厚度小于突起部12的高度。并且突起部12的顶部从氮化物基III-V族化合物半导体层15的上表面突出。
除了上述描述的之外,第四实施方式与第一实施方式相似。
根据第四实施方式,能够得到与第一实施方式相似的优点。
现在对本发明的第五实施方式进行描述。在第五实施方式中,如图28所示,凸台部20,p侧电极19和n侧电极21如此排列从而在在与衬底11的一个主表面平行的平面中旋转90°。
除了上述描述的之外,第五实施方式与第一实施方式相似。
根据第五实施方式,能够得到与第一实施方式相似的优点。
接下来,对第六实施方式进行描述。
第六实施方式中,如图29所示,突起部12由具有三角形截面的第一部分12a和覆盖第一部分12a的薄膜状第二部分12b构成。这些第一部分12a和第二部分12b由不同类型的材料形成。用于形成第一部分12a和第二部分12b的材料包括,例如,前面所列出的那些并且根据需要选择。具体来说, 第一部分12a的材料是比如SiO2这样的介电材料,第二部分12b的材料是金属或者合金。
除了上述描述的之外,第六实施方式与第一实施方式相似。
根据第六实施方式,不仅能够得到与第一实施方式相似的优点,而且能够得到下列优点。更具体来说,由于突起部12的第二部分12b由金属或者合金制成,所以从有源层17发出的光能够借助第二部分12b反射到衬底11的相对侧面上,这在从衬底11的相对侧面提取光到外部的情况下是有优点的。
应该注意,在旨在从衬底11的侧面提取光的情形,第一部分12a和第二部分12b至少之一可以由比如ITO、IZO、ZO等这样的透明导电体形成。此外,第二部分12b可以具有开口(窗口),以将突起部12的第一部分12a局部暴露出来。
接下来,对本发明的第七实施方式进行描述。
第七实施方式中,如图30所述,突起部12由薄膜状的第一部分12a和覆盖第一部分12a并且具有等腰三角形截面的第二部分12b所构成。第一部分12a和第二部分12b分别由不同类型的材料形成。形成第一部分12a和第二部分12b的材料分别在前面提到过并且根据需要适当选择。具体例子包括用于第一部分12a的比如SiO2这样的介电材料和用于第二部分12b的金属或者合金。
除了上述描述的之外,第七实施方式与第一实施方式相似。
根据第七实施方式,能够得到与第一和第六实施方式相似的优点。
接下来,对本发明的第八实施方式进行描述。
第八实施方式中,如图31所示,所用的氮化物基III-V族化合物半导体层15为p型,其上顺序生长有p型氮化物基III-V族化合物半导体层18、有源层17和n型氮化物基III-V族化合物半导体层16。之后,在n型氮化物基III-V族化合物半导体层16上形成n侧电极21,p型氮化物基III-V族化合物半导体层18、有源层17和n型氮化物基III-V族化合物半导体层16经历蚀刻以形成凸台部20。P侧电极19形成在其邻接凸台部20的部分的p型氮化物基III-V族化合物半导体层15上。
根据第八实施方式,能够得到与第一实施方式相似的优点。
现在对本发明的第九实施方式进行描述。第九实施方式中,如图32所 述,反射膜23形成在衬底11的背侧上。
除了上述描述的之外,第九实施方式与第一实施方式相似。
根据第九实施方式,不仅能够得到与第一实施方式相似的优点,而且能够得到下列优点。更具体来说,由于反射膜23形成在衬底11的背侧上,所以从有源层17发出的光能够向衬底11的相对侧面反射,因此在从相对于衬底11的相对侧将光提取到外部的情况下是很有利的。
对本发明的第十实施方式进行描述。
第十实施方式中,如图33所示,图31中所示的发光二极管在衬底11的背侧形成有反射膜23。
除了上述描述的之外,第十实施方式与第一实施方式相似。
根据第十实施方式,能够得到与第一和第九实施方式相同的优点。
现在对本发明的第十一实施方式进行描述。
第十一实施方式中,如图34所示,对于n型氮化物基III-V族化合物半导体层16、有源层17和p型氮化物基III-V族化合物半导体层18没有形成凸台部20。此外,所用的衬底11为导电的衬底,并且n侧电极21形成在衬底11的背侧上。
除了上述描述的之外,第十一实施方式与第一实施方式相似。
根据第十一实施方式,能够得到与第一实施方式相似的优点。从有源层17发出的光向p侧电极19和n侧电极21散发。当适当选择用于衬底11和突起部12的材料类型、突起部12以及用作p侧电极19和n侧电极21的高反射电极或透明电极的排列时,能够控制光的提取方向。
接下来,对本发明的第十二实施方式进行描述。
第十二实施方式中,如图35所示,所用的氮化物基III-V族化合物半导体层15为p型,其上顺序生长有p型氮化物基III-V族化合物半导体层18、有源层17和n型氮化物基III-V族化合物半导体层16。之后,在n型氮化物基III-V族化合物半导体层16上形成n侧电极21。相对于p型氮化物基III-V族化合物半导体层18、有源层17和n型氮化物基III-V族化合物半导体层16没有形成凸台部20。所用的衬底11为导电的衬底,并且p侧电极19形成在衬底11的背侧上。
除了上述描述的之外,第十二实施方式与第一实施方式相似。
根据第十二实施方式,能够得到与第一实施方式相似的结果。
接下来,对第十三实施方式进行描述。
第十三实施方式中,如图36所示,相对于n型氮化物基III-V族化合物半导体层16、有源层17和p型氮化物基III-V族化合物半导体层18没有形成凸台部20。突起部12由导电材料(包括比如ITO、IZO、ZO等等这样的透明导电材料)形成并且用作n侧电极21。
除了上述描述的之外,第十三实施方式与第一实施方式相似。
根据第十三实施方式,能够得到与第一实施方式相似的优点。此外,由于突起部12还用作n侧电极21,所以不需要形成n侧电极21的工艺,存在的优点是,制造工艺变得简单,制造成本降低。突起部12充当独立形式的n侧电极21,从而能够防止在发光二极管的工作过程中出现电流拥挤(currentcrowding)现象,因此对于大功率,高亮度和大面积的发光二极管来说是有效的。
接下来,对本发明的第十四实施方式进行描述。
本发明的第十四实施方式中,如图37所示,所用的氮化物基III-V族化合物半导体层15为p型,其上顺序生长有p型氮化物基III-V族化合物半导体层18、有源层17和n型氮化物基III-V族化合物半导体层16。之后,在n型氮化物基III-V族化合物半导体层16上形成n侧电极21。p型氮化物基III-V族化合物半导体层18、有源层17和n型氮化物基III-V族化合物半导体层16没有形成凸台部20。突起部12由导电材料(包括比如ITO等等这样的透明导电材料)形成并且用作p侧电极19。
除了上述描述的之外,第十四实施方式与第一实施方式相似。
根据第十四实施方式,能够得到与第一实施方式相似的优点。此外,由于突起部12还用作p侧电极19,所以不需要形成p侧电极19的工艺,存在优点是,制造工艺变得简单,制造成本降低。突起部12充当独立形式的p侧电极19,从而能够防止在发光二极管的工作过程中出现电流拥挤现象,因此对于大功率,高亮度和大面积的发光二极管来说是有效的。
接下来,对本发明的第十五实施方式进行描述。
本第十五实施方式中,如图38所示,如第一实施方式,形成突起部12并且生长氮化物基III-V族化合物半导体层15的步骤从在衬底11上形成突起部12开始,接下来多次重复该步骤。各层中的突起部12形成在平行于衬底11的主表面的平面内的同一位置。如第一实施方式,例如,在最上部的 氮化物基III-V族化合物半导体层15上顺序生长氮化物基III-V族化合物半导体层16、有源层17和p型氮化物基III-V族化合物半导体层18。
除了上述描述的之外,第十五实施方式与第一实施方式相似。
根据第十五实施方式,除了与第一实施方式得到相同的优点之外,由于突起部12的形成和氮化物基III-V族化合物半导体层15的生长是多次重复的,所以更上部氮化物基III-V族化合物半导体层15表现更好的结晶度。其优点在于能够显著提高生长在更上层15上的n型氮化物基III-V族化合物半导体层16、有源层17和p型氮化物基III-V族化合物半导体层18的结晶度。就此而论,集中在形成在突起部12之上的氮化物基III-V族化合物半导体层15中出现的螺位错能够用上部突起部12覆盖。这尤其有利于提高更上部氮化物基III-V族化合物半导体层15的结晶度。多个突起部12分别由导电材料构成,这多个层中的突起部2通过导线短路,从而能够更有效防止发光二极管工作过程中出现的电流拥挤现象。对于任何类型的氮化物基III-V族化合物半导体层15,即p型或n型来说,这种技术都是有效的。尤其是,氮化物基III-V族化合物半导体层15的载流子浓度(空穴浓度)以及迁移率小,使得抑制电流拥挤现象的效果很高,从而使得发光效率显著提高。如果多层中的突起部12彼此没有电连接,那么单独的层中的突起部12充当独立导线,使得容易连接并且容易安装各种类型的电子装置。
接下来,对本发明的第十六实施方式进行描述。
第十六实施方式中,如图39所示,如第一实施方式,形成突起部12并且生长氮化物基III-V族化合物半导体层15的步骤从在衬底11上形成突起部12开始,接下来多次重复该步骤。这种情况下,各层中的突起部形成在平行于衬底11的主表面的平面中相互偏移了半个周期的位置处。如第一实施方式,例如,在最上部的氮化物基III-V族化合物半导体层15上顺序生长,氮化物基III-V族化合物半导体层16、有源层17和p型氮化物基III-V族化合物半导体层18。
除了上述描述的之外,第十六实施方式与第一实施方式相似。
根据第十六实施方式,能够得到与第一和第十五实施方式相似的优点。
现在对本发明的第十七实施方式进行描述。
第十七实施方式中,如图40所示,突起部12形成在衬底11上,如第一实施方式,生长氮化物基III-V族化合物半导体层15,随后进一步形成突 起部12。如第一实施方式,例如,进一步生长n型氮化物基III-V族化合物半导体层16,接下来,依次在n型氮化物基III-V族化合物半导体层16上生长有源层17和p型氮化物基III-V族化合物半导体层18。之后,在p型氮化物基III-V族化合物半导体层18上形成突起部12,随后进一步生长p型氮化物基III-V族化合物半导体层24,如第一实施方式。
除了上述描述的之外,第十七实施方式与第一实施方式相似。
根据第十七实施方式,能够得到与第一和第十五实施方式相似的优点。
接下来,对本发明的第十八实施方式进行描述。
第十八实施方式中,如图41所示,突起部12形成在衬底11上,如第一实施方式,生长氮化物基III-V族化合物半导体层15,随后进一步在其上形成突起部12。如第一实施方式,例如,进一步生长n型氮化物基III-V族化合物半导体层16,接下来,依次在n型氮化物基III-V族化合物半导体层16上生长有源层17和p型氮化物基III-V族化合物半导体层18。之后,在p型氮化物基III-V族化合物半导体层18上形成突起部12,随后进一步生长p型氮化物基III-V族化合物半导体层24,如第一实施方式。这种情况下,各层中的突起部12分别形成在平行于衬底11的主表面的平面内偏移了半周期的位置。
除了上述描述的之外,第十八实施方式与第一实施方式相似。
根据第十八实施方式,能够得到与第一和第十五实施方式相似的优点。
对本发明的第十九实施方式进行描述。
第十九实施方式中,如图42所示,突起部12形成在衬底11上,例如,如第一实施方式,生长n型氮化物基III-V族化合物半导体层16,随后继续在其上生长有源层17和p型氮化物基III-V族化合物半导体层18。接下来,在p型氮化物基III-V族化合物半导体层18上形成突起部12,随后生长p型氮化物基III-V族化合物半导体层24,如第一实施方式。各层中的突起部12分别形成在平行于衬底11的主表面的平面内的同一位置处。
图43A到43C示出了有源层17下面的突起部12的平面形状的例子,图44A到44C示出了有源层17上面的突起部的平面形状的例子。有源层17下面的突起部12和有源层17上面的突起部12的平面形状可以任意组合。
除了上述描述的之外,第十九实施方式与第一实施方式相似。
根据第十九实施方式,能够得到与第一和第十五实施方式相似的优点。
注意的是,图42中,将有源层17夹在中间的下侧突起部12和上侧突起部12任一可以由比如金属、合金、透明导电体等等这样的导电体制成。尤其是,在采用比如金属、合金、透明导电体这样的导电体作有源层17的上侧突起部12的材料的情形,可以形成与突起部12接触的反射电极25并且进一步在其上形成p侧电极19,具体如图45所示。可替换地,如果比如金属、合金、透明导电体这样的导电体被用作相对于有源层17的上侧突起部12的材料且是透光的或反射的,那么可以适当控制氮化物基III-V族化合物半导体层24的厚度,例如,为λ/4(λ是发射波长),接着在其上形成与突起部12接触的反射电极25,进一步形成例如,如图46所示的p侧电极19。这样,可以形成能够从任意方向向衬底11侧面反射在有源层上产生的光、同时确保在发光二极管工作时从p侧电极19的良好电流通路的结构。
接下来,对本发明的第二十实施方式进行描述。
第二十实施方式中,在与图34所示的第十一实施方式相同的方式形成p侧电极之前的步骤之后,移除衬底11以暴露氮化物基III-V族化合物半导体层15的背侧。之后,如图47所示,n侧电极21形成在氮化物基III-V族化合物半导体层15的背侧上。
如果p侧电极19和n侧电极21每个都由高反射电极或者透明电极制成,那么能够选择光提取的方向。
移除衬底11允许发光二极管的厚度总体上很小。为了提高机械强度,可以通过如图48所示的金属电极M可以将支撑衬底S贴附并接合到p侧电极19。支撑衬底S可以是导电的或不导电的,只要支撑衬底S具有这样的结构能使电流通过金属电极M流到发光二极管。
除了上述描述的之外,第二十实施方式与第一实施方式相似。
根据第二十实施方式,能够得到与第一实施方式相似的优点。
接下来,对本发明的第二十一实施方式进行描述。
第二十一实施方式中,在与图35所示的第十二实施方式相同的方式形成n侧电极21之前的步骤之后,移除衬底11以暴露氮化物基III-V族化合物半导体层15的背侧。如图49所示,p侧电极19形成在氮化物基III-V族化合物半导体层15的背侧上。
除了上述描述的之外,第二十一实施方式与第一实施方式相似。
根据第二十一实施方式,能够得到与第一实施方式相似的优点。
对本发明的第二十二实施方式进行描述。
第二十二实施方式中,如图50A所示,具有梯形截面的突起部以平面图所示的给定间隔形成在衬底11上。因此,具有倒梯形截面的凹入部13形成在突起部12之间。
接下来,氮化物基III-V族化合物半导体层15以与第一实施方式相同的方式生长。更具体来说,氮化物基III-V族化合物半导体层15通过在每个凹入部的底表面上的形成、生长和微核组合的步骤而生长,如图50B所示,该氮化物基III-V族化合物半导体层15具有以凹入部13的底表面作底的等腰三角形截面。此外,如图50C所示,具有平表面和低螺位错密度的氮化物基III-V族化合物半导体层15通过横向生长而进一步生长。
接下来,以与第一实施方式相同的方式进行进一步的步骤,以得到刻痕的氮化物基III-V族化合物半导体发光二极管,如图51所示。
除了上述描述的之外,第二十二实施方式与第一实施方式相似。
图52示意性示出了通过TEM查看氮化物基III-V族化合物半导体层15中的晶体缺陷分布的结果。
根据第二十二实施方式,能够得到与第一实施方式相似的优点。
图53到55分别示出了在衬底11上形成有突起部和凹入部以及没有形成突起部和凹入部的情况下,从发光二极管提取光到外部的效率变化的模拟结果的例子。所有情况下,都从衬底11的背侧进行光提取。
图53中,横坐标表示突起部12的折射率,纵坐标表示在没有形成突起部的情况下光提取效率η(光提取放大率)的提高程度。图53中,用▲表示的数据是对于突起部12为如图4所示的一维条纹(1D)形式的情况,用●表示的数据是对于一维条状突起部12相互交叉(2D)的二维排列的情况。突起部的侧面和衬底11的主表面之间形成的夹角θ为135°,凹入部的底表面的长度Wg为Wg=2μm,突起部12的基部长度为3μm。设定为,衬底11的折射率为1.77,并且氮化物基III-V族化合物半导体层15的折射率为2.35。从图53可以看出,当1D和2D的突起部12的折射率为1.4时光提取效率变为最大并且在1.2到1.7的折射率范围内大到令人满意。对于光提取放大率来说2D大于1D。
注意,这些结果适用于突起部12的截面为如第一实施方式中的三角形的情况。
图54中,横坐标表示突起部12的侧面和衬底11的一个主表面之间形成的夹角θ,纵坐标表示光提取放大率。图54中,用▲表示的数据是对于突起部12是如图4所示的一维条纹(1D)形式的情况,用●表示的数据是对于一维条状突起部12相互交叉(2D)的二维排列的情况。凹入部13的底表面的长度Wg为Wg=3μm,突起部12的基部长度为2μm。设定为,衬底11的折射率为1.77,突起部的折射率为1.4,氮化物基III-V族化合物半导体层15的折射率为2.35。从图54可以看出,当对1D和2D来说突起部12的侧面和衬底的一个主表面之间形成的夹角θ在100°<θ<160°的范围内时,光提取放大率为1.55倍高或者更高,在132°<θ<139°范围内时为1.75倍高或者更高,尤其是当θ=135°时达到最大。此外,在147°<θ<154°范围内时这个因子为1.75倍高或者更高,尤其是当θ=152°时达到最大。对于光提取放大率来说2D大于1D。
这些结果适用于突起部12的截面为如第一实施方式中的三角形的情况。
图55中,横坐标表示凹入部13的深度d,纵坐标表示在没有形成突起部12的情况下光提取效率η(光提取放大率)的提高程度。突起部12具有如图4所示的一维条纹形状。凹入部13的基部长度Wg和突起部12的基部长度之比为3∶2。设衬底11的折射率为1.77,突起部12的折射率为1.4,氮化物基III-V族化合物半导体层15的折射率为2.35。从图55可以看出,光提取放大率随着凹入部13的深度增加而增加。
现在对本发明的第二十三实施方式进行描述。
第二十三实施方式中,如图56A所示,氮化物基III-V族化合物半导体层15生长直到表面以第一实施方式相同的方式变为平的,之后螺位错22在突起部12上方集中的部分通过蚀刻等被选择性地移除,使得这个部分的突起部12被暴露。
接下来,如图56B所示,氮化物基III-V族化合物半导体层26从左氮化物基III-V族化合物半导体层15横向生长。
之后,以第一实施方式相同的方式进行在n型氮化物基III-V族化合物半导体层16生长之后的步骤,以提供发光二极管。
根据第二十三实施方式,能够得到与第一实施方式相似的优点。
接下来,对本发明的第二十四实施方式进行描述。
第二十四实施方式中,如图57A所示,突起部12形成在衬底11上,氮 化物基III-V族化合物半导体层15以第一实施方式同样的方式生长。
接下来,如图57B所示,相应于突起部12的掩膜(未示出)形成在突起部12上方部分的氮化物基III-V族化合物半导体层15上,随后通过例如,RIE法,喷粉法,喷砂法等对氮化物基III-V族化合物半导体层15进行蚀刻或者研磨直到暴露衬底11暴露。
接下来,移除掩膜之后,如图58A所示,氮化物基III-V族化合物半导体层26从因此形成图案的氮化物基III-V族化合物半导体层15的相对侧面横向生长以掩埋其与氮化物基III-V族化合物半导体层15之间的空间,如图58B所示。这个阶段,在氮化物基III-V族化合物半导体层26和衬底11之间形成空间。
之后,如图59A所示,衬底被移除或者剥落。如图58B所示,通过利用氮化物基III-V族化合物半导体层26和衬底11之间的空间可以化学或机械(物理)地进行衬底11的移除或者剥落。更具体来说,例如,将给定类型的蚀刻剂或蚀刻气体(活性气体)分散到空间中以从氮化物基III-V族化合物半导体层15、26的侧侵蚀衬底,用于移除或者剥落。可替换地,可以对空间、突起部12或其***材料层进行加热,或者用超声波照射以使衬底11机械剥落。此外,比如来自YAG激光器、受激准分子激光器等这样的激光束可以用于这个目的。
接下来,如果剩下突起部,那么就将其完全蚀刻移除。这样,就得到如图59B所示的由氮化物基III-V族化合物半导体层15、26构成的氮化物基III-V族化合物半导体衬底27。
为了移除或者剥落衬底11,可以采用这样的方法,其包括例如,通过化学或热技术选择性地溶解或熔化突起部12的方法,以及例如,通过化学或热技术选择性地溶解或熔化低温缓冲层(例如,由GaN、AlN、AlGaN、CrN等制成的缓冲层)的方法。这些方法可以根据氮化物基III-V族化合物半导体层15、26的抵抗性或耐久性适当选择。尤其是,在采用CrN作突起部12的材料的情况下,CrN缓冲层可以用作低温缓冲层,这样,氮化物基III-V族化合物半导体层15、26能够很容易用化学方式从比如蓝宝石衬底这样的衬底11上剥落。
这个阶段,氮化物基III-V族化合物半导体层27在其背侧变为不平整,通过比如抛光使衬底27的背侧平坦。
这样,如图59C所示,能够得到其两个主表面都是平坦的氮化物基III-V族化合物半导体层27。
当给定类型的氮化物基III-V族化合物半导体层在该氮化物基III-V族化合物半导体衬底27上生长时,可以制造比如发光二极管这样的各种类型的半导体器件。
接下来,对本发明的第二十五实施方式进行描述。
第二十五实施方式中,如图57B所示,相应于突起部12的掩膜(未示出)形成在突起部12上方部分的氮化物基III-V族化合物半导体层15上,随后通过例如,RIE法、喷粉法、喷砂法等对氮化物基III-V族化合物半导体层15进行蚀刻或者研磨到如图57B所示的虚线表示的深度。这种情况下,在暴露衬底11之前停止蚀刻或者研磨。
以与第二十四实施方式同样的方式进行下面的步骤。
根据第二十四实施方式,能够得到与第一实施方式相似的优点。
接下来,对本发明的第二十六实施方式进行描述。
第二十六实施方式中,如图60A所示,形成比突起部12上方部分的氮化物基III-V族化合物半导体层15宽度小的掩膜(未示出),随后通过例如RIE法利用掩膜对氮化物基III-V族化合物半导体层15进行蚀刻或者研磨直到暴露层15。
接下来,移除掩膜之后,如图60B所示,氮化物基III-V族化合物半导体层26从因此构图的氮化物基III-V族化合物半导体层15的相对侧面横向生长以掩埋相邻氮化物基III-V族化合物半导体层15之间的空间。此时,在氮化物基III-V族化合物半导体层26和衬底11之间形成空间,如图所示。
之后,以与第二十四实施方式同样的方式进行下面的步骤。
根据第二十六实施方式,能够得到与第一实施方式相似的优点。
接下来,对本发明的第二十七实施方式进行描述。
第二十七实施方式中,如图61A所示,平面掩模(未示出)形成在凹入部12上方部分的氮化物基III-V族化合物半导体层15上,用于在部分的突起部12和全部凹入部13上方桥接。随后通过比如RIE法对氮化物基III-V族化合物半导体层15进行蚀刻或者研磨直到暴露突起部12。
接下来,移除掩膜之后,如图61B所示,氮化物基III-V族化合物半导体层26从因此构图的氮化物基III-V族化合物半导体层15的相对侧面横向 生长以掩埋相邻氮化物基III-V族化合物半导体层15之间的空间。
之后,以第二十四实施方式同样的方式进行下面的步骤。
根据第二十七实施方式,能够得到与第一实施方式相似的优点。
接下来,对本发明的第二十八实施方式进行描述。
第二十八实施方式中,以第一实施方式同样的方式进行p侧电极形成之前的步骤,接下来的步骤与其不同。为了形成p侧电极19,最好***含Pd层以阻止电极材料(例如,Ag等)的扩散,或者通过在其上形成比如Ti、W、Cr或其合金这样的高熔点金属层或者高熔点金属的氮化物(例如,TiN、WN、TiWN、CrN等)层而采用用于无晶界、非晶的势垒金属层的技术,以防止由向p侧电极19加压、加热或扩散形成为上层(焊料层或凸块)的含Au或Sn层中的Au或Sn而出现的失效。***含Pd层的技术是例如,金属电镀技术中的公知的Pd***层,用于势垒金属层的材料是Si基电子装置的Al布线技术和Ag布线技术中所公知的。
为了保护直接与p型氮化物基III-V族化合物半导体层18接触且不能抵抗热应力的p侧电极19,示出了比如Ti、W、Cr或其合金这样的高熔点金属或者高熔点金属的氮化物作为保护层进行层压的例子。这个保护层可以用作直接与p型氮化物基III-V族化合物半导体层18接触的电极。由于良好的应力耐久性和粘合加强性,保护层不仅可以应用到p侧氮化物基III-V族化合物半导体层18的侧面,而且尤其可以用作与n型氮化物基III-V族化合物半导体层15接触的n侧电极21,以替代传统采用的Ti/Pt/Au电极或者用作第一层n侧电极。对于利用粘合加强性的方法来说,可以采用衬底层压技术而不管p侧或n侧,以加强金属-金属的接合或者金属-绝缘的接合。施加应力耐久性和粘合加强性的特定实例包括,由单层金属膜或多层金属膜形成的p侧电极19的最上部表面由Au制成,由Ti、W、Cr或其合金制成的高熔点金属膜或者刚刚提及金属的氮化物膜形成在导电支撑衬底上,其上形成有Au膜并且这个Au膜与p侧电极19接合。
具体来说,第二十八实施方式中,如图62A所示,在形成p侧电极19之后,通过提升法(lift method)等形成Ni膜41以用其覆盖p侧电极19。接下来,虽然未示出,但是例如,形成Pd膜以覆盖Ni膜41,形成金属氮化物膜,如TiN、WN、TiWN、CrN等膜以覆盖Pd膜,随后如果如果需要,进一步形成Ti、W、Mo、Cr或其合金膜以覆盖Pd膜。可替换地,可以形成 Pd膜以覆盖p侧电极19,而不形成Ni膜41,随后如果需要的话,形成TiN、WN、TiWN、CrN等膜以覆盖Pd膜,进一步形成Ti、W、Mo、Cr或其合金膜以覆盖氮化物膜。
接下来,如图62B所示,通过光刻形成给定形式的抗蚀图案42以覆盖Ni膜41和Pd膜。
如图62C所示,例如,利用抗蚀图案42作为掩膜通过RIE法进行蚀刻,以形成梯形截面的凸台部20。凸台部20的斜面和衬底11的主表面之间形成的夹角为,例如35度。如果需要,在凸台部20的斜面上形成λ/c绝缘膜(λ是发射波长)。
如图62D所示,n侧电极21形成在n型氮化物基III-V族化合物半导体层15上。
接下来,如图62E所示,SiO2膜43形成在衬底的整个表面上作为钝化膜。在考虑工艺应用中对于底层的粘合性、耐久性和抗蚀性的情况下,可以采用SiN膜或SiON替代SiO2膜。
如图62F所示,SiO2膜43通过背侧蚀刻减薄,随后形成Al膜44作为凸台部20的斜面上SiO2膜43上的反射膜。提供这个Al膜44以将从有源层17产生的光向衬底11的侧面反射,以提高光提取效率。Al膜44形成与n侧电极21在其一端接触。这是为了通过不允许在Al膜44和n侧电极21之间产生空间而增加光反射。之后,再次形成SiO2膜43以为钝化膜提供足够的厚度。
接下来,如图62G所示,通过蚀刻移除Ni膜41和n侧电极21上方部分的SiO2膜43以形成开口45、46,从而暴露位于这些部分的Ni膜41和n侧电极21。
接下来,如图62H所示,焊盘电极47形成在开口45处的Ni膜41上,焊盘电极48也形成在开口46处的n侧电极21上。
如图62I所示,凸块掩膜材料49形成在整个衬底表面的上方,随后通过蚀刻移除焊盘电极48上方部分的凸块掩膜材料49以形成开口50,暴露这个部分的焊盘电极48。
如图62J所示,凸块掩膜材料49被用于在焊盘电极48上形成Au凸块51。接下来,移除凸块掩膜材料49。再次在整个衬底表面上方形成凸块掩膜材料(未示出)之后,通过蚀刻移除焊盘电极47上方部分的凸块掩膜材料 以形成开口,从而允许焊盘电极47在这个部分被暴露。之后,在焊盘电极47上形成Au凸块52。
如果需要,从其背侧将衬底11抛光或者研磨以减小其厚度,衬底11上以上述的方式形成有发光二极管结构。接着对衬底11划线以形成条。进一步对条划线以形成芯片。
注意,图62A到62J所示的电极层压结构只是举例,尤其是各电极层形成为多层时,需要提高由Ag电极制成的p侧电极19和其它金属层之间的粘合性、应力耐久性和抗裂纹性能,从而在考虑抑制因随装置温度升高由各金属层的热膨胀系数差别引起的应力并且抑制相邻金属层之间的扩散的同时,通过维持比如Ag电极的性质而得到低接触电阻以及允许高反射性。因此,如果需要,应该采用上述用于Si基电子装置的这种Al布线技术。
接下来,对本发明的第二十九实施方式进行描述。
第二十九实施方式中,利用除根据第一实施方式的方法而得到的蓝色发光二极管和绿色发光二极管之外的单独提供的红色发光二极管(例如,AlGaInP发光二极管),对发光二极管背光的制造进行描述。
以与第一实施方式同样的方式,蓝色发光二极管结构形成在衬底11上,凸块(未示出)分别形成在p侧电极19和n侧电极21上,随后通过切片(chipping)得到倒装片形式的蓝色发光二极管。相似地,得到倒装片形式的绿色发光二极管。另一方面,形成红色发光二极管,使得AlGaInP半导体堆叠在n型GaAs衬底上以提供二极管结构,其上形成有p侧电极以提供芯片形式的AlGaInP发光二极管。
这些红色发光二极管芯片、绿色发光二极管芯片和蓝色发光二极管芯片分别安装在比如AlN这样的底座上。例如,这些底座以底座翻转的方式安装在比如Al衬底这样的衬底上。具体如图63A所示。图63A中,61表示的是衬底,62表示的是底座,63表示的是红色发二极管芯片,64表示的是绿色发光二极管芯片,65表示的是蓝色发光二极管芯片。这些红色发光二极管芯片63、绿色发光二极管芯片64和蓝色发光二极管芯片65每个都具有例如,350μm×350μm的芯片尺寸。安装红色发光二极管芯片63使得n侧电极位于底座62上,安装绿色发光二极管芯片64和蓝色发光二极管芯片65使得p侧电极和n侧电极分别通过凸块位于底座62上。其上安装有红色发光二极管芯片63的底座62具有形成为给定图案的n侧电极的提取电极(未示出)。 红色发光二极管芯片63的n侧电极侧安装在提取电极的位置。引线67被接合,用于在红色发光二极管芯片63的p侧电极和在衬底61上形成的给定焊盘电极66之间形成连接,且引线(未示出)被接合,用于在提取电极的一端和在衬底61上形成的另一焊盘电极之间形成连接。其上安装有绿色发光二极管芯片64的底座62上分别形成有给定图案的p侧电极的提取电极和n侧电极的提取电极(两个都未示出)。绿色发光二极管芯片64的p侧电极和n侧电极分别通过凸块安装在p侧电极的提取电极和n侧电极的提取电极的给定位置上。引线(未示出)被接合,用于在绿色发光二极管芯片64的p侧电极的提取电极一端和设置在衬底61上的焊盘电极之间形成连接,且引线(未示出)被接合,用于在n侧电极的提取电极一端和设置在衬底61上的焊盘电极之间形成连接。这适用于蓝色发光二极管芯片65。
注意,底座62可以省去,其中红色发光二极管芯片63、绿色发光二极管芯片64和蓝色发光二极管芯片65直接安装在可选类型的具有散热特性的印刷电路板上,或者具有印刷电路板功能的板或壳体的内壁或外壁上。这使得发光二极管背光或面板整体上成本降低。
上述的这种红色发光二极管芯片63、绿色发光二极管芯片64和蓝色发光二极管芯片65作为单位(单元)设置,所需数量的单元以给定图案排列在衬底61上。排列的例子如图64所示。接下来,如图63B所示,用透明树脂68进行密封以用其覆盖单元。之后,固化透明树脂68。透明树脂68通过固化而凝固并且随着凝固稍微收缩(图63C)。这样,如图65所示,能够得到发光二极管背光,其中由红色发光二极管芯片63、绿色发光二极管芯片64和蓝色发光二极管芯片65制成的每个单元都在衬底61上排列成阵列。这种情况下,透明树脂68与绿色发光二极管芯片64和蓝色发光二极管芯片65的衬底11的背侧接触,使得折射率的差别小于衬底11的背侧与空气直接接触的情况。这使得在衬底11的背侧,从衬底11穿过到外部的光的反射率降低,从而提高光提取效率并因此提高发光效率。
这种发光二极管背光适用于例如液晶板的背光。
接下来,对本发明的第三十实施方式进行描述。
第三十实施方式中,所需数量的红色发光二极管芯片63,绿色发光二极管芯片64和蓝色发光二极管芯片65排列成给定图案,如第二十九实施方式。之后,如图66所示,用适用于红色发光二极管芯片63的透明树脂69进行 密封以用其覆盖该发光二极管芯片63。同样,用适用于绿色发光二极管芯片64的透明树脂70进行密封以用其覆盖该发光二极管芯片64。用适用于蓝色发光二极管芯片65的透明树脂71进行密封以用其覆盖该蓝色发光二极管芯片65。之后,分别使透明树脂69到71固化。树脂69到71经固化而凝固并且随着凝固稍微收缩。这样,由红色发光二极管芯片63、绿色发光二极管芯片64和蓝色发光二极管芯片65制成的每个单元都在衬底61上排列成阵列,从而得到发光二极管背光。这种情况下,透明树脂70,71与绿色发光二极管芯片64和蓝色发光二极管芯片65的衬底11的背侧接触,使得折射率的差别小于衬底11的背侧与空气直接接触的情况。这使得在衬底11的背侧,穿过到衬底11到外部的光的反射率降低,从而提高光提取效率并因此提高发光效率。
这种发光二极管背光适用于例如液晶板的背光。
接下来,对本发明的第三十一实施方式进行描述。
第三十一实施方式中,发光二极管结构根据第一实施方式的方法形成在衬底11上,p侧电极19和n侧电极21分别形成为条形。凸块(未示出)分别形成在p侧电极19和n侧电极21上,随后对衬底划线以提供具有给定尺寸的四边形片。这样,就得到具有条形发光单元的集成发光二极管。这种情况下,n侧电极21形成为包围条形凸台部20。如图68所示,该集成发光二极管安装在由AlN等制成的底座72上。这种情况下,底座72上分别以给定图案形成有p侧电极的提取电极和n侧电极的提取电极(二者未示出),其上形成有焊料73、74。集成发光二极管的p侧电极19和n侧电极21分别排列在焊料73和74上,之后为接合而使焊料73,74熔化。
各发光二极管可以提供有保护电路,用于在不阻碍光提取的位置的过电流(例如,(反向并联)并联连接的齐纳二极管)的过电流保护的目的。
接下来,对本发明的第三十二实施方式进行描述。
第三十二实施方式中,对光源电池单元的制造进行描述,其除了根据第一实施方式的方法得到的蓝色发光二极管和绿色发光二极管之外,还利用了单独设置的红色发光二极管。
如图69A所示,第三十二实施方式中,所需数量的单元75以给定图案排列在印刷电路板76上,如第二十九实施方式,每个单元75至少包含红色发光二极管芯片63、绿色发光二极管芯片64和蓝色发光二极管芯片65每种 中的一个并且以给定图案排列。这种情况下,单个单元75包含一个红色发光二极管芯片63、一个绿色发光二极管芯片64和一个蓝色发光二极管芯片65,它们排列在规则三角形的顶点。图69B示出了放大的单元75。每个单元75中红色发光二极管芯片63、绿色发光二极管芯片64和蓝色发光二极管芯片65之间的间隔a为例如4mm,虽然不限于这个值。单元75之间的间隔b为例如30mm,虽然不限于这个值。对于印刷电路板76,可以使用例如,FR4(阻燃型4的缩写)衬底、金属芯衬底、柔性印刷电路板等,虽然不限于这些。这是因为其它印刷电路板也可以采用,只要它们是具有散热性能的印刷电路板。如第二十九实施方式,用透明树脂进行密封以用其覆盖每个单元76。可替换地,如第三十实施方式,可以用透明树脂69实现密封以覆盖红色发光二极管芯片63,可以用透明树脂70进行密封以覆盖绿色发光二极管芯片64,可以用透明树脂71进行密封以覆盖蓝色发光二极管芯片65。这样,由红色发光二极管芯片63、绿色发光二极管芯片64和蓝色发光二极管芯片65构成的每个单元75都排列在印刷电路板76上,从而得到光源电池单元。
印刷电路板76中单元75排列的具体例子分别在图70和71中示出,虽然不限于这些。图70所示的例子是,单元75排列成4×3的二维阵列,图71所示的例子是,单元75排列成6×2的二维阵列。
图72示出了单元75的其它排列。这种情况下,每个单元75包含一个红色发光二极管芯片63、两个绿色发光二极管芯片64和一个蓝色发光二极管芯片65,它们排列在例如,正方形的顶点。两个绿色发光二极管芯片64位于正方形一个对角线的相对端的顶点,红色发光二极管芯片63和蓝色发光二极管芯片65位于另一对角线的相对端的顶点。
如果这个光源电池单元单独或多个排列,那么能够得到,例如,适用作液晶板背光的发光二极管背光。
对于如图7到11,尤其是图11所示的单元75的红色发光二极管芯片63,绿色发光二极管芯片64和蓝色发光二极管芯片65来说,由于对于p侧电极19和n侧电极21的布线双层布线技术,其可以安装在印刷电路板76上,或者通过底座安装在印刷电路板76上。
注意,虽然一般来说,印刷电路板76上的焊盘电极部分和布线部分常规由Au形成,但是其全部或部分可以由比如Ti、W、Cr或其合金这样具有 良好耐久性和粘合加强性的高熔点金属,或者其上形成有Au的金属氮化物形成。这些材料可以通过,例如,电镀、无电镀、真空沉积(快速沉积flashdesposition)、溅射法等形成。可替换地,焊盘电极部分或布线部分由其上形成有上述这种材料的Au形成。还可替换地,焊盘电极部分或布线部分可以由比如Ti、W、Cr或其合金这样的高熔点金属形成,接着被氮化并且再次在其上形成比如Ti、W、Cr或其合金这样的高熔点金属层,使得表面恢复到氮化之前的状态。之后,发光二极管芯片63到65从TiW电极或Au电极侧被管芯键合,如果需要,通过由Ti、W、Cr、Au等制成的单层膜粘合。
当安装连接到安装在印刷电路板76,基极开路(based open)的晶体管器件(电路),触发二极管器件(电路),负电阻器件(电路)等上的发光二极管芯片63到65的保护芯片(电路)时,可以采用比如上述采用比如Ti、W、Cr或其合金或者金属氮化物这样的电极结构,从而提高光源电池单元的在粘附强度,热应力耐久性等方面的可靠性。
印刷电路板76除由密封形成的透明树脂68到79之外的部分可以最后用抗蚀剂厚地涂覆,该抗蚀剂尽可能白,使得来自发光二极管芯片63到65的光因被印刷电路板76吸收而得到抑制。
虽然已经具体描述了本发明的实施方式,但是本发明不应该解释为限于这些实施方式,在本发明的范围内可以进行多种变形和替换。
例如,在第一到第三十二实施方式中指出的数量值、材料类型、结构、形状、衬底类型、原材料、突起部12和凹入部13的工艺和定位都只是举例。如果需要,可以采用不同于上面的数量值、材料、结构、形状、衬底、原材料和工艺。
具体来说,例如,在第一到第三十二实施方式中,p型层和n型层可以相对于导体类型而颠倒。
如果需要,可以将第一到第三十二实施方式中的两个或多个组合。
注意,在光提取面或光反射面上具有图案化的刻痕表面结构的发光二极管包括图73到76所示的这些。
在图73所示的发光二极管中,n型氮化物基III-V族化合物半导体层82、n型氮化物基III-V族化合物半导体层83、有源层84、p型氮化物基III-V族化合物半导体层85和p型氮化物基III-V族化合物半导体层86顺序生长在衬底81上。之后,对氮化物基III-V族化合物半导体层83、有源层84、p 型氮化物基III-V族化合物半导体层85和p型氮化物基III-V族化合物半导体层86进行蚀刻以形成凸台部87。对p型氮化物基III-V族化合物半导体层86进行表面刻痕并且使p侧电极88掩埋在凹入部中。n侧电极89形成在与凸台部87相邻部分的n型氮化物基III-V族化合物半导体层82上。采用这个发光二极管,光可以从衬底81侧提取或者从p型氮化物基III-V族化合物半导体层86侧提取。对于衬底81,可以采用比如衬底11这样的衬底。
在图74所示的发光二极管中,除了反射膜90形成在衬底81的背侧之外,采用图73所示的这种结构。这种反射膜90允许从有源层84发出的光向p型氮化物基III-V族化合物半导体层86侧反射,使得光可能从p型氮化物基III-V族化合物半导体层86侧被提取到外部。
在图75所示的发光二极管中,除了反射膜90形成在p侧氮化物基III-V族化合物半导体层86的背侧之外,采用图73所示的这种结构。这种反射膜90允许从有源层84发出的光向衬底11侧反射,因此光可能从衬底11侧被提取到外部。
在图76所示的发光二极管中,n型氮化物基III-V族化合物半导体层83、有源层84和p型氮化物基III-V族化合物半导体层85在衬底81上外延生长之后,在其上形成突起部91,随后以第一实施方式同样的方式生长p型氮化物基III-V族化合物半导体层86。突起部91与突起部12相同。
注意,图76中,反射电极可以形成在与突起部91接触的p型氮化物基III-V族化合物半导体层86上。可替换地,不考虑光学透明或反射的突起部91的材料,p型氮化物基III-V族化合物半导体层24的厚度可以被适当调整,例如,到λ/4,其上形成与突起部91接触的反射电极,随后进一步形成p侧电极。这允许一种结构,其中从任意方向在有源层84上产生的光以高反射率从衬底81反射,同时确保发光二极管工作时从p侧电极的好的电流通过。
本发明包含于2005年9月22日在日本专利局提出的日本专利申请JP2005-275504和2006年10月8日在日本专利局提出的日本专利申请JP2006-215342相关的主题,在此结合其全部内容用作参考。
Claims (23)
1.一种制造发光二极管的方法,其包括下列步骤:
提供在其一个主表面上具有多个突起部的异质衬底并且在所述异质衬底的每个凹入部上经过形成三角形截面的状态,生长第一氮化物基III-V族化合物半导体层,其中,突起部由与所述异质衬底不同类型的材料制成,凹入部的底表面为所述三角形的底;
在所述异质衬底上从所述第一氮化物基III-V族化合物半导体层横向生长第二氮化物基III-V族化合物半导体层;以及
在所述第二氮化物基III-V族化合物半导体层上顺序生长第一导电型的第三氮化物基III-V族化合物半导体层,有源层和第二导电型的第四氮化物基III-V族化合物半导体层,
其中当凹入部的深度为d,凹入部的底表面的沿与凹入部的延伸方向垂直的宽度为Wg,在三角形截面的状态下所述第一氮化物基III-V族化合物半导体层的斜面与该一个主表面之间形成的夹角为α时,建立2d≥Wgtanα的关系。
2.根据权利要求1的方法,其中在所述第一氮化物基III-V族化合物半导体层的生长过程中,
当在形成三角形截面的状态下,从与垂直于一个主表面方向的所述凹形的底表面的界面所产生的位错到达所述第一氮化物基III-V族化合物半导体层的斜面时,位错以平行于该一个主表面的方向弯曲。
3.根据权利要求1的方法,其中所述突起部具有0.3μm或以上的高度。
4.根据权利要求1的方法,其中所述突起部具有相对于该一个主表面倾斜的侧面并且该侧面和该一个主表面之间形成的夹角θ为100°<θ<160°。
5.根据权利要求1的方法,其中所述凹入部具有倒梯形截面。
6.根据权利要求1的方法,其中该一个主表面具有交替的突起部和凹入部。
7.根据权利要求1的方法,其中突起部具有六边形平面形状,以蜂窝形式呈二维排列,并且形成凹入部以围绕各个突起部。
8.根据权利要求1的方法,其中所述突起部由介电材料制成。
9.根据权利要求1的方法,其中所述突起部的折射率具有低于所述异质衬底的折射率。
10.根据权利要求1的方法,其中在所述第二氮化物基III-V族化合物半导体层横向生长之后,所述第一氮化物基III-V族化合物半导体层和所述第二氮化物基III-V族化合物半导体层的突起部上部和/或凹入部上部的至少部分被移除,所述第三氮化物基III-V族化合物半导体层在所述第二氮化物基III-V族化合物半导体层的左侧部分上横向生长,所述有源层和所述第四氮化物基III-V族化合物半导体层顺序生长在所述第三氮化物基III-V族化合物半导体层上。
11.根据权利要求1的方法,其中在所述第二氮化物基III-V族化合物半导体层横向生长之后,所述第一氮化物基III-V族化合物半导体层和所述第二氮化物基III-V族化合物半导体层的突起部上部和/或凹入部上部的至少部分被移除,第五氮化物基III-V族化合物半导体层在所述第二氮化物基III-V族化合物半导体层的左侧部分上横向生长,所述第三氮化物基III-V族化合物半导体层、所述有源层和所述第四氮化物基III-V族化合物半导体层顺序生长在所述第五氮化物基III-V族化合物半导体层上。
12.一种发光二极管,包括:
异质衬底,在其一个主表面上具有多个突起部,其中突起部由与异质衬底不同类型的材料制成;
第六氮化物基III-V族化合物半导体层,其生长在该异质衬底上而不在异质衬底的每个凹入部中形成空间,以及
第一导电型的第三氮化物基III-V族化合物半导体层、有源层和第二导电型的第四氮化物基III-V族化合物半导体层,其形成在所述第六氮化物基III-V族化合物半导体层上,
其中,在所述第六氮化物基III-V族化合物半导体层中,从沿该一个主表面的垂直方向的凹入部的底表面的界面产生的位错到达利用凹入部的底表面作底的三角形的斜面并且在那里以平行于该一个主表面的方向弯曲,且
其中当凹入部的深度为d,凹入部的底表面的沿与凹入部的延伸方向垂直的宽度为Wg,在三角形截面的状态下所述第六氮化物基III-V族化合物半导体层的斜面与该一个主表面之间形成的夹角为α时,建立2d≥Wgtanα的关系。
13.一种用于制造集成发光二极管的方法,其中集成了多个发光二极管,该方法包括步骤:
提供在其一个主表面上具有多个突起部的异质衬底并且在所述异质衬底的每个凹入部上经过形成三角形截面的状态,生长第一氮化物基III-V族化合物半导体层,其中,每个突起部由与所述异质衬底不同类型的材料制成,凹入部的底表面为所述三角形的底;
在所述异质衬底上从第一氮化物基III-V族化合物半导体层横向生长第二氮化物基III-V族化合物半导体层;以及
在所述第二氮化物基III-V族化合物半导体层上顺序生长第一导电型的第三氮化物基III-V族化合物半导体层、有源层和第二导电型的第四氮化物基III-V族化合物半导体层,
其中当凹入部的深度为d,凹入部的底表面的沿与凹入部的延伸方向垂直的宽度为Wg,在三角形截面的状态下所述第一氮化物基III-V族化合物半导体层的斜面与该一个主表面之间形成的夹角为α时,建立2d≥Wgtanα的关系。
14.一种集成发光二极管,其中集成了多个发光二极管,
多个发光二极管的至少之一包括:
异质衬底,在其一个主表面上具有多个突起部,其中突起部由与异质衬底不同类型的材料制成;
第六氮化物基III-V族化合物半导体层,其生长在该异质衬底上而不在异质衬底的每个凹入部中形成空间,以及
第一导电型的第三氮化物基III-V族化合物半导体层、有源层和第二导电型的第四氮化物基III-V族化合物半导体层,其形成在第六氮化物基III-V族化合物半导体层上,
其中,在第六氮化物基III-V族化合物半导体层中,从沿该一个主表面的垂直方向的凹入部的底表面的界面产生的位错到达利用凹入部的底表面作底的三角形的斜面,并且在那里以平行于该一个主表面的方向弯曲,且
其中当凹入部的深度为d,凹入部的底表面的沿与凹入部的延伸方向垂直的宽度为Wg,在三角形截面的状态下所述第六氮化物基III-V族化合物半导体层的斜面与该一个主表面之间形成的夹角为α时,建立2d≥Wgtanα的关系。
15.一种生长氮化物基III-V族化合物半导体层的方法,其包括下列步骤:
提供在其一个主表面上具有多个突起部的异质衬底并且在所述异质衬底的每个凹入部上经过形成三角形截面的状态,生长第一氮化物基III-V族化合物半导体层,其中每个突起部由与所述异质衬底不同类型的材料制成,凹入部的底表面为所述三角形的底;以及
在所述异质衬底上从第一氮化物基III-V族化合物半导体层横向生长第二氮化物基III-V族化合物半导体层,
其中当凹入部的深度为d,凹入部的底表面的沿与凹入部的延伸方向垂直的宽度为Wg,在三角形截面的状态下所述第一氮化物基III-V族化合物半导体层的斜面与该一个主表面之间形成的夹角为α时,建立2d≥Wgtanα的关系。
16.一种生长氮化物基III-V族化合物半导体层的异质衬底,其包括:
异质衬底,在其一个主表面上具有多个突起部,其中每个突起部由与异质衬底不同类型的材料制成;
第六氮化物基III-V族化合物半导体层,其生长在所述异质衬底上而不在异质衬底的每个凹入部中形成空间,
其中,在所述第六氮化物基III-V族化合物半导体层中,从沿该一个主表面的垂直方向的凹入部的底表面的界面产生的位错到达利用凹入部的底表面作底的三角形的斜面并且在那里以平行于该一个主表面的方向弯曲,且
其中当凹入部的深度为d,凹入部的底表面的沿与凹入部的延伸方向垂直的宽度为Wg,在三角形截面的状态下所述第六氮化物基III-V族化合物半导体层的斜面与该一个主表面之间形成的夹角为α时,建立2d≥Wgtanα的关系。
17.一种光源电池单元,其包括,位于印刷线路板上的多个单元,每个单元包含红色发光二极管,绿色发光二极管和蓝色发光二极管每种中的至少一个,
从红色发光二极管、绿色发光二极管和蓝色发光二极管中所选的至少一个发光二极管包括:
异质衬底,在其一个主表面上具有多个突起部,其中突起部由与异质衬底不同类型的材料制成;
第六氮化物基III-V族化合物半导体层,其生长在所述异质衬底上而不在异质衬底的每个凹入部中形成空间,以及
第一导电型的第三氮化物基III-V族化合物半导体层、有源层和第二导电型的第四氮化物基III-V族化合物半导体层,其形成在所述第六氮化物基III-V族化合物半导体层上,
其中,在所述第六氮化物基III-V族化合物半导体层中,从沿该一个主表面的垂直方向的凹入部的底表面的界面上产生的位错到达利用凹入部的底表面作底的三角形的斜面并且在那里以平行于该一个主表面的方向弯曲,且
其中当凹入部的深度为d,凹入部的底表面的沿与凹入部的延伸方向垂直的宽度为Wg,在三角形截面的状态下所述第六氮化物基III-V族化合物半导体层的斜面与该一个主表面之间形成的夹角为α时,建立2d≥Wgtanα的关系。
18.一种发光二极管背光,其中排列了每种都有多个的红色发光二极管、绿色发光二极管和蓝色发光二极管,
从红色发光二极管、绿色发光二极管和蓝色发光二极管中所选的至少一种类型发光二极管包括:
异质衬底,在其一个主表面上具有多个突起部,其中突起部由与异质衬底不同类型的材料制成;
第六氮化物基III-V族化合物半导体层,其生长在该异质衬底上而不用在异质衬底的每个凹入部中形成空间,以及
第一导电型的第三氮化物基III-V族化合物半导体层、有源层和第二导电型的第四氮化物基III-V族化合物半导体层,其形成在第六氮化物基III-V族化合物半导体层上,
其中,在第六氮化物基III-V族化合物半导体层中,从沿该一个主表面的垂直方向的凹入部的底表面的界面上产生的位错到达利用凹入部的底表面作底的三角形的斜面并且在那里以平行于该一个主表面的方向弯曲,且
其中当凹入部的深度为d,凹入部的底表面的沿与凹入部的延伸方向垂直的宽度为Wg,在三角形截面的状态下所述第六氮化物基III-V族化合物半导体层的斜面与该一个主表面之间形成的夹角为α时,建立2d≥Wgtanα的关系。
19.一种发光二极管照明装置,其中排列了每种都有多个的红色发光二极管、绿色发光二极管和蓝色发光二极管,
从红色发光二极管、绿色发光二极管和蓝色发光二极管中所选的至少一种类型发光二极管包括:
异质衬底,在其一个主表面上具有多个突起部,其中突起部由与异质衬底不同类型的材料制成;
第六氮化物基III-V族化合物半导体层,其生长在该异质衬底上而不在异质衬底的每个凹入部中形成空间,以及
第一导电型的第三氮化物基III-V族化合物半导体层、有源层和第二导电型的第四氮化物基III-V族化合物半导体层,其形成在第六氮化物基III-V族化合物半导体层上,
其中,在第六氮化物基III-V族化合物半导体层中,从沿该一个主表面的垂直方向的凹入部的底表面的界面产生的位错到达利用凹入部的底表面作底的三角形的斜面并且在那里以平行于该一个主表面的方向弯曲,且
其中当凹入部的深度为d,凹入部的底表面的沿与凹入部的延伸方向垂直的宽度为Wg,在三角形截面的状态下所述第六氮化物基III-V族化合物半导体层的斜面与该一个主表面之间形成的夹角为α时,建立2d≥Wgtanα的关系。
20.一种发光二极管显示器,其中排列了每种都有多个的红色发光二极管、绿色发光二极管和蓝色发光二极管,
从红色发光二极管、绿色发光二极管和蓝色发光二极管中所选的至少一种类型发光二极管包括:
异质衬底,在其一个主表面上具有多个突起部,其中,突起部由与异质衬底不同类型的材料制成;
第六氮化物基III-V族化合物半导体层,其生长在该异质衬底上而不在异质衬底的每个凹入部中形成空间,以及
第一导电型的第三氮化物基III-V族化合物半导体层、有源层和第二导电型的第四氮化物基III-V族化合物半导体层,其形成在第六氮化物基III-V族化合物半导体层上,
其中,在第六氮化物基III-V族化合物半导体层中,从沿该一个主表面的垂直方向的凹入部的底表面的界面上产生的位错到达利用凹入部的底表面作底的三角形的斜面并且在那里以平行于该一个主表面的方向弯曲,且
其中当凹入部的深度为d,凹入部的底表面的沿与凹入部的延伸方向垂直的宽度为Wg,在三角形截面的状态下所述第六氮化物基III-V族化合物半导体层的斜面与该一个主表面之间形成的夹角为α时,建立2d≥Wgtanα的关系。
21.一种具有一个或多个发光二极管的电子装置,
至少一个发光二极管包括:
异质衬底,在其一个主表面上具有多个突起部,其中突起部由与异质衬底不同类型的材料制成;
第六氮化物基III-V族化合物半导体层,其生长在该异质衬底上而不在异质衬底的每个凹入部中形成空间,以及
第一导电型的第三氮化物基III-V族化合物半导体层、有源层和第二导电型的第四氮化物基III-V族化合物半导体层,其形成在第六氮化物基III-V族化合物半导体层上,
其中,在第六氮化物基III-V族化合物半导体层中,从沿该一个主表面的垂直方向的凹入部的底表面的界面上产生的位错到达利用凹入部的底表面作底的三角形的斜面并且在那里以平行于该一个主表面的方向弯曲,且
其中当凹入部的深度为d,凹入部的底表面的沿与凹入部的延伸方向垂直的宽度为Wg,在三角形截面的状态下所述第六氮化物基III-V族化合物半导体层的斜面与该一个主表面之间形成的夹角为α时,建立2d≥Wgtanα的关系。
22.一种制造电子装置的方法,包括下列步骤:
提供在其一个主表面上具有多个突起部的异质衬底并且在异质衬底的每个凹入部上经过形成三角形截面的状态,生长第一层,突起部由与所述异质衬底不同类型的材料制成,凹入部的底表面为所述三角形的底;以及
在所述异质衬底上从所述第一层横向生长第二层,
其中当凹入部的深度为d,凹入部的底表面的沿与凹入部的延伸方向垂直的宽度为Wg,在三角形截面的状态下所述第一层的斜面与该一个主表面之间形成的夹角为α时,建立2d≥Wgtanα的关系。
23.一种电子装置,包括:
异质衬底,在其一个主表面上具有多个突起部,其中突起部由与异质衬底不同类型的材料制成;
在所述异质衬底上生长而不在异质衬底的每个凹入部中形成空间的第三层,其中
在第三层中,从沿该一个主表面的垂直方向的凹入部的底表面的界面产生的位错到达利用凹入部的底表面作底的三角形的斜面并且在那里以平行于该一个主表面的方向弯曲,且
当凹入部的深度为d,凹入部的底表面的沿与凹入部的延伸方向垂直的宽度为Wg,在三角形截面的状态下所述第三层的斜面与该一个主表面之间形成的夹角为α时,建立2d≥Wgtanα的关系。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005275504 | 2005-09-22 | ||
JP275504/05 | 2005-09-22 | ||
JP2006215342A JP4462249B2 (ja) | 2005-09-22 | 2006-08-08 | 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系iii−v族化合物半導体の成長方法 |
JP215342/06 | 2006-08-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1992359A CN1992359A (zh) | 2007-07-04 |
CN1992359B true CN1992359B (zh) | 2012-12-12 |
Family
ID=38214412
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200610064047 Expired - Fee Related CN1992359B (zh) | 2005-09-22 | 2006-09-22 | 发光二极管及其制造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5152121B2 (zh) |
CN (1) | CN1992359B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11404599B2 (en) * | 2016-05-20 | 2022-08-02 | Lumileds Llc | Method of forming a p-type layer for a light emitting device |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010232597A (ja) * | 2009-03-30 | 2010-10-14 | Toyoda Gosei Co Ltd | Iii族窒化物系化合物半導体発光素子及びその製造方法 |
KR100993093B1 (ko) * | 2010-02-04 | 2010-11-08 | 엘지이노텍 주식회사 | 발광 소자 및 발광 소자 패키지 |
KR101039970B1 (ko) * | 2010-02-11 | 2011-06-09 | 엘지이노텍 주식회사 | 반도체층 형성방법 및 발광 소자 제조방법 |
CN102760797B (zh) * | 2011-04-29 | 2015-04-01 | 清华大学 | 发光二极管 |
CN102760796B (zh) * | 2011-04-29 | 2015-01-21 | 清华大学 | 发光二极管的制备方法 |
US8912028B2 (en) * | 2011-08-17 | 2014-12-16 | Lg Display Co., Ltd. | Semiconductor light emitting device and method for manufacturing the same |
JP2013084832A (ja) * | 2011-10-12 | 2013-05-09 | Sharp Corp | 窒化物半導体構造の製造方法 |
CN102437264B (zh) | 2011-11-30 | 2013-11-06 | 李园 | 半导体结构及其形成方法 |
JP6218728B2 (ja) * | 2012-08-03 | 2017-10-25 | シャープ株式会社 | 窒化物半導体素子構造体とその製造方法 |
KR101969308B1 (ko) | 2012-10-26 | 2019-04-17 | 삼성전자주식회사 | 반도체 발광소자 및 그 제조 방법 |
KR102003001B1 (ko) * | 2013-03-13 | 2019-07-23 | 엘지이노텍 주식회사 | 발광 모듈 |
CN103208568A (zh) * | 2013-04-01 | 2013-07-17 | 厦门市三安光电科技有限公司 | 氮化物发光二极管及制作方法 |
CN104681681B (zh) * | 2013-12-03 | 2019-01-04 | 上海蓝光科技有限公司 | 一种用于ⅲ-ⅴ族氮化物生长的衬底结构及其制备方法 |
JP2016066814A (ja) * | 2015-12-22 | 2016-04-28 | 株式会社東芝 | 半導体発光素子、窒化物半導体層成長用基板及び窒化物半導体ウェーハ |
CN107508585A (zh) * | 2017-08-22 | 2017-12-22 | 广东美的制冷设备有限公司 | 开关器件封装结构、空调器的电控板以及空调器 |
CN108977887B (zh) * | 2018-07-20 | 2023-11-17 | 深圳市科创数字显示技术有限公司 | 单晶氮化铟的生长方法 |
CN109037412B (zh) * | 2018-08-16 | 2023-08-29 | 南昌大学 | 一种具有掩膜层的反极性led芯片及其制备方法 |
CN109860353B (zh) * | 2018-10-31 | 2020-05-19 | 华灿光电(苏州)有限公司 | 一种GaN基发光二极管外延片及其制备方法 |
KR102560008B1 (ko) * | 2019-11-26 | 2023-07-25 | 티엔진 산안 옵토일렉트로닉스 컴퍼니 리미티드 | 적외선 발광다이오드 |
CN111180561B (zh) * | 2019-12-27 | 2021-06-29 | 华灿光电(苏州)有限公司 | AlGaInP基发光二极管芯片及其制作方法 |
CN114267764B (zh) * | 2021-12-27 | 2024-05-17 | 广东省科学院半导体研究所 | 高出光效率的深紫外led及其制备方法 |
CN116344698B (zh) * | 2023-05-22 | 2023-08-29 | 江西兆驰半导体有限公司 | 图形化衬底GaN基LED外延片及其制备方法 |
CN116978991B (zh) * | 2023-09-22 | 2023-12-12 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、led |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2830814B2 (ja) * | 1996-01-19 | 1998-12-02 | 日本電気株式会社 | 窒化ガリウム系化合物半導体の結晶成長方法、及び半導体レーザの製造方法 |
US6576533B2 (en) * | 1998-11-26 | 2003-06-10 | Sony Corporation | Method of forming semiconductor thin film of group III nitride compound semiconductor. |
CN1529915A (zh) * | 2001-07-24 | 2004-09-15 | 日亚化学工业株式会社 | 具有形成凹凸的基板的半导体发光元件 |
US6864158B2 (en) * | 2001-01-29 | 2005-03-08 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing nitride semiconductor substrate |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003046127A (ja) * | 2001-05-23 | 2003-02-14 | Sanyo Electric Co Ltd | 窒化物系半導体発光素子 |
JP2002353134A (ja) * | 2001-05-23 | 2002-12-06 | Sanyo Electric Co Ltd | 窒化物系半導体素子および窒化物系半導体の形成方法 |
JP3966207B2 (ja) * | 2003-03-28 | 2007-08-29 | 豊田合成株式会社 | 半導体結晶の製造方法及び半導体発光素子 |
JP4560307B2 (ja) * | 2004-03-01 | 2010-10-13 | 株式会社リコー | Iii族窒化物の結晶製造方法 |
JP3913758B2 (ja) * | 2005-04-27 | 2007-05-09 | 三洋電機株式会社 | 半導体素子および半導体層の形成方法 |
-
2006
- 2006-09-22 CN CN 200610064047 patent/CN1992359B/zh not_active Expired - Fee Related
-
2009
- 2009-07-27 JP JP2009174008A patent/JP5152121B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2830814B2 (ja) * | 1996-01-19 | 1998-12-02 | 日本電気株式会社 | 窒化ガリウム系化合物半導体の結晶成長方法、及び半導体レーザの製造方法 |
US6576533B2 (en) * | 1998-11-26 | 2003-06-10 | Sony Corporation | Method of forming semiconductor thin film of group III nitride compound semiconductor. |
US6864158B2 (en) * | 2001-01-29 | 2005-03-08 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing nitride semiconductor substrate |
CN1529915A (zh) * | 2001-07-24 | 2004-09-15 | 日亚化学工业株式会社 | 具有形成凹凸的基板的半导体发光元件 |
Non-Patent Citations (7)
Title |
---|
JP特开2001-148348A 2001.05.29 |
JP特开2001-148543A 2001.05.29 |
JP特开2004-6931A 2004.01.08 |
JP特开2004-6937A 2004.01.08 |
JP特开平11-238687A 1999.08.31 |
JP第2830814号B2 1998.09.25 |
说明书第9栏第8行至第13栏第37行、附图11A-13. |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11404599B2 (en) * | 2016-05-20 | 2022-08-02 | Lumileds Llc | Method of forming a p-type layer for a light emitting device |
Also Published As
Publication number | Publication date |
---|---|
CN1992359A (zh) | 2007-07-04 |
JP5152121B2 (ja) | 2013-02-27 |
JP2009246393A (ja) | 2009-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1992359B (zh) | 发光二极管及其制造方法 | |
US9911894B2 (en) | Nitride-based III-V group compound semiconductor | |
KR101237198B1 (ko) | 발광 다이오드 및 그 제조 방법, 집적형 발광 다이오드 및 그 제조 방법, 질화물계 ⅲ-ⅴ족 화합물 반도체의 성장 방법, 광원 셀 유닛, 발광 다이오드 백라이트, 발광 다이오드 디스플레이, 및 전자 기기 | |
KR101309413B1 (ko) | 발광 다이오드, 발광 다이오드의 제조 방법, 집적 발광다이오드, 집적 발광 다이오드의 제조 방법, 발광 다이오드백라이트, 발광 다이오드 조사 장치, 발광 다이오드표시장치, 전자 장치, 전자 기기, 및 전자 기기의 제조방법 | |
JP4915218B2 (ja) | 発光ダイオードの製造方法 | |
US8426887B2 (en) | Light emitting device and light emitting device package | |
KR101077078B1 (ko) | 질화 갈륨계 화합물 반도체 발광소자 | |
JP4910608B2 (ja) | 発光ダイオードの製造方法および電子装置の製造方法 | |
US20020117677A1 (en) | Semiconductor light-emitting device and process for producing the same | |
US20110220872A1 (en) | Compound semiconductor light-emitting device and method for manufacturing the same | |
JP2008153634A (ja) | 発光ダイオードの製造方法、発光ダイオード、光源セルユニット、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器 | |
EP1560259A2 (en) | Nitride semiconductor thin film and method for growing the same | |
JP2006339534A (ja) | 発光ダイオード、発光ダイオードの製造方法、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器 | |
CN101232067B (zh) | 发光二极管及其制造方法、集成发光二极管、以及显示器 | |
US7888687B2 (en) | Electrode for semiconductor light emitting device | |
KR101851206B1 (ko) | 반도체 성장용 기판, 질화물 반도체 소자 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Open date: 20070704 |
|
CI01 | Correction of invention patent gazette |
Correction item: Rejection of patent application Correct: Dismiss False: Reject Number: 32 Volume: 26 |
|
ERR | Gazette correction |
Free format text: CORRECT: PATENT APPLICATION REJECTION OF AFTER PUBLICATION; FROM: REJECTION TO: REVOCATION REJECTED |
|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20121212 Termination date: 20200922 |
|
CF01 | Termination of patent right due to non-payment of annual fee |