CN1983355B - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN1983355B
CN1983355B CN2006100641557A CN200610064155A CN1983355B CN 1983355 B CN1983355 B CN 1983355B CN 2006100641557 A CN2006100641557 A CN 2006100641557A CN 200610064155 A CN200610064155 A CN 200610064155A CN 1983355 B CN1983355 B CN 1983355B
Authority
CN
China
Prior art keywords
signal
vision signal
row
pixel
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006100641557A
Other languages
English (en)
Other versions
CN1983355A (zh
Inventor
木村肇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1983355A publication Critical patent/CN1983355A/zh
Application granted granted Critical
Publication of CN1983355B publication Critical patent/CN1983355B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明的目的是通过减少从脉冲输出电路输出采样脉冲或写入视频信号到像素中的次数提供消耗更少电功率的显示装置。该显示装置包括：像素部分，在该像素部分中按照行方向和列方向以矩阵形式提供有多个像素；信号线驱动电路，用于将视频信号输入到信号线，以控制像素的发光和不发光；扫描线驱动电路，用于选择视频信号将被写入的像素行。信号线驱动电路配置有移位寄存器且具有这样的工具，当扫描线驱动电路选择的像素行中被写入的视频信号与所选择行之后一行的像素中被写入的视频信号相同时，所述工具不传输移位寄存器中的信号。

Description

显示装置
技术领域
本发明涉及一种半导体装置，所述半导体装置具有通过晶体管控制提供至负载的电流的功能。本发明尤其涉及一种显示装置，其包括：扫描线驱动电路；信号线驱动电路；和以下像素中的至少一个：由信号改变其亮度的电流驱动型显示元件形成的像素，由电压改变其亮度的电压驱动型显示元件形成的像素，和由电压改变其透射率的显示元件例如液晶形成的像素。
背景技术
近年来，所谓的自发光显示装置已引人注目，该装置中采用如发光二极管(LED)的显示元件形成像素。作为用于这样的自发光显示装置的显示元件，例如，有机发光二极管(也称为OLED，有机EL元件，或电致发光元件)已引入注目，且已被用于EL显示器等。因为如OLED的显示元件是自发光型，所以这样的显示装置与液晶显示器相比具有高可视度、不需要背光和响应速度高的优点。值得注意，显示元件的亮度由流过显示元件的电流值控制。
下文描述通用显示装置的像素矩阵电路及其操作。
像素矩阵电路具有信号线驱动电路7001、扫描线驱动电路7002和像素部分7003。像素部分7003配置有多个像素7004(图61)。多个像素7004根据以行方向排列的扫描线(G1到Gm)和以列方向排列的信号线(S1到Sn)以矩阵形式排列。信号线驱动电路7001将视频信号输出到信号线S1到Sn，扫描线驱动电路7002将用于选择像素7004的信号输出到以行方向排列的扫描线G1到Gm。接着，来自信号线驱动电路7001的每个视频信号被写入与所选择的行各列对应的像素中。各像素存储该写入信号。
以类似的方式，信号被写入顺序选择的行中的每一列像素中。当像素部分7003的所有像素完成信号写入时，像素7004的写周期完成。当像素***作发光时，像素7004存储该写入的信号持续一特定的周期。因此，每个像素7004维持与写入其中的信号对应的状态。接着，通过重复写入操作和发光操作，显示移动的图像。
输出到像素的视频信号被信号线驱动电路7001控制。信号线驱动电路7001具有，例如，脉冲输出电路7011、第一锁存电路部分7012和第二锁存电路部分7013。根据输入起始脉冲信号(S_SP)等的定时，脉冲输出电路7011顺序地将采样脉冲输出到第一锁存电路部分7012。视频信号(视频数据)被输入到第一锁存电路部分7012。根据从脉冲输出电路7011输出的采样脉冲控制所述定时。接着，视频信号被保持在第一锁存电路部分7012的每一级。即，第一锁存电路部分7012的每一级的锁存电路基于从脉冲输出电路7011输出的采样脉冲操作。
之后，当完成视频信号输入到第一锁存电路部分7012的最后一级时，锁存脉冲(Latch Pulse)被输入到第二锁存电路部分7013，且保持在第一锁存电路部分7012中的视频信号被同时传输到第二锁存电路部分7013且保持在第二锁存电路部分7013中。接着，视频信号(对于一行)同时从第二锁存电路部分7013输出到信号线S1到Sn。接着，当将信号从第二锁存电路部分7013输出到信号线时，下一行的视频信号数据被输入到第一锁存电路部分7012。接着，在输入到最后一级之后，信号通过锁存脉冲从第一锁存电路部分7012传输到第二锁存电路部分。通过重复该操作，信号被输入到所有像素以显示移动的图像。
作为驱动这样的显示装置以表示灰度级的方法，存在模拟灰度级方法和数字灰度级方法。模拟灰度级方法包括以模拟方式控制显示元件发光亮度的方法和以模拟方式控制显示元件发光时间的方法。作为模拟灰度级的方法，通常使用以模拟方式控制显示元件发光亮度的方法。然而，以模拟方式控制发光亮度的方法容易受像素之间的薄膜晶体管(下文也称作TFT)特性变化的影响，这也引起像素之间亮度的变化。另一方面，在数字灰度级方法中，通过以数字的方式控制显示元件被接通/断开以表示灰度级。在数字灰度级方法的情况下，每个像素的亮度一致性是良好的。然而，仅存在两种状态，即，发光状态和不发光状态；因此，仅能表示两个灰度级。因此，通过使用结合的另一方法尝试得到多级灰度级显示器。作为用于多级灰度级显示器的技术，例如，存在区域灰度级方法(area gray scale method)和时间灰度级方法(time gray scale method)，在区域灰度级方法中像素的发光域被加权(一个像素被分成多个区域且每个区域发光或不发光受到控制)且被选择执行灰度级显示，在时间灰度级方法中发光时间被加权(一帧被划分为多个子帧且每个子帧发光或不发光受到控制)且被选择以之下灰度级显示。在数字灰度级方法的情况下，通常使用也适于获得较高清晰度的时间灰度级方法(参见，例如，文献1：日本专利号2784615)。
这里，通过使用数字灰度级方法中的时间灰度级方法能获得改善的清晰度。然而，随着清晰度的改善，增加了像素的数量。因此，执行信号写入的像素数量也增加。而且，对于较高级灰度级显示器，需要增加子帧的数量。因此，像素中写入信号的时间数量增加。
而且，在前述显示装置中，因为在所有行中脉冲输出电路输入一行采样脉冲到第一锁存电路部分，所以脉冲输出电路操作以从第一列到最后一列传输一行信号。因此，随着像素数量的增加，能量消耗的增加成为一个问题。
发明内容
考虑到前述问题，本发明的目的是提供一种显示装置，其中通过减少从脉冲输出电路输出采样脉冲的次数和在像素中写入视频信号的次数获得功率消耗的减少。
本发明的显示装置具有：像素部分，在该像素部分中按照行方向和列方向以矩阵形式提供有多个像素；信号线驱动电路，用于将视频信号输入到信号线；和扫描线驱动电路，用于选择视频信号将被写入的像素行。信号线驱动电路配置有移位寄存器且具有这样的工具，当扫描线驱动电路所选择行的像素中被写入的视频信号与所选择行之后一行的像素中将被写入的视频信号相同时，所述工具不传输移位寄存器中的信号。
本发明的显示装置具有：像素部分，在该像素部分中按照行方向和列方向以矩阵形式提供有多个像素；信号线驱动电路，用于将视频信号输入到信号线；和扫描线驱动电路，用于选择视频信号将被写入的像素行。信号线驱动电路配置有移位寄存器且具有这样的工具，当在连续多列中扫描线驱动电路所选择行的像素中被写入的视频信号与所选择行之后一行的像素中将被写入的视频信号相同时，所述工具在连续多列中不传输移位寄存器中的信号。
本发明的显示装置具有：像素部分，在该像素部分中按照行方向和列方向以矩阵形式提供有多个像素；信号线驱动电路，用于将视频信号输入到信号线；和扫描线驱动电路，用于选择视频信号将被写入的像素行。信号线驱动电路配置有移位寄存器和锁存电路。锁存电路具有基于从移位寄存器提供的采样脉冲而保持视频信号的工具。信号线驱动电路具有这样的工具，当保持在锁存电路中的视频信号与将被写入锁存电路中的视频信号相同时，所述工具不提供采样脉冲到锁存器电路。
本发明的显示装置具有：像素部分，在该像素部分中按照行方向和列方向以矩阵形式提供有多个像素；信号线驱动电路，用于将视频信号输入到信号线；和扫描线驱动电路，用于选择视频信号将被写入的像素行。信号线驱动电路配置有移位寄存器和锁存电路。锁存电路具有基于从移位寄存器提供的采样脉冲而保持视频信号的工具。信号线驱动电路具有这样的工具，当在相同列中扫描线驱动电路所选择行的像素中被写入的视频信号与所选择行之后一行的像素中将被写入的视频信号相同时，所述工具在相同列中不提供采样脉冲到锁存器电路。
本发明的显示装置具有：像素部分，在该像素部分中按照行方向和列方向以矩阵形式提供有多个像素；信号线驱动电路，用于将视频信号输入到信号线：和扫描线驱动电路，用于选择视频信号将被写入的像素行。信号线驱动电路配置有移位寄存器和锁存电路。锁存电路具有基于从移位寄存器提供的采样脉冲而保持视频信号的工具。信号线驱动电路具有这样的工具，当在连续多列中扫描线驱动电路所选择行的像素中被写入的视频信号与所选择行之后一行的像素中将被写入的视频信号相同时，所述工具在连续多列中不传输移位寄存器中的信号。
本发明的显示装置：具有像素部分，在该像素部分中按照行方向和列方向以矩阵形式提供有多个像素；信号线驱动电路，用于将视频信号输入到信号线；和扫描线驱动电路，用于选择视频信号将被写入的像素行。信号线驱动电路配置有移位寄存器、第一锁存电路和第二锁存电路。第一锁存电路具有基于从移位寄存器提供的采样脉冲而保持视频信号的工具。第二锁存电路具有保持从第一锁存电路提供的视频信号的工具。信号线驱动电路具有这样的工具，当保持在第二锁存电路中的视频信号与将被写入第一锁存电路的视频信号相同时，所述工具不提供采样脉冲到第一锁存电路。
本发明的显示装置具有：像素部分，在该像素部分中按照行方向和列方向以矩阵形式提供有多个像素；信号线驱动电路，用于将视频信号输入到信号线；和扫描线驱动电路，用于选择视频信号将被写入的像素行。信号线驱动电路配置有移位寄存器、第一锁存电路和第二锁存电路。第一锁存电路具有基于从移位寄存器提供的采样脉冲而保持视频信号的工具。第二锁存电路具有保持从第一锁存电路提供的视频信号的工具。信号线驱动电路具有这样的工具，当在相同列中扫描线驱动电路所选择行的像素中被写入的视频信号与所选择行之后一行的像素中将被写入的视频信号相同时，所述工具在相同列不提供采样脉冲到第一锁存电路。
本发明的显示装置具有：像素部分，在该像素部分中按照行方向和列方向以矩阵形式提供有多个像素；信号线驱动电路，用于将视频信号输入到信号线；和扫描线驱动电路，用于选择视频信号将被写入的像素行。信号线驱动电路配置有移位寄存器、第一锁存电路和第二锁存电路。第一锁存电路具有基于从移位寄存器提供的采样脉冲而保持视频信号的工具。第二锁存电路具有保持从第一锁存电路提供的视频信号的工具。信号线驱动电路具有这样的工具，当在连续多列中扫描线驱动电路所选择行的像素中被写入的视频信号与所选择行之后一行的像素中将被写入的视频信号相同时，所述工具在连续多列中不传输移位寄存器中的信号。
本发明的显示装置具有：像素部分，在该像素部分中按照行方向和列方向以矩阵形式提供有多个像素；信号线驱动电路，用于将视频信号输入到信号线；和扫描线驱动电路，用于选择视频信号将被写入的像素行。扫描线驱动电路具有这样的工具，当将被写入所选择的像素行的视频信号与存储在所选择的像素行中的视频信号相同时，所述工具不在所选择的像素行中写入视频信号的装置。信号线驱动电路配置有移位寄存器且具有这样的工具，当扫描线驱动电路所选择行的像素中被写入的视频信号与所选择的行之后一行的像素中将被写入的视频信号相同时，所述工具不传输移位寄存器中的信号。
本发明的显示装置具有：像素部分，在该像素部分中按照行方向和列方向以矩阵形式提供有多个像素；信号线驱动电路，用于将视频信号输入到信号线；和扫描线驱动电路，用于选择视频信号将被写入的像素行。扫描线驱动电路具有这样的工具，当将被写入所选择行的像素中的视频信号与存储在选择行的像素中的视频信号相同时，所述工具不再选择所选择行中的像素。信号线驱动电路配置有移位寄存器并具有这样的工具，当扫描线驱动电路所选择行的像素中被写入的视频信号与所选择的行之后一行的像素中将被写入的视频信号相同时，所述工具不传输移位寄存器中的信号。
在该说明书中示出的开关可是电开关或机械开关。任何能控制电流的均可用作开关。开关可为晶体管、二级管或结合使用晶体管和二级管的逻辑电路。因此，在使用晶体管作为开关的情况下，因为晶体管简单地作为开关操作，所以晶体管的极性(传导类型)不受特殊限制。然而，如果期望截止电流低，具有较低截止电流的极性的晶体管是理想的。作为具有较低截止电流的晶体管，给出了配置有LDD域的晶体管和具有多栅级结构的晶体管等。如果作为开关的晶体管在晶体管的源极端的电势接近低电势侧的电源(例如Vss，GND，或0V)的状态中操作，晶体管优选为n-沟道晶体管。另一方面，如果晶体管在其源极端的电势接近高电势侧的电源(例如Vdd)的状态中操作，晶体管优选为p-沟道TFT。这是因为，由于栅-源电压的绝对值增加，晶体管容易作为开关操作。而且，可采用使用n-沟道TFT和p-沟道TFT的CMOS开关。
值得注意，在本说明书中连接与电连接的意思相同。因此，其间提供其他元件、开关等是可接受的，
而且，显示元件不受限制。可以使用如以下的任何显示元件：EL元件(如有机EL元件、无机EL元件或含有有机物质和无机物质的EL元件)、用在场发射显示器(FED)中的元件、液晶显示器(LCD)、等离子显示器(PDP)、电子纸显示器、数字微镜装置(DMD)、压电陶瓷显示器、铁电LCD、反铁电LCD、表面传导电子发射显示器(SED)等。而且，下面的显示元件是优选的：采用时间灰度级方法的显示元件、具有存储特性(尤其是像素中具有SRAM、DRAM等的元件，或存储元件(能够存储信号的元件))的像素的显示装置等。
在本发明中，可用的晶体管的类型不受限制。能够使用以下晶体管：采用以非晶硅或多晶硅为代表的非单晶体半导体薄膜的薄膜晶体管(TFT)；采用半导体衬底或SOI衬底形成的双极性晶体管、结式晶体管、或MOS型晶体管；采用有机半导体或碳纳米管的晶体管；或其他晶体管。提供晶体管的衬底类型不受限制，能使用单晶体衬底、SOI衬底、玻璃衬底、塑料衬底等。
如上所述，本发明中的晶体管可为任何类型且可形成在任何类型的衬底上。因此，所有电路可形成在玻璃衬底、塑料衬底、单晶体衬底、SOI衬底或任何其他衬底上。可选择的，一些电路可形成在特定的衬底上而一些其他电路可形成在另一衬底上。换言之，所有的电路不一定形成在同一衬底上。例如，一些电路通过采用TFT被形成在玻璃衬底上，而一些其他电路可使用单晶体衬底形成。接着，包括有采用单晶体衬底的电路的IC芯片可通过COG(玻上芯片)连接以便于配置在玻璃衬底上。可选择的，IC芯片通过使用TAB(带式自动接合)或印刷板连接到玻璃衬底上。
在本说明书中，一个像素表明彩色元素。因此，在包括R(红)、G(绿)和B(蓝)彩色元素的全彩色显示装置的情况下，一个像素指彩色元素R、G和B中的任何一个。
而且，在本说明书中，像素的矩阵形式排列包括一种情形，其中像素以垂直带和水平带结合的所谓的栅格形式排列，且当通过三色元素(例如RGB)执行全彩显示时，还包括一种情形，其中表示一个图像的最小元素的三色元素的像素以所谓的三角形排列。
在本说明书中，半导体装置指具有包括半导体元件(例如晶体管或二极管)的电路的装置。液晶显示装置指包括液晶元件的显示装置。
在信号线驱动电路的移位寄存器中能以更低的频率进行信号传输，这样使得功耗降低。而且，通过减少在像素中写入信号的次数可以提供一种能够降低功耗的显示装置。
附图说明
附图中：
图1示出了本发明显示装置的结构示例；
图2A和2B示出了本发明显示装置的结构示例；
图3示出了本发明显示装置的信号线驱动电路的结构示例；
图4A和4B分别解释了本发明显示装置的信号线驱动电路的操作；
图5A和5B分别解释了本发明显示装置的信号线驱动电路的操作；
图6示出了本发明显示装置的信号线驱动电路的结构示例；
图7解释了本发明显示装置的信号线驱动电路的操作；
图8解释了本发明显示装置的信号线驱动电路的操作；
图9示出了本发明显示装置的信号线驱动电路的结构示例；
图10解释了本发明显示装置的信号线驱动电路的操作；
图11示出了本发明显示装置的信号线驱动电路的结构示例；
图12解释了本发明显示装置的信号线驱动电路的操作；
图13示出了本发明显示装置的信号线驱动电路的结构示例；
图14解释了本发明显示装置的信号线驱动电路的操作；
图15A和15B分别解释了本发明显示装置的信号线驱动电路的操作；
图16示出了本发明显示装置的结构示例；
图17A和17B分别解释了本发明显示装置的信号线驱动电路的操作；
图18解释了本发明显示装置的信号线驱动电路的结构示例；
图19A和19B分别解释了本发明显示装置的信号线驱动电路的操作；
图20解释了本发明显示装置的信号线驱动电路的结构示例；
图21解释了本发明显示装置的信号线驱动电路的结构示例；
图22A和22B分别解释了本发明显示装置的扫描线驱动电路的结构示例；
图23解释了本发明显示装置的扫描线驱动电路的操作；
图24解释了本发明显示装置的扫描线驱动电路的结构示例；
图25解释了本发明显示装置的扫描线驱动电路的操作；
图26A和26B解释了本发明显示装置的扫描线驱动电路的结构示例；
图27解释了本发明显示装置的扫描线驱动电路的操作；
图28解释了本发明显示装置的扫描线驱动电路的结构示例；
图29解释了本发明显示装置的扫描线驱动电路的操作；
图30A和30B分别解释了本发明显示装置的信号线驱动电路的结构示例；
图31解释了本发明显示装置的信号线驱动电路的操作；
图32A和32B分别了解释本发明显示装置的信号线驱动电路的结构示例；
图33A和33B分别解释了本发明显示装置的信号线驱动电路的操作；
图34A至34C分别解释了本发明显示装置的扫描线驱动电路的结构示例；
图35A和35B分别解释了本发明显示装置的扫描线驱动电路的结构示例；
图36A和36B分别解释了本发明显示装置的扫描线驱动电路的结构示例；
图37A和37B分别解释了本发明显示装置的扫描线驱动电路的结构示例；
图38A至38D分别解释了可以应用于本发明显示装置的像素结构的示例；
图39A至39D分别解释了可以应用于本发明显示装置的像素结构的示例；
图40解释了本发明显示装置的结构示例；
图41解释了可以应用于本发明显示装置的像素结构的示例；
图42A和42B分别解释了可以应用于本发明显示装置的像素结构的示例；
图43解释了本发明显示装置的驱动方法的示例；
图44A和44B解释了本发明显示装置的驱动方法的示例；
图45解释了本发明显示装置的驱动方法的示例；
图46解释了本发明显示装置的结构；
图47解释了本发明显示装置的结构；
图48解释了本发明显示装置的结构；
图49解释了本发明显示装置的确定电路的结构；
图50解释了本发明显示装置的确定电路的结构；
图51解释了本发明显示装置的确定电路的结构；
图52解释了本发明显示装置的确定电路的结构；
图53A和53B解释了本发明显示装置的结构；
图54A和54B分别解释了本发明显示装置的结构；
图55A和55B分别解释了本发明显示装置的结构；
图56A和56B分别解释了本发明显示装置的结构；
图57A和57B解释了可以应用于本发明显示装置的发光元件；
图58A至58C分别解释了本发明显示装置的结构；
图59解释了本发明显示装置的结构；
图60A至60H分别示出了本发明显示装置用法的示例；
图61解释了常规显示装置的结构；
图62示出了本发明显示装置用法的示例；
图63示出了本发明显示装置用法的示例；
图64示出了本发明显示装置用法的示例；
图65解释了可以应用于本发明显示装置的像素结构的示例；
图66A和66B分别解释了可以应用于本发明显示装置的像素结构的示例；
图67示出了可以应用于本发明显示装置的像素结构的示例；
图68解释了可以应用于本发明显示装置的像素结构的示例；
图69解释了本发明显示装置的驱动方法的示例；
图70解释了可以应用于本发明显示装置的像素结构的示例；
图71A和71B分别解释了可以应用于本发明显示装置的像素结构的示例；
图72A至72D分别解释了可以应用于本发明显示装置的像素结构的示例；
图73A和73B分别解释了本发明显示装置的信号线驱动电路的结构示例；
图74解释了本发明显示装置的信号线驱动电路的结构示例；
图75A至75C分别解释了本发明显示装置的信号线驱动电路的结构示例；
图76解释了本发明显示装置的信号线驱动电路的结构示例；
图77A和77B分别解释了本发明显示装置的触发器电路的结构示例；
图78A和78B分别解释了本发明显示装置的锁存电路的结构示例。
具体实施方式
下文参照附图描述了本发明的实施例模式。然而，本发明不限于以下的描述，且本领域技术人员容易理解不背离本发明的范围和精神可对方式和细节进行不同的改变。因此，本发明不应理解成受到下文示出的实施例描述的限制。值得注意，在下文描述的本发明的结构中，表示同一部件的附图标记可共同用于不同的附图中。
在本发明的显示装置中，在将视频信号写入某一特定行的情形下，基于新写入特定行的视频信号和特定行之前一行中已经被写入的视频信号的比较结果或新写入特定行的视频信号和特定行的像素中已经被写入的视频信号的比较结果，来控制是否输出采样脉冲或在像素中写入视频信号。因此，本发明的显示装置使用以下被笼统的分为第一结构和第二结构的任一种结构。
在第一结构中，当视频信号被写入所选择行(例如，第i行)的每一列像素中时，将所选择行之前一行(例如，第(i-1)行)中已经写入的视频信号与将被新写入下一行(第i行)的视频信号比较。接着，如果第i行中的视频信号与第(i-1)行中的视频信号相同，那么在信号线驱动电路101中不产生采样脉冲。这里值得注意，将被新写入行(第i行)的视频信号和已经写入前一行(第(i-1)行)的视频信号之间进行的比较，表示对连接到相同信号线的每一列，在将被新写入像素(所述像素与所述行(第i行)中的列对应)中的视频信号和已经写入像素(所述像素与前一行(第(i-1)行)中的列对应)中的视频信号之间进行比较。
在第二种结构中，当视频信号被写入特定行的每一列像素中时，将已经写入且被保持在该特定行的每一列像素中的视频信号与将被新写入该特定行的视频信号比较。接着，如果视频信号相同，在该特定行的像素中不执行视频信号写入。这里值得注意，将已经写入并保持在该特定行的每一列像素中的视频信号和将被新写入其中的视频信号之间进行的比较，表示对连接到相同信号线的每一列，在已经写入该特定行的视频信号和将被新写入该特定行的视频信号之间进行比较。
不同于第一结构，第二结构用于一种情形，该情形中作为比较特定行的每一列像素中的视频信号的结果，所有写入并保持在该特定行中的视频信号与新写入该特定行的视频信号相同。另一方面，第一结构能用于这种情形，而不局限于这种情形，该情形中所有将被新写入某一行(第i行)的每一列像素中的视频信号与已经写入前一行(第(i-1)行)的每一列像素中的视频信号相同。
通过使用第一结构或第二结构，本发明的显示装置消耗较少的电能。第一结构和第二结构可单独使用或结合使用。
图1示出本发明显示装置的结构示例。
本发明的显示装置具有信号线驱动电路101、扫描线驱动电路102和像素部分103(图1)。像素部分103配置有按照扫描线G1到Gm和信号线S1到Sn以矩阵形式排列的像素104。每个像素104具有存储被写入信号的工具。
如时钟信号(G_CLK)、反相时钟信号(G_CLKB)、和起始脉冲信号(G_SP)的信号被输入扫描线驱动电路102。但是，所述信号不限于这些。
时钟信号(G_CLK)在H(高)电平和L(低)电平之间以规则的间隔交替的信号，而反相时钟信号(G_CLKB)是与时钟信号(G_CLK)极性相反的信号。根据这些信号，来同步扫描线驱动电路102并且控制执行过程的定时。因此，当起始脉冲信号(G_SP)被输入至扫描线驱动电路102时，依据时钟信号和反相时钟信号在扫描线G1到Gm的每一个中生成用于选择像素行的定时的扫描信号(栅极选择脉冲)。扫描信号是定时信号，在该定时提供在像素部分103中的多个像素行中的每一行通过连接到扫描线驱动电路102的每个扫描线被按序选择。
因此，通过将扫描信号输入到扫描线G1到Gm的扫描线Gi，扫描线驱动电路102选择其中写入视频信号的像素行。换言之，连接到扫描线Gi的像素行被选择，用于选择像素的扫描信号被输入到扫描线Gi。当像素被选择时，视频信号通过信号线被输入到其中。在本发明中，传输控制信号(G_ENABLEt)或采样控制信号(G_ENABLEp)被输入到扫描线驱动电路102，从而控制采样脉冲的产生。特别是，将已经被写入并保持在像素行中的视频信号与将被新写入像素行中的视频信号比较。接着，如果视频信号相同，不选择与该行对应的扫描线，使得视频信号不写入在该行中。
如时钟信号(S_CLK)、反相时钟信号(S_CLKB)、起始脉冲信号(S_SP)和视频信号(视频数据)的信号被输入至信号线驱动电路101。但是，所述信号不限于这些。
时钟信号(S_CLK)在H(高)电平和L(低)电平之间以规则的间隔交替的信号，而反相时钟信号(S_CLKB)是与时钟信号(S_CLK)极性相反的信号。根据这些信号，来同步信号线驱动电路101并且控制执行过程的定时。因此，当起始脉冲信号(S_SP)被输入信号线驱动电路101时，依据时钟信号和反相时钟信号生成对应于像素列的采样脉冲。采样脉冲是控制定时的信号，以当视频信号被输入到信号线驱动电路101时，将待写入特定像素的视频信号(视频数据)转换为该像素的列中的数据。因此，依照该采样脉冲，被输入到信号线驱动电路101的串行视频信号数据被转换成并行视频信号数据。注意到，在行顺序(linesequential)显示装置的情况下，该并行视频信号数据被保持在信号线驱动电路101中且每一列的数据被同时输入至信号线S1到Sn的每一信号线。同时，如果是点序(dot sequential)显示装置，串行视频信号数据被转换为并行视频信号数据且根据采样脉冲的定时被顺序输入到信号线S1到Sn的每一信号线中。以该方式，信号线驱动电路101将对应于每一列像素的视频信号输入到信号线S1到Sn的每一信号线中。
因此，在扫描线驱动电路102生成扫描信号的定时，选择将被写入信号的像素行。接着，从信号线驱动电路101输入到信号线S1到Sn的视频信号被写入所选择行中每一列的像素104中。每个像素104在某特定周期内存储写入其中的视频信号数据。在本发明中，传输控制信号(S_ENABLEt)或采样控制信号(S_ENABLEp)被输入到信号线驱动电路101，从而控制采样脉冲的产生。特别是，对于每一列，将已经被写入前一行(第(i-1)行)的视频信号与将被新写入下一行(第i行)的视频信号比较，如果存在视频信号相同的列，则在信号线驱动电路101中不生成采样脉冲或中途停止生成采样脉冲。
像素行在像素部分103中被顺序选择，且当与像素对应的视频信号被写入所有像素104中时，完成将视频信号写入像素。注意，通过在特定周期内保持被写入其中的视频信号数据，每个像素104维持发光或不发光的状态。通过控制每个像素104的发光或不发光，可以表示显示装置的灰度级。例如，可以通过控制像素104的发光时间长度来表示灰度级。
以该方式，可以通过重复写入操作和发光操作来显示移动图像。同样在显示静止图像的情形中，每次图像被新写入时执行写入操作和发光操作。
下文中，参照附图描述本发明的显示装置的具体结构。
(实施例模式1)
该实施例模式将参照附图描述本发明的显示装置的例子。特别地，该实施例模式将示出一种结构，其中，当特定行被选择且视频信号被写入选择的行时，将新写入特定行的视频信号与已经写入该特定行之前一行的视频信号进行比较。
图2A和2B示出该实施例模式中显示装置的示意图。
图2A和2B所示的显示装置具有信号线驱动电路101、扫描线驱动电路102和像素部分103。像素部分103配置有按照扫描线G1到Gm和信号线S1到Sn以矩阵形式排列的像素104。像素104具有存储被写入的信号的工具。而且，信号线驱动电路101具有脉冲输出电路201、第一锁存电路部分202和第二锁存电路部分203。
根据起始脉冲信号(S_SP)、时钟信号(S_CLK)、反相时钟信号(SCLKB)的输入定时，脉冲输出电路201顺序将采样脉冲输出到第一锁存电路部分202。视频信号(视频数据)被输入到第一锁存电路部分202，且根据从脉冲输出电路201输出的采样脉冲输入定时视频信号被输入并保持在每一级中。换言之，第一锁存电路部分202的每一级的锁存电路基于从脉冲输出电路201输出的采样脉冲而操作。
当完成将视频信号保持到第一锁存电路部分202的最后一级时，在水平回扫周期锁存脉冲(Latch Pulse)被输入到第二锁存电路部分203，且保持在第一锁存电路部分202中的视频信号被同时传输到第二锁存电路部分203。之后，保持在第二锁存电路部分203中的一行视频信号同时输出到信号线S1到Sn。
而且，在该实施例模式中，传输控制信号(S_ENABLEt)被输入到脉冲输出电路201。基于传输控制信号的电平控制从脉冲输出电路201输出到第一锁存电路部分202的采样脉冲。换言之，通过传输控制信号能控制是否将视频信号输入到第一锁存电路部分202。以下述方式控制是否将视频信号输入到第一锁存电路部分202：(1)在像素部分103的每一行中逐列比较新执行写入的一行(第i行)中的视频信号与已经写入前一行(第(i-1)行)的视频信号，(2)仅当该行中的视频信号不同于前一行像素中已写入的视频信号时，采样脉冲被输出到第一锁存电路部分202，从而在第一锁存电路部分202中写入新的视频信号。
以该方式，通过将所有行的采样脉冲从脉冲输出电路201输出到第一锁存电路部分202，选择性地控制采样脉冲的产生，而不是控制将视频信号写入第一锁存电路部分202，从而降低功耗。
随后，参照附图3详细描述如图2A和2B所示的信号线驱动电路101的具体结构的示例和它的操作。图3示出一种情形，其中当将被新写入所选择行的特定列之中以及特定列之后像素中的视频信号与已经写入所选择行之前一行的特定列之中以及特定列之后像素中的视频信号相同时，停止脉冲输出电路201中的信号传输。
在该实施例模式中示出的脉冲输出电路201具有通过采用多级触发器电路(FF)204等形成的移位寄存器207和AND门205。时钟信号(S_CLK)、反相时钟信号(S_CLKB)和起始脉冲信号(S_SP)被输入到每个触发器电路204。接着，根据这些信号的定时，采样脉冲被顺序输出。而且，AND门205的两个输入端被连接到触发器电路204的输入端和输出端。尽管这里示出了采用AND门205的例子，但不限于此。只要电路的功能相似，任何结构可被采用。例如，OR门、NAND门、NOR门、XOR门、NOT门等可被单独使用或结合使用。
在如图3所示的结构中，采用AND门205能防止列中的采样脉冲彼此交迭。如果这样的交迭并非必须避免，则不一定要提供AND门。例如，如图74所示，输出到一个信号线的采样脉冲可以由多个触发器电路204(这里是两个触发器电路)生成。在该情形中，在不提供AND门的情况下，可防止列中采样脉冲的交迭。
通过AND门205采样脉冲从脉冲输出电路201输出到第一锁存电路部分202，且根据该定时，视频信号被保持在第一锁存电路部分202中。当完成将视频信号保持到第一锁存电路部分202的最后一级时，在水平回扫周期锁存脉冲被输入到第二锁存电路部分203，且保持在第一锁存电路部分202中的视频信号被同时传输到第二锁存电路部分203。
此外，图3中每个触发器电路204的输入部分提供有开关206用于初始化的信号。开关206的接通/断开由传输控制信号(S_ENABLEt)控制。当开关接通时，在正逻辑情形中，L电平信号(在负逻辑情形中是H电平信号)被强制地写入。特别地，在将被新写入其中执行写入的行的特定列中和该特定列之后的视频信号与已经写入前一行的像素中视频信号相同的情形中，当通过使用传输控制信号接通开关206使得L电平信号被强制地写入时，从起始脉冲信号顺序传输的信号被初始化以停止移位寄存器207中该特定列中和之后的信号传输。因此，在该特定列中和之后停止将采样脉冲输出到第一锁存电路部分202，以便于在该特定列中和之后不将视频信号写入第一锁存电路部分202。因此，通过停止移位寄存器207该特定列中和之后的传输，触发器电路204不再执行充电和放电，从而降低了功耗。而且，当输入视频信号到视频信号线被停止时，视频信号不再需要对第一锁存电路部分202充电和放电，从而降低了功耗。尽管在第一列每个触发器电路的输入部分没有配置开关206，但它的输入部分可以配置有开关。
开关206可是电开关或机械开关。而且，任何能控制电流的均可用作开关206。开关206可为晶体管、二极管或结合使用晶体管和二极管的逻辑电路。图73A示出使用晶体管作为开关的情况。晶体管的第一端(源极端或漏极端)连接到触发器204的输入部分，晶体管的第二端(源极端或漏极端)连接到设置为低电源电势的电极。例如，低电源电势可为GND或0V等。而且，因为晶体管简单的作为开关操作，晶体管的极性(传导类型)不受特殊限制。然而，如果期望截止电流低，具有较低截止电流极性的晶体管是理想的。作为较低截止电流的晶体管，给出了配置有LDD域的晶体管和具有多栅级结构的晶体管等。如果晶体管作为开关在晶体管的源极端的电势更接近低电势侧的电源(例如Vss，GND，或0V)的状态中操作，晶体管优选为n-沟道晶体管。另一方面，如果晶体管在源极端的电势更接近高电势侧的电源(例如Vdd)的状态中操作，晶体管优选为p-沟道TFT。这是由于栅-源电压的绝对值可以增加，使得晶体管容易作为开关操作。而且，可采用使用n-沟道TFT和p-沟道TFT的CMOS开关。二极管可用作开关，二极管用作开关的情况如图73B所示。如果如图73B所示二极管用作开关，传输控制信号正常维持在H电平。接着，在停止传输的情形下，传输控制信号被改变为L电平使得二极管被导通以初始化信号。此外，能使用二极管接法的晶体管、PN结或PIN结二极管、肖特基二极管、由碳纳米管形成的二极管等。
图4A和4B是通过初始化信号停止传输的时间图。注意，图4A和4B示出在像素部分103中的一行包括n列(第一到第n列)信号线的情形中，在第(j+3)列之中和之后不将视频信号写入第一锁存电路部分202的实例。图4A示出采用如图73A所示的晶体管作为开关206的情况且图4B示出采用如图73B所示的二极管作为开关206的情况。
在图4A和4B中，因为在某一特定行的第(j+3)列之中和之后的视频信号和在该特定行之前一行中的视频信号相同，所以通过采用传输控制信号接通开关206停止移位寄存器207中第(j+3)列之中和之后的信号传输。换言之，在第(j+3)列之中和之后，采样脉冲没有输出到第一锁存电路部分202且视频信号没有被写入第一锁存电路部分202。特别地，在图4A中，传输控制信号被保持在L电平直到第(j+2)列且传输控制信号在第(j+3)列被设置为H电平以导通作为开关206的晶体管，藉此强制地写入L电平信号。因此，从起始脉冲顺序传输的信号初始化且停止移位寄存器207中第(j+3)列之中和之后的信号传输。而且，在图4B中，传输控制信号被保持在H电平直到第(j+2)列且传输控制信号在第(j+3)列(在(a)的情形中)被设置为L电平以导通作为开关206的二极管，藉此强制地写入L电平信号。因此，从起始脉冲顺序传输的信号被初始化以停止移位寄存器207中第(j+3)列之中和之后的信号传输。此外，传输控制信号在第(j+3)列之中和之后(在(b)的情形中)被设置为L电平以导通作为开关206的二极管，藉此强制地写入L电平信号。因此，从起始脉冲顺序传输的信号被初始化以停止移位寄存器207中第(j+3)列之中和之后的信号传输。
因为在第一到第(j+2)列中至少有一列，其中视频信号不同于前一行的视频信号(在这种情况下，至少在第(j+2)列中的视频信号不同于前一行(第(j+2)列)的视频信号)，传输控制信号被设置在断路状态以从触发器电路204将采样脉冲通过AND门205输出到第一锁存电路部分202，从而将新视频信号写入第一锁存电路部分202。另一方面，在第(j+3)列之中和之后，因为所有视频信号与前一行的那些视频信号相同，通过在第(j+3)列采用传输控制信号接通开关206以停止移位寄存器207中第(j+3)列之中和之后的信号传输，使得采样脉冲没有输出到第一锁存电路部分202。因此，新视频信号没有被写入第一锁存电路部分202。因为视频信号与存储在第一锁存电路部分202中的视频信号相同，所以不写入新信号不会引起问题。
因此，将被新写入第一锁存电路部分202的视频信号被保持在第一到第(j+2)列。在第(j+3)列之中和之后，与前一行中的视频信号相同的视频信号被保持在第一锁存电路部分202中。接着，锁存脉冲在水平回扫周期被输入到第二锁存电路部分203，且保持在第一锁存电路部分202中的视频信号被传输到第二锁存电路部分203中。接着，保持在第二锁存电路部分203中的一行视频信号被同时输出到信号线S1到Sn。
以该方式，如果特定列之中和之后的视频信号与前一行的那些视频信号相同，则停止移位寄存器207中该特定列之中和之后的信号传输且采样脉冲没有输出到第一锁存电路部分202，而不是将一行的所有视频信号写入第一锁存电路部分202。因此，可以降低功耗。
在图3所示的结构中，如果通过在某一特定列采用传输控制信号接通开关206，则停止移位寄存器207特定列之中和之后的信号传输；因此，采样脉冲没有再输出到第一锁存电路部分202。因此，在如图3所示的结构中，可配置用于改变扫描方向的开关使得能选择扫描方向。换言之，通过选择顺序连接的触发器电路204中位于相反端的一个触发器电路以及将起始脉冲信号输入到被选择的触发器电路，能够减少输出到第一锁存电路部分202的采样脉冲。
图75A示出上述移位寄存器207配置有用于改变扫描方向的开关的结构。这里，每个触发器电路204的输入部分配置有用于改变扫描方向的开关281和282，所述开关控制信号传输。特别地，在相邻的触发器电路(例如与第j列和第(j+1)列)对应的触发器电路)中，用于改变扫描方向的开关281被配置在触发器电路第j列的输出部分和触发器电路第(j+1)列的输入部分之间。接着，用于改变扫描方向的开关282被配置在触发器电路第j列的输入部分和触发器电路第(j+1)列的输出部分之间。
例如，图5A和5B示出在显示装置的像素中写入视频信号的情况，其中一行包括n列(第一到第n列)信号线且仅第(n-2)列中的视频信号与前一行像素中写入的视频信号不同。特别地，图5A和5B示出起始脉冲信号被输入第一列的情况和起始脉冲信号被输入第n列的情况下以在移位寄存器207中执行信号传输的时间图。
图5A示出起始脉冲信号被输入与第一列的信号线电连接的触发器电路204。它的电路图与图75B所示的对应，其中用于改变扫描方向的开关281处于导通状态，而用于改变扫描方向的开关282处于截至状态。在这种情况下，在移位寄存器207中，在第一到第(n-2)列执行信号传输而在第(n-1)列之中和之后没有执行信号传输。换言之，通过AND门205采样脉冲从第一到第(n-2)列的触发器电路204输出到第一锁存电路部分202，从而将视频信号新写入到第一锁存电路部分202。
另一方面，图5B示出起始脉冲信号被输入与第n列的信号线电连接的触发器电路204的情况。它的电路图与图75C所示的对应，其中用于改变扫描方向的开关281处于截至状态，而用于改变扫描方向的开关282处于导通状态。在这种情况下，在移位寄存器207中，在第n列到第(n-2)列执行信号传输而在第(n-3)列到第一列没有执行信号传输。换言之，通过AND门205采样脉冲从第n列到第(n-2)列的触发器电路204输出到第一锁存电路部分202，从而将视频信号新写入到第一锁存电路部分202。然而，在第一列到第(n-3)列移位寄存器207的信号传输被停止，藉此采样脉冲没有输出到第一锁存电路部分202。
以该方式，对第一列到第(n-2)列的(n-2)列执行移位寄存器207的信号传输以输出采样脉冲到第一锁存电路部分202，从而在图5A中将视频信号写入到第一锁存电路部分202。同时，在图5B中，对第n列到第(n-1)列的两列执行移位寄存器207的信号传输以输出采样脉冲到第一锁存电路部分202，从而将视频信号写入到第一锁存电路部分202。因此，通过提供用于改变扫描方向的开关来选择扫描方向使得能在较早阶段在移位寄存器207中停止信号传输以停止通过AND门205从触发器电路204输出采样脉冲，从而减少写入第一锁存电路部分202的视频信号。因此，不再需要视频信号充电和放电和移位寄存器207中的充电和放电，从而可以降低功耗。当数量n(像素的数量)增加时，这种优势更加明显。
具有前述结构的触发器电路的例子如图77A和77B所示。只要触发器电路基本具有延迟输出的输入信号的结构，就可接受。如图77A和77B所示的触发器电路3101具有时钟反相器3102、时钟反相器3103和反相器3104且通常被称之为延迟触发器电路(DFF)。形成DFF的时钟反相器3102和3103与输入到其中的时钟信号和反相时钟信号同步操作。因此，当DFF的一级被作为延迟电路提供时，信号被延迟了提供到DFF的时钟信号的一个脉冲(延迟半个时钟信号周期)。尽管如图77A和77B所示为采用DFF情况下的结构，但本发明不限于此。只要电路能用在移位寄存器中，任何结构都能被采用。
具有前述结构的锁存电路部分中的锁存电路的例子如图78A和78B所示。只要锁存电路部分基本具有保持并输出所输入信号的结构，就可接受。如图78A和78B所示的锁存电路3201具有反相器3202、时钟反相器3203、时钟反相器3204和反相器3205。形成锁存电路的时钟反相器3203和3204与直接输入其中的定时信号或通过反相器3202输入到其中的定时信号同步操作。换言之，输入其中的信号被保持且与定时信号同步输出。能用于本发明的锁存电路不仅可以具有如图78A和78B所示的结构，而且只要电路能保持和输出被输入信号，任何结构都能被采用。
该实施例模式中所示的结构能采用其中多个锁存电路被提供到一条信号线的结构。参考图76解释这种情况。
在图76中，多个锁存电路(此处，为三个)被提供到第一锁存电路部分202和第二锁存电路部分203的每个中的一条信号线，且依据第一锁存电路部分202中的锁存电路的数量提供多条视频线(此处，三个)。接着，通过D/A转换电路283从第二锁存电路部分203输出视频信号到信号线。尽管在该示例中三个锁存电路(对于3比特)被提供到第一锁存电路部分的一条信号线，但它的数量不限于三。即，可以考虑显示位必要数量来选择锁存电路的数量(例如，在6位的情况下，6个锁存电路被提供到第一锁存电路部分202和第二锁存电路部分203的每个中的一条信号线)。
采样脉冲从脉冲输出电路201输出到第一锁存电路202a到202c，依据信号的定时，视频信号被保持在第一锁存电路中。这里，视频信号的数量与第一锁存电路部分202中的锁存电路的数量相等，视频信号1到3被分别保持在第一锁存电路202a到202c。换言之，用于3比特的视频信号被同时带入并行排列的第一锁存电路部分202a到202c。当完成将视频信号保持到第一锁存电路部分202的最后一级时，在水平回扫周期锁存脉冲被输入到第二锁存电路部分203，且保持在第一锁存电路部分202中的视频信号同时被传输到第二锁存电路部分203。
注意，在第二锁存电路部分203中的锁存电路的数量与第一锁存电路部分202中的锁存电路的数量相等，且从第一锁存电路202a到202c输出的视频信号被分别保持在第二锁存电路203a到203c。接着，保持在第二锁存电路部分203中的视频信号通过D/A转换电路283被输出到像素。
而且，在图76中，用于初始化信号的开关206被提供到触发器电路204的输入部分且开关206的接通/断开由传输控制信号(S_ENABLEt)控制，类似于上述图3。当开关接通时，在正逻辑情形中的L电平信号(在负逻辑情形中是H电平信号)被强制地写入。特别地，在将被新写入其中执行写入的行的特定列之中和之后的视频信号与已经写入前一行的像素中视频信号相同的情形中，当通过使用传输控制信号接通开关206使得L电平信号被强制地写入时，从起始脉冲信号顺序传输的信号被初始化以停止移位寄存器207中该特定列之中和之后的信号传输。因此，不再执行将采样脉冲输出到第一锁存电路部分202，使得在该特定列中和之后不将视频信号写入第一锁存电路部分202。因此，通过停止移位寄存器207该特定列中和之后的传输，触发器电路204不再执行充电和放电，从而降低了功耗。而且，停止输入视频信号到视频信号线导致视频信号不再需要对第一锁存电路部分202充电和放电，从而降低了功耗。
注意在图76中，被写入其中执行写入的行中的特定列之中和之后的视频信号与已经写入前一行的像素中视频信号相同的情形指的是这样一种情形：对于每列将写入特定行像素中的视频信号与已经写入前一行像素中的视频信号进行比较的结果是，对于每一列的多位，视频信号全部相同(此处，被写入特定行的视频信号1到3分别与已经写入前一行像素中的视频信号1到3相同)。
不用说，用于改变扫描方向的前述开关被提供在如图76所示的结构中或如图73A到74所示的机构等可被结合使用。在图76所示的信号线驱动电路优选地用于显示装置，该显示装置使用数字信号输入通过模拟信号表示像素的灰度级，更优选地用于液晶显示装置。
(实施例模式2)
参考附图，该实施例模式将描述具有信号线驱动电路的显示装置的例子，该信号线驱动电路不同于实施例模式1所示的信号线驱动电路。
图6示出该实施例模式中显示装置的信号线驱动电路中的脉冲输出电路示意图。
在该实施例模式中示出的脉冲输出电路具有通过采用多级触发器电路204等形成的移位寄存器207和AND门205。AND门205的两个输入端被连接到触发器电路204的输入端和输出端。在如图3所示的脉冲输出电路201中，通过采用多个触发器电路204形成的移位寄存器207被分为多个区域且准备起始脉冲信号使得每个起始脉冲信号被输入到移位寄存器多个区域中的每个区域中。这里，尽管AND门205被用于该例子中，但本发明不限于此。只要电路的功能相似，任何结构可被采用。例如，OR门、NAND门、NOR门、XOR门、NOT门等可被单独使用或结合使用。此外，如图6所示的结构中，采用AND门205能防止列中的采样脉冲彼此交迭。如果这样的交迭并非必须避免，则一定要提供AND门。
根据多个起始脉冲信号(S_SP)、时钟信号(S_CLK)、反相时钟信号(S_CLKB)的输入定时，触发器电路204顺序将采样脉冲输出到第一锁存电路部分202。视频信号被输入到第一锁存电路部分202，且根据从脉冲输出电路201输出的多个采样脉冲被输入的定时将每个视频信号输入并保持在每一级中。换言之，第一锁存电路部分202的每一级锁存电路基于从脉冲输出电路201输出的采样脉冲而操作。
当完成将视频信号保持到第一锁存电路部分202的最后一级时，在水平回扫周期锁存脉冲(Latch Pulse)被输入到第二锁存电路部分203，且保持在第一锁存电路部分202中的视频信号被同时传输到第二锁存电路部分203。之后，保持在第二锁存电路部分203中的一行视频信号同时输出到信号线S1到Sn。
此外，在该实施例模式中，每个触发器电路204的输入部分提供有用于初始化信号的开关206。开关206的接通/断开被传输控制信号(S_ENABLEt)控制。特别地，在将被新写入其中执行写入的行中的特定列之中和之后的视频信号与已经写入前一行的像素中视频信号相同的情形中，通过使用传输控制信号接通开关206以停止移位寄存器207中该特定列之中和之后的信号传输且采样脉冲不输出到第一锁存电路部分202。此外，在该实施例模式中，通过采用触发器电路204形成的移位寄存器207被分为多个区域且起始脉冲信号被输入到移位寄存器的每个区域中。因此，即使通过采用传输控制信号接通开关206使移位寄存器207中的信号传输停止一次，独立地输入起始脉冲信号到新区域能重新开始移位寄存器207中的信号传输。尽管图6示出由晶体管提供的开关206的例子，但本发明不限于此，可以使用前述实施例模式中示出的任何开关。
接着，参照图6和7详细解释该实施例模式中示出的信号线驱动电路的具体操作。
图6示出的例子中，在一行包括n列(第一到第n列)信号线的情形中，移位寄存器207被分别配置到包括第一到第j列的触发器电路的区域207a和包括第(j+1)到第n列的触发器电路的区域207b中。在这种情况中，在移位寄存器207中，通过在区域207a中输入第一起始脉冲信号开始信号传输并通过在区域207b中输入第二起始脉冲信号开始信号传输。换句话说，在移位寄存器207的区域207a中，根据输入的第一起始脉冲信号、时钟信号、反相时钟信号的定时，顺序将采样脉冲输出到第一锁存电路部分202。另一方面，在区域207b中，根据输入的第二起始脉冲信号、时钟信号、反相时钟信号的定时，顺序将采样脉冲输出到第一锁存电路部分202。希望输入第二起始脉冲信号使得在完成区域207a中采样脉冲的输出后立即开始区域207b中采样脉冲的输出。
在移位寄存器207中，采用传输控制信号分别控制区域207a和区域207b中的信号传输。这里，例如，考虑了这样一种情形，其中将一行中的视频信号和前一行中的视频信号比较，在图6中视频信号仅在第二列和第(j+2)列中不同。
首先，通过将第一起始脉冲信号输入到配置在区域207a中的触发器电路204，采样脉冲被输出到第一锁存电路部分202的每个锁存电路，所述锁存电路电连接到第一列和第二列中的信号线S1和S2，从而将视频信号写入第一锁存电路部分202。接着，通过采用传输控制信号接通开关206，停止移位寄存器207中第3列之中和之后(此处，第三列到第j列)的信号传输，藉此采样脉冲没有输出到第一锁存电路部分202的锁存电路，所述锁存电路电连接到第三列到第j列中的信号线S3和Sj。因此，视频信号没有输出到视频信号线且视频信号没有被写入。
接着，通过将第二起始脉冲信号输入到配置在区域207b中的触发器电路204，采样脉冲被输出到第一锁存电路部分202的每个锁存电路，所述锁存电路电连接到第(j+1)列和第(j+2)列中的信号线Sj+1和Sj+2，从而将视频信号写入第一锁存电路部分202。接着，通过采用传输控制信号接通开关206，停止移位寄存器207中第(j+3)列之中和之后(此处，第(j+3)列到第n列)的信号传输，藉此采样脉冲没有输出到第一锁存电路部分202的锁存电路，所述锁存器电路电连接到第(j+3)列到第n列中的信号线Sj+3到Sn。因此，视频信号没有被写入。
图7示出此时的时间图。
在区域207a中通过输入第一起始脉冲信号控制移位寄存器207中的信号传输，因为第三列之中和之后的视频信号与前一行的那些视频信号相同，所以采用传输控制信号接通开关206以停止移位寄存器207中第3列之中和之后(此处，第三列到第j列)的信号传输。因此，采样脉冲没有输出到第一锁存电路部分202。同时，在区域207b中通过输入第二起始脉冲信号控制移位寄存器207中的信号传输，因为第(j+3)列之中和之后的视频信号与前一行的那些视频信号相同，所以采用传输控制信号接通开关206以停止移位寄存器207中第(j+3)列之中和之后(此处，第(j+3)列到第n列)的信号传输。因此，采样脉冲没有输出到第一锁存电路部分202。
结果，通过第二锁存电路部分203，第一列、第二列、第(j+1)列和第(j+2)列中将被新写入第一锁存电路部分202的视频信号被输出到信号线。接着，在第三列到第j列和第(j+3)列到第n列中，在前一行中已被保持在第一锁存电路部分202的视频信号通过具有锁存脉冲输入的第二锁存电路部分203被输出到信号线。
以该方式，通过使用如图6所示的结构，停止移位寄存器207中第三列到第j列和第(j+3)列到第n列的信号传输，使得采样脉冲没有输出到第一锁存电路部分202，从而没有将视频信号写入第一锁存电路部分202。因此，可以省略视频信号的充电和放电和移位寄存器207中的充电和放电，从而可以降低功耗。
在如图3所示的结构中，当通过采用传输控制信号接通开关206时，停止移位寄存器207中该行的特定列之中和之后的信号传输，使得采样脉冲没有输出到第一锁存电路部分202。因此，该行的特定列之中和之后的所有视频信号与前一行的那些视频信号相同。因此，在前述实施例模式中所示的情况下，在第一到第(j+2)列移位寄存器207中需要传输信号以将采样脉冲输出到第一锁存电路部分202。然而，在该实施例模式所示的结构中，因为通过控制每个被分开的区域的传输控制信号来接通或断开开关206，能更具体地控制移位寄存器207中是否传输信号且能更具体地控制采样脉冲是否输出到第一锁存电路部分202。结果，可以更有效地降低功耗。
尽管该实施例模式示出了移位寄存器207被分为两个区域且起始脉冲信号被输入到两个区域的每个区域的结构，但是本发明不限于该结构。移位寄存器207被分为三个或更多区域且可通过将多个起始脉冲信号输入到所述区域来控制采样脉冲从所述区域的输出等。
而且，在该实施例模式中，还可以提供在前述实施例模式中示出的用于改变扫描方向的开关。即，在移位寄存器207被分为多个区域的结构中，每个区域(图6中区域207a和207b)被配置有用于改变扫描方向的开关以使得对于每个区域能选择扫描方向。换言之，所述结构是这样的一种结构，通过从串连(serially-connected)的多个触发器电路中选择位于每个区域的相对端的触发器电路中的一个且将第一起始脉冲和第二起始脉冲输入到被选择的触发器电路。
例如，在图6中，选择对应于第一和第j列的触发器电路中的一个且将第一起始脉冲输入到在区域207a中被选择的触发器电路；另一方面，选择对应于第(j+1)列和第n列的触发器电路中的一个且将第二起始脉冲输入到在区域207b中被选择的触发器电路.
例如，在图6中，考虑这样一种情形，其中，作为与前一行视频信号的比较结果，视频信号仅在第二列和第n列不同。图8示出该情形的时间图。
在这种情况下，在区域207a中，输入第一起始脉冲信号到与第一列对应的触发器电路且采样脉冲在第一列和第二列中从触发器电路204输出，从而将视频信号写入第一锁存电路部分202。接着，通过采用传输控制信号接通开关206，停止移位寄存器207中第3列之中和之后(此处，第三列到第j列)的信号传输，藉此采样脉冲没有输出到第一锁存电路部分202。因此，视频信号没有写入第一锁存电路部分202。
另一方面，在区域207b中，输入第二起始脉冲信号到与第n列对应的触发器电路且在第n列采样脉冲从触发器电路204输出，从而将视频信号写入第一锁存电路部分202。接着，通过输入传输控制信号，停止移位寄存器207中第(n-1)列之中和之后(此处，第(n-1)列到第(j+1)列)的信号传输，藉此采样脉冲没有输出到第一锁存电路部分202。因此，视频信号没有写入第一锁存电路部分202。
以该方式，通过控制移位寄存器207中每一区域的扫描方向，停止移位寄存器207中第三列到第(n-1)列中的信号传输，使得采样脉冲没有输出到第一锁存电路部分202。因此，视频信号没有写入第一锁存电路部分202。换言之，即使视频信号仅在位于像素行的相对端的列中不同于前一行的视频信号，通过将移位寄存器207分为多个区域且控制每个域的扫描方向以停止移位寄存器207早一级处的信号传输。因此，因为能更有效地减少采样脉冲输出到第一锁存电路部分202，能有效地减少功耗。
该实施例模式可与上述实施例模式结合。例如，该实施例模式可与图76所示的结构结合，图76所示的结构中多个锁存电路被配置到一个信号线。换言之，本发明能采用所有本实施例模式所示结构与上述实施例模式所示结构相结合的结构。
(实施例模式3)
参考附图，实施例模式3将描述具有信号线驱动电路的显示装置的例子，该信号线驱动电路不同于上述实施例模式所示的信号线驱动电路。特别地，详细解释了具有不同于上述实施例模式所示的脉冲输出电路的显示装置。
图9示出该实施例模式所示显示装置的信号线驱动电路示意图。
在该实施例模式中示出的脉冲输出电路具有通过采用多级触发器电路204等形成的移位寄存器207和各自具有三个输入端的AND门235。AND门235的输入端被连接到触发器电路204的输入端和输出端以及通过其将采样控制信号输入到AND门235的导线。尽管在该示例中此处使用了AND门235，本发明不限于此。只要电路的功能相似，任何结构可被采用。例如，OR门、NAND门、NOR门、XOR门、NOT门等可被单独使用或结合使用。
根据多个起始脉冲信号(S_SP)、时钟信号(S_CLK)、反相时钟信号(S_CLKB)的输入定时，触发器电路204顺序将采样脉冲输出到第一锁存电路部分202。视频信号被输入到第一锁存电路部分202，且根据从脉冲输出电路201输出的每个采样脉冲的输入定时，将视频信号输入并保持在每一级中。换言之，第一锁存电路部分202的每一级的锁存电路基于从脉冲输出电路201输出的每个采样脉冲进行操作。当完成将视频信号保持到第一锁存电路部分202的最后一级时，在水平回扫周期锁存脉冲(Latch Pulse)被输入到第二锁存电路部分203，且保持在第一锁存电路部分202中的视频信号被同时传输到第二锁存电路部分203。之后，将保持在第二锁存电路部分203中的一行视频信号输出到信号线S1到Sn。
在该实施例模式中，采样控制信号(S_ENABLEp)被输入到AND门235，基于采样控制信号的电平控制从AND门235输出采样脉冲到第一锁存电路部分202。换言之，在移位寄存器207的所有列中执行信号传输且通过控制采样控制信号的电平将信号输入到AND门235，借此控制到第一锁存电路部分202的采样脉冲输出。
该实施例模式所示的电路结构不限于图9所示的结构，且能采用图20所示的结构。在图20中，提供每一个具有两个输入端的两个AND门235a和235b代替图9所示的具有三个输入端的AND门235。AND门235a的输入端连接到触发器电路204的输入端和输出端，同时AND门235b的输入端连接到AND门235a的输出端和通过其将采样控制信号输入到AND门235a的导线。尽管AND门205被用于该例子中，本发明不限于此。只要电路的功能相似，任何结构均可采用。例如，OR门、NAND门、NOR门、XOR门、NOT门等可被单独使用或结合使用。
而且，在如图9所示的结构中，通过采用具有三个输入端的AND门235能阻止列中的采样脉冲彼此交迭。如果这样的交迭不必须被阻止，不必提供具有三个输入端的AND门235。例如，如图21所示，被输出到一个信号线的采样脉冲从多个触发器电路204(此处，两个)生成。在这种情况下，AND门235c不必提供具有三个输入端且AND门235c的输入端连接到触发器电路的输出部分和通过其将采样控制信号输入到AND门235c的导线。
图10示出图9示出的信号线驱动电路的时间图的示例。
图10示出了这样的情况，其中将被新写入某一行第j列和第(j+10)列中的第(j+3)列、第(j+4)列、和第(j+6)列到第(j+8)列的视频信号与已经写入前一行像素中的那些视频信号相同。
在图10中，因为将被新写入第(j+3)列、第(j+4)列、和第(j+6)列到第(j+8)列的视频信号与前一行中的那些视频信号相同，所以断开采样控制信号使得采样脉冲不从AND门235输出到第一锁存电路部分202。此时，视频信号没有输入到视频信号线。换言之，因为将被新写入第j列到第(j+2)列、和第(j+5)列、第(j+9)和第(j+10)列的视频信号与前一行的视频信号不同，所以接通采样控制信号使得采样脉冲从AND门235输出到第一锁存电路部分202。因此，视频信号被写入第一锁存电路部分202。注意，在图9所示的结构中，因为在所有列执行信号传输，通过输入采样控制信号到AND门205控制采样脉冲输出到第一锁存电路部分202。
接着，将被新写入第一锁存电路部分202的视频信号通过第二锁存电路部分203在第j列到第(j+2)列、第(j+5)列、第(j+9)和第(j+10)列被输出，且在第(j+3)列、第(j+4)列、和第(j+6)列到第(j+8)列中，第一锁存电路部分202在前一行保持的视频信号通过第二锁存电路部分203被输出到信号线。
以该方式，通过控制采样控制信号的导通/断开能仅在必要的列停止采样脉冲输出到第一锁存电路部分202。即，通过选择地仅在需要的列中(此处，该列中的视频信号不同于前一行中的视频信号)写入视频信号能减少功耗。而且，当该视频信号与前一行的视频信号相同时，通过不将视频信号输入到视频信号线能减少功耗。
此外，本发明的结构能与上述任一实施例模式示出的结构结合。
例如，如图11所示，用于初始化信号的开关236可提供到触发器电路204的输入部分且开关236可由传输控制信号(S_ENABLEt)控制。在这种情况下，通过使用传输控制信号和采样控制信号能控制采样脉冲输出到第一锁存电路部分202。此外，如图20和21示出的每个结构可配置有传输控制信号。尽管图11示出其中开关236是晶体管的例子，但是本发明不限于此，能使用在上述实施例模式中示出的任何开关。
图12示出此时的时间图。
图12示出了这样的情况，其中将被新写入第j列到第n列中第(j+3)列、第(j+4)列、第(j+6)列到第(j+8)列、和第(j+11)列到第n列的视频信号与前一行中的那些视频信号相同。
在图12中，因为将被新写入第(j+3)列、第(j+4)列、第(j+6)列到第(j+8)列、和第(j+11)列到第n列的视频信号与前一行中的那些视频信号相同，所以断开采样控制信号使得采样脉冲不从AND门235输出到第一锁存电路部分202。另一方面，因为将被新写入第j列到第(j+2)列、和第(j+5)列、第(j+9)和第(j+10)列的视频信号与前一行的那些视频信号不同，所以接通采样控制信号以将采样脉冲从AND门235输出到第一锁存电路部分202。因此，视频信号被写入到第一锁存电路部分202。此处，因为就被新写入第(j+11)列之中和之后的视频信号与前一行的那些视频信号相同，所以通过使用传输控制信号接通开关236以便于停止移位寄存器207中第(j+11)列之中和之后的信号传输。
以该方式，当使用传输控制信号和采样控制信号时，控制移位寄存器中的信号传输和到第一锁存电路部分的采样脉冲输出以允许视频信号仅被选择地进写入需要的列中；因此，能降低功耗。
换言之，如果通过使用传输控制信号控制采样脉冲的输出，将新写入某一特定列之中和之后的视频信号需要与已经写入前一行像素中的视频信号相同。如果通过使用采样控制信号控制采样脉冲的输出，能控制每一列采样脉冲的输出但是在移位寄存器中需要执行所有列的信号传输。因此，通过使用传输控制信号和采样控制信号以控制采样脉冲的输出能灵活地显示不同的图像；因此，能更有效地降低功耗。
而且，如上述实施例模式所示，如图11所示的结构被配置有用于改变扫描方向的开关，或移位寄存器可分为多个区域，起始脉冲信号可分别输入到移位寄存器的所述多个区域中。而且，移位寄存器207可分为多个区域且可控制每个区域的扫描方向。
该实施例模式可与上述实施例模式自由结合。即，本发明能采用通过该实施例模式示出的结构与上述任一实施例模式示出的结构结合而形成的所有结构。
(实施例模式4)
参考附图，实施例模式4将描述与上述实施例模式不同的显示装置的例子。特别地，该实施例模式将详细描述某一周期多行中的操作方法，且尤其解释一些情况下的操作方法，所述情况包括将被新写入某一行的视频信号和已经写入前一行的视频信号在所有列相同的情况。
图13示出该实施例模式中显示装置的信号线驱动电路中的示例。
如图13所示的信号线驱动电路具有脉冲输出电路241、第一锁存电路部分242和第二锁存电路部分243。该脉冲输出电路241具有通过采用多级触发器电路244形成的移位寄存器247和AND门245。AND门245的两个输入端被连接到邻近的触发器电路244的输出端。换言之，对于AND门245配置了一个多余的触发器电路244，且邻近的触发器电路244的输出端输入到与信号线S1到Sn对应配置的每一级AND门245。
而且，在脉冲输出电路241中，触发器电路244的输入部分配置有用于初始化信号的开关246，且开关246由传输控制信号(S_ENABLEt)控制。接着，即使起始脉冲信号被输入且信号被顺序从触发器电路244传输到第一锁存电路部分242，在某一列之中和之后的信号与前一行的那些信号相同的情形中，传输控制信号被接通以停止移位寄存器247的信号传输，从而使得在该列之中和之后采样脉冲没有输出到第一锁存电路部分。尽管图13中开关246是晶体管，然而本发明不限于此，在上述实施例模式中示出的任何开关均可使用。
这里，参照图14解释了图13示出的信号驱动电路的操作。
图14示出其中信号驱动电路的第一锁存电路部分242保持被输入到第(i-1)行、第i行和第(i+1)行的视频信号的周期(此处，TGi-1、TGi和TGi+1)。换言之，每个TGi-1、TGi和TGi+1与一个栅极选择周期对应。
首先，解释TGi-1期间的操作。
时钟信号(S_CLK)和反相时钟信号(S_CLKB)被输入到移位寄存器247的触发器电路244，且起始脉冲信号(S_SP)被输入到触发器电路244的第一级。在图14中，脉冲2101对应于TGi-1的起始脉冲。
当输入到触发器电路244的下一级时该脉冲2101延迟了时钟信号的一个脉冲。因此，第一列中的AND门245的输出对应于图14中以脉冲2301示出的时钟信号的脉冲，第一级中的多余触发器电路244和下一级中的触发器电路244的输出被输入到所述第一列中的与门245。脉冲2301作为采样脉冲Samp.1输入到与第一列的像素对应的第一锁存电路部分242的锁存电路中。以相似的方法，第n列中AND门245的输出被输入到与第n列的像素对应的第一锁存电路部分242的锁存电路中作为如图14中脉冲2302示出的采样脉冲Samp.n。
在TGi-1中，视频信号2201被输入到第一锁存电路部分242且根据采样脉冲的输入定时视频信号被保持在第一锁存电路部分与每个像素列对应的每一级。注意，图14中，采样脉冲被输入的定时指的是采样脉冲从H电平降到L电平的时间。此时，输入到第一锁存电路部分242的视频信号被保持在第一锁存电路部分242的每一级中。
当完成将视频信号保持到第一锁存电路部分242的最后一级时，在水平回扫周期锁存脉冲(Latch Pulse)2401被输入到第二锁存电路部分243，且保持在第一锁存电路部分242中的视频信号被同时传输到第二锁存电路部分243。之后，保持在第二锁存电路部分243中的一行视频信号被同时输出到信号线。
注意，触发器电路244的输入部分配置有用于初始化信号的开关246。开关246被传输控制信号控制。因此，在移位寄存器247中的信号传输基于传输控制信号的电平被控制，且控制了输出到第一锁存电路部分242的采样脉冲。
在某一特定列之中和之后的视频信号与前一行的视频信号相同的情形中，在那些列中传输控制信号被设置为H电平而在其他情况下被设置为L电平。即，当传输控制信号被设置为L电平时，用于初始化信号的开关246被断开，所述开关被配置在触发器电路244的输入部分。因此，信号在移位寄存器247中传输以便于采样脉冲被输出到第一锁存电路部分242从而写入视频信号。当传输控制信号被设置为H电平时，用于初始化信号的开关246被接通，所述开关被配置在触发器电路244的输入部分。因此，在移位寄存器247中停止信号传输使得采样脉冲没有被输出到第一锁存电路部分242。因此，视频信号没有写入第一锁存电路部分242。因为没有写入视频信号，不必将视频信号输出到视频信号线(视频线，Video Line)。因此，可以停止提供视频信号。结果，进一步降低了功耗。
在该例子中，在TGi-1期间，视频信号不同于前一行(第(i-2)行)所有列中的视频信号，或在至少第一列和第n列中视频信号不同。因此，新的视频信号以在移位寄存器247所有列中执行信号传输的方式被写入第一锁存电路部分242以便于将采样脉冲输出到第一锁存电路部分242；因而，传输控制信号在L电平。
接着，解释在TGi期间的操作。示出了这样一种情形，其中，在TGi期间，在新近执行写入的某一像素行的所有列中，视频信号与已经写入前一行(第(i-1)行)像素中的那些视频信号相同。
首先，时钟信号(S_CLK)和反相时钟信号(S_CLKB)被输入到移位寄存器247的触发器电路244，且起始脉冲信号(S_SP)被输入到第一级中的触发器电路244的。在图14中，脉冲2111与TGi的起始脉冲相对应。
在从第一级中多余的触发器电路244输出脉冲的同时，传输控制信号被设置为H电平且用于初始化信号的开关接通，所述开关被配置在触发器电路244的输入部分；因此信号没有传输到下一级触发器电路。因此，因为在移位寄存器247中停止信号传输，所以采样脉冲没有被输出到第一锁存电路部分242的所有列，使得没有写入视频信号。因为视频信号没有写入，所以不必将视频信号输出到视频信号线(视频线VideoLine)。因此，可以停止提供视频信号。结果，进一步降低了功耗。
因此，被保持在第一锁存电路部分242的前一行(第(i-1)行)中的视频信号被同时传输到第二锁存电路部分243且保持在第二锁存电路部分243的一行视频信号被同时传输到信号线。换言之，输出与前一行相同的视频信号。
接着，解释在TGi+1期间的操作。注意，示出了这样一种情形，其中在TGi+1期间，第j列之中和之后中，视频信号与前一行(第(i-1)行)的那些视频信号相同。
首先，时钟信号(S_CLK)和反相时钟信号(S_CLKB)被输入到移位寄存器247的触发器电路244，且起始脉冲信号(S_SP)被输入到第一级的触发器电路244。在图14中，脉冲2121与TGi+1的起始脉冲相对应。
接着，第一列的AND门245输出与图14中脉冲2321示出的一个脉冲对应的时钟信号，第一级的多余的触发器电路244和下一级的触发器电路244输出到所述第一列的与门245。脉冲2321作为采样脉冲Samp.1输入到与第一列的像素对应的第一锁存电路部分242的锁存电路中。根据采样脉冲Samp.1的输入定时，视频信号被写入与第一列的像素对应的第一锁存电路部分242的锁存电路中。
以相似的方法，移位寄存器247传输信号到第(j-1)列以输入采样脉冲到与各自像素对应的第一锁存电路部分242，借此写入视频信号。
接着，从第(j-1)列输出采样脉冲的同时，传输控制信号被设置为H电平且接通用于初始化信号的开关，所述开关被配置在触发器电路244的输入部分；因此信号没有传输到下一级的触发器电路。因此，在移位寄存器247第(j-1)列之中和之后停止信号传输；因而在第j列之中和之后采样脉冲没有被输出到第一锁存电路部分242，使得没有写入视频信号。而且，因为在第j列之中和之后视频信号没有写入，所以不必将视频信号写入视频信号线(视频线Video Line)。因此，在第j列之中和之后停止提供视频信号。结果，可以进一步降低功耗。
因此，被保持在第一锁存电路部分242的前一行(第i行)第j列之中和之后的视频信号在锁存脉冲输出的相同时刻被同时传输到第二锁存电路部分243，且保持在第二锁存电路部分243的一行视频信号被同时输出到信号线。换言之，输出了与前一行相同的那些视频信号。
在如图14的TGi中所示，如果执行写入操作的像素行的所有列中视频信号与前一行中的那些视频信号相同，在从第一级触发器电路244输出脉冲的同时传输控制信号被设置为H电平以停止移位寄存器247中的信号传输。因此，采样脉冲没有输出到第一锁存电路部分，使得视频信号没有写入第一锁存电路部分。因此，如果在执行写入操作的像素行的所有列中视频信号与前一行像素中已写入的那些视频信号相同，则不必输入起始脉冲信号。
换言之，如图15A所示，在TGi期间，没有将起始脉冲信号输入到信号线驱动电路。这是因为在TGi期间移位寄存器没有进行信号传输，使得采样脉冲没有输出到第一锁存电路部分；因此，最初不必输入起始脉冲信号。此外，如果起始脉冲信号的脉冲2111没有被输入，则采样脉冲没有被输出到第一锁存电路部分242；因此，视频信号2211没有被写入第一锁存电路部分。因此，通过取消第一锁存电路部分242的充电和放电可以能减少功耗。在这种情况下，可以输出也可以不输出传输控制信号的脉冲2511。如果视频信号没有被写入，则不必将视频信号输入视频信号线(视频线Video Line)。因此，可以停止提供视频信号。结果，可以进一步降低功耗。
而且，如果在执行写入操作的像素行的所有列中视频信号与前一行像素已写入中的那些视频信号相同，则视频信号不必输入到信号线驱动电路。
换言之，如图15B所示，在TGi期间，没有将视频信号2211输入到信号线驱动电路。这是因为在TGi期间被输入的视频信号没有写入第一锁存电路部分242因此，最初不必输入起始脉冲信号。当停止输入视频信号时，视频线的充电和放电能被省略；因此，可以降低功耗。因此，在TGi期间，输入视频线的功耗低的电势(例如，仅L电平信号)或将第一锁存电路部分置于浮动状态。这样的做法在以下情形中更有效，该情形中信号被从外部输入的连接端和信号线驱动电路配置有***其中的像素部分。图16示出该种情况中的结构的示例。
在图16中，信号线驱动电路8001、扫描线驱动电路8002、像素部分8003和连接端部分8005被配置在衬底8000上。在像素部分8003上，形成相对电极(opposite electrode)8004以便于覆盖像素部分8003。相对电极8004通过接触孔8008连接到导线，所述导线比从连接端8007延伸的用于多个连接端8007的焊盘更宽，在连接端部分形成的相对电极的低电源电势被输入到连接端8007。被输入视频信号的连接端8006通过视频线8009被连接到信号线驱动电路8001。在使用该结构的情况下，能减少电源线到相对电极8004的电阻(例如在连接端8007和FPC端之间的接触电阻或在相对电极8004和连接端8007之间的导线电阻)或其电容(例如导线并行电容或交叉电容)。因此，能减少电源线中的压降和波形的失真和波动，且相对电极的电势可设为正常。即使如视频线8009的引线变长以引起它的导线的寄生电阻和其电容增加，仍能减少视频线8009的充电和放电。因此，可以降低功耗。
在如图15B所示的TGi期间，起始脉冲信号的脉冲2111和传输控制信号2511的脉冲2511不必输入到信号线驱动电路，如图15A所示。
因此，如果执行写入操作的像素行的所有列中视频信号与前一行中已写入的视频信号相同，则时钟信号和反相时钟信号等不必输入到信号线驱动电路。
换言之，如图17A所示，在TGi期间时钟信号和反相时钟信号没有输入到信号线驱动电路。例如，可以输入时钟信号和反相时钟信号(一个是H电平且另一个是L电平)之间被反相的固定电势。这是因为在TGi期间移位寄存器中没有执行信号传输，使得没有将采样脉冲输出到第一锁存电路部分；因此，时钟信号和反相时钟信号最初不必输入到信号线驱动电路。因此，当时钟信号和反相时钟信号被设置在固定电势时，没有执行充电和放电，从而降低了功耗。而且，在如图17A所示的TGi期间，起始脉冲信号的脉冲2111和传输控制信号2511的脉冲2511不必输入到信号线驱动电路，如图15A所示，视频信号2211不必输入到信号线驱动电路，如图15B所示。因此，大大降低了功耗。
而且，如果在执行写入操作的像素行的所有列中视频信号与前一行中已写入的那些视频信号相同，锁存脉冲不必输入到信号线驱动电路。
换言之，如图17B所示，在TGi期间锁存脉冲不必输入到信号线驱动电路。这是因为在TGi期间移位寄存器中没有执行信号传输，使得没有将采样脉冲输出到第一锁存电路部分；因此，锁存脉冲最初不必输入到信号线驱动电路。因此，当锁存脉冲没有输入到信号线驱动电路时，从第一锁存电路部分到第二锁存电路部分没有执行信号传输；因此，可以省略了充电和放电，从而降低了功耗。而且，在如图17B所示的TGi期间，起始脉冲信号的脉冲2111和传输控制信号的脉冲2511不必输入到信号线驱动电路，如图15A所示，视频信号2211不必输入到信号线驱动电路如图15B所示，且如图17A所示不必输入时钟信号和反相时钟信号。因此，可以大大降低了功耗。
接着，参照图18解释不同于图13示出的信号线驱动电路的结构。
如图18示出的信号线驱动电路具有脉冲输出电路241、第一锁存电路部分242和第二锁存电路部分243。脉冲输出电路241具有通过采用多级触发器电路244形成的移位寄存器247和AND门245。AND门245的两个输入端被连接到邻近的触发器电路244的输出端。在图18中，如图13所示的脉冲输出电路201中，包括多个触发器电路204的移位寄存器207被分为多个区域且准备多个起始脉冲信号以便于将每个起始脉冲信号被输入到移位寄存器多个区域中的每个。
在脉冲输出电路241中，用于初始化信号的开关246被提供到触发器电路244的输入部分，且开关246被传输控制信号(S_ENABLEt)控制。即使起始脉冲信号被输入以从触发器电路244顺序传输信号到第一锁存电路部分242，当某一特定列之中和之后的视频信号与前一行中的那些视频信号相同时，传输控制信号被接通以停止移位寄存器247中的信号传输，使得在该特定列中和之后不再将采样脉冲输出到第一锁存电路部分242。
这里，示出了这样的例子，其中，在一行包括n列(第一到第n列)信号线的情形中，移位寄存器247被分成包括第一到第j列的触发器电路的区域247a和包括第(j+1)到第n列的触发器电路的区域247b。在该情形中，在该移位寄存器247中，区域247a中通过输入第一起始脉冲信号开始信号传输，且在区域247b通过输入第二起始脉冲信号开始信号传输。
这里，参照图19A解释图18示出的信号线驱动电路的操作。注意，与图14相同部分的描述被省略。
图19示出在信号线驱动电路的第一锁存电路部分242的某一特定周期中，用于保持被输入到第(i-1)行、第i行和第(i+1)行的视频信号的周期(此处，TGi-1、TGi和TGi+1)。换言之，每个TGi-1、TGi和TGi+1与一个栅极选择周期对应。
首先，解释TGi-1期间的操作。
时钟信号(S_CLK)和反相时钟信号(S_CLKB)被输入到移位寄存器247的第一区域247a，且第一起始脉冲信号(S_SP1)被输入到第一区域247a的第一级中的触发器电路244。在图19A中，脉冲2101对应于TGi-1的起始脉冲。
当输入到下一级中的触发器电路244时，该脉冲2101延迟了时钟信号的一个脉冲。因此，第一列中的AND门245的输出对应于图19A中脉冲2301示出的时钟信号的脉冲，第一级的多余触发器电路244和下一级的触发器电路244的输出被输入至所述第一列中的AND门245。脉冲2301作为采样脉冲Samp.1输入到与第一列的像素对应的第一锁存电路部分242的锁存电路中。以相似的方法，第j列中的AND门245的输出作为采样脉冲Samp.j被输入到与第j列的像素对应的第一锁存电路部分242的锁存电路中。
在信号被传输到移位寄存器247的第j列后，时钟信号(S_CLK)和反相时钟信号(S_CLKB)被输入到移位寄存器247的第二区域247b且第二起始脉冲信号(S_SP2)被输入到第二区域247b中的第一级触发器电路244。在图19A中，脉冲2102与TGi-1期间的第二起始脉冲相对应。
当输入到下一级的触发器电路244时该脉冲2102延迟了时钟信号的一个脉冲。因此，，第(j+1)列中的AND门245的输出对应于图19A中脉冲2304示出的时钟信号的脉冲，第一级的多余触发器电路244和下一级的触发器电路244的输出被输入至所述第(j+1)列中的AND门245。脉冲2304作为采样脉冲Samp.j+1输入到与第(j+1)列的像素对应的第一锁存电路部分242的锁存电路中。以相似的方法，第n列中的AND门245的输出被输入到与第n列的像素对应的第一锁存电路部分242的锁存电路中作为图19A中脉冲2302示出的采样脉冲Samp.n。
在TGi-1期间，视频信号数据2201被输入到第一锁存电路部分242且根据采样脉冲的输入定时视频信号被保持在与每个像素列对应的第一锁存电路部分的每一级。
在第一锁存电路部分242中，当完成将视频信号保持到最后一级时，在水平回扫周期锁存脉冲(Latch Pulse)2401被输入到第二锁存电路部分243以将保持在第一锁存电路部分242中的视频信号同时传输到第二锁存电路部分243。之后，保持在第二锁存电路部分243中的一行视频信号被同时输出到信号线。
注意，触发器电路244的输入部分配置有用于初始化信号的开关246且开关246被传输控制信号控制。因此，在移位寄存器247中的第一区域247a和第二区域247b中的信号传输基于传输控制信号的电平被控制，从而控制输出到第一锁存电路部分242的采样脉冲。
该例子表明，在TGi-1周期，在所有列中视频信号不同于前一行(第(i-2)行)的那些视频信号，或至少在第一列和第n列中视频信号不同于前一行的那些视频信号。因此，在移位寄存器247的第一区域247a和第二区域247b在所有列中执行信号传输以输出采样脉冲到第一锁存电路部分242；以便于在该例中将新的视频信号写入第一锁存电路部分242。因此，传输控制信号处于L电平。
接着，解释在TGi期间的操作。注意，示出了这样一种情形，其中在TGi期间，在新执行写入的像素行的所有列中，视频信号与已经写入前一行(第(i-1)行)像素中的那些视频信号相同。
首先，时钟信号(S_CLK)和反相时钟信号(S_CLKB)被输入到移位寄存器247的第一区域247a且第一起始脉冲(S_SP)被输入到第一区域247a第一级中的触发器电路244。在图19A中，脉冲2111与TGi期间的第一起始脉冲相对应。
接着，在从第一区域247a的第一级中的触发器电路244输出脉冲的同时，传输控制信号被设置为H电平以接通用于初始化信号的开关，所述开关被配置在触发器电路244的输入部分。因此，信号没有传输到下一级中的触发器电路。结果，在移位寄存器247中停止信号传输使得在所有列中采样脉冲没有被输出到第一锁存电路部分242，从而没有写入视频信号。
随后，时钟信号(S_CLK)和反相时钟信号(S_CLKB)被输入到移位寄存器247的第二区域247b且第二起始脉冲信号(S_SP2)被输入到第二区域247b的第一级中的触发器电路244。在图19A中，脉冲2112与TGi期间的第二起始脉冲相对应。
接着，以与第一区域247a相似的方式，在从第二区域247b第一级中的触发器电路244输出脉冲的同时，传输控制信号被设置为H电平(脉冲2512)，且在移位寄存器247的第二区域247b中停止信号传输。
结果，被保持在第一锁存电路部分242的前一行(第(i-1)行)中的视频信号被同时传输到第二锁存电路部分243且保持在第二锁存电路部分243的一行视频信号被同时输出到信号线。换言之，输出与前一行相同的那些视频信号。
而且，如果在所有列中将被新写入某一特定行的视频信号与前一行的那些视频信号相同，则如图19B所示第一起始脉冲(脉冲2111)和第二起始脉冲(脉冲2112)可以同时输入到移位寄存器247的第一区域247a和第二区域247b。这是因为，在TGi期间，在所有列中视频信号没有被写入第一锁存电路部分242。在这种情况下，在从第一区域247a和第二区域247b第一级中的触发器电路244输出脉冲的同时，通过将传输控制信号设置为H电平(脉冲2511)，可以接通用于初始化信号的开关，所述开关被配置在触发器电路244的输入部分。
接着，解释在TGi+1周期的操作。
示出了这样一种情形，在TGi+1期间，新写入第三列到第j列的视频信号与已写入前一行的那些视频信号相同且新写入第(j+2)列到第n列的视频信号与已写入前一行的视频信号相同。
在这种情况下，参照图14中的TGi+1解释的方法能应用于移位寄存器247的第一区域247a和第二区域247b中。
而且，如参照图19中的TGi所示，如果在执行写入的像素行的所有列中视频信号与前一行的那些视频信号相同，那么在从第一级的触发器电路244输出脉冲的同时传输控制信号被设置在H电平，以停止移位寄存器247中的信号传输。因此，采样脉冲没有输出到第一锁存电路部分，使得没有将视频信号写入第一锁存电路部分。因此，如果在执行写入的像素行的所有列中视频信号与已写入前一行的那些视频信号相同，起始脉冲信号、视频信号、时钟信号、反相时钟信号和锁存脉冲等不必输入，如图15A、图15B、图17A和图17B所示。
该实施例模式可与上述实施例模式自由结合。即，本发明能采用由该实施例模式示出的结构与上述任一实施例模式示出的结构结合形成的所有结构。
(实施例模式5)
参考附图，该实施例模式将描述这样一种情况，其中将被新写入像素的视频信号和已经写入像素(即，存储在像素中的视频信号)的视频信号相同。特别地，将描述这样的情况，其中已经写入某一行之中和之后像素中的视频信号和将写入那些行的视频信号相同。
在该实施例模式中示出的显示装置中，当像素被逐行选择且视频信号被写入所选择的像素中时，如果将被新写入的视频信号和已经写入所述像素中的视频信号相同，不对该像素行执行视频信号写入。即，在将视频信号写入该行(也称为像素行)的像素中的操作时，保持输入用于不选择像素行的信号或使该像素行的扫描线处于浮动状态。
在该实施例模式中，仅当已经写入与一条扫描线连接的像素中的视频信号和将被新写入所述像素的视频信号全部相同时，才不对该像素行执行信号写入。因此，即使将被新写入该行每一列像素中的视频信号中的一个视频信号不同于已经写入其中的视频信号时，信号仍然被写入连接到扫描线的所有像素中。这是因为将用于选择像素的信号输入到扫描线必然导致将信号线的电势输入到像素中，藉此像素数据被重新写入。因此，仅当一行中的所有视频信号相同时，才不选择扫描线。
下文中，参照附图描述该实施例模式中示出的具体结构。
图22A和22B示出该实施例模式中示出的扫描线驱动电路的例子。
图22A示出的扫描线驱动电路102具有脉冲输出电路251和缓冲器253。时钟信号(G_CLK)、反相时钟信号(G_CLKB)、和起始脉冲信号(G_SP)等被输入到脉冲输出电路251。接着，根据这些信号的定时，栅极选择脉冲被输入到缓冲器253。然后，从脉冲输出电路251输出的栅极选择脉冲(SC.1到SC.m)被缓冲器253转换为具有高电流供给能力且被输出到扫描线G1到Gm的栅极选择脉冲(G.1到G.m)。注意，用于转换信号电平(电平转换器，level shifter)的电路可配置在脉冲输出电路251和缓冲器253之间。
这里，传输控制信号(G_ENABLEt)被输入到脉冲输出电路251。接着，没有执行写入视频信号的像素行通过传输控制信号被选择使得不将栅极选择脉冲输出到该像素行。
接着，图22B示出更详细解释图22A的结构示例。
脉冲输出电路251具有通过采用多级触发器电路(FF)254等形成的移位寄存器257和AND门255。时钟信号(S_CLK)、反相时钟信号(S_CLKB)和起始脉冲信号(S_SP)被输入到触发器电路254。接着，在移位寄存器257中传输信号，根据这些信号的定时栅极选择脉冲被顺序输出到缓冲器253。AND门255的两个输入端被连接到触发器电路254的输入端和输出端。
在图22B中，触发器电路254的输入部分被提供有开关256用于初始信号，且通过采用传输控制信号控制开关256的接通/断开。例如，如果在某一特定行之中和之后视频信号没有写入，通过采用传输控制信号接通开关256以停止移位寄存器257该特定行之中和之后的信号传输，从而不将栅极选择脉冲输出到缓冲器253。在这种情况下，因为在特定行之中和之后没有选择扫描线，在该特定行之中和之后的像素中不新写入视频信号，并继续保持已经写入的视频信号。尽管图22A和22B示出晶体管作为开关256的例子，本发明不限于此，能使用上述实施例模式示出的任何开关。
当用于选择像素的信号被输入到扫描线时，通常，以连接到扫描线的晶体管的栅极电容或扫描线的导线交叉电容为代表的负载电容被充电或放电。因此，在某一特定行之中和之后，如果已经写入像素中的视频信号和将新写入像素的视频信号相同，在移位寄存器257该某一特定行之中和之后的信号传输被停止以便于不将用于选择像素行的栅极选择脉冲输入到扫描线。因此，可以减少充电和放电的次数，从而降低了功耗。
图23示出此时的时间图。图23示出例子，其中在像素部分包括m条扫描线(第一到第m行)的情况下，视频信号没有写入第(i+3)行之中和之后的像素中。
在图23中，因为新写入第(i+3)行之中和之后每一列的像素中的视频信号和已经写入第(i+3)行之中和之后的视频信号相同，所以采用传输控制信号接通开关256能停止移位寄存器257第(i+3)行之中和之后的信号传输。因此，栅极选择脉冲没有被输出到第(i+3)行之中和之后的像素行。
在第i行到第(i+2)行中，将已经写入像素行的视频信号和将被新写入像素行的视频信号比较，在该情形中，至少有一行视频信号不相同(在该情形中，已经写入的视频信号至少在第(i+2)行不同于将被新写入的视频信号)。因此，通过使用传输控制信号断开开关256以通过缓冲器253输出栅极选择脉冲到扫描线。因此，视频信号被写入像素中。另一方面，在第(i+3)行之中和之后，因为已经写入像素行的视频信号和将被新写入像素行的视频信号相同，所以在第(i+3)行通过使用传输控制信号接通开关256。因此，视频信号没有被写入第(i+3)行之中和之后像素中且保持已经其中写入的视频信号。
当用于选择像素的栅极选择脉冲被输入到扫描线，以连接到扫描线的晶体管的栅极电容或扫描线的导线交叉电容为代表的负载电容被充电或放电。因此，如图23所示，在写入视频信号的情形中，已经写入像素的视频信号和新写入某一特定行之中和之后所有列的视频信号相同，通过使用传输控制信号停止在移位寄存器257某一特定行之中和之后的信号传输，使得不将栅极选择脉冲输入到扫描线。因此，减少了充电或放电的次数，从而降低了功耗。
注意，在图22A和22B示出的结构中，如果通过使用传输控制信号开关256在某一特定行接通，则在移位寄存器257某一行之中和之后的信号传输被停止，使得栅极选择脉冲不输出到扫描线。因此，图22A和22B示出的结构配置有用于改变扫描方向的开关，以便于能选择扫描方向。即，通过选择顺序连接的触发器电路254中位于相对端的触发器电路254之一且将起始脉冲信号输入到被选择的触发器电路，能够在更多行减少栅极选择脉冲输出到扫描线。
用于该实施例模式的扫描线驱动电路102的结构不限于图22A和22B示出的结构。即，当某一特定行之中和之后已经写入像素中的视频信号和新写入像素中的视频信号相同时，只要通过使用传输控制信号能停止在移位寄存器257中的信号传输，该结构就不受限制。在图23中，信号线驱动电路在第((i+3)行之中和之后将完全停止。结果，大大降低了功耗。
接着，在图24中示出了具有不同于图22A和22B示出的结构的扫描线驱动电路。
图24中扫描线驱动电路具有通过多级触发器电路264等形成的移位寄存器267和AND门265。AND门265的两个输入端被连接到触发器电路264的输入端和输出端。而且，在脉冲输出电路261中，移位寄存器267被分为多个区域，且准备多个起始脉冲信号，每个起始脉冲信号被输入到移位寄存器的每个区域。
而且，用于初始化信号的开关266被提供到触发器电路264的输入部分，且开关266的接通/断开被传输控制信号(G_ENABLEt)控制。例如，如果视频信号没有写入某一特定行之中和之后的所有像素中，则通过采用传输控制信号接通开关266以在该某一特定行之中和之后停止移位寄存器267中的信号传输；因此，栅极选择脉冲没有输出缓冲器253。在该情形中，新的视频信号没有被写入该某一特定行之中和之后的像素中，且继续保持已经写入其中的视频信号。
而且，图24示出了这样一种结构，其中触发器电路264形成的移位寄存器267被分为多个区域且为每个区域输入起始脉冲信号。因此，通过使用传输控制信号接通开关266，甚至在移位寄存器267某一特定行之中和之后的信号传输被停止后，因为起始脉冲信号被独立地输入到另一区域，所以在移位寄存器267中能重新开始信号传输。
接着，参考图24和图25解释操作方法的具体例子。
在图24中，像素部分包括m条扫描线(第一到第m行)，且在该情况下，移位寄存器267被分为包括第一到第i行的触发器电路264的区域267a和包括第(i+1)到第m行的触发器电路的区域267b。
在该情况下，在移位寄存器267中，通过在区域267a输入第一起始脉冲信号开始信号传输且通过在区域267b输入第二起始脉冲信号开始信号传输。换言之，在移位寄存器267的区域267a中，根据输入的第一起始脉冲信号、时钟信号和反相时钟信号的定时，栅极选择脉冲通过缓冲器253被顺序输出到扫描线。另一方面，在区域267b中，根据输入的第二起始脉冲信号、时钟信号和反相时钟信号的定时，栅极选择脉冲通过缓冲器253被顺序输出到扫描线。
在移位寄存器267中，采用传输控制信号(G_ENABLEt)分别控制区域267a中和区域267b中的信号传输。这里，例如，考虑这样一种情形，其中当已经写入像素中的视频信号与将被新写入像素中的视频信号比较时，已经写入像素中的视频信号仅在图24中第二行和第(i+2)行不同于新写入像素中的视频信号。
首先，通过输入第一起始脉冲信号，栅极选择脉冲被顺序输出到第一行和第二行的扫描线，从而将视频信号写入像素行。随后，通过采用传输控制信号接通开关266以停止移位寄存器267中第三行(这里，第三到第i行)之中和之后的信号传输，使得栅极选择脉冲没有从触发器电路264输出到扫描线。因此，视频信号没有写入像素行。
接着，通过输入第二起始脉冲信号将栅极选择脉冲输出到第(i+1)行和第(i+2)行的方式，在像素行中执行写入数据。随后，通过采用传输控制信号接通开关266，停止移位寄存器267中第(i+3)行(这里，第(i+3)到第m行)之中和之后的信号传输，使得栅极选择脉冲没有从触发器电路264输出到扫描线。因此，数据没有写入像素行。
图25示出此时的时间图。
在区域267a中，其中通过输入第一起始脉冲信号在移位寄存器267中开始信号传输，因为在第三行(这里，第三到第i行)之中和之后保持在像素中的视频信号和将被新写入其中的视频信号相同，所以通过采用传输控制信号接通开关266，栅极选择脉冲没有输出到第三到第i行扫描线。
在区域267b中，其中通过输入第二起始脉冲信号在移位寄存器267中开始信号传输，因为在第(i+3)行(这里，第(i+3)到第m行)之中和之后的保持在像素行中的视频信号和新写入其中视频信号相同，所以通过采用传输控制信号接通开关266，栅极选择脉冲没有输出到第(i+3)到第m行扫描线。
因此，新视频信号被写入第一、第二、第(i+1)和第(i+2)行像素中，在第三到第i行和第(i+3)到第m行像素中的视频信号被继续保持在其中。
以该种方式，通过使用如图24所示的结构，在移位寄存器267第三到第i行和第(i+3)到第m行中停止信号传输，以使得用于选择那些像素行的栅极选择脉冲没有输入到扫描线。因此，充电和放电的次数能减少，这使得功耗降低。如果栅极选择脉冲没有输入到扫描线，信号线驱动电路可以完全停止。结果，能实现功耗的急剧降低。
在图22A和22B示出的结构中，当通过使用传输控制信号开关256被接通时，在移位寄存器257某一行之中和之后的信号传输被停止；接着，栅极选择脉冲没有输出到所述某一行之中和之后的所有扫描线。因此，在所述某一行之中和之后，需要所有已经写入像素中的视频信号和新写入其中的视频信号相同。因此，图22A和22B示出的结构中，需要在移位寄存器257第一至第(i+2)行执行信号传输，且栅极选择脉冲输出到扫描线。另一方面，在图24示出的结构中，因为在每个被划分的区域中通过使用传输控制信号来接通/断开开关266，通过具体控制移位寄存器267中的信号传输能详细地控制是否输出栅极选择脉冲到扫描线。因此，能降低功耗。
尽管图24示出的结构中，移位寄存器267被分为两个区域且起始脉冲信号被输入到所述两个区域中的每个区域，但本发明不限于此。移位寄存器被分为三个或更多区域，且对应于每个区域可输入多个起始脉冲信号中的每个。因此，能控制每个区域中的栅极选择脉冲的输出。
在图24中，可提供改变扫描方向的开关。即，在移位寄存器267被分为多个区域的结构中，每个区域(图24中区域267a和267b)被配置有改变扫描方向的开关，以便于对于每个区域能选择扫描方向。换言之，能选择顺序连接的触发器电路中位于相对端的触发器电路中的一个触发器电路，且将第一起始脉冲信号或第二起始脉冲信号输入到被选择的触发器电路。
例如，在图24中，在区域267a中可选择第一起始脉冲信号输入到其中的与第一和第i列对应的触发器电路；另一方面，在区域267b中可选择第二起始脉冲信号输入到其中的与第i+1和第m列对应的触发器电路。
如上所述，在某一行之中和之后，如果已经写入像素中的视频信号和将被新写入其中的视频信号相同，则停止移位寄存器257中所述某一特定行之中和之后的信号传输，以便于不将用于选择那些像素行的栅极选择脉冲输入到扫描线。因此，减少了充电和放电的次数，这使得功耗降低。
而且，在像素中写入视频信号的情况下，如果已经写入像素行中的视频信号和将被新写入其中的视频信号相同，在该像素行中写入信号的操作期间，将该像素行的信号线置于浮动状态，以便于降低功耗。这是因为能够省略具有与一个扫描线连接的像素数量相同的信号线的导线交叉电容的充电和放电。此外，代替将信号线置于浮动状态，之前输入的信号能不作改变被输出。这是因为在信号线中完成了对导线交叉电容的充电和放电，使得功耗不那么高。例如，在以下情形中的驱动方法，该情形中，如上所述将被新写入某一行的视频信号和已经写入该某一行之前一行所有列的视频信号相同(例如，图14、15A和15B以及17A和17B)。
该实施例模式与上述实施例模式自由结合。特别的，在将视频信号写入像素中的情形中，比较将被新写入某一行的视频信号和已经写入所述某一行之前一行的视频信号且比较将被新写入像素中的视频信号和已经写入其中的视频信号。基于比较的结果，能控制像素中视频信号的写入。
例如，在某一特定行(第i行)之中和之后写入视频信号的情况下，首先，比较已经写入某一行之中和之后像素中的视频信号和将被新写入其中的视频信号。如果所有像素中的视频信号相同，通过采用该实施例模式示出的结构不将栅极选择脉冲输出到扫描线以便于不选择该扫描线。另一方面，如果有一行中已经写入像素中的视频信号和将被新写入其中的视频信号不同，比较将被新写入的视频信号和已经写入前一行像素中的视频信号。接着，如果有一列中视频信号不同，通过采用实施例模式1到4中任何一个示出的结构使视频信号仅被写入视频信不同的列中。
在该方式中，比较已经写入某一特定行之中和之后像素中的视频信号和将被新写入其中的视频信号，且比较将被新写入的视频信号和已经写入前一行的视频信号。接着，通过操作以便于功耗最小，能更有效地减少功耗。
注意，本发明能采用由该实施例模式示出的结构和上述实施例模式示出的结构结合形成的所有结构。
(实施例模式6)
参考附图，该实施例模式将描述将被新写入像素中的视频信号和已经写入像素中的视频信号(即，存储在像素中的视频信号)相同的情况，其不同于实施例模式5中的结构。特别地，将描述这样的结构，其中如果存在多行，在所述多行中已经写入像素中的视频信号和将被新写入其中的视频信号相同，则对于每一行栅极选择脉冲没有被选择地输出。
在图26A和26B中示出该实施例模式示出的显示装置的信号线驱动电路的例子。
该实施例模式示出的脉冲输出电路271具有通过采用多级触发器电路274等形成的移位寄存器277和AND门275。AND门275的输入端被连接到触发器电路274的输入端和输出端和通过其采样控制信号被输入到AND门275的导线。
根据起始脉冲信号(S_SP)、时钟信号(S_CLK)和反相时钟信号(S_CLKB)的输入定时，触发器电路274顺序将栅极选择脉冲输出到缓冲器电路253。接着，栅极选择脉冲通过缓冲器电路253被转换为具有高电流供给能力的像素选择信号，接着输出到扫描线。
而且，在图26B中，采样控制信号(E_ENABLEp)被输入到AND门275，且基于采样控制信号的电平控制栅极选择脉冲输出到缓冲器电路253。换言之，在移位寄存器277中所有行中执行信号传输以将采样控制脉冲输入到AND门275，从而控制栅极选择脉冲输出到缓冲器电路253。
图27示出此时的时间图。
图27示出一种情形，其中在第i行到第(i+10)行中，将被新写入第(i+3)行、第(i+4)行、第(i+6)行至第(i+8)行的视频信号于已经写入这些行像素中的视频信号相同。
在图27中，因为将被新写入第(i+3)行、第(i+4)行、第(i+6)行至第(i+8)行的视频信号与已经写入这些像素行的视频信号相同，所以采样控制信号被断开使得不将栅极选择脉冲从AND门275输出到缓冲器253。另一方面，因为新写入第i行至第(i+2)行、第(i+5)行、第(i+9)行、第(i+10)行的视频信号与保持在这些像素行的视频信号不同，所以采样控制信号被接通以便于从AND门275将栅极选择脉冲输出到缓冲器253。因此，扫描线被选择以将视频信号写入像素中。这里，因为在移位寄存器277中所有行中执行信号传输，所以通过在AND门275输入采样控制信号，从而控制栅极选择脉冲的输出。
接着，第i行至第(i+2)行、第(i+5)行、第(i+9)行、第(i+10)行像素中的视频信号将被新写入，而在第(i+3)行、第(i+4)行、第(i+6)行至第(i+8)行的像素中继续保持视频信号。
以该方式，通过控制采样控制信号的接通/断开，能仅停止需要行中的栅极选择脉冲的输出。换言之，对于需要行(此处，需要行是指已经写入该行像素中的视频信号与将被新写入的视频信号不同的行)选择性的选择扫描线且视频信号被写入到像素中，从而允许功耗的减少。如果栅极选择脉冲没有被输入到扫描线，则信号线驱动电路可完全停止。这将大大降低功耗。
而且，在图26中示出的结构能与图22A和22B中示出的结构结合。
例如，如图28所示，在图22A和22B中示出的结构中，用于初始化信号的开关286被配置到触发器电路284的输入部分，且通过使用传输控制信号控制开关。在该种情形中，通过使用传输控制信号和采样控制信号来控制栅极选择脉冲的输出。尽管图28示出配置开关286为晶体管的例子，但本发明不限于此，且在上述实施例模式中示出的任何开关能被使用。
图29示出此时的时间图。
图29示出一种情形，其中将被新写入第(i+3)行、第(i+4)行、第(i+6)行至第(i+8)行和第(i+11)行至m行的像素中的视频信号与已经写入这些像素行的数据相同。
在图29中，因为将被新写入第(i+3)行、第(i+4)行、第(i+6)行至第(i+8)行和第(i+11)行至m行的视频信号与已经写入这些像素行的视频信号相同，所以采样控制信号被断开以便于不将栅极选择脉冲从AND门285输出到缓冲器253。另一方面，因为已经写入第i行至第(i+2)行、第(i+5)行、第(i+9)行、第(i+10)行的像素中的视频信号与将被新写入这些像素中的视频信号不同，采样控制信号被接通以使得从AND门285将栅极选择脉冲输出到缓冲器253。因此，视频信号被写入。这里，因为已经写入第(i+11)行之中和之后的视频信号与将被新写入其中的视频信号相同，所以传输控制信号被接通以停止移位寄存器287中第(i+11)行之中和之后的信号传输。
以该方式，通过采用传输控制信号和控制采样控制信号，能控制移位寄存器中的信号传输和栅极选择脉冲的输出，且选择性地将视频信号仅写入需要行的像素中。因此，能降低功耗。
即，如果通过采用传输控制信号控制栅极选择脉冲的输出，需要将被新写入某一特定行之中和之后的所有视频信号与已经写入某一特定行之中和之后的视频信号相同。如果通过采样控制信号控制栅极选择脉冲的输出，能控制每一行栅极选择脉冲的输出，但是在移位寄存器中需要执行所有行的信号传输。因此，当通过使用传输控制信号和采样控制信号来控制栅极选择脉冲的输出时，能灵活地显示不同的图像；因此，能更加有效降低功耗。而且，如果栅极选择脉冲没有输入到扫描线，信号线驱动电路可完全停止。结果，这将大大降低功耗。
而且，如上述实施例模式所示，在图28中示出的结构可以配置用于改变扫描方向的开关，或所述结构可以是移位寄存器287被分为多个区域且准备多个起始脉冲信号以便于将每个起始脉冲信号输入到移位寄存器每个区域的结构。而且，移位寄存器287被分为多个区域且可控制每个区域中的扫描方向。
如果已经写入像素行中的视频信号和将被新写入其中的视频信号相同，则在该像素行中写入信号操作时，该像素行的信号线处于浮动状态，这一点能进一步降低功耗。这是因为能够省略具有与一个扫描线连接的像素数量相同的信号线的导线交叉电容的充电和放电。此外，代替将信号线置于浮动状态，之前信号线中输入的信号可不作改变输出。这是因为在信号线中完成了对导线交叉电容的充电和放电，使得功耗不那么高。例如，能采用以下情形中的驱动方法，该情形中，如上所述某一行的视频信号和前一行所有列中的视频信号相同(例如，图14、15A和15B以及17A和17B)。
该实施例模式可与上述实施例模式自由结合。特别的，基于比较将被新写入某一行的视频信号和已经写入前一行的视频信号以及比较已经写入像素中的视频信号和将被新写入其中的视频信号的结果，能控制像素中将视频信号的写入。
例如，在某一行(第i行)之中写入视频信号的情况下，首先，比较已经写入所述某一行(第i行)像素中的视频信号和将被新写入该行(第i行)像素的视频信号，并且如果所有像素中的视频信号相同，通过采用该实施例模式示出的结构不将栅极选择脉冲输出到扫描线，以便于不选择该扫描线。另一方面，在已经写入像素中的视频信号和将被新写入其中的视频信号不同的情况下，比较已经写入前一行(第(i-1)行)像素中的视频信号和将被新写入下一行(第i行)的视频信号。接着，如果有一列中视频信号不同，通过采用实施例模式1到4中任何一个示出的结构，将视频信号仅写入视频信号不同于已写入前一行中的视频信号的列中。
在该方式中，比较已经写入某一行像素中的视频信号和将被新写入像素的视频信号，且比较将被新写入某行的视频信号和已经写入前一行的视频信号。接着，通过操作该装置以便于功耗最小，能更有效地减少功耗。
即，本发明能采用所有由该实施例模式示出的结构和上述实施例模式示出的结构结合而形成的结构。
(实施例模式7)
参考附图，该实施例模式将解释信号线驱动电路的结构示例，其应用于这样一种情形，其中将被新写入某一行像素中的视频信号和已经写入该行像素中的视频信号(即，存储在像素中的视频信号)相同的情形。特别地，将描述具有这样结构的信号线驱动电路，在该结构中，如果将被新写入某行像素中的视频信号与已经写入该行像素中的视频信号相同时，没有将视频信号写入像素中。
在图30A和30B中示出该实施例模式中显示装置的信号线驱动电路的例子。
图30A示出的信号线驱动电路包括脉冲输出电路801、第一锁存电路部分802、第二锁存电路部分803和输出控制电路804。时钟信号(S_CLK)、反相时钟信号(S_CLKB)和起始脉冲信号(S_SP)被输入到脉冲输出电路801。根据这些信号采样脉冲被顺序输出。
从脉冲输出电路801输出的采样脉冲被输入到第一锁存电路部802，根据信号的定时视频信号(视频数据)被保持在第一锁存电路部分802。
当完成将视频信号保持到第一锁存电路部分802的最后一级时，在水平回扫周期锁存脉冲(Latch Pulse)被输入到第二锁存电路部分803，且保持在第一锁存电路部分802中的视频信号被同时传输到第二锁存电路部分803。
传输到第二锁存电路部分803的视频信号被输入到输出控制电路804。而且，输出控制信号(S_ENABLE)被输入到输出控制电路804，该信号控制是否将视频信号输出到信号线S1到Sn。注意，当输出控制电路804没有输出视频信号时，信号线S1到Sn处于浮动状态或设置为固定电势。作为固定电势，可设置这样的电势以使得能降低功耗。
注意，当在一帧周期的子帧周期中执行将信号写入像素的一个像素行的视频信号与前一子帧周期中一行的视频信号相同时，输出控制信号(S_ENABLEs)被设置为L电平，当即使一行视频信号中仅有一个信号不同时，输出控制信号也被设置为H电平。换言之，当输出控制信号被设置为L电平时，从输出控制电路804没有输出视频信号，而当输出控制信号被设置为H电平时，从输出控制电路804输出视频信号。
图30B示出信号驱动电路更详细的结构。此外，采用图31的时间图解释信号驱动电路的操作。
脉冲输出电路811通过采用多级触发器电路815等形成，时钟信号(S_CLK)、反相时钟信号(S_CLKB)和起始脉冲信号(S_SP)被输入其中。
注意，图31中的TGi-1、TGi、TGi+1和TGi+2分别表示输入到第(j-1)行、第j行、第(j+1)行和第(j+2)行的视频信号在某一子帧周期被锁存在信号线驱动电路的第一锁存电路部分812中的周期。换言之，这些周期中的每个对应于一个栅极选择周期。接着，在TGi-1、TGi和TGi+1中，视频信号数据3404、视频信号数据3405和视频信号数据3406被分别输入到第一锁存电路部分812。
首先，解释TGi-1期间的操作。时钟信号(S_CLK)和反相时钟信号(S_CLKB)被输入到每个触发器电路815，且起始脉冲信号(S_SP)被输入到第一级中的触发器电路815。在图31中，脉冲3401对应于TGi-1的起始脉冲。
当输入到下一级中的触发器电路815时该脉冲3401延迟了时钟信号的一个脉冲。脉冲3402作为采样脉冲Samp.1输入到与第一列的像素对应的第一锁存电路部分812的LAT1中。相似的，来自第n级中的触发器电路815的输出作为脉冲3403示出的采样脉冲Samp.n被输入到与第n列的像素对应的第一锁存电路部分812的LAT1中。
在TGi-1中，视频信号数据3404被输入到第一锁存电路部分812且根据采样脉冲的输入定时视频信号被保持在第一锁存电路部分的与每个像素列对应的每一级。注意，采样脉冲的输入定时指的是采样脉冲从H电平降到L电平的定时。此时，输入到第一锁存电路部分812的视频信号被保持在第一锁存电路部分812的每一级。
当完成将视频信号保持到第一锁存电路部分812的最后一级时，在水平回扫周期锁存脉冲(Latch Pulse)3407被输入到第二锁存电路部分813，且保持在第一锁存电路部分812中的视频信号被同时传输到第二锁存电路部分813。之后，保持在第二锁存电路部分813中的一个像素行的视频信号被同时输入到输出控制电路814。
注意，输出控制信号(S_ENABLEs)被输入到输出控制电路814，并基于输出控制信号的电平控制视频信号是否输出到信号线S1到Sn。注意，当在一帧周期的子帧周期中执行将信号写入像素的一个像素行的视频信号与前一子帧周期中一行的视频信号相同时，输出控制信号(S_ENABLE)被设置为L电平，当即使一行视频信号中仅有一个信号不同时，输出控制信号被设置为H电平。
换言之，当输出控制信号(S_ENABLEs)被设置为L电平时因为配置在输出控制电路814每一级上的模拟开关被断开，所以从输出控制电路814没有输出视频信号，而当输出控制信号(S_ENABLEs)被设置为H电平因为配置在每一级上的模拟开关被导通时，所以从输出控制电路814输出视频信号。
接着，操作进行至TGi。因为输出控制信号(S_ENABLEs)为H电平，所以在第二锁存电路部分813中保持的视频信号数据3404通过输出控制电路814输出到信号线S1至Sn。接着，起始脉冲信号(S_SP)再次被输入到第一级的触发器电路815。脉冲3408是TGi的起始脉冲信号。接着，采样脉冲被再次输出。根据采样脉冲的定时，视频信号数据3405被保持在第一锁存电路部分812的每一级。当锁存脉冲3409被输入，视频信号数据3405被同时传输到第二锁存电路部分813。一个像素行的视频信号3405同时输入到输出控制电路814。
接着，操作进行至TGi+1。因为输出控制信号(S_ENABLEs)为L电平，所以在第二锁存电路部分813中保持的视频信号数据3405没有从输出控制电路814输出。换句话讲，信号线S1至Sn处于浮动状态。接着，起始脉冲信号(S_SP)再次被输入到第一级的触发器电路815。脉冲3410是TGi+1的起始脉冲信号。接着，采样脉冲被再次输出。根据采样脉冲的定时，视频信号数据3406被保持在第一锁存电路部分812的每一级。当锁存脉冲3412被输入时，视频信号数据3406被同时传输到第二锁存电路部分813。一个像素行的视频信号3406同时输入到输出控制电路814。
接着，操作进行至TGi+2。因为输出控制信号(S_ENABLEs)为H电平，在第二锁存电路部分813中保持的视频信号数据3406通过输出控制电路814被输出到信号线S1至Sn。接着，起始脉冲信号(S_SP)重新被输入到第一级的触发器电路815。脉冲3413是TGi+2的起始脉冲信号。
在写入周期，对于子帧上述操作被重复以处理视频信号。而且，通过对于子帧通过重复该处理，能显示一帧的图像。
注意，在将信号写入第i行像素中期间(换言之，在TGi+1期间)信号线S1至Sn处于浮动状态，这是因为将被写入第i行像素的视频信号数据与已经写入第i行像素的视频信号相同。因此，能省略信号线的充电和放电，以便于减少功耗。
在将没有执行信号写入的像素行的视频信号从串行转变为并行的周期中，可以阻止输入用于触发开始保持信号数据的起始脉冲信号(S_SP)的脉冲。换言之，如图32A所示在TGi期间没有输入起始脉冲信号(S_SP)的脉冲。因为没有从脉冲输出电路811相应地输出采样脉冲，所以视频信号数据3405没有被保持在第一锁存电路部分812中。因此，能取消第一锁存电路部分812的充电和放电。因而，可以进一步减少功耗。
在将没有执行信号写入的像素行的视频信号从串行转换为并行的周期中，视频信号不必输入到信号线驱动电路。换言之，可以阻止视频信号(视频数据)在TGi期间被输入到信号线驱动电路，如图32B所示。这是因为在TGi期间保持的视频信号没有输出到信号线S1至Sn，因此最初不必输入视频信号。因为通过不输入视频信号能省略视频线的充电和放电，所以能减少功耗。在TGi期间，为了减少功耗的电势被输入到视频线。可替代的，可使视频信号处于浮动状态。此时，如图32A所示，该结构可以是在TGi期间不输入起始脉冲信号(S_SP)的脉冲的结构。
在将没有执行信号写入的像素行的视频信号从串行转换为并行的周期中，不必输入时钟信号(S_CLK)和反相时钟信号(S_CLKB)等。换言之，可以阻止时钟信号(S_CLK)和反相时钟信号(S_CLKB)在TGi期间被输入到信号线驱动电路，在如图33A所示。例如，可输入在时钟信号(S_CLK)和反相时钟信号(S_CLKB)之间(一个是H电平且另一个是L电平)被反转的固定电势。这是因为在输入固定电势的情形中没有执行充电和放电，因此能减少功耗。此时，该结构可以是如图32A所示在TGi期间不输入起始脉冲信号的脉冲的结构，可以是如图32B所示在TGi期间不输入视频信号的结构，或可以是不输入起始脉冲信号的脉冲和视频信号的结构。
换言之，在将没有执行信号写入的像素行视频信号从串行转换为并行的周期中，不必输入锁存脉冲。换言之，可以阻止锁存脉冲(LatchPulse)在TGi期间被输入到信号线驱动电路，如图33B所示。接着，没有执行从第一锁存电路部分812到第二锁存电路部分813的信号传输；因此，能省略充电和放电。因此，能减少功耗。此时，该结构可以是如图32A所示在TGi期间不输入起始脉冲信号的脉冲的结构，可以是如图32B所示在TGi期间不输入视频信号的结构，可以是如图33A所示在TGi期间不输入时钟信号或反相时钟信号，或者可以是不输入起始脉冲信号的脉冲、视频信号时钟信号和反相时钟信号的结构。
以该方式，如果已经写入像素行的视频信号与将被新写入该像素行的视频信号相同，不选择扫描线；因此，当在该行写入信号时，通过采用输出控制电路使像素行的信号线处于浮动状态，从而实现减少功耗。
该实施例模式与上述实施例模式自由结合。即，本发明能采用由该实施例模式示出的结构与上述任一实施例模式示出的结构结合形成的所有结构。
(实施例模式8)
参考附图，在该实施例模式中，将解释在将被写入像素中的视频信号和已经写入像素的视频信号(即，存储在像素中的视频信号)相同的情况下的扫描线驱动电路和信号线驱动电路的结构示例，其不同于上述实施例模式示出的例子。
在图34A到34C中示出可用于本发明中显示装置的扫描线驱动电路的例子。
首先，图34A示出的扫描线驱动电路具有脉冲输出电路501和缓冲器502。时钟信号(G_CLK)、反相时钟信号(G_CLKB)、和起始脉冲信号(G_SP)等被输入到脉冲输出电路501。接着，根据这些信号的定时，扫描信号(SC.1到SC.m)被输入到缓冲器502。扫描信号被缓冲器502转换为具有高电流供给能力的像素选择信号(G.1到G.m)且接着被输入到扫描线G1到Gm。此处，采样控制信号(G_ENABLEp)被输入到缓冲器502。接着，输出控制信号执行控制以便于不将像素选择信号G.1到G.m中的信号输入到其中没有执行信号写入的像素行的扫描线。
在图34B中示出更详细的结构示例。
脉冲输出电路511包括多级触发器电路(FF)513和AND门514，且AND门514的两个输入端被连接到邻近的触发器电路(FF)513的输出端。换言之，相对AND门514的一个多余的触发器电路513被配置在每一级，且邻近的触发器电路(FF)513的输出被输入到根据扫描线G1到Gm配置的各个级的AND门514。
时钟信号(S_CLK)和反相时钟信号(S_CLKB)被输入到每个触发器电路513，且起始脉冲信号(G_SP)被输入到第一级的触发器电路513。当被输入到下一级的触发器电路513时，起始脉冲信号被延迟了时钟信号的一个脉冲。因此，，在第一行中AND门514输出的脉冲对应于时钟信号的一个脉冲，第一级的多余触发器电路513和下一级的触发器电路513的输出被输入到所述第一行的AND门514。该脉冲作为采样脉冲SC.1输入到与输出控制电路512的第一级对应的缓冲器(Buf.)515的输入端。相似的，在第i行AND门514的输出和第m行AND门514的输出作为扫描信号被输入到输出控制电路512的每一级的缓冲器515的输入端。
此外，输出控制电路512的每一级的缓冲器515包括一个输出控制端，采样控制信号(G_ENABLEp)被输入到该输出控制端。缓冲器515将采样控制信号转换为具有高电流供给能力的像素选择信号(G.1到G.m)，所述像素选择信号接着被输入到扫描线G1到Gm。此处，采样控制信号被输入到缓冲器515的每一级。接着，根据采样控制信号确定是否将像素选择信号(G.1到G.m)输出到缓冲器515的每一级，其中通过提高扫描信号(SC.1到SC.m)的电流供给能力生成像素选择信号(G.1到G.m)。
注意，图34C示出配置有输出控制电路的缓冲器的例子。将P沟道晶体管521、P沟道晶体管522、n沟道晶体管523和n沟道晶体管524串联连接。高电源电势Vdd被设置在P沟道晶体管521的源极端，低电源电势Vss被设置为n沟道晶体管524的源极端。采样控制信号(G_ENABLEp)被输入到n沟道晶体管524的栅极端，被反转器525反相的采样控制信号的信号输入到P沟道晶体管521的栅极端。此外，P沟道晶体管522和n沟道晶体管523的栅极端彼此相连，扫描信号(SC.1到SC.m中的任何一个)被输入到其中。此处，因为当采样控制信号是H电平时n沟道晶体管524和P沟道晶体管521被导通，所以扫描信号(SC.1到SC.m中的任何一个)的反相信号从P沟道晶体管522或n沟道晶体管523输出。另一方面，因为当采样控制信号是L电平时n沟道晶体管524和P沟道晶体管521被断开，所以没有从缓冲器输出信号且连接到缓冲器的扫描线处于浮动状态。注意，在图34C的情况下扫描信号(SC.1到SC.m)和像素选择信号(G.1到G.m)的电平被反相。因此，每一级可额外配置奇数个反相器，例如一个反相器。在该情形中，额外配置的反相器可以位于图34C示出的缓冲器的输入侧。这是因为，当额外配置的反相器位于图34C示出的缓冲器的输出侧时，在额外配置的反相器的输入处于浮动状态情形中扫描线的输出变得不稳定。
此外，参考图35A和35B，解释不同于图34A至34C示出的另一扫描线驱动电路的结构示例。
首先，图35A示出的扫描线驱动电路包括脉冲输出电路701、缓冲器702和输出控制电路703。时钟信号(G_CLK)、反相时钟信号(G_CLKB)、和起始脉冲信号(G_SP)等输入到脉冲输出电路701。接着，根据这些信号的定时扫描信号(SC.1到SC.m)输入到缓冲器702。扫描信号(SC.1到SC.m)被缓冲器702转换为具有高电流供给能力的像素选择信号(G.1到G.m)，像素选择信号然后被输入到输出控制电路703。此处，输出控制信号(G_ENABLE)被输入到输出控制电路703。接着，采样控制信号(G_ENABLEp)执行控制以致于不将像素选择信号G.1到G.m中的信号输出到其中没有执行信号写入的像素行的扫描线。
图35B示出更详细的结构示例。
脉冲输出电路711包括多级触发器电路714和AND门715，且AND门715的两个输入端被连接到邻近的触发器电路714的输出端。换言之，相对于AND门715的一个多余的触发器电路714被配置在每一级，且来自邻近的触发器电路714的输出被输入到根据扫描线G1到Gm中的每个配置的每一级AND门715。
时钟信号(G_CLK)、反相时钟信号(G_CLKB)被输入到每个触发器电路714，和起始脉冲信号(G_SP)被输入到第一级的触发器电路714。当输入到下一级的触发器电路714中时，，起始脉冲信号被延迟了时钟信号的一个脉冲。因此，第一行AND门715的输出的脉冲对应于时钟信号的一个脉冲，第一级的多余触发器电路714和下一级的触发器电路714的输出被输入至所述第一行AND门715。该脉冲作为采样脉冲SC.1输入到与缓冲器712的第一级对应的缓冲器(Buf.)716的输入端。相似的，第i行AND门715的输出和第m行AND门715的输出作为扫描信号被输入到的缓冲器712的每一级缓冲器716的各个输入端。
缓冲器712的每一级缓冲器716和与其对应的每个扫描线G1到Gm通过输出控制电路713中的每一级开关717相连接。每个开关717包括控制端，采样控制信号(G_ENABLEp)被输入到输出控制端。接着，根据采样控制信号确定是否将像素选择信号(G.1到G.m)输出到缓冲器712的每一级，其中通过提高扫描信号(SC.1到SC.m)的电流供给能力生成像素选择信号(G.1到G.m)。此处，例如，在当从第一级的缓冲器716输出像素选择信号G.1时采样控制信号是L电平的情形中，第一级的开关717被断开。因此，连接到第一级的开关717的扫描线G1处于浮动状态。另一方面，在当从所有级的缓冲器716输出像素选择信号(G.1到G.m)的脉冲时采样控制信号是H电平的情形中，所有级的开关717在一个纵向周期被接通。因此，像素选择信号(G.1到G.m)被顺序输入到扫描线G1到Gm。
可替代的，图36A示出的结构可被用作扫描线驱动电路。
扫描线选择数据被输入到解码器电路3501，与数据所选择的像素行对应的脉冲信号被输出。接着，由缓冲器3502提高了其电流供给能力的信号作为像素选择信号被输出到扫描线G1到Gm的任一个上。
图36B示出更详细的结构。此处，描述根据四块扫描线选择数据的选择16条扫描线的情况的示例。
解码器电路3511包括根据扫描线G1到G16被配置的AND门3513，其选择像素行。此外，四块扫描线选择数据，输入1到4，被输入到解码器电路3511。每个AND门3513选择输入1或它的反相数据、输入2或它的反相数据、输入3或它的反相数据和输入4或它的反相数据的不同结合。以该方式，根据四个输入能任意地选择16个扫描线G1到G16。
注意，本发明的显示装置的扫描线驱动电路不限于上述的结构。例如，可包括电平转换器。注意电平转换器是将信号的电平转换。
例如，在图37A的结构中，脉冲输出电路501的输出被输入到电平转换器1101，电平转换器1101的输出被输入到缓冲器502，选择像素的信号从缓冲器502顺序输入到扫描线G1到Gm。
此外，该结构可以是，解码器电路3501的输出被输入电平转换器1104，选择像素的信号从缓冲器3502顺序输入到扫描线G1到Gm(图37B)。
以该方式，具有不同结构的扫描线驱动电路可被用于本发明的显示装置。即，所述结构可以是这样的结构，即如果输入到与一个扫描线连接的像素行的信号与已经输入到该像素行的信号相同，则不选择该像素行。换言之，使输入到与像素行连接的扫描线的信号为L电平信号以不选择像素，或使该扫描线处于浮动状态。
该实施例模式与上述实施例模式自由结合。即，本发明能采用由该实施例模式示出的结构能与上述任一实施例模式示出的结构结合而形成的所有结构。
(实施例模式9)
参考附图，在该实施例模式中，描述可用于本发明显示装置的像素和像素驱动方法。特别地，解释使用时间灰度级方法的显示装置的像素和驱动方法。
注意，如EL元件的自发光显示元件适于图38A到39D和图41到42B示出的像素的显示元件。注意，其中每个图仅示出一个像素，但是在显示装置的像素部分中多个像素在行方向和列方向以矩阵形式排列。
在图38A示出的像素包括驱动晶体管1001、开关晶体管1002、电容器元件1003、显示元件1004、扫描线1005、信号线1006和电源线1007。
开关晶体管1002的栅极端连接到扫描线1005，它的第一端(源极端和漏极端中的一个)连接到信号线1006，且它的第二端(源极端和漏极端中的另一个)连接到驱动晶体管1001的栅极端。而且，开关晶体管1002的第二端通过电容器元件1003连接到电源线1007。而且，驱动晶体管1001的第一端(源极端和漏极端中的一个)连接到电源线1007且它的第二端(源极端和漏极端中的另一个)连接到显示元件1004的第一电极。低电源电势设置为显示元件1004的第二电极1008。
注意，基于设置到电源线1007的高电源电势，低电源电势是满足关系低电源电势<高电源电势的电势，例如，GND、0V等可设置为低电源电势。因为通过施加低电源电势和高电源电势之间的电势差到显示元件1004且使电流流过显示元件1004而使得显示元件1004发光，所以设置每个电势以便于低电源电势和高电源电势之间的电势差等于或大于显示元件1004的正向阈值电压(forward threshold voltage)。
注意，通过由驱动晶体管1001的栅极电容代替能省略电容器元件1003。驱动晶体管1001的栅极电容可以在源极区域、漏极区域、LDD区域等和栅极电极交迭的区域中形成或在沟道区域和栅极电极之间形成。
当扫描线1005选择了像素时，即，当开关晶体管1002处于接通状态时，从信号线1006将视频信号输入到像素。接着，对应于视频信号的电压电荷在电容器元件1003中积累，电容器元件1003保持该电压。该电压是驱动晶体管1001的栅极端和第一端之间的电压，其对应于驱动晶体管1001的栅极-源极电压Vgs。
通常，晶体管的工作区域可分为线性区域和饱和区域。当满足(Vgs-Vth)＝Vds时这些区域被区分，其中Vds是漏极-源极电压，Vgs是栅极-源极电压，Vth是阈值电压。在(Vgs-Vth)>Vds的情形中，晶体管在线性区域工作且其电流值依赖于Vds和Vgs的电平。另一方面，在(Vgs-Vth)<Vds的情形中，晶体管在饱和区域工作，且理想的，即使Vds变化其电流值几乎不变化。换言之，电流值仅依赖于Vgs的电平。
此处，在电压输入电压驱动方法的情形中，视频信号被输入到驱动晶体管1001的栅极端使得驱动晶体管1001处于被充分导通和截止的两个状态中的任一个状态。换言之，驱动晶体管1001处于线性区域。因此，当视频信号是一个能导通驱动晶体管1001的信号时，设置到电源线1007的电源电势Vdd理想地不作任何改变设置在显示元件1004的第一电极。
换言之，理想地，使得施加到显示元件1004的电压是恒定的，以致于从显示元件1004获得的亮度是恒定的。接着，在一帧周期中提供多个子帧周期，视频信号在每个子帧周期被写入像素中以控制每个子帧周期中像素的发光和不发光，使得依赖于其中像素处于发光状态的总子帧周期来表示灰度级。
接着，解释图38B的像素结构。在图38B中示出的像素包括驱动晶体管1301、开关晶体管1302、电流控制晶体管1309、电容器元件1303、显示元件1304、扫描线1305、信号线1306、电源线1307和导线1310。
开关晶体管1302的栅极端连接到扫描线1305，它的第一端(源极端和漏极端中的一个)连接到信号线1306，且它的第二端(源极端和漏极端中的另一个)连接到驱动晶体管1301的栅极端。而且，开关晶体管1302的第二端通过电容器元件1303连接到电源线1307。而且，驱动晶体管1301的第一端(源极端和漏极端中的一个)也连接到电源线1307且它的第二端(源极端和漏极端中的另一个)连接到电流控制晶体管1309的第一端(源极端和漏极端中的一个)。
电流控制晶体管1309的第二端(源极端和漏极端中的另一个)连接到显示元件1304的第一电极，且它的栅极端连接到导线1310。换言之，驱动晶体管1301和电流控制晶体管1309串联连接。注意，低电源电势设置为显示元件1304的第二电极1308。注意，基于设置到电源线1307的高电源电势，低电源电势是满足关系式低电源电势<高电源电势的电势，例如，GND、0V等可设置为低电源电势。
在该像素结构中，当像素处于发光状态时电流控制晶体管1309工作在饱和区域以将恒定电流提供到显示元件1304。换言之，设置导线1310、电源线1307和第二电极1308的电势以便于电流控制晶体管1309的栅极-源极电压Vgs和漏极-源极电压Vds满足(Vgs-Vth)<Vds。注意，Vth是电流控制晶体管1309的阈值电压。
因此，理想地，甚至当Vds变化时它的电流值几乎不变化。换言之，电流值仅依赖于Vgs的电平；因此，通过设置在电源线1307和导线1310的电势确定电流值。注意，通过由驱动晶体管1301的栅极电容代替可以取消电容器元件1303。
当扫描线1305选择了像素时，即，当开关晶体管1302处于接通状态时，从信号线1306将视频信号输入到像素。接着，对应于视频信号的电压的电荷在电容器元件1303中积累，电容器元件1303保持该电压。该电压是驱动晶体管1301的栅极端和第一端之间的电压，其对应于驱动晶体管1301的栅极-源极电压Vgs。
接着，视频信号被输入以便于驱动晶体管1301的Vgs处于被充分导通和截止的两个状态中的任一个状态。换言之，驱动晶体管1301工作在线性区域。
因此，当视频信号是一个能导通驱动晶体管1301的信号时，设置到电源线1307的电源电势Vdd理想地不作任何改变设置在电流控制晶体管1309的第一端。此时，电流控制晶体管1309的第一端是源极端，提供到显示元件1304的电流通过电流控制晶体管1309的栅级-源极电压确定，该栅级-源极电压由导线1310和电源线1307设置。
换言之，理想地，使得施加到显示元件1304的电流是恒定的，以致于从显示元件1304获得的亮度是恒定的。接着，一帧周期中提供多个子帧周期，视频信号在每个子帧周期被写入像素中以控制每个子帧周期中像素的发光和不发光，使得依赖于其中像素处于发光状态的总子帧周期来表示灰度级。
接着，解释图38C的像素结构。在图38C中示出的像素包括驱动晶体管1501、开关晶体管1502、电容器元件1503、显示元件1504、第一扫描线1505、信号线1506、电源线1507、擦除二极管(erasing diode)1509和第二扫描线1510。开关晶体管1502的栅极端连接到第一扫描线1505，它的第一端(源极端和漏极端中的一个)连接到信号线1506，且它的第二端(源极端和漏极端中的另一个)连接到驱动晶体管1501的栅极端。而且，驱动晶体管1501的栅极端通过整流元件(二极管1509)连接到第二扫描线1510。此外，开关晶体管1502的第二端通过电容器元件1503连接到电源线1507。
而且，驱动晶体管1501的第一端(源极端和漏极端中的一个)也连接到电源线1507，且它的第二端(源极端和漏极端中的另一个)连接到显示元件1504的第一电极。低电源电势设置为显示元件1504的第二电极1508。注意，基于设置到电源线1507的高电源电势，低电源电势是满足关系低电源电势<高电源电势的电势，例如，GND、0V等可设置为低电源电势。
因为通过施加低电源电势和高电源电势之间的电势差到显示元件1504且使电流流过显示元件1504来使得显示元件1504发光，所以设置每个电势以便于低电源电势和高电源电势之间的电势差等于或大于显示元件1504的正向阈值电压。注意，通过由驱动晶体管1501的栅极电容代替能取消电容器元件1503。
该像素结构是其中擦除二极管1509和第二扫描线1510被加到图38A的像素上的结构。因此，驱动晶体管1501、开关晶体管1502、电容器元件1503、显示元件1504、第一扫描线1505、信号线1506、电源线1507分别对应于图38A中的驱动晶体管1001、开关晶体管1002、电容器元件1003、显示元件1004、扫描线1005、信号线1006和电源线1007。因为写操作和发光操作是相似的，所以省略对它的解释。
解释擦除操作。在擦除操作时，将H电平信号输入到第二扫描线1510。接着，电流流过整流元件1509，由电容器元件1503保持的驱动晶体管1501的栅极电势能被设置为某一电势。换言之，驱动晶体管1501的栅极端的电势能被设置为某一特定电势，且不考写入像素中的虑视频信号，可使驱动晶体管1501被迫截止。
注意，二极管接法的晶体管能被用作整流元件1509。而且，代能使用PN结或PIN结二极管、肖特基二极管、由碳纳米管形成的二极管等代替二极管接法的晶体管。图38D示出应用二极管接法的n沟道晶体管的情况。
二极管接法的晶体管1601的第一端(源极端和漏极端中的一个)连接到驱动晶体管1501的栅极端，且二极管接法的晶体管1601的第二端(源极端和漏极端中的另一个)连接到栅极端和第二扫描线1510。接着，当第二扫描线1510是L电平时因为二极管接法的晶体管1601的栅极端和源极端相连，所以不流过电流，而当H电平信号输入到第二扫描线1510时因为二极管接法的晶体管1601的第二端是漏极端，所以电流流过二极管接法的晶体管1601。因此，二极管接法的晶体管1601执行了整流的功能。
而且，图39A示出应用二极管接法的p沟道晶体管的情况。
二极管接法的晶体管1701的第一端(源极端和漏极端中的一个)连接到第二扫描线1510。此外，且二极管接法的晶体管1701的第二端(源极端和漏极端中的另一个)连接到它的栅极端和驱动晶体管1501的栅极端。接着，当第二扫描线1510是L电平时因为二极管接法的晶体管1701的栅极端和源极端相连，所以不流过电流，而当H电平信号输入到第二扫描线1510时因为二极管接法的晶体管1701的第二端是漏极端，所以电流流过。因此，二极管接法的晶体管1701执行整流的功能。
注意，当不发光的视频信号被写入像素中时，被输入到第二扫描线1510的L电平信号设置为具有不允许电流流过整流元件1509、二极管接法的晶体管1601和二极管接法的晶体管1701的电势。注意，在栅极端，输入到第二扫描线1510的H电平信号设置为具有不考虑被写入像素中的视频信号而使驱动晶体管1501截止的电压。
此外，配置擦除晶体管以擦除写入像素中的信号。图39B示出的像素具有其中擦除晶体管1809和第二扫描线1810被加到图38A的像素上的结构。因此，驱动晶体管1801、开关晶体管1802、电容器元件1803、显示元件1804、第一扫描线1805、信号线1806、电源线1807分别对应于图38A中像素中的驱动晶体管1001、开关晶体管1002、电容器元件1003、显示元件1004、扫描线1005、信号线1006和电源线1007。因为写操作和发光操作是相似的，此处省略对它的解释。
解释擦除操作。在擦除操作时，H电平信号输入到第二扫描线1810。接着，擦除晶体管1809被导通，使得驱动晶体管1801的栅极端和第一端的电势相等。换言之，驱动晶体管1801的栅极-源极电压是0V。注意，，期望第二扫描线1810在H电平的电势比电源线1807的电势高一个擦除晶体管1809的阈值电压Vth或更多。以该方式，驱动晶体管被迫截止。
此外，整流元件和擦除晶体管能用于图38B示出像素结构。作为一个例子，图39C示出的结构中整流元件被加到图38B示出的像素。在图38B示出的结构中，驱动晶体管1301的栅极端通过整流元件1901连接到第二扫描线1902。注意，能以与图38B示出方式相似的方式执行写操作和发光操作。
解释擦除操作。在擦除操作时，H电平信号输入到第二扫描线1902。接着，电流流过整流元件1901，由电容器元件1303保持的驱动晶体管1301的栅极电势能被设置为某一特定的电势。换言之，驱动晶体管1301的栅极端的电势能被设置为某一特定的电势，可不考虑写入像素中的视频信号使驱动晶体管1301被迫截止。以该方式，像素能被迫处于不发光状态。注意，二极管接法的n沟道晶体管或二极管接法的p沟道晶体管能用作整流元件1901。
如图38C、38D、39A、39B、39C所示，在通过提供第二扫描线和选择第二扫描线输入用于将像素置于不发光状态的信号到驱动晶体管的栅极端的情形中，例如，能使用如图40的显示装置的结构。
显示装置包括信号线驱动电路7401、第一扫描线驱动电路7402、第二扫描线驱动电路7405和像素部分7403。此外，根据从信号线驱动电路7401沿列方向延伸的信号线S1到Sn和分别从第一扫描线驱动电路7402和第二扫描线驱动电路7405沿行方向延伸第一扫描线G1到Gm和第二扫描线R1到Rm，多个像素7404以矩阵形式被配置在像素部分7403中。
如时钟信号(G_CLK)、反相时钟信号(G_CLKB)、和起始脉冲信号(G_SP)的信号被输入第一扫描线驱动电路7402。依照这些信号，信号输出到所选的像素行中的第一扫描线Gi(第一扫描线G1到Gm中的任何一个)。接着，选择其中将执行信号写入的像素行。
此外，如时钟信号(R_CLK)、反相时钟信号(R_CLKB)、和起始脉冲信号(R_SP)的信号被输入第二扫描线驱动电路7405。依照这些信号，信号输出到所选的像素行中的第二扫描线Ri(第二扫描线R1到Rm中的任何一个)。接着，选择其中将执行信号擦除的像素行。
此外，如时钟信号(S_CLK)、反相时钟信号(S_CLKB)、起始脉冲信号(S_SP)和视频信号(数字视频数据)的信号被输入到信号线驱动电路7401。依照这些信号，与每列中的像素对应的视频信号输出到每个信号线S1到Sn。
因此，输入到信号线S1到Sn的视频信号被写入由输入到第一扫描线Gi(第一扫描线G1到Gm中的任何一个)的信号选择的像素行中的每列像素7404中。由第一扫描线G1到Gm中的每个选择每个像素行，对应每个像素7404的视频信号被写入所有像素7404中。每个像素7404在某一周期内保持写入的视频信号数据。接着，通过在某一周期内保持视频信号数据每个像素7404能保持发光或不发光状态。
此处，该实施例模式的显示装置是采用时间灰度级方法的显示装置，其中通过写入每个像素7404的信号数据来控制每个像素7404的发光或和不发光，且通过发光时间的长度表示灰度级。注意，用于完整地显示一个显示区域的图像的周期被称为一帧周期，且该实施例模式的显示装置在一帧周期中包括多个子帧。一帧周期中每个子帧周期的长度可以大致相等或不相等。换言之，在一帧周期的每个子帧周期中控制每个像素7404的发光和不发光，且依赖于每个像素7404发光时间的总时间的不同来表示灰度级。
而且，在该实施例模式的显示装置中，控制采样脉冲的输出和栅极选择脉冲的输出的信号被输入到信号线驱动电路7401和扫描线驱动电路7402。例如，在一帧周期中的某一特定子帧中，执行新写入信号的像素行中的一行视频信号数据与已经写入该像素行中的一行视频信号数据相同，则通过输入传输控制信号或采样控制信号到扫描线驱动电路7402不输出用于选择该像素行的栅极选择脉冲，如上述实施例模式示出。特别的，不选择像素行的L电平信号输入到该像素行的扫描线，或使该像素行的扫描线处于浮动状态。此外，信号线驱动电路7401的输出控制电路也不输出视频信号。信号线驱动电路7401的输出可以是将像素置于发光状态的信号或将像素置于不发光状态的信号。可以输入消耗尽可能小的能量的信号。可替代地，信号线S1到Sn可处于浮动状态。注意，代替将信号线置于浮动状态，可不作任何改变将以前输入到信号线的信号输出。这是因为导线交叉电容的充电和放电已经完成，因此功耗不高。例如，能采用上述实施例模式中在某一行中和下一行中所有列的视频信号相同的情况下的驱动方法(例如图14、15A和15B以及17A和17B)。
该实施例模式的显示装置的另一结构中，如果在一帧周期的特定子帧周期中将被新写入像素行的视频信号数据与已经写入前一行的视频信号数据相同(如果前一行的像素中没有执行写入，将该视频信号与已写入该特定行之前最近行的像素中的视频信号比较)，通过将传输控制信号、采样控制信号等输入到的信号线驱动电路7401，如上述实施例模式所示，使得在信号线驱动电路7401的移位寄存器中不执行信号传输。
因此，在该实施例模式的显示装置中，注意某一特定像素行。如果已经写入该像素行的视频信号与将被新写入该像素行的信号相同，信号不输入到该像素行；因此，可以减少了对扫描线或信号线充电和放电的次数。因此，可以减少功耗。而且，还注意某一特定像素行。如果将被新写入像素行的信号与已经写入前一行的信号相同(如果前一行的像素中没有执行写入，将该视频信号与已写入该特定行之前最近行的像素中的视频信号比较)，将以前输入到信号线的信号不作任何改变被输出；因此，可以减少功耗。
在图39D中的像素结构的情况下，在不提供整流元件的情况下，像素可以被迫处于不发光状态。例如，在图38B的像素结构中，代替导线1310配置第二扫描线2151，电流控制晶体管1309的栅极端连接到第二扫描线2151。为了不考虑写入像素中的视频信号迫使像素处于不发光状态，将H电平信号输入到第二扫描线2151。接着，电流控制晶体管1309截止；因此，可以不考虑写入像素中的视频信号使得像素处于不发光状态。注意，除了当像素被迫处于不发光状态时，设置第二扫描线2151为恒定电势且使得流过电流控制晶体管1309的电流是恒定的。
接着，解释图41的像素。图41的像素包括电流源电路4701、开关4702、显示元件4703、信号保持装置4704和电源线4705。
显示元件4703的像素电极通过开关4702和电流源电路4701连接到电源线4705。注意，控制像素发光和不发光的信号输入到保持该信号的信号保持装置4704。接着，由该信号控制开关4702接通或断开。
此外，设置电势使得在电流源电路4701能正常的提供电流，该电势设置到显示元件4703的相对电极4706和电源线4705，该电流的电流值在电流源电路4701中编程设定。
依据该像素结构，通过在电流源电路4701中编程设定恒定电流值能够连续地将恒定电流提供到显示元件4703。因此，可抑制在像素间发光的变化。此外，即使如果由于温度变化使得显示元件4703的电流-电压特性变化，仍能提供恒定电流。因此，能抑制与温度变化相关的显示元件4703的亮度变化。
此外，显示元件4703随时间退化，且电流-电压特性变化。然而，因为能在该像素结构提供恒定的电流，能抑制与随时间而退化相关的显示元件4703亮度变化。此外，如果显示元件4703随时间退化，电流-亮度特性变化。换言之，即使当具有相同电流值的电流流过时，退化的显示元件4703亮度比没有退化的显示元件4703亮度小。因此，在该像素中，通过依照时间的变化在电流源电路4701中编程设定电流值能抑制与时间变化相关联的亮度减小。
图42A示出图41中像素的基本结构的示例。该像素包括驱动晶体管5301、开关晶体管5302、电容器元件5303、显示元件5304、扫描线5305、信号线5306、电源线5307和电流源电路5309。
开关晶体管5302的栅极端连接到扫描线5305，它的第一端(源极端和漏极端中的一个)连接到信号线5306，且它的第二端(源极端和漏极端中的另一个)连接到驱动晶体管5301的栅极端。而且，开关晶体管5302的第二端(源极端和漏极端中的另一个)通过电容器元件5303连接到电源线5307。而且，驱动晶体管5301的第一端(源极端和漏极端中的一个)通过电流源电路5309连接到电源线5307，且它的第二端(源极端和漏极端中的另一个)连接到显示元件5304的第一电极。低电源电势设置为显示元件5304的第二电极5308。注意，基于设置到电源线5307的高电源电势，低电源电势是满足关系低电源电势<高电源电势的电势，例如，GND、0V等可设置为低电源电势。能使得电流正常流过的电势被设置为高电源电势和低电源电势，该电流具有在电流源电路5309中编程设定的电流值。注意，通过以驱动晶体管5301的栅极电容代替能省略电容器元件5303。驱动晶体管5301的栅极电容可在源极区域、漏极区域、LDD区域等和栅极电极交迭的区域中形成或在沟道区域和栅极电极之间形成。
解释该像素结构的操作。当通过扫描线5305选择了像素时，即，当开关晶体管5302处于导通状态时，从信号线5306将视频信号输入到像素。接着，电荷在电容器元件5303中积累，且电容器元件5303保持驱动晶体管5301的栅极电势。
通常，晶体管的工作区域被分为线性区域和饱和区域。当满足(Vgs-Vth)＝Vds时这些区域被区分，Vds是漏极-源极电压，Vgs是栅极-源极电压，Vth是阈值电压。在(Vgs-Vth)>Vds的情形中，晶体管在线性区域工作且它的电流值依赖于Vds和Vgs的电平。另一方面，在(Vgs-Vth)<Vds的情形中，晶体管在饱和区域工作，且理想地，即使如果Vds变化它的电流值几乎不变化。换言之，电流值仅依赖于Vgs的电平。
此处，在该结构的情况下，驱动晶体管5301在线性区域工作。视频信号被输入到驱动晶体管5301的栅极端使得驱动晶体管5301处于充分导通和截止的两个状态中的任一个状态。因此，当视频信号是一个能导通驱动晶体管5301的信号时，具有在电流源电路5309中编程设定的电流值的电流不作改变设置在显示元件5304的第一电极。
换言之，使得施加到显示元件5304的电流是恒定的，以致于从显示元件5304获得的亮度是恒定的。接着，在一帧周期中提供多个子帧周期，在每个子帧周期视频信号被写入像素中以控制每个子帧周期中像素的发光和不发光，使得依赖于其中像素处于发光状态的总子帧周期表示灰度级。
而且，图42B示出详细结构的例子。该像素包括驱动晶体管6701、开关晶体管6702、第一电容器元件6703、显示元件6704、扫描线6705、信号线6706、电源线6707、电流源晶体管6712、第二电容器元件6713、第一开关6714和第二开关6715。
开关晶体管6702的栅极端连接到扫描线6705，它的第一端(源极端和漏极端中的一个)连接到信号线6706，且它的第二端(源极端和漏极端中的另一个)连接到驱动晶体管6701的栅极端。而且，开关晶体管6702的第二端(源极端和漏极端中的另一个)通过第一电容器元件6703连接到电源线6707。而且，驱动晶体管6701的第一端(源极端和漏极端中的一个)连接到电流源晶体管6712的第一端(源极端和漏极端中的一个)。接着，电流源晶体管6712的第二端(源极端和漏极端中的另一个)连接到电源线6707。此外，电流源晶体管6712的第一端通过第二开关6715连接到电流源线6711。电流源晶体管6712的第二端通过第一开关6714连接到它的栅极端。第二电容器元件6713连接在电流源晶体管6712的栅极端和第一端之间。此外，电流源线6711通过电流源6710连接到导线6716。
在该结构中，包括电流源晶体管6712、第二电容器元件6713、第一开关6714和第二开关6715的电流源电路6709对应于图42A中像素的电流源电路5309。因为将信号写入像素的操作和发光操作是共有的，所以略去对其的解释。因此，此处解释电流源电路6709中的编程设定。
当向电流源电路6709编程设定电流时，第一开关6714和第二开关6715接通。接着，流入电流源6710的电流瞬时分散流入第二电容器元件6713和电流源晶体管6712。接着，在稳定状态中，流过电流源6710的电流开始流过电流源晶体管6712。接着，栅极端和第一端之间电压的电荷，换言之，使电流流过的电流源晶体管6712的栅极端和源极端之间的电压Vgs的电荷，在第二电容器元件6713中积累。
在该状态中，第一开关6714和第二开关6715断开。以该方式，电流源晶体管6712的栅极端和源极端的之间的电压Vgs由第二电容器元件6713保持。接着，完成了电流源电路6709中的编程设定。换言之，当驱动晶体管6701被导通时，可以使与流过电流源6710的电流大概相等的电流流过显示元件6704。注意，不同的像素能被用于该实施例模式的显示装置，且本发明不限于上述的像素。
接着，解释可以用于本发明显示装置的驱动方法。
首先，参照图43解释在信号写入像素周期(寻址周期)和发光周期(维持期)分离的情形中的驱动方法。此处，作为一个例子解释4位数字时间灰度级的情形。
注意，用于完整地显示一个显示区域的图像的周期被称为一帧周期，一帧周期包括多个子帧周期，一个子帧周期包括寻址周期和维持周期。寻址周期Ta1到Ta4表示将信号写入所有行中的像素需要的时间，周期Tb1到Tb4表示将信号写入一个行中像素(或一个像素)需要的时间。此外，维持周期Ts1到Ts4表示根据写入像素中视频信号维持发光或不发光状态的时间，且设置它们的长度比率满足Ts1：Ts2：Ts3：Ts4＝23：22：21：20＝8：4：2：1。依赖于其中执行发光的维持周期表示灰度级。
解释操作。首先，在寻址周期Ta1，像素选择信号从第一行被顺序输入以选择像素。接着，当像素被选择时视频信号从信号线输入到该像素。当视频信号被写入该像素时，像素保持该信号直到又输入信号。根据写入的视频信号，控制在维持周期Ts1中每个像素的发光和不发光。以相似的方法，视频信号被输入到寻址周期Ta2、Ta3、Ta4，且根据视频信号控制在维持周期Ts2、Ts3、Ts4中每个像素的发光和不发光。在每个子帧周期中，在寻址周期期间像素处于不发光状态，在寻址期结束后是维持周期，用于发光的信号被写入其中的像素处于发光状态。
此处，在本发明的显示装置中，在前子帧周期的寻址周期中输入的视频信号在一行像素中与随后子帧周期输入的视频信号相同的情形中，在随后子帧周期中不执行将信号写入所述一行像素中。
注意，在一帧周期的第一子帧周期中的信号数据与前一帧周期的最后子帧周期中相同行中像素的信号数据比较。当该行像素中的信号数据相同时，则信号不写入在一帧周期的第一子帧周期中的该像素中。
因此，减少了充电和放电，以致于减少了功耗。
例如，在随后的子帧周期中通过阻止选择像素的信号输入到扫描线，可以省略连接到该行像素的扫描线的导线交叉电容和连接到扫描线的晶体管的栅极电容的充电和放电。因此，可保持将不选择像素的信号输入到扫描线，或使扫描线处于浮动状态。
此外，在随后的子帧周期中，通过在信号写入该行像素的周期中输入用于减少充电和放电的电势至信号线或使信号线处于浮动状态，能够降低功耗。与能减少充电和放电的电势同样，之前写入一行像素中的信号可不作任何改变输入到该信号线。
注意，此处解释表示4位灰度级的情况，但是位数和灰度级等级不受此限制。此外，发光的顺序不必总是Ts1、Ts2、Ts3和Ts4，且顺序是任意的，或可以以分为多个周期的维持周期执行发光。
注意，这样的驱动方法能用于这样的显示装置，该显示装置包括例如图38A示出的像素或图38B示出的像素。在寻址周期Ta1到Ta4中，显示元件1004的第二电极1008或显示元件1304的第二电极1308的电势可以设置为高于维持周期的电势，可以设置为等于或小于显示元件1004或显示元件1304的正向阈值电压。可替代地，可以使显示元件1304的第二电极1308处于浮动状态。
接着，解释在信号写入像素周期(寻址周期)和发光周期(维持周期)未分离的情形中的驱动方法。换言之，其中完成视频信号的写入操作的一行中的像素保持信号直到执行将下一个信号写入(或擦除)像素。从向像素的写入操作下一信号到写入操作的周期称作数据保持时间。接着，在数据保持时间期间，根据写入像素中的视频信号使像素处于发光或不发光状态。同样的操作被执行到最后一行，接着，寻址周期结束。接着，在下一子帧周期从数据保持时间结束的行顺序执行信号写入操作。
在这样的驱动方法的情况下，其中在信号写入操作完成和数据保持时间开始之后立即依照写入像素中的视频信号使像素处于发光或不发光状态，信号不能被同时输入到两行且需要防止寻址期交迭。因此，即使试图使得数据保持时间比寻址周期更短，但是不能缩短数据保持时间。结果，很难执行高级别的灰度级显示。
因此，通过提供擦除周期使得数据保持时间比寻址周期短。采用图44A解释通过提供擦除期设置数据保持时间比寻址期短的情况下的驱动方法。
在寻址周期Ta1，扫描信号从第一行被顺序输入到扫描线以选择像素。接着，当像素被选择时，视频信号从信号线输入到该像素。当视频信号被写入该像素时，像素保持该信号直到又输入信号。根据写入的视频信号，控制在维持周期Ts1中每个像素的发光和不发光。换言之，在其中视频信号的写入操作完成的行中，根据写入的视频信号使像素立即处于发光或不发光的状态。执行同样的操作直到最后行，寻址周期Ta1结束。接着，在下一子帧周期从数据保持时间结束的行顺序执行信号写入操作。以相似的方法，视频信号被输入到寻址周期Ta2、Ta3、Ta4，且根据视频信号控制在维持周期Ts2、Ts3、Ts4中每个像素的发光和不发光。接着，通过开始擦除操作设置维持周期Ts4结束。这是因为，当写入像素的信号在每行的擦除时间Te被擦除时，不考虑在寻址周期写入像素的视频信号迫使像素处于不发光状态，直到执行下一像素信号写入。换言之，从擦除时间Te开始行中的像素数据保持时间结束。
因此，在不分离寻址周期和维持周期的情况下，能够提供具有比寻址周期更短的数据保持时间、高级别的灰度级和高占空比(发光周期与一帧周期的比率)的显示装置。此外，因为降低了瞬时发光，所以改善了显示元件的可靠性。
此处，在本发明的显示装置中，如果在一帧周期的某特定子帧周期中，新写入信号的像素行的一行视频信号数据与已经写入像素行的视频信号数据相同，则不执行将信号写入像素行。而且，如果将被新写入像素中的视频信号数据与已经写入前一行像素中的视频信号数据相同(如果在前一行像素中没有执行写入，则将该视频信号与写入该特定行之前最近行像素中的视频信号比较)，在信号线驱动电路中的移位寄存器中不执行信号传输。即，这样的驱动方法适于高级别灰度级显示。当执行高级别灰度级显示时，将信号写入像素的次数增加。因此，如在本发明显示装置的情况下，通过减少充电和放电的次数能减少功耗。
注意，此处解释表示4位灰度级的情况，但是位数和灰度级等级不受限制。此外，发光的顺序不总是Ts1、Ts2、Ts3和Ts4，且顺序可以是任意的，或可以以分为多个周期的维持周期执行发光。
通过将信号输入到图38C、38D和39A的结构中第二扫描线1510、图39B的结构中第二扫描线1810或图39C的结构中第二扫描线1902来选择像素能执行用于开始上述擦除时间的擦除操作。
图40示出具有如此像素的显示装置的例子。显示装置包括信号线驱动电路7401、第一扫描线驱动电路7402、第二扫描线驱动电路7405和像素部分7403。在像素部分7403中，依照第一扫描线G1到Gm、第二扫描线R1到Rm和信号线S1到Sn，像素7404以矩阵形式排列。
注意，第一扫描线Gi(第一扫描线G1到Gm中的任何一个)对应于图38C、38D或39A的第一扫描线1505、图39B中的第一扫描线1805或图39C中的第一扫描线1305。第二扫描线Ri(第二扫描线R1到Rm中的任何一个)对应于图38C、38D或39A的第二扫描线1510、图39B中的第二扫描线1810或图39C中的第二扫描线1902。信号线Sj(信号线S1到Sn中的任何一个)对应于图38C、38D或39A的信号线1506、图39B中的信号线1806或图39C中的信号线1306。
如时钟信号(G_CLK)、反相时钟信号(G_CLKB)、起始脉冲信号(G_SP)和输出控制信号(G_ENABLE)的信号被输入第一扫描线驱动电路7402。依照这些信号，信号被输出到将被选择的像素行中的第一扫描线Gi(第一扫描线G1到Gm中的任何一个)。
如时钟信号(R_CLK)、反相时钟信号(R_CLKB)、起始脉冲信号(R_SP)和输出控制信号(R_ENABLE)的信号被输入第二扫描线驱动电路7405。依照这些信号，信号被输出到将被选择的像素行中的第二扫描线Ri(第二扫描线R1到Rm中的任何一个)。
此外，如时钟信号(S_CLK)、反相时钟信号(S_CLKB)、起始脉冲信号(S_SP)、视频信号(数字视频数据)和输出控制信号(S_ENABLE)的信号被输入信号线驱动电路7401。接着，依照这些信号，对应每一列的像素的视频信号被输出到每个信号线S1到Sn。
因此，输入到信号线S1到Sn的每个视频信号被写入所选择像素行每列的像素7404中，所选择像素行由输入到第一扫描线Gi(第一扫描线G1到Gm中的任何一个)的信号选择。接着，由每个第一扫描线G1到Gm选择每个像素行，对应各个像素7404的视频信号被写入所有像素7404中。每个像素7404在某一周期内保持写入其中的视频信号数据。通过保持视频信号数据某一周期，每个像素7404能保持发光或不发光状态。
此外，用于使像素处于不发光状态的信号(也称为擦除信号)被写入所选择像素行每列的像素7404中，所选择像素行由输入到第二扫描线Ri(第二扫描线R1到Rm中的任何一个)的信号选择。接着，通过由每个第二扫描线R1到Rm选择每个像素，可以设置不发光周期。例如，在图44A和44B中，擦除时间Te是在第二扫描线Ri中的一个栅极选择周期(一个水平周期)。
此外，本发明的显示装置包括信号线驱动电路7401中的输出控制电路、第一扫描线驱动电路7402和第二扫描线驱动电路7405。
换言之，这样信息通过采样控制信号(G_ENABLEp)传输到第一扫描线驱动电路7402且通过输出控制信号(S_ENABLEs)传输到信号线驱动电路7401，该信息显示了在一帧周期的某一子帧周期中新执行视频信号写入像素的一个像素行中的视频信号数据是否与已经写入其中的该像素行中的信号(视频信号或擦除信号)数据相同。该擦除信号使一行的像素处于不发光状态，该行在前子帧周期中通过第二扫描线驱动电路选择。当数据相同时，第一扫描线驱动电路7402的输出控制电路没有输出选择该像素行的信号。换言之，就不选择像素行的L电平信号输入到该像素行的第一扫描线，或使该像素行的第一扫描线处于浮动状态。
此外，信号线驱动电路7401的输出控制电路也没有输出视频信号。信号线驱动电路7401的输出可以是将像素置于发光状态的信号或可以是将像素置于不发光状态的信号。输入消耗尽可能少能量的信号。而且，可以使信号线S1到Sn处于浮动状态。可替代地，代替将信号线处于浮动状态，可将之前输入至信号线的信号不作改变输出。这是因为对于信号线已经完成导线交叉电容的充电和放电以便于功耗不高。例如，能采用以下情形中的驱动方法，该情形中如上所述(例如，图14、15A和15B以及17A和17B)，某一行和下一行所有列中视频信号相同。
在一帧周期的某一子帧周期中，如果已经写入执行信号擦除的像素行中一行像素的信号数据都不发光，该信息通过采样控制信号(R_ENABLEp)传输到第二扫描线驱动电路7405。接着，使第二扫描线驱动电路7405的输出控制电路不输出选择该像素行的信号。换言之，就不选择像素行的L电平信号输入到该像素行的第二扫描线，或使该像素行的第二扫描线处于浮动状态。此外，信号线驱动电路7401的输出控制电路也没有输出视频信号。
因此，在本发明的显示装置中，注意某一特定像素行。如果已经输入该像素行的信号与将被新输入该像素行的信号相同，则不将信号输入到该像素行；因此，减少了对扫描线或信号线充电和放电的次数。因此，可以减少功耗。
此外，通过在如图44B在一个水平周期中提供用于写操作的写入时间和用于擦除操作的擦除时间能使用如图38A的像素结构表示如图44A所示数据保持时间短于寻址周期的情形中的灰度级。例如，如图45所示将一个水平周期分为两个周期。此处，假定前半个周期是写入时间且后半个周期是擦除时间进行解释。在分割的水平周期中，每个扫描线1005被选择，此时，将相应的信号输入到信号线1006。例如，在某一水平周期的前半个周期中第i行被选择而在后半个周期中第m行被选择。接着，可以就像在一个水平周期中同时选择了两行一样执行该操作。换言之，采用每个水平周期的前半个周期的写入时间，在写入时间Tb1到Tb4将视频信号从信号线1006写入像素中。接着，此时在擦除时间(即一个水平周期的后半个周期中)没有选择像素。此外，采用另一水平周期的后半个周期的擦除时间，在擦除时间Te，将擦除信号从信号线1006输入像素中。此时在写入时间，即水平周期的前半个周期中，没有选择像素。据此，可提供具有高孔径比的显示装置并可提高产出。
此处，在本发明的显示装置中，当在一帧周期的某一子帧周期中信号将被写入像素的一个像素行中的视频信与已经输入其中的像素行中的信号(视频信号或擦除信号)数据相同时，不执行视频信号写入该一行像素。当其中擦除信号被输入到像素的一个像素行的信号(视频信号或擦除信号)数据是用于使得像素处于不发光状态的信号时，该擦除信号不输入到一个像素行。当执行高级别灰度级显示时，在像素中写入或擦除信号的次数增加。然而，通过减少充电和放电的次数，本发明的显示装置能减少了功耗。换言之，该驱动方法适于执行高级别的灰度级显示。
图46示出具有如此像素的显示装置的例子。显示装置包括信号线驱动电路7501、第一扫描线驱动电路7502、第二扫描线驱动电路7505和像素部分7503。在像素部分7503中，依照扫描线G1到Gm和信号线S1到Sn，像素7504以矩阵形式排列。
注意，扫描线Gi(扫描线G1到Gm中的任何一个)对应于图38A的扫描线1005。信号线Sj(信号线S1到Sn中的任何一个)对应于图38A的信号线1006。
如时钟信号(G_CLK)、反相时钟信号(G_CLKB)、起始脉冲信号(G_SP)和输出控制信号(G_ENABLE)的信号被输入到第一扫描线驱动电路7502。依照这些信号，选择像素的信号被输出到将被选择的像素行的第一扫描线Gi(第一扫描线G1到Gm中的任何一个)。注意，此时的信号是在如图45的时间图中示出的一个水平周期的前半个周期中输出的脉冲。
如时钟信号(R_CLK)、反相时钟信号(R_CLKB)、起始脉冲信号(R_SP)和输出控制信号(R_ENABLE)的信号被输入到第二扫描线驱动电路7505。依照这些信号，信号被输出到将被选择的像素行的第二扫描线Ri(第二扫描线R1到Rm中的任何一个)。注意，此时的信号是在如图45的时间图中示出的一个水平周期的后半个周期中输出的脉冲。
此外，如时钟信号(S_CLK)、反相时钟信号(S_CLKB)、起始脉冲信号(S_SP)、视频信号(数字视频数据)和输出控制信号(S_ENABLE)的信号被输入信号线驱动电路7501。依照这些信号，对应每一列的像素的视频信号被输出到信号线S1到Sn。
因此，输入到每个信号线S1到Sn的视频信号被写入所选择像素行每列的像素7504中，所选择像素行由从第一扫描线驱动电路7502输入到扫描线Gi(扫描线G1到Gm中的任何一个)的信号来选择。接着，通过每个扫描线G1到Gm选择每个像素行，对应各个像素7504的视频信号被写入所有像素7504中。每个像素7504在某一周期内保持写入其中的视频信号数据。通过保持的视频信号数据某一周期，每个像素7504能保持发光或不发光状态。
此外，用于使像素处于不发光状态的信号(也称为擦除信号)从每个信号线S1到Sn被写入所选择像素行每列的像素7504中，所选择像素行由从第二扫描线驱动电路7505输入到扫描线Gi(扫描线G1到Gm中的任何一个)的信号来选择。接着，通过由每个扫描线G1到Gm选择每个像素行，可以设置不发光期。例如，通过从第二扫描线驱动电路7505输入到扫描线Gi的信号选择第i行像素的时间对应图44A和44B中的擦除时间Te。
此外，本发明的显示装置包括信号线驱动电路7501中的输出控制电路、第一扫描线驱动电路7502和第二扫描线驱动电路7505。换言之，这样的信号通过采样控制信号(G_ENABLEp)输入到第一扫描线驱动电路7502、通过采样控制信号(R_ENABLEs)输入到第二扫描线驱动电路7505且通过采样控制信号(S_ENABLEp)或输出控制信号(S_ENABLEs)输入到信号线驱动电路7501，该信号示出了在一帧周期的某一子帧周期中其中信号将被写入像素的像素行中的信号(视频信号或擦除信号)数据是否与已经写入其中的像素行中的信号(视频信号或擦除信号)数据相同。当数据相同时，则阻止第一扫描线驱动电路7502和第二扫描线驱动电路7505的输出控制电路输出选择像素行的信号。换言之，将不选择像素行的L电平信号输入到该像素行的扫描线，或使该像素行的扫描线处于浮动状态。此外，还阻止信号线驱动电路7501的输出控制电路输出视频信号。信号线驱动电路7501的输出可以是将像素置于发光状态的信号或可以是将像素置于不发光状态的信号。可以输入消耗尽可能少能量的信号。而且，可以使信号线S1到Sn处于浮动状态。
因此，依据本发明的显示装置，注意某一特定像素行，当已经输入该像素行的信号与将新输入该像素行的信号相同时，可阻止信号输入到该像素行。因此，减少了对扫描线或信号线充电和放电的次数，从而减少了功耗。
注意，本发明的显示装置的像素结构不限于上述的结构，且能采用不同的像素结构。此外，本发明的驱动方法不限于上述的驱动方法，且能采用不同的驱动方法。
注意，依据本发明的显示装置，在一帧周期的子帧周期中，如果执行将信号写入像素的像素行中的一行信号数据与已经写入该像素行中的一行信号数据相同，则不执行将信号写入该行的像素中。因此，可以减少充电和放电的次数，以便于减少功耗。
特别地，当增加子帧的数量以执行高级别灰度级显示时能进一步减少功耗。
注意，该实施例模式可与上述实施例模式结合。也就是说，本发明能采用所有由该实施例模式示出的结构和上述实施例模式示出的结构结合而形成的结构。
(实施例模式10)
实施例模式10将解释本发明的显示装置的主要结构。
首先，参照图47描述具有第一结构的本发明的显示装置。在该结构中，在某一行的像素中写入的情形中，当将被新写入像素行的视频信号与已经写入前一行的视频信号相同(如果前一行的像素中没有执行写入，则将该视频信号与写入所述某一行之前最近行的像素中的视频信号比较)时，不输出采样脉冲。
当模拟视频信号(模拟视频数据)输入到模拟数字转换电路2501时，模拟视频信号被转换为数字视频信号(数字视频数据)，数字视频信号接着从模拟数字转换电路2501输入到存储器写入选择电路2502。
在存储器写入选择电路2502中，数字视频信号被分为每一子帧的数据且基于从显示控制器2507输入的信号每一帧的数字视频信号被写入帧存储器A2503或帧存储器B2504。尽管图47示出SF1、SF2和SF3作为每个帧存储器A2503或帧存储器B2504的子帧，但是子帧的数目不限于此。
此外，在确定电路2505中，基于从显示控制器2507输入的信号，对帧存储器A2503或帧存储器B2504中在某一子帧将被写入某一行的视频信号与将被写入该某一行之前或之后一行中的视频信号比较。特别地，在某一特定子帧中，对于一行中的每列以该行之前或之后一行中的每列比较将被写入该行的视频信号。接着，将写入控制信号输入到存储器读取选择电路2506和显示控制器2507，写入控制信号示出了是否存在这样的列，该列中输入到某一行的像素中的视频信号与输入到前一行的视频信号相同。
接着，依照来自显示控制器2507的信号，通过存储器读取选择电路2506读出在帧存储器A2503或帧存储器B2504中写入的一帧数字视频信号且将其输入到显示控制器2507。此处，通过确定电路2505，比较在某一子帧中写入的视频信号与某一行和前一行或后一行的每一列视频信号。如果显示写入某一行的视频信号和写入下一行的视频信号在所有列都相同的信号被输入到存储器读取选择电路2506，则不考虑显示控制器2507的信号，通过存储器读取选择电路226在写入帧存储器A2503或帧存储器B2504的一帧中的一行视频信号中读出下一行像素中的视频信号。
而且，显示控制器2507输入起始脉冲信号(G_SP，S_SP)、时钟信号(G_CLK，S_CLK)、传输控制信号(S_ENABLEt)、扫描控制信号(S_ENABLEp)、驱动电压、视频信号(数字视频数据)等到显示器2508。
换言之，在一帧周期的某一特定子帧周期中，显示控制器2507对于每一列比较将被新写入某一行和已经写入前一行的视频信号。如果有一列中将被新写入到某一行的视频信号与已经写入到前一行的视频信号相同，则将传输控制信号或扫描控制信号输入到显示器2508。
在图47中的显示器2508对应于这样的显示板，其中在衬底上形成有具有以矩阵形式排列的像素的像素部分和围绕所述像素部分的***驱动电路(例如扫描线驱动电路或信号线驱动电路)。所述显示面板可以以这样的方式形成在衬底上，***驱动电路形成在IC芯片而IC芯片通过COG(玻上芯片)等装配在衬底上或***驱动电路与像素部分形成在同样衬底上。注意，IC芯片指的是类似芯片的形式，其中电子电路由包括在半导体衬底或绝缘衬底上或在半导体衬底内的半导体元件的元件构成。在IC芯片内，通过烘烤硅晶片上的电路图案生产出的IC芯片被称之为半导体芯片。
接着，参考图48描述本发明的第二结构。特别地，描述这样地显示装置，其中如果在一帧周期的某一子帧周期执行写入信号到的像素行中的一行视频信号与前子帧周期中前一行的视频信号相同，则在该像素行中不执行信号写入。
当模拟视频信号(模拟视频数据)输入到模拟数字转换电路2601时，模拟视频信号被转换为数字视频信号(数字视频数据)，所述数字视频信号接着从模拟数字转换电路2601输入到存储器写入选择电路2602。
在存储器写入选择电路2602中，数字视频信号被分为每一子帧的数据且基于从显示控制器2607输入的信号每一帧的数字视频信号被写入帧存储器A2603或帧存储器B2604。注意，尽管图48中每个帧存储器A2503或帧存储器B2504包括的SF1、SF2和SF3作为子帧；然而，子帧的数目不限于此。
而且，基于显示器控制器2607的信号，存储器读取选择电路2606读出已经写入帧存储器A2603或帧存储器B2604中的一帧数字视频信号，且将该视频信号输入到线存储器(line memory)2610。
示出了帧存储器A2603或帧存储器B2604中像素行和子帧被输入到线存储器2609的数据的信号从显示器控制器2607被输入到确定电路2605。基于该信号，将一像素行的数据与前一子帧中相同像素行中的一个像素行的数据比较。接着，示出了将被输入到一行像素中的数据是否彼此匹配的写入控制信号被输入到线存储器2609和显示器控制器2607。
输入到某一行像素的视频信号的数据从线存储器2609输入到显示器控制器2607。此处，如果表示输入到线存储器2609的像素行的数据与前一子帧中写入像素行的数据相同的信号被输入到线存储器2609，则线存储器2609不将一行像素的视频信号输入到显示器控制器2607。
而且，显示控制器2607将起始脉冲信号(G_SP或S_SP)、时钟信号(G_CLK或S_CLK)、传输控制信号(G_ENABLEt)、扫描控制信号(G_ENABLEp)、输出控制信号(S_ENABLE)、驱动电压、视频信号(数字视频数据)等输入到显示器2608。
换言之，如果在一帧周期的某一子帧周期中执行信号写入像素的像素行中的一行视频信号数据与前一子帧周期中的一行视频信号数据相同，为了不输出将像素行中的视频数据从串行数据转换为并行数据的采样脉冲，不输出对应于像素行的起始脉冲信号(S_SP)。而且，显示控制器2607将输出控制信号(G_ENABLE或S_ENABLE)输入到显示器2608，用于控制是否从扫描线驱动电路输出扫描信号或从信号线驱动电路输出视频信号。此外，如果一行的视频信号数据与前一子帧周期的视频信号数据相同，视频信号数据不输入到显示器2608。
注意，示出本发明显示装置主要结构的方框图不限于图47和图48示出的结构。具有第一结构的显示装置可配置有图48示出的线存储器，且具有第二结构的显示装置不需要配置图47示出的线存储器。而且，输入到像素的信号不限于视频信号，而且可以是迫使像素不发光的信号
(擦除信号)。
该实施例模式可与上述实施例模式结合。换言之，本发明能采用所有由该实施例模式示出的结构和上述实施例模式示出的结构结合而形成的结构。
(实施例模式11)
实施例模式11将解释可用于实施例模式10中图47示出的确定电路2505和图48示出的确定电路2605的电路结构。
首先，图52示出确定电路的例子，其中在写入某一特定行像素的情形中，比较将被新写入该特定行的视频信号和已经写入前一行的视频信号。
在NOR门4003的某一子帧SFx(x是一正整数)中，输入在连续行中相同像素列视频信号数据。此外，连续行中相同像素列的视频信号数据也被输入到AND门4004。接着，NOR门4003和AND门4004的输出被输入到OR门4005。OR门4005的输出控制开关4006的接通/断开。
换言之，SFx期间在第(i-1)行中的像素数据4001和第i行中的像素数据4002中，通过比较第j列中的像素确定相同第j列中的像素数据的比较结果。当在相同列中第(i-1)行中的像素数据4001和第i行中的像素数据4002相同时，H电平信号从与第j列中的像素对应的OR门4005输出。通过以该方式比较连续行的像素列，基于比较的结果控制传输控制信号(S_ENABLEt)和采样控制信号(S_ENABLEp)的输出。
接着，图49示出这种情形中的确定电路的例子，其中在一帧周期的某一子帧周期中执行将信号写入像素的像素行中的一行视频信号数据与前一子帧周期中的一行视频信号比较。
数量与像素行相同的开关4006串联连接。串联连接的开关4006一端设置为L电平电势(此处GND)且另一端连接到输出端4009。而且，设置为H电平电势(例如电源电势Vdd)的导线4008连接在串联连接的开关4006的另一端和输出端4009之间，其间置有上拉电阻器4007。因此，当所有串联连接的开关4006接通时，从输出端4009输出的输出控制信号(ENABLE)是L电平信号。另一方面，当仅一个串联连接的开关4006断开时，从输出端4009输出的输出控制信号(ENABLE)是H电平信号。
在NOR门4003中，输入连续子帧中相同像素行的相同像素列的视频信号数据。而且，在AND门4004中，输入连续子帧中的相同像素行的相同像素列的视频信号数据。接着，NOR门4003和AND门4004的输出被输入到OR门4005。基于OR门4005的输出，控制开关4006的接通/断开。
换言之，通过接通/断开对应于第j列中像素的开关4006，确定在SFx-1中第i行像素数据4001与SFx中第i行像素数据4002中相同第j列中像素数据比较的结果。即，如果在SFx-1中第i行像素数据4001与SFx中第i行像素数据4002中相同第j列中的像素数据相同，则接通对应于第j列像素的开关4006。如果相同第j列的像素数据不同，断开对应于第j列像素的开关4006。换言之，仅当在所有像素列中SFx-1中第i行像素数据4001中与SFx中第i行像素数据4002都相同时，输出控制信号(ENABLE)是L电平。如果即使在一个像素列中数据不同，输出控制信号(ENABLE)是H电平信号。
更详细地解释确定电路的操作。首先，描述SFx-1中第i行像素数据4001与SFx中第i行像素数据4002在所有列都相同的情形。在图50中，SFx-1中第i行像素数据4001与SFx中第i行像素数据4002在第一列都是H电平，它们在第二列分别是L电平，它们在第三列是H电平，...它们在第(n-1)列是H电平，它们在第n列是L电平。换言之，在SFx-1中第i行像素数据4001与SFx中第i行像素数据4002在所有列中都相同。
接着，因为像素数据在第一列都是H电平，H电平信号输入到NOR门4003和AND门4004的输入端。接着，NOR门4003的输出是L电平且AND门4004的输出是H电平。因此，因为H电平信号和L电平信号被输入到OR门4005的输入端，所以OR门的输出是H电平。通过从该OR门输出的H电平信号在第一列的开关4006被接通。此外，因为在二列像素数据都是L电平，因此L电平信号被输入到NOR门4003和AND门4004的输入端。接着，NOR门4003的输出是H电平且AND门4004的输出是L电平。因此，因为H电平信号和L电平信号被输入到OR门4005的输入端，所以OR门4005的输出是H电平。通过从该OR门输出的H电平信号在第二列的开关4006被接通。以相同的方式，开关4006在所有列中被接通，使得从输出终端4009的输出控制信号(ENABLE)是L电平。
接下来，描述SFx-1中第i行像素数据4001与SFx中第i行像素数据4002至少在一列中是不同的情形。在图51中，SFx-1中第i行像素数据4001和SFx中第i行像素数据4002在第一列中都是H电平，它们在第二列中分别是L电平和H电平，在第三列中它们分别是H电平和L电平，…在第(n-1)列它们都是L电平，在第n列它们都是L电平。换句话说，在SFx-1中第i行像素数据4001和SFx中第i行像素数据4002之中，至少第二和第三列中的像素数据不同。
接下来，因为像素数据在第一列都是H电平，H电平信号输入到NOR门4003和AND门4004的输入端。接着，NOR门4003的输出是L电平且AND门4004的输出是H电平。因此，由于H电平和L电平信号被输入到OR门4005的输入端，所以OR门的输出端是H电平。在第一列中开关4006通过该OR门输出的H电平信号接通。同时在第二列中，因为在SFx-1中第i行像素数据是L电平且在SFx中第i行像素数据是H电平，所以L电平信号和H电平信号被输入到NOR门4003和AND门4004的输入端。接着，NOR门4003的输出是L电平，同时AND门4004的输出是L电平。因此，由于L电平信号被输入到两个OR门4005的输入端，所以OR门4005的输出是L电平。接着，通过OR门输出的L电平信号断开第二列中的开关4006。在第三列中，由于在SFx-1中第i行像素数据是H电平且在SFx中第i行像素数据是L电平，OR门4005的输出是L电平。接着，通过从该OR门4005输出的L电平信号在第三列的开关4006被断开。因此，至少在第二列和第三列的开关4006被断开，从而使得输出端4009的输出控制信号(ENABLE)是H电平。
该实施例模式可与上述实施例模式结合。换言之，本发明能采用所有由该实施例模式示出的结构和上述实施例模式示出的结构结合而形成的结构。
(实施例模式12)
实施例模式12将解释采用了其中像素亮度变化依赖于施加电压的显示元件的情况下的像素结构。该实施例模式还解释了包括像素和适合其的驱动方法的显示装置的结构。液晶元件尤其适于该实施例模式描述的显示元件。
首先，图65示出像素的基本结构。该像素包括模拟电压保持电路5401、数字信号存储器电路5402、显示元件5403、信号线5404、第一开关5405、第二开关5406。
在该结构的情形中，当像素被选择时第一开关5405被接通。
在显示移动图像的情况下，通过第二开关5406选择模拟电压保持电路5401。接着，对应于视频信号的模拟电压从信号线5404输入到模拟电压保持电路5401。
该模拟电压保持电路5401保持该模拟电压且将该电压施加到显示元件5403。以该方式，依照模拟电压表示像素的灰度级。接着，在每帧周期模拟电压从信号线5404输入到模拟电压保持电路5401。
在显示静止图像的情形中，通过第二开关5406选择数字信号存储器电路5402。接着，对应于视频信号的数字信号从信号线5404输入到数字信号存储器电路5402。
该数字信号存储器电路5402存储该数字信号且设置显示元件5403的像素电极的电势。以该方式，依照从数字信号存储器电路5402输入的电势和显示元件5403的相对电极5407的电势之间的电势差来控制显示元件5403的发光和不发光。
注意，在显示静止图像的情形中，能采用区域灰度级方法等表示灰度级。
参照图66A和66B解释采用区域灰度级方法的情形。
图66A中的显示装置包括第一信号线驱动电路5501、第二信号线驱动电路5502、像素部分5503和扫描线驱动电路5504。在像素部分5503中，像素5505依照扫描线和信号线以矩阵形式排列。
每个像素5505包括子像素5506a、5506b、5506c。子像素的发光区域是加权的。例如，发光区域的尺寸设置为满足22：21：20。这能执行3位的显示，即，具有8个灰度级等级的显示。
注意，子像素5506a的第一开关5507连接到信号线Da，子像素5506b的第一开关5507连接到信号线Db，子像素5506c的第一开关5507连接到信号线Dc。通过从扫描线驱动电路5504输入到扫描线S的信号，来控制子像素5506a、子像素5506b和子像素5506c的第一开关5507接通/断开。换言之，在选择的像素中第一开关5507处于接通状态。接着，模拟电压和数字信号分别从信号线写入模拟电压保持电路5509和数字信号存储器电路5510。
换言之，在显示移动图像的情况下，信号输入到扫描线S以接通第一开关5507，通过第二开关5508选择模拟电压保持电路5509。对应视频信号的模拟电压从第一线驱动电路5501输入到信号线Da、信号线Db和信号线Dc。接着，模拟电压保持在每个子像素的模拟电压保持电路5509。注意，输入到信号线Da、信号线Db和信号线Dc的模拟电压此时大约彼此相等。因此，依赖于模拟电压的电平能表示灰度级。
另一方面，在显示静止图像的情况下，信号输入到扫描线S以接通第一开关5507，通过第二开关5508选择数字信号存储器电路5510。对应视频信号的数字信号从第二信号线驱动电路5502输入到信号线Da、信号线Db和信号线Dc。接着，数字信号保持在每个子像素的数字信号存储器电路5510中。注意，此时对应于每个子像素的发光区域的尺寸的每位信号作为输入到每个信号线Da、信号线Db和信号线Dc的数字信号被输入。因此，通过数字信号选择每个子像素发光和不发光能表示灰度级。
接着，解释图66B中的结构。图66B中的显示装置包括第一信号线驱动电路5601、第二信号线驱动电路5602、像素部分5603和扫描线驱动电路5604。在像素部分5603中，像素5605依照扫描线和信号线以矩阵形式排列。
每个像素5605包括子像素5606a、子像5606b、子像5606c。子像素的发光区域是加权的。例如，发光区域的尺寸设置为满足22：21：20。这能执行3位显示，即，具有8个灰度级等级的显示。
注意，子像素5606a、子像素5606b、子像素5606c的第一开关5607连接到信号线D。接着，通过从扫描线驱动电路5604输入到扫描线Sa的信号来控制子像素5606a的第一开关5607接通/断开；通过从扫描线驱动电路5604输入到扫描线Sb的信号来控制子像素5606b的第一开关5607接通/断开；通过从扫描线驱动电路5604输入到扫描线Sc的信号来控制子像素5606c的第一开关5607接通/断开。换言之，在选择的像素中第一开关5607处于接通状态。接着，模拟电压和数字信号分别从信号线写入模拟电压保持电路5609或数字信号存储器电路5610。
换言之，在显示移动图像的情况下，信号被顺序输入到扫描线Sa、扫描线Sb、扫描线Sc，以接通每个子像素的第一开关5607，通过第二开关5608选择模拟电压保持电路5609。对应视频信号的模拟电压从第一信号线驱动电路5601输入到信号线D。接着，模拟电压被顺序保持在每个子像素的模拟电压保持电路5609。注意，在选择每个像素的同时输入到信号线D的模拟电压此时大约彼此相等。因此，依赖于模拟电压的电平能表示灰度级。
另一方面，在显示静止图像的情况下，信号顺序输入到扫描线Sa、扫描线Sb、扫描线Sc以接通每个子像素的第一开关5607，通过第二开关5608选择数字信号存储器电路5610。对应视频信号的数字信号从第二信号线驱动电路5602输入到信号线D。接着，数字信号被顺序存储在每个子像素的数字信号存储器电路5610。注意，当选择每个子像素时，对应于每个子像素的发光区域尺寸的每位信号被输入。因此，通过由数字信号选择每个子像素发光和不发光能表示灰度级。
在显示静止图像的情况下当图像被部分重新写入时，本发明的显示装置对于其中没有执行重新写入的像素行不执行信号写入。
换言之，扫描线驱动电路包括输出控制装置，在前一帧中像素行的视频信号数据与将执行写入的像素行的视频信号数据相同的情况下，该输出控制装置阻止像素行被选择。
此外，图67示出包括模拟电压保持电路和数字信号存储器电路的像素的结构示例。该像素包括像素选择开关5701、第一开关5702、第二开关5703、第三开关5704、第一反相器5705、第二反相器5706、显示元件5708、信号线5709和电容器元件5710。
当在像素中写入信号时像素选择开关5701被接通。
此处，在显示移动图像的情况下，第一开关5702和第二开关5703被断开。注意第三开关5704处于接通或断开状态。接着，对应于视频信号的模拟电压从信号线5709被输入，且模拟电压的电荷在电容器元件5710中被累积。通过断开像素选择开关5701，模拟电压被保持在电容器元件5710中。
以该种方式，依照模拟电压表示灰度级。
另一方面，在显示静止图像的情况下，首先第一开关5702被接通，接着，第二开关5703被断开。第三开关5704从断开状态被接通。对应于视频信号的数字信号从信号线5709被输入到第一反相器5705，且从第一反相器5705的输出被输入到第二反相器5706。接着，从第二反相器5706的输出被输入到电容器元件5710和显示元件5708。即使像素选择开关5701被断开，来自第二反相器5706的输出继续被输入到显示元件5708的像素电极。注意，在数字信号具有高驱动能力的情况下可以同时接通第一开关5702和第三开关5704。
当数字信号写入像素时，数字信号如图68所示被存储。换言之，如箭头所表示，从第一反相器5705的输出设置第二反相器5706的输入且第二反相器5706的输出设置第一反相器5705的输入。因此，写入像素的数字信号能继续被存储。
在采用液晶元件作为显示元件5708的情形中，当DC电压被长时间施加到液晶元件时，能引起液晶元件老化(burn—in)等。因此，施加到液晶元件的电压优选被规则地反相。因此，如图68所示随着像素选择开关5701断开和第三开关5704接通，第一开关5702和第二开关5703轮流接通和断开。此外，根据第一开关5702和第二开关5703的规则的接通/断开定时，设置到相对电极5711的电势也变化。在白色显示像素中，AC电压施加到显示元件5708。另一方面，在黑色显示像素中，施加到显示元件5708的电压被设置为等于或小于液晶元件的阈值电压。
例如，参照图69解释这样的情形，其中当从信号线5709输入的数字信号(数字视频数据)是高(也称之为H电平)时像素处于发光状态(白色显示)且当数字信号(数字视频数据)是低(也称之为L电平)时像素处于不发光状态(黑色显示)。此时，设置在相对电极5711的电势在信号写入像素周期设置为L电平。在写入周期(指在信号写入像素周期中将信号写入被选择的像素的时间)，随着像素选择开关5701接通，第一开关5702接通以及第二开关5703断开，第三开关5704从断开状态接通。接着，在静止图像显示周期中，像素选择开关5701设置在断开状态且第三开关处于接通状态。
如图69所示，在写入周期(指在信号写入像素周期中将信号写入被选择的像素的时间)从信号线5709输入高数字信号(数字视频数据)的像素中，在静止图像显示周期中，第一开关5702接通，且第二开关5703断开。当第二反相器5706的H电平输出输入到显示元件5708的像素电极时，显示元件5708的相对电极5711设置为L电平电势。此外，当第一开关5702断开、第二开关5703接通且第一反相器5705的L电平输出输入到显示元件5708的像素电极时，显示元件5708的相对电极5711设置为H电平电势。因此，AC电压能继续施加到显示元件5708。
另一方面，在写入期(指在信号写入像素期将信号写入被选择的像素的时间)从信号线5709输入低数字信号(数字视频数据)的像素中，在静止图像显示周期中，第一开关5702接通，且第二开关5703断开。当第二反相器5706的L电平输出输入到显示元件5708的像素电极时，显示元件5708的相对电极5711设置为L电平电势。此外，当第一开关5702断开且第二开关5703接通以将第一反相器5705的H电平输出输入到显示元件5708的像素电极时，显示元件5708的相对电极5711设置为H电平电势。因此，施加到显示元件5708的电压可设置为等于或小于液晶元件的阈值电压。
在显示静止图像的情形中，能采用区域灰度级方法等表示灰度级。
参照图70简单解释采用区域灰度级方法的情形。像素包括子像素6000a、子像素6000b、子像素6000c。子像素的发光区域是加权的。例如，发光区域的尺寸设置为满足20：21：22。这能执行3位的显示，即，具有8个灰度级等级的显示。
注意，图70中的像素选择开关6001、第一开关6002、第二开关6003、第三开关6004、第一反相器6005、第二反相器6006、显示元件6008、电容器元件6010和相对电极6011分别对应图67中像素的像素选择开关5701、第一开关5702、第二开关5703、第三开关5704、第一反相器5705、第二反相器5706、显示元件5708、电容器元件5710和相对电极5711。在图70中，为每一子像素配置信号线，如图67示出的信号线5709。换言之，子像素6000a的像素选择开关6001连接到信号线Da，子像素6000b的像素选择开关6001连接到信号线Db，子像素6000c的像素选择开关6001连接到信号线Dc。接着，对应于每个子像素的发光区域尺寸的每位数字信号从每个信号线被输入。因此，通过由数字信号选择每个子像素发光和不发光能表示灰度级。
接着，图71A示出包括模拟电压保持电路和数字信号存储器电路的像素的另一结构示例。该像素包括第一像素选择开关6101、第二像素选择开关6104、第一电容器元件6102、第二电容器元件6105、显示元件6103、晶体管6106、第一开关6107、第二开关6108、信号线6109、第一电源线6110和第二电源线6111。Vrefh和Vref1交替设置到第一电源线6110，且Vcom设置到第二电源线6111。此处，Vrefh是满足(Vrefh>Vcom)和(Vrefh-Vcom)>VLCD的电势，Vref1是满足(Vrefh<Vcom)和(Vcom-Vref1)>VLCD的电势。当Vrefh或Vref1设置到显示元件6103的一个电极且Vcom设置到另一个电极时，等于或大于阈值电压VLCD的电压施加到显示元件6103。此外，约等于第二电源线6111电势的电势设置到显示元件6103的相对电极6112。换言之，当Vcom设置到显示元件6103的像素电极时，在像素电极的电势和相对电极的电势之间的电势差被设置为等于或小于显示元件6103的阈值电压VLCD。
解释像素的操作。在显示移动图像的情形中，如图71B示出，第一像素选择开关6101设置在接通状态，第二像素选择开关6104、第一开关6107、第二开关6108设置在断开状态。接着，依照像素的灰度级，将模拟电势输入到信号线6109。该模拟电势对应视频信号。
接着，解释显示静止图像的情形。在显示静止图像的情形中，第二像素选择开关6104设置在接通状态，第一像素选择开关6101、第一开关6107、第二开关6108设置在断开状态。接着，数字信号输入到信号线6109。该数字信号对应视频信号。接着，如图72A示出，信号被写入第二电容器元件6105。
接着，第二像素选择开关6104断开且第一开关6107接通同时第一像素选择开关6101和第二开关6108保持在断开状态。接着，如图72B示出，第一电源线6110的电势Vrefh设置到第一电容器元件6102的一个电极。此外，第二电源线6111的电势Vcom设置到第一电容器元件6102的另一个电极；因此，电势差(Vrefh-Vcom)的电荷在电容器元件6102中累积。注意，电源电势Vrefh此时设置到显示元件6103的像素电极。
接着，第一开关6107断开且第二开关6108接通同时第一像素选择开关6101和第二像素选择开关6104保持处于断开状态。接着，依照写入第二电容器元件6105的数字信号控制晶体管6106导通/截止。
换言之，当写入第二电容器元件6105的数字信号是H电平时晶体管6106导通。因此，如图72C示出，第二电源线6111的电势Vcom设置到第一电容器元件6102的两个电极。接着，电势Vcom设置到显示元件6103的像素电极。注意，因为约等于Vcom的电势设置到显示元件6103的相对电极6112，所以此时电压很难施加到显示元件6103。因此，像素处于不发光的状态。另一方面，当写入第二电容器元件6105的数字信号是L电平时，晶体管6106截止。因此，如图72D示出，第一电容器元件6102保持电压。因此，因为设置到显示元件6103的像素电极的电势保持在Vrefh，所以像素处于发光状态。
接着，电势Vref1设置到第一电源线6110，在下一帧周期中执行相似的操作。接着，在前一帧周期中施加到显示元件6103的反向偏置电压被施加到发光像素的显示元件6103。因此，在每一帧周期能通过改变施加到第一电源线6110的电势来改变施加到显示元件6103偏置方向。因此，能防止显示元件6103的老化。
注意，只要保持在第二电容器6105的数字信号能控制晶体管6106导通/截止，就可接受。因此，即使在第二电容器6105中累积的电荷被稍微释放，仍能执行正常的操作。因此，每几个帧周期、十几帧周期或几十帧周期可以执行数字信号周期地重新写入像素。因此，可以减少功耗。
注意，在显示静止图像的情形中当图像被部分改变时，独立于将数字信号周期地重新写入像素执行将信号重新写入像素。在该情形中，本发明的显示装置仅在包括发光或不发光状态改变的像素的像素行中独立于将数字信号周期地重新写入像素来执行将信号重新写入像素。换言之，当其中信号将被写入像素的像素行的数字信号数据与已经写入像素的数字信号数据相同时，扫描线驱动电路没有选择该像素行。
因此，能进一步降低功耗。
注意，可应用到本发明显示装置的像素结构不限于上述描述的结构。而且，对于数字信号存储器电路，可以采用如图67示出的静态随机存储器(SRAM)或采用如图71A和71B示出的动态随机存储器(DRAM)。可替代地，能采用它们的结合。
该实施例模式可与上述实施例模式结合。换言之，本发明能采用所有由该实施例模式示出的结构和上述实施例模式示出的结构结合而形成的结构。
(实施例模式13)
在该实施例模式中，参照图53A和53B描述用于显示装置的显示板的结构。
在该实施例模式中，参照图53A和53B描述可用于本发明显示装置的显示板的结构。图53A是显示板的顶视图，图53B是沿图53A的线A-A的剖视图。提供了以点线示出的信号线驱动电路3601、像素部分3602、第一扫描线驱动电路3606和第二扫描线驱动电路3603。此外，提供有密封衬底3604和密封剂3605。在密封剂3605周围有空间3607。
导线3608是用于传输输入到第一扫描线驱动电路3606、第二扫描线驱动电路3603和信号线驱动电路3601的信号的导线。通过导线3608，视频信号、时钟信号、起始信号等从FPC(柔性印刷电路)3609被接收，FPC3609是外部输入端。在FPC3609和显示板之间的连接部分上，通过COG(玻上芯片)等装配了IC芯片(配置有存储器电路、缓冲器电路等的半导体芯片)3619。注意，尽管此处仅示出FPC，印刷电路板(PWB)可附到FPC上。该说明书中的显示装置不仅包括显示面板的主体，还包括配置有FPC或PWB的显示面板的主体，此外，还包括装配有IC芯片等的显示面板的主体。
参照图53B描述它的剖面结构。像素部分3602和***驱动电路(第二扫描线驱动电路3603、第一扫描线驱动电路3606和信号线驱动电路3601)形成在衬底3610上。此处说明信号线驱动电路3601和像素部分3602。
此处注意，信号线驱动电路3601由采用n沟道TFT3620和p沟道TFT3621的CMOS电路构成。尽管在该实施例模式中***驱动电路形成在显示板的一个衬底上，但是本发明不限于此，且***驱动电路的整体或部分可以形成在IC芯片等上，接着通过COG等装配。
而且，像素部分3602具有多个电路，每个电路形成包括开关TFT3611和驱动TFT3612的像素。驱动TFT3612的源电极连接到第一电极3613。此外，绝缘体3614被形成以便于覆盖第一电极3613的端部；此处采用正光敏丙烯酸树脂薄膜形成。
为了改善覆盖层，形成绝缘体3614的上边缘部分或下边缘部分以具有曲率的曲面。例如，在采用正光敏丙烯酸作为绝缘体3614的材料的情形中，优选地仅绝缘体3614的上边缘形成具有曲率(0.2到3μm)半径的曲面。由于光而在蚀刻剂中不溶的负型树脂或由于光而在蚀刻剂中可溶的正型树脂可用作绝缘体3614。
在第一电极3613上，形成包含有机化合物的层3616和第二电极3617。作为阳极的第一电极3613优选地采用具有高功函数的材料形成。例如，能采用ITO(氧化铟锡)薄膜、氧化铟锌(IZO)薄膜、氮化钛薄膜、铬薄膜、钨薄膜、锌薄膜或铂薄膜的单层薄膜；氮化钛薄膜和包含铝作为主要成分的薄膜的叠层薄膜；或氮化钛薄膜、包含铝作为主要成分的薄膜和氮化钛薄膜的三层结构。注意，叠层结构能降低导线的阻抗，实现优良的欧姆接触，并提供作为阳极的功能。
通过采用蒸发掩模的蒸发方法或喷墨方法形成包含有机化合物的层3616。作为包含有机化合物的层3616，部分采用周期***的第四族的金属络合物，或者低分子重量材料或高分子重量材料可与这样的金属化合物结合使用。通常，作为用于包含有机化合物的层的材料，在许多情况中在单层或叠层中使用有机化合物；但是，该实施例模式中包括了其中在有机化合物形成的层中部分使用无机化合物的结构。而且，能使用已知的三重态材料。
作为形成在包含有机化合物的层3616上的第二电极(阴极)3617的材料，能采用具有低功函数的材料(Al、Ag、Li、Ca，或这些材料的合金MgAg、MgIn、AlLi、CaF2，或氮化钙)。在包含有机化合物的层3616中生成的光通过第二电极3617发射的情况下，薄金属膜和透明传导膜(例如，ITO(氧化铟和氧化锡的合金)，氧化铟和氧化锌的合金(In2O3-ZnO)，或氧化锌(ZnO)等)优选地用作第二电极(阴极)3617。
接着，采用密封剂3605将密封衬底3604装配在衬底3610上，以便于显示元件3618被配置由衬底3610、密封衬底3604和密封剂3605围绕的空间3607中。注意，空间3607可填充有惰性气体(例如氮或氩)或密封剂3605。
注意，基于环氧树脂的树脂优选地用于密封剂3605。此外，优选地这些材料尽可能不传输湿气和氧气。作为密封衬底3604，能采用玻璃衬底、石英衬底或由FRP(玻璃纤维增强塑料)、PVF(聚氟乙烯)、聚脂薄膜、聚酯、丙烯酸等形成的塑料衬底。
以该方式，能获得显示板。
如图53A和53B所示，通过在一个衬底上形成信号线驱动电路3601、像素部分3602、第二扫描线驱动电路3603和第一扫描线驱动电路3606，能实现显示装置的成本降低。
注意，显示板的结构不限于图53A示出的结构，其中在一个衬底上形成了信号线驱动电路3601、像素部分3602、第二扫描线驱动电路3603和第一扫描线驱动电路3606，且能采用这样的结构，其中对应于信号线驱动电路3601的图54A中的信号线驱动电路4201形成在IC芯片上，且通过COG等装配在显示板上。注意，图54A中的衬底4200、像素部分4202、第二扫描线驱动电路4203、第一扫描线驱动电路4204、FPC4205、IC芯片4206，IC芯片4207、密封衬底4208和密封剂4209分别对应于图53A中的衬底3610、像素部分3602、第二扫描线驱动电路3603、第一扫描线驱动电路3606、FPC3609、IC芯片3618、IC芯片3619、密封衬底3604和密封剂3605。
即，为了减少功耗，采用CMOS等在IC芯片上仅形成信号线驱动电路，该信号线驱动电路的驱动电路要求以高速操作。而且，当IC芯片是通过采用硅晶片等形成的半导体芯片时，能获得更高速的操作和更低的功耗。
此外，通过将第二扫描线驱动电路4203和第一扫描线驱动电路4204与像素部分4202集成，能降低成本。
因此，能实现高清晰度显示装置的成本降低。此外，通过将配置有功能电路(存储器或缓冲器)的IC芯片安装在FPC5305和衬底5300之间的连接部分上，能有效使用衬底区域。
此外，分别对应于图53A中的信号线驱动电路3601、第二扫描线驱动电路3603、第一扫描线驱动电路3606的图54B中的信号线驱动电路4211、第二扫描线驱动电路4214、第一扫描线驱动电路4213可形成在IC芯片上，且接着也通过COG等装配在显示板上。在该情形中，能进一步降低高清晰度显示装置的功耗。因此，为了进一步降低显示装置的功耗，希望采用多晶硅作为用于像素部分的晶体管的半导体层。注意，图54B中的衬底4210、像素部分4212、FPC4215、IC芯片4216、IC芯片4217、密封衬底4218、密封剂4219分别对应于图53A中的衬底3610、像素部分3602、FPC3609、IC芯片3618、IC芯片3619、密封衬底3604、密封剂3605。
可替代地，通过使用非晶硅作为用于像素部分4212的晶体管的半导体层，能降低成本。而且，能生产大的显示板。
通过图55A的示意图示出了上述显示板的结构。配置有多个像素的像素部分4102形成在衬底4101上，第一扫描线驱动电路4104、第二扫描线驱动电路4103和信号线驱动电路4105形成在像素部分4102的***。
通过FPCs(柔性印刷电路)4106从外部将信号提供给第一扫描线驱动电路4104、第二扫描线驱动电路4103和信号线驱动电路4105。
注意，通过COG(玻上芯片)、TAB(带式自动接合)等将IC芯片安装在FPCs4106上。即，难以和像素部分4102形成在相同衬底上的第一扫描线驱动电路4104、第二扫描线驱动电路4103和信号线驱动电路4105的部分存储器、缓冲器等能形成在IC芯片上，以被装配在显示装置上。
此外，如图55B所示，第一扫描线驱动电路4104和第二扫描线驱动电路4103能装配在本发明显示装置的像素部分4102的一侧。注意，图55B所示的显示装置与图55A所示的显示装置不同仅在于第二扫描线驱动电路4103的排列，因此使用了同样的附图标记。此外，能采用这样的结构，其中一个扫描线驱动电路执行第一扫描线驱动电路4104和第二扫描线驱动电路4103的功能。可替代地，能使用扫描线驱动电路4104或4103之一。即，依照像素结构和驱动方法能适当改变该结构。
而且，第一扫描线驱动电路、第二扫描线驱动电路和信号线驱动电路不必以像素的行方向和列方向设置。例如，如图56A所示，形成在IC芯片上的***驱动电路4301具有图54B中第一扫描线驱动电路4213、第二扫描线驱动电路4214和信号线驱动电路4211的功能。注意，图56A中的衬底4300、像素部分4302、FPC4304、IC芯片4305、IC芯片4306、密封衬底4307、密封剂4308分别对应于图53A中的衬底3610、像素部分3602、FPC3609、IC芯片3618、IC芯片3619、密封衬底3604、密封剂3605。
参照图56B示出的图案描述图56A示出的显示装置的信号线的连接。包括衬底4310、***驱动电路4311、像素部分4312、FPC4313和FPC4314。通过FPC4313将外部信号和电源电势输入到***驱动电路4311。***驱动电路4311的输出被输入到与像素部分4312的像素连接的列方向的信号线和行方向的扫描线。
图57A和57B示出可应用于显示元件3618的显示元件的例子。换言之，参考图57A和57B解释可应用于上述实施例模式示出的像素的显示元件的结构。
在图57A示出的元件的结构中，阳极4402、由空穴注入材料制成的空穴注入层4403、由空穴传输材料制成的空穴传输层4404、发光层4405、由电子传输材料制成的电子传输层4406、由电子注入材料制成的电子注入层4407和阴极4408以这样的顺序堆叠在衬底4401上。此处，发光层4405有时仅由一种发光材料制成，但可由两种或更多材料制成。此外，本发明的元件的结构不限于该结构。
除了图57A示出的其中功能层堆叠在一起的叠层结构，还能采用不同的元件，例如采用高分子化合物的元件或高效元件，所述高效元件中采用从三重受激态发光的三重态发光材料形成发光层。此外，通过空穴阻挡层控制载流子重新结合区域将发光区域分为两个区域而实现的白色显示元件等也能应用。
在图57A示出的本发明的元件的生产方法中，首先，在配置有阳极4402(ITO)的衬底4401上以该顺序蒸发空穴注入材料、空穴传输材料和发光材料。接着，电子传输材料和电子注入材料被蒸发，且最终通过蒸发形成阴极4408。
下面描述适用于空穴注入材料、空穴传输材料、电子传输材料和电子注入材料和发光材料的材料。
作为空穴注入材料，卟啉基化合物、苯二甲蓝染料(下文中称为“H2Pc”)、铜酞菁(下文中称为“CuPc”)等在有机化合物中有效的。此外，比使用的空穴传输材料具有更小电离电势值的材料和具有传输功能的材料也被用作空穴注入材料。也有化学方法掺杂的导电高分子化合物的材料，其包括掺有聚苯乙烯磺酸盐(下文中称为“PSS”)、聚苯胺等的聚乙烯二氧噻吩(下文中称为“PEDOT”)。此外，鉴于阳极的平坦化，绝缘的高分子化合物是有效的，经常使用聚酰亚胺(下文中称为“PI”)。而且，也能使用无机化合物，其包括氧化铝(下文中称为“氧化铝(alumina)”)的超薄薄膜和金属(例如金或铂)薄膜。
作为空穴传输材料，最为广泛使用芳族胺基化合物(例如，具有苯环-氮键的化合物)。广泛使用的材料包括4，4’-二(二苯胺)-联苯(下文中称为“TAD”)、它的衍生物例如4，4’-二[N-(3-甲基苯基)-N-苯基-氨基]-联苯(下文中称为“TPD”)或4，4’-二[N-(1-萘基)-N-苯基-氨基]-联苯(下文中称为“α-NPD”)，此外，还包括星爆芳族胺例如4，4’，4”-三(N，N-联苯-氨基)-三苯胺(下文中称为“TDATA”)和4，4’，4”-三[N-(3-甲基苯基)-N-苯基-氨基]-三苯胺(下文中称为“MTDATA”)。
作为电子传输材料，经常使用金属络合物。能使用下述具有喹啉基干或苯并喹啉基干等的金属络合物：Alq、BAlq、三(4-甲基-8-喹啉)铝(缩写：Almp)、二(10-羟基苯[h]-喹啉)铍(缩写：Bebp)等。除此之外，能使用具有噁唑类配合基或噻唑类基配合基等的下述金属络合物：二[2-(2-羟苯基)苯并噁唑]锌(缩写：Zn(BOX)2)、二[2-(2-羟苯基)苯并噻唑]锌(缩写：Zn(BTZ)2)等。而且，除了金属络合物，噁二唑衍生物(例如2-(4-联苯)-5-(4-叔丁基苯基)-1，3，4-噁二唑(下文中称为“PBD”)和OXD-7)、***衍生物(例如TAZ和3-(4-叔丁基苯酚)-4-(4-乙基苯基)-5-(4-联苯基)-1，2，4-***(下文中称为“p-EtTAZ”))和菲咯啉衍生物(例如红菲绕啉(下文中称为“BPhen”)和BCP)具有电子传输性能。
作为电子注入材料，能采用上述电子传输材料。此外，经常使用绝缘体的超薄薄膜，例如氟化钙、氟化锂或氟化铯的金属卤化物或例如氧化锂的碱金属氧化物。而且，如乙酰丙酮锂(下文中称为“Li(acac)”)或8-喹啉-锂(下文中称为“Liq”)的碱金属络合物也是有效的。
作为发光材料，除了上述如Alq、Almp、BeBq、BAlq、Zn(BOX)2、Zn(BTZ)2的金属络合物，多种荧光颜料是有效的。荧光颜料包括蓝色的4，4’-二(2，2-联苯基-乙烯基)-联苯和橙红色的4-(二氰亚甲基)-2-甲基-6-(p-二甲氨基苯乙烯基)-4H-吡喃等。而且，能使用三重态发光材料，其主要是具有铂或铱作为主要金属的化合物。作为三重态发光材料，三(2-苯基吡啶)铱、二(2-(4’-tryl)吡啶(pyridinato)-N，C2’)乙酰丙酮铱(下文中称为“acacIr(tpy)2”)、2，3，7，8，12，13，17，18-八乙基-21H-23H卟啉-铂是已知的。
通过将上述具有各个功能的材料结合，能生产出高可靠性的显示元件。
此外，通过改变具有上述实施例模式描述的像素结构的驱动晶体管的极性使其成为n沟道晶体管和反转显示元件的相对电极的电势和设置为电源线的电势的电平，能使用具有以与图57A中所示相反顺序堆叠的层的显示元件。换言之，在图57B示出的元件结构中，阴极4408、由电子注入材料制成的电子注入层4407、由电子传输材料制成的电子传输层4406、发光层4405、由空穴传输材料制成的空穴传输层4404、由空穴注入材料制成的空穴注入层4403、和阳极4402顺序堆叠在衬底4401上。
此外，为了提取显示元件发射的光，阳极和阴极中至少一个是透明的。接着，TFT和显示元件形成在衬底上。存在具有顶部发射结构、底部发射结构和双重发射结构的显示元件，其中顶部发射结构通过与衬底的相对表面提取发射的光，其中底部发射结构通过衬底侧上的表面提取发射的光，其中双重发射结构通过与衬底的相对表面和衬底侧上的表面提取发射的光。本发明的像素结构能应用于具有任一发射结构的显示元件。
参照图58A描述具有顶部发射结构的显示元件。
在衬底4500上，驱动TFT4501由***其间的基膜4505形成，第一电极4502与驱动TFT4501的源极接触形成。包含有机化合物的层4503和第二电极4504形成在其上。
注意，第一电极4502是显示元件的阳极，第二电极4504是显示元件的阴极。换言之，显示元件形成在的这样的区域中，其中包含有机化合物的层4503置于第一电极4502和第二电极4504之间。
此处，作为阳极的第一电极4502优选地采用具有高功函数的材料形成。例如，能采用氮化钛薄膜、铬薄膜、钨薄膜、锌薄膜或铂薄膜的单层薄膜；氮化钛薄膜和包含铝作为主要成分的薄膜的叠层薄膜；或氮化钛薄膜、包含铝作为主要成分的薄膜和氮化钛薄膜的三层结构等。注意，当第一电极4502具有叠层结构时能降低导线的阻抗，实现优良的欧姆接触，并提供阳极的功能。通过采用反射光的金属薄膜，能形成不透射光的阳极。
作为阴极的第二电极4504的材料优选地采用由具有低功函数的材料(Al、Ag、Li、Ca，或这些材料的合金，诸如MgAg、MgIn、AlLi、CaF2，或氮化钙)形成的薄金属膜和透明导电膜(例如，氧化铟锡(ITO)、氧化铟锌(IZO)和氧化锌(ZnO)等)的叠层形成。通过采用上述的薄金属膜和透明的传导膜，能形成能够透射光的阴极。
因此，显示元件的光可从图58A中箭头指示的顶部表面被提取。换言之，在将显示元件用于图53A和53B示出的显示面板的情况下，光朝向衬底3610侧发光。因此，当具有顶部发射的显示元件用于显示装置时，透射光的衬底用作密封衬底3604。
此外，在提供光学薄膜的情形中，光学薄膜配置在密封衬底3604上。
参考图58B描述具有底部发射结构的显示元件。因为除发射结构外的结构是相同的，所以采用与图58A中相同的附图标记描述。
此处，作为阳极的第一电极4502优选地采用具有高功函数的材料形成。例如，能采用如氧化铟锡(ITO)薄膜或氧化铟锌(IZO)薄膜的透明导电薄膜。通过使用透明导电薄膜，能形成能透射光的阳极。
作为阴极的第二电极4504优选地采用由具有低功函数的材料(Al、Ag、Li、Ca，或这些材料的合金如MgAg、MgIn、AlLi、CaF2，或氮化钙)形成的金属膜形成。通过采用上述反射光的金属膜，能形成不透射光的阴极。
因此，显示元件的光从图58B中箭头指示的底部表面被提取。换言之，在将显示元件用于图53A和53B示出的显示面板的情况下，光朝向衬底3610侧发光。因此，当具有底部发射结构的显示元件用于显示装置时，透射光的衬底用作衬底3610。
此外，在提供光学薄膜的情形中，光学薄膜可配置在衬底3610上。
参考图58C解释具有双重发射结构的显示元件。因为除发射结构外的结构是相同的，所以采用与图58A中相同的附图标记描述。
此处，作为阳极的第一电极4502优选地采用具有高功函数的材料形成。例如，能采用如氧化铟锡(ITO)薄膜或氧化铟锌(IZO)薄膜的透明导电薄膜。通过使用透明导电薄膜，能够形成能透射光的阳极。
作为阴极的第二电极4504优选地采用由具有低功函数的材料(Al、Ag、Li、Ca，或这些材料的合金MgAg、MgIn、AlLi、CaF2，或氮化钙)形成的薄金属膜和透明导电膜(氧化铟锡(ITO)，氧化铟和氧化锌的合金(In2O3-ZnO)，氧化锌(ZnO)等)的叠层形成。通过采用上述的薄金属膜和透明导电膜，能形成能够透射光的阴极。
因此，显示元件的光从图58C中箭头指示的两个表面被提取。换言之，在将显示元件用于图53A和53B示出的显示面板的情况下，光朝向衬底3610侧和密封衬底3604侧发光。因此，当具有双重发射结构的显示元件用于显示装置时，透射光的衬底用作衬底3610侧和密封衬底3604。
此外，在提供光学薄膜的情形中，光学薄膜配置在衬底3610和密封衬底3604上。
此外，本发明能用于通过采用白色显示元件和滤色器获得全彩显示的显示装置。
如图59所示，例如，结构可以是：基膜4602形成在衬底4600上，驱动TFT4601形成在其上，第一电极4603与驱动TFT4601的源电极相连，包含有机化合物的层4604和第二电极4605形成在其上。
注意，第一电极4603是显示元件的阳极，第二电极4605是显示元件的阴极。换言之，显示元件形成在的这样区域中，其中包含有机化合物的层4604置于第一电极4603和第二电极4605之间。如图59所示的结构中发射白光。在显示元件上分别配置有红色滤色器4606R、绿色滤色器4606G、蓝色滤色器4606B，以获得全彩显示器。此外，配置有分离这些色过滤器的黑色矩阵(也称为“BM”)4607。
显示元件的上述结构能结合使用且能适于用于本发明的显示装置。此外，上述显示板和显示元件的结构仅是例子，另外的结构自然能被用于本发明的显示装置。
(实施例模式14)
本发明能用于不同的电子设备。特别地，本发明能用于电子设备的显示部分。作为电子设备，给出了如摄像机或数字照相机的照相机、护目镜型显示、导航***、声音重现装置(如车载音频或音频部件)、计算机、游戏机、移动信息终端(如移动计算机、移动电话、移动游戏机或电子书)、配置有记录介质的图像再现装置(特别地，再现记录介质如数字多功能光盘(DVD)和配置有用于显示图像的发光装置的装置)等。
图60A示出包括机壳26001、支架26002、显示部分26003、扬声部分26004、视频输入部分26005等的发光装置。本发明的显示装置能用于显示部分26003。注意，发光装置包括用于个人电脑、电视广播接收、广告显示等的显示信息的所有发光装置。采用本发明显示装置用于显示部分26003的发光装置能获得低功耗。
图60B示出包括主体26101、显示部分26102、图像接收部分26103、操作键26104、外部连接端口26105、快门26106等的照相机。
采用本发明用于显示部分26102的数字照相机能获得低功耗。
图60C示出包括主体26201、机壳26202、显示部分26203、键盘26204、外部连接端口26205、指示鼠标26206等的计算机。采用本发明用于显示部分26203的计算机能获得低功耗。
图60D示出包括主体26301、显示部分26302、开关26303、操作键26304、红外线部分26305等的移动计算机。采用本发明用于显示部分26302的移动计算机能获得低功耗。
图60E示出配置有记录介质的移动图像再现装置，该记录介质(特别是，DVD再现装置)包括主体26401、机壳26402、显示部分A26403和B26404、记录介质(如DVD)读出部分26405、操作键26406、扬声部分26407等。显示部分A26403主要显示图像信息同时显示部分B26404主要显示字符信息。采用本发明用于显示部分A26403和B26404的图像再现装置能获得低功耗。
图60F示出包括主体26501、显示部分26502、臂部分26305等的眼镜式显示。采用本发明用于显示部分26502的眼镜式显示能获得低功耗。
图60G示出包括主体262001、显示部分262002、机壳262003、外部连接端口262004、遥控接收部分262005、电池262007、声音输入部分262008、操作键262009等的摄像机。采用本发明用于显示部分262002的摄像机能获得低功耗。
图60H示出包括主体26701、机壳26702、显示部分26703、声音输入部分26704、声音输出部分26705、操作键26706、外部连接端口26707、天线26708等的移动电话。
近年，移动电话配置有游戏功能、照相功能、电子货币功能等，增加了附加高价值的移动电话的需求。同时移动电话已经是多功能的且使用的频率已经增加，每次充电使用的时间也已经要求延长。采用本发明用于显示部分26703的移动电话能获得低功耗。因此，能长期使用。
参照图62解释显示部分中具有本发明显示装置的移动电话的具体结构例子。
可拆的显示板5010并入机壳5000中。依据显示板5010的尺寸能适当地改变机壳5000的形状和大小。固定显示板5010的机壳5000被安装在印刷板5001上以便于作为模块合成一体。
显示板5010通过FPC5011连接到印刷板5001。印刷板5001配置有扬声器5002、麦克风5003、发送和接收电路5004和包括CPU和控制器等的信号处理电路5005。这样的模块，输入装置5006、电池5007彼此结合以存储在机壳5009中。显示板5010的像素部分被排列以便于从配置到机壳5009的开口窗户是可以看到。
显示板5010可以这样一种方式集成，该方式中像素部分和部分***驱动电路(在多个驱动电路中具有低操作频率的驱动电路)形成在采用TFTs的衬底上且部分***驱动电路(在多个驱动电路中具有高操作频率的驱动电路)形成在IC芯片上，所述IC芯片通过COG(玻上芯片)被装配在显示板5010上。可替代地，通过采用TAB(带式自动接合)或印刷板能将IC芯片连接到玻璃衬底上。图54A示出这样的显示板结构的例子，其中部分***驱动电路和像素部分集成形成在衬底上，而通过COG等装配形成有其他***驱动电路的IC芯片。该结构允许降低显示装置的功耗且移动电话每次充电能用更长时间。而且，能降低移动电话的成本。
为了进一步降低功耗，如图54B所示，像素部分形成在采用TFTs的衬底上且所有***驱动电路形成在IC芯片上，且接着通过COG(玻上芯片)等将IC芯片装配在显示板上。
图63示出其中显示板4801与电路衬底4802结合的EL模块。显示板4801具有像素部分4803、扫描线驱动电路4804和信号线驱动电路4805。在电路衬底4802上，例如，形成有控制电路4806、信号驱动电路4807等。显示板4801和电路衬底4802通过连接线4808相互连接。FPC等用作连接线。
对于显示板4801，像素部分和部分***驱动电路(在多个驱动电路中具有低操作频率的驱动电路)形成在采用TFTs的衬底上且部分***驱动电路(在多个驱动电路中具有高操作频率的驱动电路)可形成在IC芯片上，所述IC芯片然后通过COG(玻上芯片)等被装配在显示板4801上。可替代地，通过采用TAB(带式自动接合)或印刷板，IC芯片能装配在显示板上。图54A示出这样的显示板结构的例子，其中部分***驱动电路和像素部分集成形在衬底上，而通过COG等装配形成有其他***驱动电路的IC芯片。
为了进一步降低功耗，如图54B所示，像素部分形成在采用TFTs的衬底上且所有***驱动电路形成在IC芯片上，且接着通过COG(玻上芯片)等将IC芯片装配在显示板上。图54B示出这样的结构例子，其中像素部分形成在衬底上，而通过COG等装配形成有***驱动电路的IC芯片。
通过该EL模块，能实现EL电视接收器。图64是EL电视接收器主体结构的方框图。调谐器4901接收图像信号和声音信号。图像信号放大器电路4902、图像信号处理电路4903和控制电路4806处理图像信号，图像信号处理电路4903将从图像信号放大器电路输出的信号转换为与红、绿和蓝色每种色彩对应的彩色信号，控制电路4806将图像信号转换为驱动电路的输入规格。控制电路4806输出信号到扫描线侧和信号线侧。在数字驱动方案中，信号线侧配置有信号线驱动电路4807以将输入的数字信号分为待提供的m个单元。
在调谐器4901接收的信号中，音频信号传输到音频信号放大器电路4904，音频信号放大器电路的输出通过音频信号处理电路4905被提供到扬声器4906。控制电路4907接收接收站的控制信息(接收频率)或来自输入部分4908的音量控制信息，且传输信号到调谐器4901或音频信号处理电路4905。
如图60A所示，通过将图64的EL模块置于机壳26001中，能得到电视接收器。使用EL模块，形成显示部分26003。而且，电视接收器任意配置扬声器26004、视频输入端26005等。
本发明不限于电视接收器且能用于具有大面积的显示介质，如火车站、机场等上的信息显示板或街道上的广告显示板和个人电脑监视器。
以该方式，本发明能用于每种电子设备。
该申请基于2005年12月2日在日本专利局递交的日本专利申请no.2005-348835，其全部内容包含在此作为参考。

Claims (27)

1.一种显示装置包括：
包括以矩阵形式提供的(nxm)个像素的像素部分；
选择所述(nxm)个像素的第(i-1)行和选择所述(nxm)个像素的第i行的扫描线驱动电路；和
当选择第(i-1)行时输入第一视频信号到第(i-1)行且当选择第i行时输入第二视频信号到第i行的信号线驱动电路，
其中所述信号线驱动电路包括：
移位寄存器；和
确定电路，当所述第一视频信号和所述第二视频信号相同时，该确定电路通过接通用于初始化信号的开关来停止所述移位寄存器中所述第二视频信号的信号传输，
其中n是自然数，
其中m是自然数，和
其中i是不小于2且不大于n的自然数。
2.一种显示装置包括：
包括以矩阵形式提供的(nxm)个像素的像素部分；
选择所述(nxm)个像素的第(i-1)行和选择所述(nxm)个像素的第i行的扫描线驱动电路；和
当选择第(i-1)行时输入第一视频信号到第(i-1)行的第j列至第k列且当选择第i行时输入第二视频信号到第i行的第j列至第k列的信号线驱动电路，
其中所述信号线驱动电路包括：
移位寄存器；和
确定电路，当所述第一视频信号和所述第二视频信号相同时，该确定电路通过接通用于初始化信号的开关来停止所述移位寄存器中所述第二视频信号的信号传输，
其中n是自然数，
其中m是自然数，
其中i是不小于2且不大于n的自然数，
其中j是比m小的自然数，和
其中k是大于j且不大于m的自然数。
3.一种显示装置包括：
包括以矩阵形式提供的(nxm)个像素的像素部分；
选择所述(nxm)个像素的第(i-1)行和选择所述(nxm)个像素的第i行的扫描线驱动电路；和
当选择第(i-1)行时输入第一视频信号到第(i-1)行且当选择第i行时输入第二视频信号到第i行的信号线驱动电路，
其中所述信号线驱动电路包括：
提供采样脉冲的移位寄存器；
根据所述第一视频信号的采样脉冲保持所述第一视频信号的锁存电路；和
确定电路，当保持在所述锁存电路中的所述第一视频信号和所述第二视频信号相同时，该确定电路通过接通用于初始化信号的开关来停止提供所述第二视频信号的采样脉冲，
其中n是自然数，
其中m是自然数，和
其中i是不小于2且不大于n的自然数。
4.一种显示装置包括：
包括以矩阵形式提供的(nxm)个像素的像素部分；
选择所述(nxm)个像素的第(i-1)行和选择所述(nxm)个像素的第i行的扫描线驱动电路；和
当选择第(i-1)行时输入第一视频信号到第(i-1)行的第j列至第k列且当选择第i行时输入第二视频信号到第i行的第j列至第k列的信号线驱动电路，
其中所述信号线驱动电路包括：
提供采样脉冲的移位寄存器；
根据所述第一视频信号的采样脉冲保持所述第一视频信号的锁存电路；和
确定电路，当保持在所述锁存电路中的所述第一视频信号和所述第二视频信号相同时，该确定电路通过接通用于初始化信号的开关来停止提供所述第二视频信号的采样脉冲，
其中n是自然数，
其中m是自然数，
其中i是不小于2且不大于n的自然数，
其中j是小于m的自然数，和
其中k是大于j且不大于m的自然数。
5.一种显示装置包括：
包括以矩阵形式提供的(nxm)个像素的像素部分；
选择所述(nxm)个像素的第(i-1)行和选择所述(nxm)个像素的第i行的扫描线驱动电路；和
当选择第(i-1)行时输入第一视频信号到第(i-1)行的第j列至第k列且当选择第i行时输入第二视频信号到第i行的第j列至第k列的信号线驱动电路，
其中所述信号线驱动电路包括：
提供采样脉冲的移位寄存器；
根据所述第一视频信号的采样脉冲保持所述第一视频信号的锁存电路；
确定电路，当所述第一视频信号和所述第二视频信号相同时，该确定电路通过接通用于初始化信号的开关来停止所述移位寄存器中所述第二视频信号的信号传输，
其中n是自然数，
其中m是自然数，
其中i是不小于2且不大于n的自然数，
其中j是小于m的自然数，和
其中k是大于j且不大于m的自然数。
6.一种显示装置包括：
包括以矩阵形式提供的(nxm)个像素的像素部分；
选择所述(nxm)个像素的第(i-1)行和选择所述(nxm)个像素的第i行的扫描线驱动电路；和
当选择第(i-1)行时输入第一视频信号到第(i-1)行且当选择第i行时输入第二视频信号到第i行的信号线驱动电路，
其中所述信号线驱动电路包括：
提供采样脉冲的移位寄存器；
根据所述第一视频信号的采样脉冲保持所述第一视频信号的第一锁存电路；
保持从所述第一锁存电路提供的第一视频信号的第二锁存电路；和
确定电路，当保持在所述第二锁存电路中的所述第一视频信号和所述第二视频信号相同时，该确定电路通过接通用于初始化信号的开关来停止提供所述第二视频信号的采样脉冲，
其中n是自然数，
其中m是自然数，和
其中i是不小于2和不大于n的自然数。
7.一种显示装置包括：
包括以矩阵形式提供的(nxm)个像素的像素部分；
选择所述(nxm)个像素的第(i-1)行和选择所述(nxm)个像素的第i行的扫描线驱动电路；和
当选择第(i-1)行时输入第一视频信号到第(i-1)行的第j列至第k列且当选择第i行时输入第二视频信号到第i行的第j列至第k列的信号线驱动电路，
其中所述信号线驱动电路包括：
提供采样脉冲的移位寄存器；
根据所述第一视频信号的采样脉冲保持第一视频信号的第一锁存电路；
保持从所述第一锁存电路提供的第一视频信号的第二锁存电路；和
确定电路，当所述第一视频信号和所述第二视频信号相同时，该确定电路通过接通用于初始化信号的开关来停止提供所述第二视频信号的采样脉冲，
其中n是自然数，
其中m是自然数，
其中i是不小于2且不大于n的自然数，
其中j是小于m的自然数，和
其中k是大于j且不大于m的自然数。
8.一种显示装置包括：
包括以矩阵形式提供的(nxm)个像素的像素部分；
选择所述(nxm)个像素的第(i-1)行和选择所述(nxm)个像素的第i行的扫描线驱动电路；和
当选择第(i-1)行时输入第一视频信号到第(i-1)行且当选择第i行时输入第二视频信号到第i行的信号线驱动电路，
其中所述信号线驱动电路包括：
提供采样脉冲的移位寄存器；
根据所述第一视频信号的采样脉冲保持所述第一视频信号的第一锁存电路；
保持从所述第一锁存电路提供的第一视频信号的第二锁存电路；和
确定电路，当所述第一视频信号和所述第二视频信号相同时，该确定电路通过接通用于初始化信号的开关来停止所述移位寄存器中所述第二视频信号的信号传输，
其中n是自然数，
其中m是自然数，和
其中i是不小于2且不大于n的自然数。
9.一种显示装置包括：
包括以矩阵形式提供的(nxm)个像素的像素部分；
选择所述(nxm)个像素的第(i-1)行和选择所述(nxm)个像素的第i行的扫描线驱动电路；和
当选择第(i-1)行时输入第一视频信号到第(i-1)行且当选择第i行时输入第二视频信号到第i行的信号线驱动电路，
其中所述信号线驱动电路包括：
移位寄存器；和
确定电路，当所述第一视频信号和所述第二视频信号相同时，该确定电路通过接通用于初始化信号的开关来停止所述移位寄存器中所述第二视频信号的信号传输，
其中，当所述第一视频信号和所述第二视频信号相同时，所述扫描线驱动电路包括停止选择第i行的开关，
其中n是自然数，
其中m是自然数，和
其中i是不小于2且不大于n的自然数。
10.如权利要求1的显示装置，
其中所述移位寄存器包括多个触发器电路，
其中所述确定电路包括多个开关，所述多个开关中的每一个开关电连接到所述多个触发器电路中对应一个的输入部分，
其中当所述第二视频信号与所述第一视频信号相同时，所述多个开关中的每一个开关通过初始化信号来控制所述移位寄存器中的信号传输。
11.如权利要求2的显示装置，
其中所述移位寄存器包括多个触发器电路，
其中所述确定电路包括多个开关，所述多个开关中的每一个开关电连接到所述多个触发器电路中对应一个的输入部分，
其中当所述第二视频信号与所述第一视频信号相同时，所述多个开关中的每一个开关通过初始化信号来控制所述移位寄存器中的信号传输。
12.如权利要求3的显示装置，
其中所述移位寄存器包括多个触发器电路，
其中所述确定电路包括多个开关，所述多个开关中的每一个开关电连接到所述多个触发器电路中对应一个的输入部分，
其中当所述第二视频信号与所述第一视频信号相同时，所述多个开关中的每一个开关通过初始化信号来控制采样脉冲的提供。
13.如权利要求4的显示装置，
其中所述移位寄存器包括多个触发器电路，
其中所述确定电路包括多个开关，所述多个开关中的每一个开关电连接到所述多个触发器电路中对应一个的输入部分，
其中当所述第二视频信号与所述第一视频信号相同时，所述多个开关中的每一个开关通过初始化信号来控制采样脉冲的提供。
14.如权利要求5的显示装置，
其中所述移位寄存器包括多个触发器电路，
其中所述确定电路包括多个开关，所述多个开关中的每一个开关电连接到所述多个触发器电路中对应一个的输入部分，
其中当所述第二视频信号与所述第一视频信号相同时，所述多个开关中的每一个开关通过初始化信号来控制所述移位寄存器中的信号传输。
15.如权利要求6的显示装置，
其中所述移位寄存器包括多个触发器电路，
其中所述确定电路包括多个开关，所述多个开关中的每一个开关电连接到所述多个触发器电路中对应一个的输入部分，
其中当所述第二视频信号与所述第一视频信号相同时，所述多个开关中的每一个开关通过初始化信号来控制采样脉冲的提供。
16.如权利要求7的显示装置，
其中所述移位寄存器包括多个触发器电路，
其中所述确定电路包括多个开关，所述多个开关中的每一个开关电连接到所述多个触发器电路中对应一个的输入部分，
其中当所述第二视频信号与所述第一视频信号相同时，所述多个开关中的每一个开关通过初始化信号来控制采样脉冲的提供。
17.如权利要求8的显示装置，
其中所述移位寄存器包括多个触发器电路，
其中所述确定电路包括多个开关，所述多个开关中的每一个开关电连接到所述多个触发器电路中对应一个的输入部分，
其中当所述第二视频信号与所述第一视频信号相同时，所述多个开关中的每一个开关通过初始化信号来控制所述移位寄存器中的信号传输。
18.如权利要求9的显示装置，
其中所述移位寄存器包括多个触发器电路，
其中所述确定电路包括多个开关，所述多个开关中的每一个开关电连接到所述多个触发器电路中对应一个的输入部分，
其中当所述第二视频信号与所述第一视频信号相同时，所述多个开关中的每一个开关通过初始化信号来控制所述移位寄存器中的信号传输。
19.如权利要求1的显示装置，
其中所述移位寄存器包括多个区域，和
其中不同的起始脉冲信号输入到所述多个区域中的每个区域以便于控制信号传输。
20.如权利要求2的显示装置，
其中所述移位寄存器包括多个区域，和
其中不同的起始脉冲信号输入到所述多个区域中的每个区域以便于控制信号传输。
21.如权利要求3的显示装置，
其中所述移位寄存器包括多个区域，和
其中不同的起始脉冲信号输入到所述多个区域中的每个区域以便于控制信号传输。
22.如权利要求4的显示装置，
其中所述移位寄存器包括多个区域，和
其中不同的起始脉冲信号输入到所述多个区域中的每个区域以便于控制信号传输。
23.如权利要求5的显示装置，
其中所述移位寄存器包括多个区域，和
其中不同的起始脉冲信号输入到所述多个区域中的每个区域以便于控制信号传输。
24.如权利要求6的显示装置，
其中所述移位寄存器包括多个区域，和
其中不同的起始脉冲信号输入到所述多个区域中的每个区域以便于控制信号传输。
25.如权利要求7的显示装置，
其中所述移位寄存器包括多个区域，和
其中不同的起始脉冲信号输入到所述多个区域中的每个区域以便于控制信号传输。
26.如权利要求8的显示装置，
其中所述移位寄存器包括多个区域，和
其中不同的起始脉冲信号输入到所述多个区域中的每个区域以便于控制信号传输。
27.如权利要求9的显示装置，
其中所述移位寄存器包括多个区域，和
其中不同的起始脉冲信号输入到所述多个区域中的每个区域以便于控制信号传输。
CN2006100641557A 2005-12-02 2006-12-01 显示装置 Expired - Fee Related CN1983355B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005348835 2005-12-02
JP2005-348835 2005-12-02
JP2005348835 2005-12-02

Publications (2)

Publication Number Publication Date
CN1983355A CN1983355A (zh) 2007-06-20
CN1983355B true CN1983355B (zh) 2010-12-15

Family

ID=38165862

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100641557A Expired - Fee Related CN1983355B (zh) 2005-12-02 2006-12-01 显示装置

Country Status (3)

Country Link
US (1) US9922600B2 (zh)
JP (2) JP5448263B2 (zh)
CN (1) CN1983355B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107068105A (zh) * 2017-06-15 2017-08-18 深圳市华星光电技术有限公司 栅极芯片

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9922600B2 (en) * 2005-12-02 2018-03-20 Semiconductor Energy Laboratory Co., Ltd. Display device
KR100994677B1 (ko) * 2007-04-24 2010-11-17 한양대학교 산학협력단 발광 소자 및 그 제조 방법
TW200847097A (en) * 2007-05-18 2008-12-01 Gigno Technology Co Ltd Electronic paper apparatus and its driving circuit and manufacturing method
JP4816686B2 (ja) 2008-06-06 2011-11-16 ソニー株式会社 走査駆動回路
TWI413071B (zh) * 2008-06-11 2013-10-21 Novatek Microelectronics Corp 用於液晶顯示器降低消耗功率之驅動方法及相關裝置
WO2011027676A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011065230A1 (en) 2009-11-30 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, method for driving the same, and electronic device including the same
US20110134142A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
US7902877B1 (en) * 2009-12-11 2011-03-08 Ess Technology, Inc. Digital sampling mixer with multiphase clocks
WO2011152120A1 (ja) * 2010-06-01 2011-12-08 シャープ株式会社 表示装置
KR20140124607A (ko) * 2013-04-17 2014-10-27 삼성디스플레이 주식회사 주사 구동부 및 이를 포함하는 유기전계발광 표시장치
TWI485693B (zh) * 2013-06-17 2015-05-21 Novatek Microelectronics Corp 源極驅動器
CN104252850A (zh) * 2013-06-25 2014-12-31 联咏科技股份有限公司 源极驱动器
CN103489392A (zh) * 2013-10-22 2014-01-01 合肥京东方光电科技有限公司 一种时序控制方法、时序控制器及显示装置
JP2015102596A (ja) * 2013-11-21 2015-06-04 ラピスセミコンダクタ株式会社 表示デバイスの駆動装置
JP6367566B2 (ja) * 2014-01-31 2018-08-01 ラピスセミコンダクタ株式会社 表示デバイスのドライバ
WO2016121045A1 (ja) * 2015-01-29 2016-08-04 株式会社ワコム 静電ペン
EP3308373A1 (en) * 2015-06-10 2018-04-18 Apple Inc. Display panel redundancy schemes
JP6146594B1 (ja) * 2015-12-22 2017-06-14 カシオ計算機株式会社 表示装置及びその制御方法、制御プログラム
JP6906978B2 (ja) 2016-02-25 2021-07-21 株式会社半導体エネルギー研究所 半導体装置、半導体ウェハ、および電子機器
KR102535805B1 (ko) * 2016-05-09 2023-05-24 삼성디스플레이 주식회사 표시 패널 구동부 및 이를 포함하는 표시 장치
CN108109592B (zh) 2016-11-25 2022-01-25 株式会社半导体能源研究所 显示装置及其工作方法
KR101938879B1 (ko) * 2017-10-27 2019-01-15 엘지디스플레이 주식회사 표시장치
US10706799B2 (en) * 2017-12-06 2020-07-07 Au Optronics Corporation Display device without a driver IC
JP7245788B2 (ja) 2018-02-01 2023-03-24 株式会社半導体エネルギー研究所 表示装置
CN110060639B (zh) 2019-04-24 2021-07-06 深圳市华星光电半导体显示技术有限公司 阵列基板
US11257446B2 (en) * 2019-08-09 2022-02-22 Sharp Kabushiki Kaisha Liquid crystal display device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5534884A (en) * 1990-12-27 1996-07-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device system and method of driving an electro-optical device
CN1337669A (zh) * 2000-08-08 2002-02-27 株式会社半导体能源研究所 液晶显示装置及其驱动方法
CN1345022A (zh) * 1994-05-24 2002-04-17 株式会社半导体能源研究所 液晶显示装置
CN1404027A (zh) * 1994-02-25 2003-03-19 株式会社半导体能源研究所 有源矩阵型电－光器件及其驱动方法
CN1467696A (zh) * 2002-06-07 2004-01-14 精工爱普生株式会社 光电装置及其驱动方法和扫描线选择方法及电子设备
CN1610932A (zh) * 2001-10-30 2005-04-27 株式会社半导体能源研究所 信号线驱动电路、发光装置及其驱动方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2771562B2 (ja) 1988-11-18 1998-07-02 三洋電機株式会社 シフトレジスタ
JP3192444B2 (ja) 1991-08-01 2001-07-30 シャープ株式会社 表示装置
US7071910B1 (en) 1991-10-16 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device and method of driving and manufacturing the same
JP2784615B2 (ja) 1991-10-16 1998-08-06 株式会社半導体エネルギー研究所 電気光学表示装置およびその駆動方法
US6759680B1 (en) 1991-10-16 2004-07-06 Semiconductor Energy Laboratory Co., Ltd. Display device having thin film transistors
JP3424320B2 (ja) * 1994-04-22 2003-07-07 ソニー株式会社 アクティブマトリクス表示装置
FR2743662B1 (fr) 1996-01-11 1998-02-13 Thomson Lcd Perfectionnement aux registres a decalage utilisant des transistors mis de meme polarite
JPH1090662A (ja) * 1996-07-12 1998-04-10 Tektronix Inc プラズマ・アドレス液晶表示装置及びその表示パネルの動作方法
JP2853764B2 (ja) 1996-09-06 1999-02-03 日本電気株式会社 Ｌｃｄドライバ
TW455725B (en) 1996-11-08 2001-09-21 Seiko Epson Corp Driver of liquid crystal panel, liquid crystal device, and electronic equipment
JP2000181414A (ja) 1998-12-17 2000-06-30 Casio Comput Co Ltd 表示駆動装置
JP2000194305A (ja) 1998-12-25 2000-07-14 Fujitsu Ltd 画像表示システム
JP2001209355A (ja) 2000-01-25 2001-08-03 Nec Corp 液晶表示装置及びその駆動方法
JP3835113B2 (ja) 2000-04-26 2006-10-18 セイコーエプソン株式会社 電気光学パネルのデータ線駆動回路、その制御方法、電気光学装置、および電子機器
JP2002032048A (ja) 2000-05-09 2002-01-31 Sharp Corp 画像表示装置およびそれを用いた電子機器
TWI282956B (en) 2000-05-09 2007-06-21 Sharp Kk Data signal line drive circuit, and image display device incorporating the same
US7088322B2 (en) * 2000-05-12 2006-08-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6512353B2 (en) * 2000-07-13 2003-01-28 Sipex Corporation Synchronized, ripple independent window comparator for switch-mode power converters
JP2003044017A (ja) * 2001-08-03 2003-02-14 Nec Corp 画像表示装置
JP4040866B2 (ja) 2001-11-16 2008-01-30 株式会社東芝 表示装置
JP4190862B2 (ja) 2001-12-18 2008-12-03 シャープ株式会社 表示装置およびその駆動方法
KR100864492B1 (ko) 2002-05-03 2008-10-20 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
JP2004205725A (ja) * 2002-12-25 2004-07-22 Semiconductor Energy Lab Co Ltd 表示装置および電子機器
JP4393812B2 (ja) 2003-07-18 2010-01-06 株式会社半導体エネルギー研究所 表示装置及び電子機器
US7969400B2 (en) 2004-02-25 2011-06-28 Hitachi Displays, Ltd. Liquid crystal display device with decreased power consumption
JP4964421B2 (ja) 2004-02-25 2012-06-27 株式会社ジャパンディスプレイイースト 表示装置
TWI232426B (en) 2004-04-08 2005-05-11 Toppoly Optoelectronics Corp Circuitry and method for displaying of a monitor
US7421130B2 (en) * 2004-06-25 2008-09-02 Seiko Epson Corporation Method and apparatus for storing image data using an MCU buffer
JP2006350304A (ja) 2005-05-20 2006-12-28 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法並びに電子機器
US8847861B2 (en) * 2005-05-20 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device, method for driving the same, and electronic device
JP5100993B2 (ja) 2005-09-09 2012-12-19 ティーピーオー、ホンコン、ホールディング、リミテッド 液晶駆動回路およびこれを有する液晶表示装置
US9922600B2 (en) 2005-12-02 2018-03-20 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4693757B2 (ja) 2005-12-02 2011-06-01 株式会社半導体エネルギー研究所 表示装置
US20070246354A1 (en) * 2006-04-19 2007-10-25 Maxim Integrated Products, Inc. Plasma systems with magnetic filter devices to alter film deposition/etching characteristics

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5534884A (en) * 1990-12-27 1996-07-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device system and method of driving an electro-optical device
CN1404027A (zh) * 1994-02-25 2003-03-19 株式会社半导体能源研究所 有源矩阵型电－光器件及其驱动方法
CN1345022A (zh) * 1994-05-24 2002-04-17 株式会社半导体能源研究所 液晶显示装置
CN1337669A (zh) * 2000-08-08 2002-02-27 株式会社半导体能源研究所 液晶显示装置及其驱动方法
CN1610932A (zh) * 2001-10-30 2005-04-27 株式会社半导体能源研究所 信号线驱动电路、发光装置及其驱动方法
CN1467696A (zh) * 2002-06-07 2004-01-14 精工爱普生株式会社 光电装置及其驱动方法和扫描线选择方法及电子设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107068105A (zh) * 2017-06-15 2017-08-18 深圳市华星光电技术有限公司 栅极芯片

Also Published As

Publication number Publication date
JP2013257581A (ja) 2013-12-26
JP5448263B2 (ja) 2014-03-19
US9922600B2 (en) 2018-03-20
CN1983355A (zh) 2007-06-20
JP2011081398A (ja) 2011-04-21
US20070222737A1 (en) 2007-09-27
JP5679533B2 (ja) 2015-03-04

Similar Documents

Publication Publication Date Title
CN1983355B (zh) 显示装置
CN1866340B (zh) 有源矩阵显示器件及其驱动方法和电子设备
US10672329B2 (en) Light emitting device and method of driving the light emitting device
CN1892766B (zh) 半导体器件、显示装置和电子设备
CN1991947B (zh) 显示装置与电子装置
JP5078236B2 (ja) 表示装置及びその駆動方法
EP1917656B1 (en) Display device and driving method thereof
US7592991B2 (en) Light emitting device and drive method thereof
US8018401B2 (en) Organic electroluminescent display and demultiplexer
KR20060054603A (ko) 표시 장치 및 그 구동 방법
CN100430984C (zh) 显示装置及其驱动方法
CN102831858B (zh) 半导体集成电路及其驱动方法
JP4693757B2 (ja) 表示装置
JP2003323159A (ja) 発光装置及びその駆動方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101215

Termination date: 20211201

CF01 Termination of patent right due to non-payment of annual fee