CN110060639B - 阵列基板 - Google Patents
阵列基板 Download PDFInfo
- Publication number
- CN110060639B CN110060639B CN201910334424.4A CN201910334424A CN110060639B CN 110060639 B CN110060639 B CN 110060639B CN 201910334424 A CN201910334424 A CN 201910334424A CN 110060639 B CN110060639 B CN 110060639B
- Authority
- CN
- China
- Prior art keywords
- thin film
- film transistor
- stage
- goa
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2230/00—Details of flat display driving waveforms
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
- G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
本发明提供一种阵列基板,该阵列基板包括GOA电路以及集成于所述GOA电路后端的多个OR逻辑门单元;所述GOA电路包括有多个级联的GOA单元,每个所述GOA单元包含有扫描信号端,至少三个连续的所述GOA单元通过所述扫描信号端接入一个所述OR逻辑门单元;这样可以降低输出脉宽,而脉冲宽度的降低利于降低第一节点(Q)的漏电流,有利于获得稳定的GOA输出信号,同时GOA电路能够正常级传。本发明的阵列基板能够实现补偿阶段的GOA超宽脉冲输出,同时适用于窄脉冲信号。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种阵列基板。
背景技术
OLED显示装置按照驱动方式可以分为无源矩阵型OLED(Passive Matrix OLED,PMOLED)和有源矩阵型OLED(Active MatrixOLED,AMOLED)两大类。其中,AMOLED具有呈阵列式排布的像素,属于主动显示类型,发光效能高,通常用作高清晰度的大尺寸显示装置。
目前大尺寸AMOELD面板像素电普遍采用外部补偿方案,外部补偿方案需要阵列基板中的GOA电路输出超宽脉冲信号(>3ms),因而在输出阶段,GOA电路的第一节点(Q)需要长时间维持宽脉冲,而此时Q点处于浮动状态,如果TFT的漏电流较大,Q点无法维持长时间高电位,GOA则无法输出超宽脉冲。
因此,需要提出一种新的阵列基板,以解决上述问题。
发明内容
本发明提供一种阵列基板,能够利于实现补偿阶段的GOA超宽脉冲输出,以解决现有的阵列基板因TFT的漏电流较大,Q点无法维持长时间高电位,GOA无法输出超宽脉冲的技术问题。
为解决上述问题,本发明提供的技术方案如下:
本发明提供一种阵列基板,所述阵列基板包括GOA电路以及集成于所述GOA电路后端的多个OR逻辑门单元;
所述GOA电路包括有多个级联的GOA单元,每个所述GOA单元包含有扫描信号端,至少三个连续的所述GOA单元通过所述扫描信号端接入一个所述OR逻辑门单元。
根据本发明一优选实施例,设n为自然数,第n级所述GOA单元输出第n级所述扫描信号;
第n-1级所述扫描信号、第n级所述扫描信号、第n+1级所述扫描信号为第n-1级所述OR逻辑门单元的输入信号;
第n级所述扫描信号、第n+1级所述扫描信号、第n+2级所述扫描信号为第n级所述OR逻辑门单元的输入信号。
根据本发明一优选实施例,设m为自然数,所述GOA电路包括有m个所述GOA单元(m>n),第m-1级和第m级所述GOA单元为虚拟GOA单元。
根据本发明一优选实施例,第n级OR逻辑门单元包括有六个薄膜晶体管,第一直流低电压,第二直流低电压,直流高电压,WR控制信号和OR逻辑门输出信号;
其中,第一薄膜晶体管的栅极连接所述直流高电压,源极和漏极分别连接第n级所述OR逻辑门输出信号和第二薄膜晶体管的栅极;
第二薄膜晶体管的源极和漏极分别连接所述直流高电压和第三薄膜晶体管的栅极;
第三薄膜晶体管的源极和漏极分别连接所述第二直流低电压和第n级所述OR逻辑门输出信号;
第四薄膜晶体管的栅极连接第n级所述扫描信号,源极和漏极分别连接所述WR控制信号和所述第一直流低电压;
第五薄膜晶体管的栅极连接第n+1级所述扫描信号,源极和漏极分别连接所述WR控制信号和所述第一直流低电压;
第六薄膜晶体管的栅极连接第n+2级所述扫描信号,源极和漏极分别连接所述WR控制信号和所述第一直流低电压。
根据本发明一优选实施例,第n级所述扫描信号为高电位,所述第六薄膜晶体管打开,所述WR控制信号为低电位,所述第三薄膜晶体管关闭,所述第一薄膜晶体管打开,第n级所述OR逻辑门输出信号输出高电位。
根据本发明一优选实施例,第n级所述扫描信号为低电位,第n+1级所述扫描信号为高电位,所述第五薄膜晶体管打开,所述第六薄膜晶体管关闭,所述WR控制信号为低电位,第n级所述OR逻辑门输出信号输出高电位。
根据本发明一优选实施例,第n+1级所述扫描信号为低电位,第n+2级所述扫描信号为高电位,所述第六薄膜晶体管打开,所述第五薄膜晶体管关闭,所述WR控制信号为低电位,第n级所述OR逻辑门输出信号输出高电位。
根据本发明一优选实施例,第n+2级所述扫描信号为低电位,所述第四薄膜晶体管关闭,所述WR控制信号为高电位,所述第三薄膜晶体管打开,第n级所述OR逻辑门输出信号输出低电位。
根据本发明一优选实施例,所述第二直流低电压大于所述第一直流低电压。
根据本发明一优选实施例,所述GOA电路为基于IGZO材料制备的GOA电路
本发明的有益效果为:相较于现有的阵列基板,本发明的阵列基板包括GOA电路以及集成于GOA电路后端的多个OR逻辑门单元;GOA电路包括有多个级联的GOA单元,每个GOA单元包含有扫描信号端,至少三个连续的GOA单元通过扫描信号端接入一个OR逻辑门单元;当电路工作时,至少三个连续的GOA单元可以接连升至高电位,使OR逻辑门单元的输出信号端能维持更长时间的高电位;本发明的阵列基板可以降低GOA电路的输出脉宽,而脉冲宽度的降低利于降低第一节点(Q)的漏电流,有利于获得稳定的GOA输出信号,同时GOA电路能够正常级传;解决了现有的阵列基板因TFT的漏电流较大,Q点无法维持长时间高电位,GOA无法输出超宽脉冲的技术问题。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单介绍,显而易见地,下面描述中的附图仅仅是发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为一种现有的阵列基板的信号波形图;
图2为本发明的阵列基板的优选实施例的结构示意图;
图3为本发明的阵列基板的优选实施例的电路示意图;
图4为本发明的阵列基板的优选实施例的信号波形图;
图5为本发明的阵列基板输出窄脉冲时的信号波形图;
图6为本发明的阵列基板的优选实施例第31级GOA单元的电路示意图;
图7为本发明的阵列基板的优选实施例第31级GOA单元的信号波形图。
具体实施方式
以下各实施例的说明是参考附加的图示,用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语,例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等,仅是参考附加图式的方向。因此,使用的方向用语是用以说明及理解本发明,而非用以限制本发明。在图中,结构相似的单元是用以相同标号表示。
如图1所示,是现有阵列基板的输出信号波形图,其中,CLK、CLKB是波形相反的交流电源,CLKB是第一时钟信号,CLK是第二时钟信号;Cout(n-1)为前一级级传信号输出端;G(n)是第n级扫描信号输出端;Q为第一节点;QB为第四节点。
例如,当时钟周期(CK)的脉冲宽度为3ms时,理论上GOA电路能够输出3ms的脉宽。但实际上,Q点无法长时间维持高电压,因此,GOA电路也无法输出宽脉冲,此时,GOA电路的实际脉宽为2ms;而由于GOA电路的脉宽不满3ms,电路级传也会失效。
本发明针对现有的阵列基板,因TFT的漏电流较大,Q点无法维持长时间高电位,GOA无法输出超宽脉冲的技术问题,本实施例能够解决该缺陷。
如图2所示,本发明提供一种阵列基板,所述阵列基板包括GOA电路以及集成于所述GOA电路后端的多个OR逻辑门单元;所述GOA电路包括有多个级联的GOA单元,每个所述GOA单元包含有扫描信号端,至少三个连续的所述GOA单元通过所述扫描信号端接入一个所述OR逻辑门单元。
例如,如果需要得到3ms的脉冲宽度,可以由多级GOA单元接入OR逻辑门单元获得,这样GOA电路的输出脉宽可以降为1ms。
在其它实施例中,连入OR逻辑门单元的GOA单元的数目可以更多,这样能够更进一步降低GOA电路的脉冲宽度。GOA电路的脉冲宽度的降低有利于降低Q点的漏电流,能够获得稳定的GOA输出信号,同时GOA电路也能够正常级传。
设n为自然数,第n级所述GOA单元输出第n级扫描信号;第n-1级所述扫描信号、第n级所述扫描信号、第n+1级所述扫描信号为第n-1级所述OR逻辑门单元的输入信号;第n级所述扫描信号、第n+1级所述扫描信号、第n+2级所述扫描信号为第n级所述逻辑门单元的输入信号。
设m为自然数,所述GOA电路包括有m个所述GOA单元(m>n),第m-1级和第m级所述GOA单元为虚拟GOA单元。最后两级GOA单元为虚拟GOA单元一方面为上一级GOA单元提供反馈信号,另一方面为最后一级的OR逻辑门单元提供信号源。
在其它实施例中,例如,四个所述GOA单元接入一个所述OR逻辑门单元,那么第m-2级、第m-1级、第m级为虚拟GOA单元,同样是为了给上一级GOA单元提供反馈信号,并同时为最后一级的OR逻辑门单元提供信号源。若是接入的GOA单元为5个或更多,皆以此规律类推。
图3为本发明的OR逻辑门单元的电路图,第n级OR逻辑门单元包括有六个薄膜晶体管,第一直流低电压VGL1,第二直流低电压VGL2,直流高电压VGH,WR控制信号和第n级OR逻辑门输出信号Out(n);其中,第一薄膜晶体管T1的栅极连接所述直流高电压,源极和漏极分别连接第n级所述OR逻辑门输出信号和第二薄膜晶体管T2的栅极;第二薄膜晶体管T2的源极和漏极分别连接所述直流高电压和第三薄膜晶体管T3的栅极;第三薄膜晶体管T3的源极和漏极分别连接所述第二直流低电压和第n级所述OR逻辑门输出信号;第四薄膜晶体管T4的栅极连接第n级所述扫描信号,源极和漏极分别连接所述WR控制信号和所述第一直流低电压;第五薄膜晶体管T5的栅极连接第n+1级所述扫描信号,源极和漏极分别连接所述WR控制信号和所述第一直流低电压;第六薄膜晶体管T6的栅极连接第n+2级所述扫描信号,源极和漏极分别连接所述WR控制信号和所述第一直流低电压。
图4为本发明的第n级OR逻辑门信号波形图,所述第n级OR逻辑门电路宽脉冲的工作过程可以分为四个阶段:
S1阶段:第n级所述扫描信号升为高电位,所述第六薄膜晶体管打开,所述WR控制信号为低电位,所述第三薄膜晶体管关闭,所述第一薄膜晶体管打开,第n级所述OR逻辑门输出信号输出高电位。
S2阶段:第n级所述扫描信号降为低电位,第n+1级所述扫描信号为高电位,所述第五薄膜晶体管打开,所述第六薄膜晶体管关闭,所述WR控制信号为低电位,第n级所述OR逻辑门输出信号输出高电位。
S3阶段:第n+1级所述扫描信号降为低电位,第n+2级所述扫描信号为高电位,所述第六薄膜晶体管打开,所述第五薄膜晶体管关闭,所述WR控制信号为低电位,第n级所述OR逻辑门输出信号输出高电位。
S4阶段:第n+2级所述扫描信号降为低电位,所述第四薄膜晶体管关闭,所述WR控制信号为高电位,所述第三薄膜晶体管打开,第n级所述OR逻辑门输出信号输出低电位。
通过所述OR逻辑门电路,可以让GOA电路的脉冲宽度由1ms升至3ms。
在GOA电路的编程阶段,GOA无需输出宽脉冲,同样能够利用本发明的结构输出窄脉冲,如图5所示,其为本发明的阵列基板输出窄脉冲的波形示意图,在输出窄脉冲时,阵列基板中的GOA电路的工作过程与输出宽脉冲时一致,通过OR逻辑门电路,可以让GOA电路的脉冲宽度由5μs升至15μs。
如图6、图7所示,其为第31级GOA(G31)单元的电路图与信号波形图。
第31级GOA单元是由18个TFT和一个电容Cbt构成,其中,CLK、CLKB是波形相反的交流电源,VGH、VGL1和VGL2是DC直流电源,STV是启动脉冲(start pulse)触发信号,为启动第一级GOA单元所需。节点N、Q、QB、Cout(n-1)、Cout(n)、Cout(n+1)、G(n)等是电路中重要的节点。
其中,CLKB是第一时钟信号,CLK是第二时钟信号;Cout(n-1)为前一级级传信号输出端;G(n)是第n级扫描信号输出端;Q为第一节点;N为第三节点;QB为第四节点。
第31级GOA单元中的18个TFT按照功能性划分,T11和T12属于上拉控制模块;T21、T22及T23属于上拉模块;T31、T32及T33属于下拉模块;T41-T45属于下拉维持模块;T51-T54属于反相器模块;T6为反馈模块;以第31级GOA单元为例,下面介绍GOA电路的具体工作过程:
当Cout(30)为高电位时,CLK同时处于高电位,T11和T22打开,Cout(30)的高电位传入到Q点,Q点为高电位,同时T21、T22与T23打开,由于Q与QB点之间连接反相器结构,它们之间的电位相反,因此,QB处于低电位,T41、T42、T43、T44与T45均关闭、同时,Cout(32)处于低电位,T31、T32和T33关闭,CLKB处于低电位,输出Cout(n)与G(n)为低电位。
然后,Cout(30)和CLK为低电位,T11与T12关闭,此时,Q点受到电容耦合效应,被抬到更高的电位,T31、T32、T33、T41、T42、T43、T44与T45继续关闭,CLKB是高电位,此时Cout(31)与G(31)为高电位。此时,T6打开,N点处于高电位,该电位降低了T12、T44与T32管的漏电流。需要说明的是我们引入两条VGL线,其中VGL2>VGL1,使得Vgs<0,降低了T31、T41、T43与T6管Vth为负值时漏电的风险。另外,在168ms的电位维持阶段,Q点电位并未降低,说明该电路能够有效解决Q点电位维持问题。
随后,CLK升为高电位,Cout(30)为低电位,同时Cout(32)为高电位,T11、T12、T31、T32与T33打开,Q点电位迅速被拉低,此时,QB点电位被拉至高电位,T41、T42、T43、T44与T45均打开,Cout(31)与G(31)被分别拉低至低电位VGL1与VGL2。
GOA单元最后输出为扫描信号G(n),每个GOA单元通过扫描信号端接入多个OR逻辑门单元,为OR逻辑门单元提供输入信号。
本发明的有益效果为:相较于现有的阵列基板,本发明的阵列基板包括GOA电路以及集成于GOA电路后端的多个OR逻辑门单元;GOA电路包括有多个级联的GOA单元,每个GOA单元包含有扫描信号端,至少三个连续的GOA单元通过扫描信号端接入一个OR逻辑门单元;当电路工作时,至少三个连续的GOA单元可以接连升至高电位,使OR逻辑门单元的输出信号端能维持更长时间的高电位;本发明的阵列基板可以降低GOA电路的输出脉宽,而脉冲宽度的降低利于降低第一节点(Q)的漏电流,有利于获得稳定的GOA输出信号,同时GOA电路能够正常级传;解决了现有的阵列基板因TFT的漏电流较大,Q点无法维持长时间高电位,GOA无法输出超宽脉冲的技术问题。
综上所述,虽然本发明已以优选实施例揭露如上,但上述优选实施例并非用以限制本发明,本领域的普通技术人员,在不脱离本发明的精神和范围内,均可作各种更动与润饰,因此本发明的保护范围以权利要求界定的范围为准。
Claims (10)
1.一种阵列基板,其特征在于,所述阵列基板包括GOA电路以及集成于所述GOA电路后端的多个OR逻辑门单元;
所述GOA电路包括有多个级联的GOA单元,每个所述GOA单元包含有扫描信号端,所述扫描信号端用于输出对应的扫描信号,至少三个连续的所述GOA单元通过所述扫描信号端接入一个所述OR逻辑门单元;
设n为自然数,其中,第n级所述GOA单元输出第n级所述扫描信号;第n级所述OR逻辑门单元包括有六个薄膜晶体管,第一直流低电压,第二直流低电压,直流高电压,WR控制信号和OR逻辑门输出信号;
其中,第一薄膜晶体管的栅极连接所述直流高电压,源极和漏极分别连接第n级所述OR逻辑门输出信号和第二薄膜晶体管的栅极;
第二薄膜晶体管的源极和漏极分别连接所述直流高电压和第三薄膜晶体管的栅极,且所述第二薄膜晶体管的栅极与所述直流高电压连接;
所述第三薄膜晶体管的源极和漏极分别连接所述第二直流低电压和第n级所述OR逻辑门输出信号,且所述第三薄膜晶体管的栅极与所述WR控制信号连接;
第四薄膜晶体管的栅极连接第n级所述扫描信号,源极和漏极分别连接所述WR控制信号和所述第一直流低电压;
第五薄膜晶体管的栅极连接第n+1级所述扫描信号,源极和漏极分别连接所述WR控制信号和所述第一直流低电压;
第六薄膜晶体管的栅极连接第n+2级所述扫描信号,源极和漏极分别连接所述WR控制信号和所述第一直流低电压。
2.根据权利要求1所述的阵列基板,其特征在于,第n-1级所述扫描信号、第n级所述扫描信号、第n+1级所述扫描信号为第n-1级所述OR逻辑门单元的输入信号;
第n级所述扫描信号、第n+1级所述扫描信号、第n+2级所述扫描信号为第n级所述OR逻辑门单元的输入信号。
3.根据权利要求2所述的阵列基板,其特征在于,设m为自然数,所述GOA电路包括有m个所述GOA单元(m>n),第m-1级和第m级所述GOA单元为虚拟GOA单元。
4.根据权利要求1所述的阵列基板,其特征在于,第n级所述扫描信号为高电位,所述第六薄膜晶体管打开,所述WR控制信号为低电位,所述第三薄膜晶体管关闭,所述第一薄膜晶体管打开,第n级所述OR逻辑门输出信号输出高电位。
5.根据权利要求1所述的阵列基板,其特征在于,第n级所述扫描信号为低电位,第n+1级所述扫描信号为高电位,所述第五薄膜晶体管打开,所述第六薄膜晶体管关闭,所述WR控制信号为低电位,第n级所述OR逻辑门输出信号输出高电位。
6.根据权利要求1所述的阵列基板,其特征在于,第n+1级所述扫描信号为低电位,第n+2级所述扫描信号为高电位,所述第六薄膜晶体管打开,所述第五薄膜晶体管关闭,所述WR控制信号为低电位,第n级所述OR逻辑门输出信号输出高电位。
7.根据权利要求1所述的阵列基板,其特征在于,第n+2级所述扫描信号为低电位,所述第四薄膜晶体管关闭,所述WR控制信号为高电位,所述第三薄膜晶体管打开,第n级所述OR逻辑门输出信号输出低电位。
8.根据权利要求1所述的阵列基板,其特征在于,所述第二直流低电压大于所述第一直流低电压。
9.根据权利要求8所述的阵列基板,其特征在于,所述GOA电路为基于IGZO材料制备的GOA电路。
10.根据权利要求1所述的阵列基板,其特征在于,第n级所述GOA单元包括上拉控制模块、上拉模块、下拉模块、下拉维持模块、反相器模块以及反馈模块。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910334424.4A CN110060639B (zh) | 2019-04-24 | 2019-04-24 | 阵列基板 |
PCT/CN2019/088054 WO2020215426A1 (zh) | 2019-04-24 | 2019-05-23 | 阵列基板 |
US16/608,307 US11355067B2 (en) | 2019-04-24 | 2019-05-23 | Array substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910334424.4A CN110060639B (zh) | 2019-04-24 | 2019-04-24 | 阵列基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110060639A CN110060639A (zh) | 2019-07-26 |
CN110060639B true CN110060639B (zh) | 2021-07-06 |
Family
ID=67320455
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910334424.4A Active CN110060639B (zh) | 2019-04-24 | 2019-04-24 | 阵列基板 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11355067B2 (zh) |
CN (1) | CN110060639B (zh) |
WO (1) | WO2020215426A1 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111223433B (zh) * | 2020-01-19 | 2021-01-15 | 深圳市华星光电半导体显示技术有限公司 | 一种goa电路和显示装置 |
CN111223452B (zh) * | 2020-03-18 | 2021-07-23 | 深圳市华星光电半导体显示技术有限公司 | Goa电路 |
CN111403311B (zh) * | 2020-04-07 | 2022-12-06 | 深圳市华星光电半导体显示技术有限公司 | Goa电路、显示面板及修复方法 |
CN111402829B (zh) * | 2020-04-10 | 2021-07-27 | 苏州华星光电技术有限公司 | Goa电路、显示面板 |
CN111986624B (zh) * | 2020-08-04 | 2022-02-08 | 邵阳学院 | 一种低振荡的goa电路 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1115539A (zh) * | 1993-12-27 | 1996-01-24 | 夏普公司 | 图像显示装置和扫描电路 |
EP0973262A2 (en) * | 1998-07-13 | 2000-01-19 | Texas Instruments Incorporated | Current mode logic circuit |
JP2000242236A (ja) * | 1999-02-23 | 2000-09-08 | Sony Corp | シフトレジスタおよびこれを用いた液晶表示装置 |
CN1917016A (zh) * | 2005-08-17 | 2007-02-21 | 三星Sdi株式会社 | 有机发光显示设备及其发射控制驱动器和逻辑或电路 |
CN106683606A (zh) * | 2015-08-13 | 2017-05-17 | 乐金显示有限公司 | 栅极驱动单元和包括该栅极驱动单元的显示装置 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7623097B2 (en) | 2005-08-17 | 2009-11-24 | Samsung Mobile Display Co., Ltd. | Emission control driver and organic light emitting display device having the same and a logical or circuit for an emission control driver for outputting an emission control signal |
US9922600B2 (en) * | 2005-12-02 | 2018-03-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
KR101261607B1 (ko) * | 2006-07-25 | 2013-05-08 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
KR101832409B1 (ko) * | 2011-05-17 | 2018-02-27 | 삼성디스플레이 주식회사 | 게이트 구동부 및 이를 포함하는 액정 표시 장치 |
TWI483230B (zh) * | 2013-01-14 | 2015-05-01 | Novatek Microelectronics Corp | 閘極驅動器及顯示面板的閘極線驅動方法 |
CN103345911B (zh) * | 2013-06-26 | 2016-02-17 | 京东方科技集团股份有限公司 | 一种移位寄存器单元、栅极驱动电路及显示装置 |
CN104700765B (zh) * | 2013-12-04 | 2017-06-27 | 乐金显示有限公司 | 栅驱动方法和显示设备 |
CN104240631B (zh) * | 2014-08-18 | 2016-09-28 | 京东方科技集团股份有限公司 | Goa电路及其驱动方法、显示装置 |
CN104282269B (zh) * | 2014-10-17 | 2016-11-09 | 京东方科技集团股份有限公司 | 一种显示电路及其驱动方法和显示装置 |
US9678593B2 (en) * | 2014-12-31 | 2017-06-13 | Shenzhen China Star Optoelectronics Technology Co. | Gate on array circuit applied to liquid crystal display device |
CN104658508B (zh) * | 2015-03-24 | 2017-06-09 | 京东方科技集团股份有限公司 | 一种移位寄存器单元、栅极驱动电路及显示装置 |
CN104732940B (zh) * | 2015-03-30 | 2017-03-15 | 深圳市华星光电技术有限公司 | Cmos栅极驱动电路 |
US9824658B2 (en) * | 2015-09-22 | 2017-11-21 | Shenzhen China Star Optoelectronics Technology Co., Ltd | GOA circuit and liquid crystal display device |
CN105321453A (zh) * | 2015-12-01 | 2016-02-10 | 武汉华星光电技术有限公司 | 显示面板以及显示装置 |
CN107393473B (zh) * | 2017-08-25 | 2018-11-23 | 深圳市华星光电半导体显示技术有限公司 | Goa电路 |
-
2019
- 2019-04-24 CN CN201910334424.4A patent/CN110060639B/zh active Active
- 2019-05-23 WO PCT/CN2019/088054 patent/WO2020215426A1/zh active Application Filing
- 2019-05-23 US US16/608,307 patent/US11355067B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1115539A (zh) * | 1993-12-27 | 1996-01-24 | 夏普公司 | 图像显示装置和扫描电路 |
EP0973262A2 (en) * | 1998-07-13 | 2000-01-19 | Texas Instruments Incorporated | Current mode logic circuit |
JP2000242236A (ja) * | 1999-02-23 | 2000-09-08 | Sony Corp | シフトレジスタおよびこれを用いた液晶表示装置 |
CN1917016A (zh) * | 2005-08-17 | 2007-02-21 | 三星Sdi株式会社 | 有机发光显示设备及其发射控制驱动器和逻辑或电路 |
CN106683606A (zh) * | 2015-08-13 | 2017-05-17 | 乐金显示有限公司 | 栅极驱动单元和包括该栅极驱动单元的显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN110060639A (zh) | 2019-07-26 |
WO2020215426A1 (zh) | 2020-10-29 |
US11355067B2 (en) | 2022-06-07 |
US20210358416A1 (en) | 2021-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110060639B (zh) | 阵列基板 | |
JP6794579B2 (ja) | Goa回路 | |
US10223993B2 (en) | Shift register and driving method thereof, gate driving circuit and display apparatus | |
KR102044547B1 (ko) | 액정 표시 장치를 위한 goa 회로 및 액정 표시 장치 | |
US11398179B2 (en) | Shift register unit, gate drive circuit and driving method thereof, and display device | |
US10446085B2 (en) | GOA circuit for solving problem of voltage level maintenance at the node Q | |
WO2020224154A1 (zh) | Goa电路和显示装置 | |
KR102019577B1 (ko) | Goa 회로 및 액정 디스플레이 | |
US20210065630A1 (en) | Shift register, gate driving circuit, display device and gate driving method | |
KR101678214B1 (ko) | 쉬프트 레지스터와 이를 이용한 표시장치 | |
WO2021168999A1 (zh) | 栅极驱动电路和显示面板 | |
WO2021007932A1 (zh) | Goa电路 | |
US10891902B2 (en) | Driving circuit of display device | |
CN109961746B (zh) | 用于显示屏的驱动电路 | |
CN107610668B (zh) | 一种goa电路及液晶面板、显示装置 | |
WO2020224133A1 (zh) | 一种goa电路、显示面板及显示装置 | |
CN110148382B (zh) | 一种goa电路、显示面板及显示装置 | |
CN112863447A (zh) | Goa电路及显示面板 | |
CN207020959U (zh) | 一种goa电路及液晶面板、显示装置 | |
CN115148140A (zh) | 移位寄存器、显示面板及其显示驱动方法 | |
CN114613335A (zh) | 栅极驱动电路及显示面板 | |
CN113066432A (zh) | Goa电路及显示面板 | |
CN110675828A (zh) | Goa电路 | |
US11227535B2 (en) | Gate on array unit, GOA circuit and display panel | |
CN109272934B (zh) | 一种控制信号产生电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |