CN1374663A - 提高可靠性的存储单元、非易失性存储装置及其控制方法 - Google Patents

提高可靠性的存储单元、非易失性存储装置及其控制方法 Download PDF

Info

Publication number
CN1374663A
CN1374663A CN02106923A CN02106923A CN1374663A CN 1374663 A CN1374663 A CN 1374663A CN 02106923 A CN02106923 A CN 02106923A CN 02106923 A CN02106923 A CN 02106923A CN 1374663 A CN1374663 A CN 1374663A
Authority
CN
China
Prior art keywords
voltage
storage unit
line
supply voltage
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02106923A
Other languages
English (en)
Other versions
CN1214392C (zh
Inventor
三轮达
丰岛秀雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1374663A publication Critical patent/CN1374663A/zh
Application granted granted Critical
Publication of CN1214392C publication Critical patent/CN1214392C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G11C14/0072—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is a ferroelectric element
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down

Landscapes

  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

一种存储单元,包括:一对存储节点,保持一对互补电压;一对开关元件,根据公共字线的开/关控制来控制各存储节点和与存储节点相对应的位线之间的连接;一对铁电电容器,每个铁电电容器与一极板线和相应一个存储节点相连,该存储单元通过把极板线的电压在比存储单元的供电电压高的第一电压和比地电位低的第二电压之间变动、同时保持该对开关元件为断路状态,来执行存储操作,从而使铁电电容器的剩余极化强度更大。另外,通过把极板线驱动为比存储单元的供电电压高的第三电压或比地电位低的第四电压从而扩大操作容限,来执行存储单元的调用操作。通过这种存储操作和调用操作,可以提高低供电电压情况下非易失性存储器的可靠性。

Description

提高可靠性的存储单元、非易失性 存储装置及其控制方法
发明领域
本发明涉及一种使用铁电电容器的影象RAM(随机存取存储器)的存储单元，一种使用存储单元的非易失性存储装置和一种存储单元的控制方法，具体涉及这样一种影象RAM，其中当供电时实现从/对SRAM单元的高速读/写，当不供电时实现使用铁电电容器的非易失性存储装置，这样即使在电源电压较低时也能够以很高的可靠性操作。
现有技术
迄今为止，推出了多种组合了铁电电容器和SRAM单元的影象RAM。在供电时，影象RAM把信息存储在它的SRAM单元中，同时提供普通SRAM级别的高速读/写能力。进一步，在不供电时，影象RAM在电源切断之前通过把存储在SRAM单元中的数据转移到铁电电容器(为铁电电容器的极化方向)中实现非易失性存储(存储操作)。简而言之，使用铁电电容器的影象RAM是一种具有以下两种优点的存储装置：铁电存储的非易失性和SRAM的高速操作。
图1为一电路图，显示了使用铁电电容器的影象RAM的存储单元的结构，该影象RAM在日本专利申请公开号2000-293989中进行了公开。在图1的存储单元中，把两个倒相器1和2以环形连接(把其中一个倒相器的输入/输出端与另一个倒相器的输出/输入端相连)形成一个触发器3。触发器3的两个存储节点Q0和Q1通过起传输门作用的NMOS晶体管M0和M1分别与负位线BLN和正位线BLP相连。正/负位线BLP和BLN成对使用，它们与用于比较它们之间电压的读出放大器(未显示)相连。
写入电路(未显示)和预充电电路(未显示)也与位线BLP和BLN相连，写入电路用于在执行数据写入时把所选择的位线与地电位相连，预充电电路用于为位线预先加一个电源电压或地电位。NMOS晶体管M0和M1的门与公共字线WL相连。字线WL与译码电路(未显示)相连。译码电路根据地址信号有选择地驱动一个字线作为存取目标。铁电电容器F0和F1分别与存储节点Q0和Q1相连，它们的低端如图1所示与公共极板线PL相连。极板线PL与极板线驱动电路相连。当为影象RAM供电时，极板线驱动电路4除了在影象RAM的存储操作和调用操作以外都会保持极板线PL的电压为Vcc/2。
下面将详细描述使用铁电电容器的传统影象RAM的操作。当然，从/对影象RAM的触发器3进行数据读/写是与普通的传统SRAM同样的方式执行的。在影象RAM的空闲状态(此时不执行读/写)，通过对所有字线WL放电(降压)，给位线预先加上合适的电压并停止写入电路，来保持和保存存储在触发器3中的数据。
当数据被写入触发器3时，地址译码电路驱动(提高电压)与触发器3相对应的合适的字线WL，同时，写入电路根据要写入到触发器3中的数据把正/负位线BLP和BLN中之一(与触发器3相对应)设置为低电平。通过提高受驱动字线WL的电压，MOS晶体管M0和M1便接通了。由于写入电路的驱动功率远大于倒相器1和2的驱动功率，通过MOS晶体管与位线(已由写入电路设置为低电平)相连的存储节点(Q0或Q1)的电压便降至地电位。同时，另一存储节点(Q1或Q0)的电压升至电源电压，由此使触发器3稳定。
从触发器3的数据读出是通过以下方式进行的：把与触发器3相对应的位线对(BLP和BLN)预先预充电至高电平，选择并驱动与触发器3相对应的合适的字线，利用读出放大器来放大位线对之间的电压差。当升高了字线WL的电压时，连接低电平存储节点(Q0或Q1)和位线(BLN或BLP)的MOS晶体管(M0或M1)便接通，由此位线(BLP或BLN)的电压开始下降。由于MOS晶体管(M1或M0)没有接通，另一个位线(BLP或BLN)会保持其高电平。通过利用读出放大器检测位线对之间的电压差，就可以读出存储在触发器3中的数据。
下面将参照图2和图17对图1影象RAM存储单元的存储操作进行说明。图17显示了Q-V平面上铁电电容器F0和F1的磁滞特性。图2为一时序图，显示了在存储操作过程中图1存储单元的各部分的电压变化。当切断电源时，存储在触发器3中的数据被转移到铁电电容器F0和F1中并存储为铁电电容器的极化方向。该操作被称之为“存储”。“存储”由触发事件启动，该触发事件可以是电源电压的下降或电源被切断之前所提供的存储信号。存储按如下方式进行。
存储操作开始时极板线PL的电压为Vcc/2。因此，根据存储在触发器3中的数据，把Vcc/2的电压提供给与保持0V电压的存储节点相连的铁电电容器，同时也把Vcc/2的电压提供给与保持电源电压(Vcc)的存储节点相连的铁电电容器。
顺便提一下，上述加给每个铁电电容器(F0，F1)的“电压”被定义为图1所示的高端(与存储节点Q0或Q1相连)与低端(与极板线PL相连)之间的电压差，也就是高端相对于低端的电压。
随后把极板线PL的电压升至Vcc，通过增加极板线的电压，上述后面的铁电电容器的端子(加了Vcc/2电压的那个电容器)也将具有同样的电压Vcc，由此加在该铁电电容器上的电压便变为0V。对于另一个铁电电容器，加上一Vcc的电压，该铁电电容器的状态会到达图17的磁滞回线的点C。
接下去，把极板线PL的电压降至0V，由此与保持Vcc电压的存储节点相连的铁电电容器就会被加上一个Vcc的电压，由此该铁电电容器的状态就会到达图17的磁滞回线的点A。同时，状态处于点C的铁电电容器状态会移到点D并保持负的剩余极化强度。
最后切断电源。在切断电源之后，每个存储节点的电压会会聚于地电位。因此，状态位于点A的铁电电容器其状态会移到点B，并保持正的剩余极化强度。如果不加电压的话，铁电电容器的剩余极化强度可以保持十年，因此非易失性存储器在使用铁电电容器的传统影象RAM中得以实现。
下面将结合图3对图1的影象RAM存储单元的调用操作进行说明。图3为一时序图，显示了在调用操作过程中图1存储单元各部分的电压变化。当接通电源时，存储在铁电电容器中的数据会被传递给触发器3。该操作被称之为“调用”。在接通电源时，只需通过给触发器3供电同时保持字线WL和极板线PL为低电平，就可以把存储为铁电电容器剩余磁化强度的数据调用到触发器3。随着触发器3的供电电压的增加，存储节点的电压也会由于倒相器1和2的MOS晶体管的偶合而增加，由此加到铁电电容器上的电压会从0V增加。
保持有图17所示B点正的剩余极化强度的铁电电容器的电容比保持了D点负的剩余极化强度的铁电电容器的电容要小。这从Q-V平面上从点B到点A的曲线的斜率(以箭头Y1表示)比从点D到点A的曲线的斜率(以箭头Y2表示)略小可以明显看出。因此，与前一个铁电电容器(电容小的那个)相连的存储节点可以比另一个存储节点更快地升高其电压。
触发器3的供电电压持续增加，当其中一个存储节点的电压超出倒相器1和2的晶体管的阈电压时，就给触发器3提供一个正反馈，由此提高或放大存储节点之间的电压差。由此，与停留在点B的铁电电容器相对应(相连)的存储节点的电压会变为Vcc，而与停留在点D的铁电电容器相对应的另一个存储节点的电压会变为GND。最后，把极板线PL的电压设置为Vcc/2，开始空闲状态。因此，在电源切断之前一直保持电压Vcc的铁电电容器在切断电源后会在点B保持其数据，在再次接通电源之后会再次保持电压Vcc。类似地，在电源切断之前一直保持0V电压的铁电电容器在切断电源后会在点D保持其数据，在再次接通电源之后会再次保持0V电压。
如上所述，在传统使用铁电电容器的影象RAM中，在切断电源和接通电源之后存储在触发器3中的数据都能得到保持和保存，由此便实现了非易失性存储器。另外，因为触发器3和MOS晶体管M0和M1与普通SRAM单元的操作类似，因此数据读/写可以以与普通SRAM一样的方式执行。
在一些已知的使用铁电电容器的非易失性存储器中，使用了象日本专利2674775号公开的那样的存储单元，每个存储单元由一个晶体管和一个铁电电容器的组合或两个晶体管和两个电容器的组合组成。在这种类型的非易失性存储器中，数据被存储为铁电电容器的极化方向(或两个铁电电容器的极化方向)，而不用管是否通电。另外，这种非易失性存储器中的数据读出是破坏性读出，因此在数据读出之后还必须再写入数据。由于重复性的数据写入，对各铁电电容器的存取就会很频繁，因此，在长时期的使用之后，利用现有的生产技术就很难保证足够的装置的可靠性。相反，在使用铁电电容器的影象RAM中，对铁电电容器的存取只发生在存储操作和调用操作中，因此即使铁电电容器的质量比较低也可以确保足够的产品可靠性。
图4为一电路图，显示了日本专利申请未决公开HEI9-17965的传统半导体存储器的结构，其中公开了一种具有非易失性存储器功能的RAM。图4中的存储单元MC包括转移MISFET Qt1和Qt2，由触发电路组成的SRAM存储单元，和铁电电容器Cf1和Cf2。如图4所示，存储单元MC的触发电路由两个N沟道MISFET(驱动MISFFET)Qd1和Qd2和两个P沟道MISFET(负载MISFET)Qp1和Qp2组成。
转移MISFET Qt1把触发电路的存储节点N1与数据线DL1相连，另一个转移MISFET Qt2把触发电路的另一个存储节点N2与另一个数据线DL2相连。转移MISFET Qt1和Qt2的门与一字线WL相连。
每个存储节点(N1，N2)都与相应的铁电电容器(Cf1，Cf2)的一个电极相连，铁电电容器Cf1和Cf2的另外的电极在节点N3处电连接在一起。为节点N3提供一个极板电压(VP)。
下面将参照图5和6对从触发电路到铁电电容器Cf1和Cf2的数据读出进行说明。顺便提一下，图7显示了触发电路供电电压VL和极板电压VP的变化，图8显示了存储节点N1和N2的电压变化。
如果要在时间t1把存储在触发电路中的数据转移到铁电电容器Cf1和Cf2，如图5和图7所示触发电路的供电电压VL会从Vcc增加到Vcc’，同时保持极板电压VP为VSS(低电平)。顺便提一下，在本说明中，在时间t1存储在触发电路中的数据被假定为：(存储节点N1，存储节点N2)＝(高电平，低电平)＝(Vcc’，VSS)。
电压Vcc’被假定为一个足以反转铁电电容器Cf1和Cf2的极性的高电压。因为节点N3处于低电平(VSS)，通过增加存储节点N1的电压，正极化状态就会被写入如图5所示与存储节点N1相连的铁电电容器Cf1。
下一步，必须对与存储节点N2相连的铁电电容器Cf2进行数据转移。在时间t2，极板电压从VSS增加到Vcc’，由此节点N3被升至高电平(Vcc’)，同时保持触发电路的供电电压为Vcc’。由于存储节点N2处于低电平(VSS)，负极化状态就被写入如图6所示与存储节点N2相连的铁电电容器Cf2。
即使在时间t3所有的电压都变为0V并因此而存储节点N1和N2的数据消失，但铁电电容器Cf1和Cf2仍保留其极化状态，因此触发电路的数据可以保持并保存在铁电电容器Cf1和Cf2中。
下面将参照图9到图13对从铁电电容器Cf1和Cf2到触发电路的数据写入进行说明。
如果要在时间t4把铁电电容器Cf1和Cf2中存储的数据转移到触发电路，极板电压VP要从Vcc增加到Vcc’，同时保持触发电路的供电电压为VSS。由于供电电压被设置为VSS，负载MISFET Qp1和Qp2保持断路状态。
但是，在时间t4，电流会从负载MISFET Qp1和驱动MISFET Qd1流到存储节点N1，由此存储节点N1的电压会瞬时升至VN1，电压电平VN1由铁电电容器Cf1和Cf2的电容，负载MISFET Qp1和Qp2和驱动MISFET Qd1和Qd2的寄生电容确定。
当存储节点N1和N2的电压升至VN1并且电压电平VN1超过驱动MISFET Qd1和Qd2的阈电压时，驱动MISFET Qd1和Qd2便接通，由此电流便从存储节点N1流到驱动MISFET Qd1，由此存储节点N1的电压便降至几乎为0V。类似地，电流从存储节点N2流到驱动MISFETQd2，由此存储节点N2的电压便降至几乎为0V。
因此，在时间t4处于正极化状态的铁电电容器Cf1状态会变为负极化状态。顺便提一下，在时间t4处于负极化状态的铁电电容器Cf2会继续保持负极化状态。
当铁电电容器Cf1的极化反向时，会有极化反向电流流过，由此存储节点N1的电压(VN2)会比存储节点N2的电压(VN3)高，也就是说，存储节点N1和N2之间会出现电压差。在这种状态下，如果触发电路的供电电压在时间t6时升至Cf1，就会给触发电路加一个正反馈，由此存储节点N1和N2会分别被设置为高电平(Vcc’)和低电平(Vss)。
随后，极板电压在时间t7降至Vss，由此在时间t6处于负极化状态的铁电电容器Cf1其状态会变为正极化状态。此后，触发电路的供电电压在时间t8会降至Vcc，由此存储节点N1的电压会从Vcc’变为Vcc，由此触发电路便返回其正常运行状态。
如上面所描述的那样，执行触发电路的正常操作，从触发电路把数据读出到铁电电容器Cf1和Cf2，再把从铁电电容器Cf1和Cf2把数据写入到触发电路。
但是，上面所解释的使用铁电电容器的传统影象RAM和半导体存储器涉及到下面的问题或缺点。
在使用铁电电容器的传统影象RAM中，存储操作中极板线电压在地电位和供电电压(Vcc)之间变化，由此把根据要存储的数据的电压(Vcc或-Vcc)提供给铁电电容器，由此产生正/负的剩余极化强度。必须把供电电压(Vcc)提供给铁电电容器以实现传统影象RAM中的非易失性存储器，因此，如果供电电压(Vcc)由于集成电路的小型化而降低，把足够的电压提供给铁电电容器就会很困难，由此非易失性存储器数据的可靠性就会被迫削弱。
同时，在日本专利申请未决公开HEI 9-17965的传统半导体存储器中，存储单元的供电电压会从普通供电电压Vcc升至一个更高的供电电压Vcc以如上所述把存储在触发电路中的数据写入铁电电容器并把存储在铁电电容器中的数据写入触发电路。由于需要把存储单元的供电电压提高到一个比普通供电电压Vcc更高的电压，就很难或不可能使用通常使用的高性能装置。
发明概述
因此，本发明的一个主要目的是提供一种使用铁电电容器的影象RAM的存储单元，一种非易失性存储装置和一种存储单元的控制方法，通过它们，即使是在供电电压降低的情况下，也能高可靠性地执行存储操作。
本发明的另一个目的是提供一种使用铁电电容器的影象RAM的存储单元，一种非易失性存储装置和一种存储单元的控制方法，通过它们，即使是在供电电压降低的情况下，也能高可靠性地执行调用操作。
根据本发明的第一个方面，提供了一种存储单元，它包括：一对存储节点，用于保持一对互补电压；一对开关元件，用于根据公共字线的开/关控制控制各存储节点和与存储节点相对应的位线之间的连接；一对铁电电容器，每个铁电电容器与一极板线和相应的一个存储节点相连。通过把极板线的电压在第一电压和第二电压之间变动、同时保持该对开关元件为断路状态，来执行存储单元的存储操作，其中第一电压比存储单元的供电电压高，第二电压比地电位低(以下，称之为“第一存储操作”)。
在存储操作中通过把极板线电压驱动为比供电电压高的第一电压，可以把比供电电压的相反值(—供电电压)低(绝对值要高)的负偏压(地电位—第一电压)加给与以地电位保持数据的存储节点相连的铁电电容器。通过提高负偏压，即使供电电压由于集成电路等的小型化而变低，也可以实现高可靠性的非易失性存储器。
在存储操作中通过把极板线电压驱动为比地电位低的第二电压，可以把比供电电压高的正偏压(供电电压—第二电压)提供给与以供电电压保持数据的存储节点相连的铁电电容器。通过提高正偏压，即使供电电压由于集成电路等的小型化而变低，也可以实现高可靠性的非易失性存储器。
根据本发明的第二个方面，通过把极板线的电压在存储单元的供电电压和比地电位低的第二电压之间变动、同时保持该对开关元件为断路状态，来执行存储单元的存储操作(以下，称之为“第二存储操作”)。
根据本发明的第三个方面，通过把极板线的电压在比存储单元的供电电压高的第一电压和地电位之间变动、同时保持该对开关元件为断路状态来执行存储单元的存储操作(以下，称之为“第三存储操作”)。
根据本发明的第四个方面，通过把极板线驱动为比存储单元的供电电压高的第三电压，并在之后把存储单元的供电电压从地电位升至存储单元的供电电压，同时保持该对开关元件为断路状态来执行存储单元的调用操作(以下，称之为“第一调用操作”)。
在调用操作中通过把极板线驱动为第三电压(高于供电电压)、同时保持存储单元(触发器)的供电电压为地电位(保持开关元件为断路状态)，把负电压加给铁电电容器，并由此造成该对存储节点间的电压差。此后，通过提高存储单元(触发器)的供电电压，把存储节点之间的电压差放大，由此调用和恢复数据。通过把极板线电压提高为一个高电压(第三电压)，与把极板线电压提高为供电电压的传统影象RAM(例如日本专利第2693967号)相比，铁电电容器就会被加上更高的偏压，由此即使供电电压由于集成电路等的小型化而变低，也可以实现高可靠性的非易失性存储器。
根据本发明的第五个方面，通过把极板线驱动为比地电位低的第四电压、并把存储单元的供电电压从地电位升至存储单元的供电电压，同时保持该对开关元件为断路状态来执行存储单元的调用操作(以下，称之为“第二调用操作”)。
通过把极板线驱动为第四电压(低于地电位)同时提高存储单元(触发器)的供电电压，把正电压加给铁电电容器并由此形成该对存储节点间的电压差。此后，通过提高存储单元(触发器)的供电电压把存储节点之间的电压差放大，由此调用和恢复数据。通过把极板线电压降低为一个负电压(第四电压)，与把极板线电压固定为地电位的传统影象RAM(例如日本专利申请未决公开2000-293989)相比，铁电电容器就会被加上更高的偏压，由此即使供电电压由于集成电路等的小型化而变低，也可以实现高可靠性的非易失性存储器。
根据本发明的第六个方面，在第一个方面中，存储单元的调用操作是根据第一调用操作执行的。
根据本发明的第七个方面，在第六个方面中，第三电压被设置为等于第一电压。
根据本发明的第八个方面，在第一个方面中，存储单元的调用操作是根据第二调用操作执行的。
根据本发明的第九个方面，在第八个方面中，第四电压被设置为等于第二电压。
根据本发明的第十个方面，在第二个方面中，存储单元的调用操作是根据第一调用操作执行的。
根据本发明的第十一个方面，在第二个方面中，存储单元的调用操作是根据第二调用操作执行的。
根据本发明的第十二个方面，在第十一个方面中，第四电压被设置为等于第二电压。
根据本发明的第十三个方面，在第三个方面中，存储单元的调用操作是根据第一调用操作执行的。
根据本发明的第十四个方面，在第十三个方面中，第三电压被设置为等于第一电压。
根据本发明的第十五个方面，在第三个方面中，存储单元的调用操作是根据第二调用操作执行的。
根据本发明的第十六个方面，在第六个方面中，存储单元包括一对逻辑反相元件，它们环形连接在一起，以将每个存储节点形成在一个逻辑反相元件的输出端和另一个逻辑反相元件的输入端之间。
根据本发明的第十七个方面，在第十六个方面中，开关元件由MOS晶体管实现。
根据本发明的第十八个方面，在第十六个方面中，开关元件和逻辑反相元件由一个6晶体管CMOS触发器实现。
根据本发明的第十九个方面，在第十六个方面中，开关元件和逻辑反相元件由一个高阻负载4晶体管触发器实现。
根据本发明的第二十个方面，在第十六个方面中，开关元件和逻辑反相元件由一个无负载4晶体管触发器实现。
根据本发明的第二十一个方面，在第八个方面中，存储单元包括一对逻辑反相元件，它们环形连接在一起，以将每个存储节点形成在一个逻辑反相元件的输出端和另一个逻辑反相元件的输入端之间。
根据本发明的第二十二个方面，在第二十一个方面中，开关元件由MOS晶体管实现。
根据本发明的第二十三个方面，在第二十一个方面中，开关元件和逻辑反相元件由6晶体管CMOS触发器实现。
根据本发明的第二十四个方面，在第二十一个方面中，开关元件和逻辑反相元件由高阻负载4晶体管触发器实现。
根据本发明的第二十五个方面，在第二十一个方面中，开关元件和逻辑反相元件由无负载4晶体管触发器实现。
根据本发明的第二十六个方面，提供了一种由排列成矩阵的存储单元组成的非易失性存储装置。该存储单元包括：一对存储节点，用于保持一对互补电压；一对开关元件，用于根据公共字线的开/关控制控制各存储节点和与存储节点相对应的位线之间的连接；一对铁电电容器，每个铁电电容器与一极板线和相应的一个存储节点相连。在该非易失性存储装置中，各存储单元的存储操作或调用操作至少是根据从下面选择的操作进行的：(A)第一存储操作，其中把极板线的电压在比存储单元的供电电压高的第一电压和比地电位低的第二电压之间变动，同时保持该对开关元件为断路状态；(B)第二存储操作，其中把极板线的电压在存储单元的供电电压和比地电位低的第二电压之间变动，同时保持该对开关元件为断路状态；(C)第三存储操作，其中把极板线的电压在比存储单元的供电电压高的第一电压和地电位之间变动，同时保持该对开关元件为断路状态；(D)第一调用操作，其中把极板线驱动为比存储单元的供电电压高的第三电压、并在之后把存储单元的供电电压从地电位升至存储单元的供电电压，同时保持该对开关元件为断路状态；(E)第二调用操作，其中把极板线驱动为比地电位低的第四电压、并把存储单元的供电电压从地电位升至存储单元的供电电压，同时保持该对开关元件为断路状态。
根据本发明的第二十七个方面，在第二十六个方面中，所有的存储单元都与一公共极板线相连。
根据本发明的第二十八个方面，在第二十七个方面中，非易失性存储装置进一步包括一个用于驱动公共极板线的极板线驱动电路。
根据本发明的第二十九个方面，在第二十八个方面中，非易失性存储装置进一步包括高电压生成电路，用于产生比供电电压高的电压，并把该高电压提供给极板线驱动电路。
根据本发明的第三十个方面，在第二十八个方面中，非易失性存储装置进一步包括负电压生成电路，用于产生负电压，并把该负电压提供给极板线驱动电路。
根据本发明的第三十一个方面，在第二十九个方面中，非易失性存储装置进一步包括负电压生成电路，用于产生负电压，并把该负电压提供给极板线驱动电路。
根据本发明的第三十二个方面，在第二十九个方面中，存储单元由普通耐电压的装置实现，极板线驱动电路和高电压生成电路由耐高电压的装置实现。
根据本发明的第三十三个方面，在第三十个方面中，存储单元由普通耐电压的装置实现，极板线驱动电路和负电压生成电路由能够在负电压下操作的装置实现。
根据本发明的第三十四个方面，在第二十八个方面中，在存储操作中，极板线驱动电路把公共极板线的电压从位于地电位与供电电压之间的一个预设电压升至第一电压，此后再把该电压降至第二电压。
根据本发明的第三十五个方面，在第二十八个方面中，在存储操作中，极板线驱动电路把公共极板线的电压从位于地电位与供电电压之间的一个预设电压降至第二电压，此后再把该电压升至第一电压。
根据本发明的第三十六个方面，在第二十八个方面中，在存储操作中，极板线驱动电路把公共极板线的电压从位于地电位与供电电压之间的一个预设电压升至供电电压，此后再把该电压降至第二电压。
根据本发明的第三十七个方面，在第二十八个方面中，在存储操作中，极板线驱动电路把公共极板线的电压从位于地电位与供电电压之间的一个预设电压降至第二电压，此后再把该电压升至供电电压。
根据本发明的第三十八个方面，在第二十八个方面中，在存储操作中，极板线驱动电路把公共极板线的电压从位于地电位与供电电压之间的一个预设电压升至第一电压，此后再把该电压降至地电位。
根据本发明的第三十九个方面，在第二十八个方面中，在存储操作中，极板线驱动电路把公共极板线的电压从位于地电位与供电电压之间的一个预设电压降至地电位，此后再把该电压升至第一电压。
根据本发明的第四十个方面，在第二十八个方面中，在调用操作中，极板线驱动电路在存储单元的供电电压增大之前把公共极板线的电压升至第三电压。
根据本发明的第四十一个方面，在第二十八个方面中，在调用操作中，极板线驱动电路几乎与存储单元的供电电压增大的同时把公共极板线的电压降至第四电压。
根据本发明的第四十二个方面，提供了一种存储单元的控制方法，该存储单元包括：一对存储节点，用于保持一对互补电压；一对开关元件，用于根据公共字线的开/关控制控制各存储节点和与存储节点相对应的位线之间的连接；一对铁电电容器，每个铁电电容器与一极板线和相应的一个存储节点相连。在这种控制方法中，通过把极板线的电压在比存储单元的供电电压高的第一电压和比地电位低的第二电压之间变动、同时保持该对开关元件为断路状态，来执行存储单元的存储操作(第一存储操作)。
根据本发明的第四十三个方面，通过把极板线的电压在存储单元的供电电压和比地电位低的第二电压之间变动、同时保持该对开关元件为断路状态，来执行存储单元的存储操作(第二存储操作)。
根据本发明的第四十四个方面，通过把极板线的电压在比存储单元的供电电压高的第一电压和地电位之间变动、同时保持该对开关元件为断路状态，来执行存储单元的存储操作(第三存储操作)。
根据本发明的第四十五个方面，通过把极板线驱动为比存储单元的供电电压高的第三电压、并在之后把存储单元的供电电压从地电位升至存储单元的供电电压、同时保持该对开关元件为断路状态，来执行存储单元的调用操作(第一调用操作)。
根据本发明的第四十六个方面，通过把极板线驱动为比地电位低的第四电压、并把存储单元的供电电压从地电位升至存储单元的供电电压、同时保持该对开关元件为断路状态，来执行存储单元的调用操作(第二调用操作)。
根据本发明的第四十七个方面，在第四十二个方面中，存储单元的调用操作是根据第一调用操作执行的。
根据本发明的第四十八个方面，在第四十七个方面中，第三电压被设置为等于第一电压。
根据本发明的第四十九个方面，在第四十二个方面中，存储单元的调用操作是根据第二调用操作执行的。
根据本发明的第五十个方面，在第四十九个方面中，第四电压被设置为等于第二电压。
根据本发明的第五十一个方面，在第四十三个方面中，存储单元的调用操作是根据第一调用操作执行的。
根据本发明的第五十二个方面，在第四十三个方面中，存储单元的调用操作是根据第二调用操作执行的。
根据本发明的第五十三个方面，在第四十二个方面中，第四电压被设置为等于第二电压。
根据本发明的第五十四个方面，在第四十四个方面中，存储单元的调用操作是根据第一调用操作执行的。
根据本发明的第五十五个方面，在第四十四个方面中，第三电压被设置为等于第一电压。
根据本发明的第五十六个方面，在第四十四个方面中，存储单元的调用操作是根据第二调用操作执行的。
附图简述
本发明的目的和特征通过下面结合附图所进行的详细描述可以得到清晰地得到理解。
图1为一电路图，显示了使用铁电电容器的影象RAM的存储单元的结构，该影象RAM在日本专利申请未决公开2000-293989中进行了公开；
图2为一时序图，显示了在存储操作过程中图1存储单元的各部分的电压变化；
图3为一时序图，显示了在调用操作过程中图1存储单元各部分的电压变化；
图4为一电路图，显示了日本专利申请未决公开HEI 9-17965公开的传统半导体存储器的结构；
图5和图6为对图4的传统半导体存储器中从触发电路到铁电电容器Cf1和Cf2的数据读出进行说明的电路图；
图7为一时序图，显示了图4所示的传统半导体存储器中触发电路的供电电压VL和极板电压VP的变化；
图8为一时序图，显示了图4所示的传统半导体存储器的存储节点N1和N2的电压变化；
图9到图13为对图4的传统半导体存储器中从铁电电容器Cf1和Cf2到触发电路的数据写入进行说明的电路图；
图14为一电路图，显示了根据本发明的一个实施例使用铁电电容器的影象RAM的存储单元；
图15为一电路图，显示了可被用作图14的存储单元触发器3的高阻负载4晶体管触发器；
图16为一电路图，显示了可被用作图14的存储单元触发器3的无负载4晶体管触发器；
图17为一曲线图，显示了Q-V平面上图14的存储单元的铁电电容器F0和F1的磁滞特性；
图18为一时序图，显示了存储操作过程中图14的存储单元各部分的电压变化；
图19为一时序图，用于说明本发明的实施例使用的第一调用操作；
图20为一时序图，用于说明本发明的实施例使用的第二调用操作。
优选实施例
现在将参照附图对根据本发明的优选实施例进行详细说明。
图14为一电路图，显示了根据本发明的一个实施例使用铁电电容器的影象RAM的存储单元，其中与图1相同的参考数字指代与图1相同或相应的部件。本实施例的影象RAM存储单元包括触发器3和一对铁电电容器F0和F1。每个铁电电容器(F0，F1)的一端与相应的一个存储节点(Q1，Q2)相连，铁电电容器F0和F1的另一端都与极板线PL相连。作为触发器3，各种类型的通常可以用作SRAM单元的触发器，如6晶体管CMOS触发器(图4所示)、高阻负载4晶体管触发器(图15所示)、无负载4晶体管触发器(图16所示)等都可以使用。在本说明中，将把使用6晶体管CMOS触发器的情况作为例子进行描述。
图14的实施例与图1的现有技术之间的区别在于极板线驱动电路4的操作。图1的现有技术的极板线驱动电路4只将极板线PL在地电位和供电电压VCC之间驱动。而图14的极板线驱动电路会把极板线PL驱动为负电压或比供电电压VCC高的电压。因此，为本实施例的极板线驱动电路提供了一个高电压生成电路5和一个负电压生成电路6，高电压生成电路5用于生成比供电电压高的电压，并把该高电压提供给极板线驱动电路4，负电压生成电路6用于生成负电压，并把该负电压提供给极板线驱动电路4。
下面将对根据本发明的实施例使用铁电电容器的影象RAM的操作进行详细说明。顺便提一下，当给影象RAM供电时，以与传统影象RAM相同的方式执行从/对影象RAM的数据读/写，因此为简洁起见省略了对其的重复描述。
首先，将参照图15和图16对本实施例使用的第一存储操作进行说明。顺便提一下，图17为一曲线图，显示了Q-V平面上图14的存储单元的铁电电容器F0和F1的磁滞特性。图18为一时序图，显示了存储操作过程中图14的存储单元各部分的电压变化。同样在本发明的影象RAM中，用于在切断电源时把存储在触发器3(存储节点Q0和Q1)中的数据转移到铁电电容器F0和F1(作为剩余极化)的“存储”是以与传统的影象RAM相类似的方式执行的。本实施例的存储操作是通过下述方式执行的：把极板线PL从VCC/2驱动到比供电电压VCC高的第一电压、并在此后再驱动到比地电位(0V)低的第二电压，同时保持字线WL为低电平。顺便提一下，也可以如图18的最底下的线所示，把极板线PL从VCC/2驱动到第二电压(比0V低)并在此后在驱动到第一电压(比VCC高)来执行第一存储操作。
通过把极板线的电压从VCC/2增加到第一电压，就给与保持供电电压的存储节点相连的铁电电容器加上一个电压差(第一电压—供电电压)，给与保持地电位的存储节点相连的铁电电容器加上一个电压差-V1(地电位—第一电压)。加上了电压差-V1的铁电电容器移动到图17中的C′点。此后把极板线电压降至第二电压，由此就给与保持供电电压的存储节点相连的铁电电容器加上一个电压差V2(供电电压—第二电压)，给与保持地电位的存储节点相连的铁电电容器加上一个电压差V3(地电位—第二电压)。加上了电压差V2的铁电电容器转变到图17中的A′点。
最后，当切断电源把所有的存储节点都放电为地电位时，与保持供电电压的存储节点相连的铁电电容器保持一个比Pr(B)大的图17中B′点所示的剩余极化强度Pr(B′)，与保持地电位的存储节点相连的铁电电容器保持一个比Pr(D)小的图17中D′点所示的剩余极化强度Pr(D′)。与现有技术相类似，每个铁电电容器在不供电时保持其存储为剩余极化强度，因此本实施例的影象RAM起到非易失性存储器的功能。
在本实施例中，极板线电压被驱动为更高的电压(第一电压)和负电压(第二电压)。利用这种极板线电压控制，可以使保持正的剩余极化强度的铁电电容器的剩余极化强度比现有技术(其中极板线PL被驱动为供电电压和地电位)的要大，同时，使保持负的剩余极化强度的铁电电容器的剩余极化强度比现有技术的要小。通过提高正/负剩余极化强度，两个铁电电容器之间有效电容差就会变大，由此就使得调用操作(其中极板线PL被驱动)过程中存储节点对之间产生的电压差更大。由此就可以实现调用操作中更大的操作容限，从而与现有技术相比获得影象RAM更高的可靠性。
在本实施例中除第一存储操作之外的其他存储操作也是可以的。在根据本发明的第二存储操作中，非易失性存储器通过把极板线电压从VCC/2升至供电电压并在此后把极板线电压降至负电压(第二电压)来实现。与现有技术(其中极板线电压在存储操作中被降至地电位)相比，利用这种极板线电压控制，可以使加在与保持供电电压的存储节点相连的铁电电容器上的电压差更大。因此在低供电电压的情况下，第二存储操作可以有效地改善影象RAM的可靠性。
在根据本发明的第三存储操作中，非易失性存储器是通过把极板线电压从VCC/2升至第一电压(比供电电压VCC高)并在此后把极板线电压降至地电位来实现的。与现有技术(其中极板线电压在存储操作中被升至供电电压)相比，利用这种极板线电压控制，可以使加在与保持地电位的存储节点相连的铁电电容器上的电压更小(更大的电压差)。因此在低供电电压的情况下，第三存储操作可以有效地改善影象RAM的可靠性。
下面将参照图19的时序图，对可以在本发明的一个实施例中使用的第一调用操作进行说明。当接通电源时，极板线电压被升至第三电压(比供电电压高)，同时保持字线WL电压为低电平(由此可以保持传输门晶体管(存取晶体管)M0和M1为断路状态)，并保持触发器供电电压为地电位，由此由于铁电电容器F0和F1在极板线PL和存储节点之间的电容耦合，会给存储节点Q0和Q1加上特定的电压。接下去，增大触发器的供电电压以放大并锁存存储节点间的电压差，由此作为剩余极化强度存储在铁电电容器中的数据可以作为存储节点Q0和Q1的电压被调用。
在极板线电压被升至第三电压时加在每个存储节点(Q0，Q1)上的电压由上述的电容耦合(由铁电电容器在极板线PL和存储节点之间)和存储节点与其他固定电位的电容耦合之间的比率决定。在极板线电压被驱动为正电压时，电容器被加上一个负电压(电压差)。此时，保持图17中点B′正的剩余极化强度的铁电电容器作为比保持点D′负的剩余极化强度的铁电电容器更大的电容。这一点可以从Q-V平面上点B′到点C′的曲线斜率(箭头Y3所示)比从点D′到点C′点的曲线的斜率(箭头Y4所示)更陡而明显看出。因此，与保持正的剩余极化强度的铁电电容器相连的存储节点Q0和Q1之一具有与极板线PL(它被驱动为高电压(第三电压))更大的电容耦合，由此该存储节点就表现出比其他存储节点更高的电压。
接下去，触发器的供电电压被升高，由此放大存储节点之间的电压差。最后，处于图17的B′点的存储节点的电压变为VCC，处于D′点的存储节点的电压变为GND。因此对于在切断电源之前保持VCC的存储节点而言，与该存储节点相连的铁电电容器在图17的B′点保持存储，在电源被重新接通之后存储节点将再次保持VCC。类似地，对于在切断电源之前保持0V的存储节点而言，与该存储节点相连的铁电电容器在图17的D′点保持存储，在电源被重新接通之后存储节点将再次保持0V。
在根据本发明的第一调用操作中，极板线PL在调用操作中被驱动为一个比供电电压更高的电压，因此与现有技术(其中极板线PL被驱动为供电电压)相比，就会给铁电电容器加上一个更高的电压差。因此，与现有技术相比，存储节点对之间的电压差可以增加。
除了第一调用操作之外的其他调用操作也是可能的。在根据本发明的第二调用操作中，通过把极板线PL驱动为负电压可以实现高可靠性。下面将参照图20的时序图对在接通电源时执行的第二调用操作进行说明。在第二调用操作中，当接通电源时，极板线电压被降至负电压(第四电压)并(几乎同时)升高触发器供电电压，同时保持字线WL为低电平(由此传输门被保持为断路状态)。顺便提一下，把极板线电压降至第四电压可以在增加触发器供电电压之前或之后进行。利用这种控制，由于铁电电容器F0和F1在极板线PL和存储节点之间的电容耦合，会给存储节点Q0和Q1加上特定的电压。最后，加在存储节点上的电压被触发器3放大并锁存，由此作为剩余极化强度存储在铁电电容器F0和F1中的数据可以作为存储节点Q0和Q1的电压被调用。
如上所述，根据本发明的实施例，在存储操作和调用操作中极板线的电压控制已经和传统影象RAM有了变化，因此与现有技术相比，可以使在调用操作中驱动极板线时存储节点之间出现的电压差更大，因此可以实现具有更高可靠性的非易失性存储器操作。在现有技术中，非易失性存储器的可靠性会必然地变坏，特别是在供电电压由于半导体集成电路的小型化而降低时。如果供电电压降低并由此加在铁电电容器上的电压(在现有技术中它等于供电电压)也降低，铁电电容器的剩余极化强度和调用操作中存储节点之间出现的电压差也会降低，由此非易失性存储器的可靠性会必然变坏。相反，在本发明上面的实施例中，即使供电电压降低了，也可以通过把极板线PL驱动为更高的电压或负电压，而把足够的电压加给铁电电容器。因此，本实施例能够有效地确保高可靠性，同时减轻电路的负载。
尽管根据本发明的实施例对作为存储操作和调用操作的三种存储操作和两种调用操作进行了说明，但是所有的操作都有一个共同点在于，非易失性存储器可以利用铁电电容器的剩余极化强度来实现。这一点和日本专利申请公开号2000-293989的现有技术也相同。因此可以通过任意合并现有技术或本发明实施例的一种存储操作和一种调用操作来实现影象RAM。根据如上所述的本发明通过合并一种存储操作和一种调用操作就能获得低供电电压条件下的高可靠性。但是，同样也可以通过合并本发明的一种存储操作和现有技术的调用操作或者通过合并现有技术的存储操作和本发明的一种调用操作而获得比现有技术更高的可靠性。
顺便提一下，当使用根据本发明(使用比供电电压Vcc高的电压)的第一存储操作和第一调用操作的一种组合或第三存储操作和第一调用操作的一种组合时，为简化高电压生成电路5，也可以设置存储操作的第一电压等于调用操作的第三电压。类似地，当使用根据本发明(使用负电压)的第一存储操作和第二调用操作的一种组合或第二存储操作和第二调用操作的一种组合时，为简化负电压生成电路6，也可以设置存储操作的第二电压等于调用操作的第四电压。
当使用第三存储操作和第一调用操作的一种组合、第三存储操作和现有技术的调用操作的一种组合、或现有技术的存储操作和第一调用操作的组合时，不需要把极板线PL驱动为负电压，因此就可以省去负电压生成电路6。类似地，当使用第二存储操作和第二调用操作的一种组合，第二存储操作和现有技术的调用操作的一种组合或现有技术的存储操作和第二调用操作的组合时，不需要把极板线PL驱动为比供电电压更高的电压，因此就可以省去高电压生成电路5。
在上述的说明中，根据现有技术(日本专利申请公开号2000-293989)在正常操作状态中把极板线电压设置为VCC/2。这种电压设置用于在正常操作状态中把加给每个铁电电容器的电压限制为VCC/2或-VCC/2。这种极板线电压设置对于降低铁电电容器随时间的变化很有效。但是，铁电电容器随时间的变化是与本发明所改善的非易失性存储器的耐久特性完全无关的现象，因此，即使是在正常操作中极板线被设置为地电位或供电电压也不会对本发明的效果造成损害。
在根据本发明的存储单元和影象RAM(非易失性存储装置)中，使用与传统影象RAM相同的存储单元电源和存储单元供电电压VCC，只需把极板线PL驱动为高电压(第一电压，第三电压)或负电压(第二电压，第四电压)，即可实现高可靠性。因此，使用普通的加工方法和高密度封装就可以生产出本发明的存储单元，就可以以与传统影象RAM相同的方式实现存储单元的高速操作。只有极板线驱动电路4，高电压生成电路5和负电压生成电路6是利用耐高电压装置或能够在负电压下操作的装置构造的。
如上所述，在根据本发明的存储单元、非易失性存储装置和存储单元的控制方法中，给传统的影象RAM加上高电压生成电路5和/或负电压生成电路6，由此在存储操作和/或调用操作中极板线PL被驱动为比供电电压VCC更高的电压(第一电压，第三电压)或负电压(第二电压，第四电压)，由此非易失性存储器耐久可靠性得以改善，特别是在供电电压VCC很低时效果更明显。
尽管本发明是参照特定的说明性实施例进行描述的，但是它不受这些实施例的限制而只受所附权利要求书的限制。应当理解，本领域内的技术人员可以对这些实施例进行变更和修改，而不脱离本发明的范围和精神。

Claims (56)

1.一种存储单元，包括：
一对存储节点，用于保持一对互补电压；
一对开关元件，用于根据公共字线的开/关控制，来控制各存储节点和与存储节点相对应的位线之间的连接；
一对铁电电容器，每个铁电电容器与一极板线和相应的一个存储节点相连，其中：
通过使极板线的电压在比存储单元的供电电压高的第一电压和比地电位低的第二电压之间变动，同时保持该对开关元件为断路状态，来执行存储单元的存储操作。
2.一种存储单元，包括：
一对存储节点，用于保持一对互补电压；
一对开关元件，用于根据公共字线的开/关控制来控制各存储节点和与存储节点相对应的位线之间的连接；
一对铁电电容器，每个铁电电容器与一极板线和相应的一个存储节点相连，其中：
通过把极板线的电压在存储单元的供电电压和比地电位低的第二电压之间变动，同时保持该对开关元件为断路状态，来执行存储单元的存储操作。
3.一种存储单元，包括：
一对存储节点，用于保持一对互补电压；
一对开关元件，用于根据公共字线的开/关控制，控制各存储节点和与存储节点相对应的位线之间的连接；
一对铁电电容器，每个铁电电容器与一极板线和相应的一个存储节点相连，其中：
通过使极板线的电压在比存储单元的供电电压高的第一电压和地电位之间变动，同时保持该对开关元件为断路状态，来执行存储单元的存储操作。
4.一种存储单元，包括：
一对存储节点，用于保持一对互补电压；
一对开关元件，用于根据公共字线的开/关控制，控制各存储节点和与存储节点相对应的位线之间的连接；
一对铁电电容器，每个铁电电容器与一极板线和相应的一个存储节点相连，其中：
通过把极板线驱动为比存储单元的供电电压高的第三电压，并在之后把存储单元的供电电压从地电位升至存储单元的供电电压，同时保持该对开关元件为断路状态，来执行存储单元的调用操作。
5.一种存储单元，它包括：
一对存储节点，用于保持一对互补电压；
一对开关元件，用于根据公共字线的开/关控制，控制各存储节点和与存储节点相对应的位线之间的连接；
一对铁电电容器，每个铁电电容器与一极板线和相应的一个存储节点相连，其中：
通过把极板线驱动为比地电位低的第四电压，并把存储单元的供电电压从地电位升至存储单元的供电电压，同时保持该对开关元件为断路状态，来执行存储单元的调用操作。
6.如权利要求1所述的存储单元，其中通过把极板线驱动为比存储单元的供电电压高的第三电压，并在之后把存储单元的供电电压从地电位升至存储单元的供电电压，同时保持该对开关元件为断路状态，来执行存储单元的调用操作。
7.如权利要求6所述的存储单元，其中第三电压被设置为等于第一电压。
8.如权利要求1所述的存储单元，其中通过把极板线驱动为比地电位低的第四电压，并把存储单元的供电电压从地电位升至存储单元的供电电压，同时保持该对开关元件为断路状态，来执行存储单元的调用操作。
9.如权利要求8所述的存储单元，其中第四电压被设置为等于第二电压。
10.如权利要求2所述的存储单元，其中通过把极板线驱动为比存储单元的供电电压高的第三电压，并在之后把存储单元的供电电压从地电位升至存储单元的供电电压，同时保持该对开关元件为断路状态，来执行存储单元的调用操作。
11.如权利要求2的存储单元，其中通过把极板线驱动为比地电位低的第四电压，并把存储单元的供电电压从地电位升至存储单元的供电电压，同时保持该对开关元件为断路状态，来执行存储单元的调用操作。
12.如权利要求11所述的存储单元，其中第四电压被设置为等于第二电压。
13.如权利要求3所述的存储单元，其中通过把极板线驱动为比存储单元的供电电压高的第三电压，并在之后把存储单元的供电电压从地电位升至存储单元的供电电压，同时保持该对开关元件为断路状态，来执行存储单元的调用操作。
14.如权利要求13所述的存储单元，其中第三电压被设置为等于第一电压。
15.如权利要求3所述的存储单元，其中通过把极板线驱动为比地电位低的第四电压，并把存储单元的供电电压从地电位升至存储单元的供电电压，同时保持该对开关元件为断路状态，来执行存储单元的调用操作。
16.如权利要求6所述的存储单元，其中存储单元包括一对逻辑反相元件，它们环形连接在一起，从而每个存储节点在一个逻辑反相元件的输出端和另一个逻辑反相元件的输入端之间。
17.如权利要求16所述的存储单元，其中所述开关元件由MOS晶体管实现。
18.如权利要求16所述的存储单元，其中所述开关元件和逻辑反相元件由6晶体管CMOS触发器实现。
19.如权利要求16所述的存储单元，其中所述开关元件和逻辑反相元件由高阻负载的4晶体管触发器实现。
20.如权利要求16所述的存储单元，其中所述开关元件和逻辑反相元件由无负载4晶体管触发器实现。
21.如权利要求8所述的存储单元，其中所述存储单元包括一对逻辑反相元件，它们环形连接在一起，从而使每个存储节点形成在一个逻辑反相元件的输出端和另一个逻辑反相元件的输入端之间。
22.如权利要求21所述的存储单元，其中所述开关元件由MOS晶体管实现。
23.如权利要求21所述的存储单元，其中所述开关元件和逻辑反相元件由一个6晶体管CMOS触发器实现。
24.如权利要求21所述的存储单元，其中所述开关元件和逻辑反相元件由高阻负载4晶体管触发器实现。
25.如权利要求21所述的存储单元，其中所述开关元件和逻辑反相元件由无负载4晶体管触发器实现。
26.一种由排列为矩阵的存储单元组成的非易失性存储装置，其中：
该存储单元包括：一对存储节点，用于保持一对互补电压；一对开关元件，用于根据公共字线的开/关控制，控制各存储节点和与存储节点相对应的位线之间的连接；一对铁电电容器，每个铁电电容器与一极板线和相应的一个存储节点相连，
各存储单元的至少存储操作或调用操作是根据从下面选择的操作进行的：
(A)第一存储操作，其中把极板线的电压在比存储单元的供电电压高的第一电压和比地电位低的第二电压之间变动，同时保持该对开关元件为断路状态；
(B)第二存储操作，其中把极板线的电压在存储单元的供电电压和比地电位低的第二电压之间变动，同时保持该对开关元件为断路状态；
(C)第三存储操作，其中把极板线的电压在比存储单元的供电电压高的第一电压和地电位之间变动，同时保持该对开关元件为断路状态；
(D)第一调用操作，其中把极板线驱动为比存储单元的供电电压高的第三电压，并在之后把存储单元的供电电压从地电位升至存储单元的供电电压，同时保持该对开关元件为断路状态；
(E)第二调用操作，其中把极板线驱动为比地电位低的第四电压，并把存储单元的供电电压从地电位升至存储单元的供电电压，同时保持该对开关元件为断路状态。
27.如权利要求26所述的非易失性存储装置，其中所有的存储单元都与公共极板线相连。
28.如权利要求27所述的非易失性存储装置，进一步包括用于驱动公共极板线的极板线驱动电路。
29.如权利要求28所述的非易失性存储装置，进一步包括高电压生成电路，用于产生比供电电压高的电压，并把该高电压提供给极板线驱动电路。
30.如权利要求28所述的非易失性存储装置，进一步包括负电压生成电路，用于产生负电压，并把该负电压提供给极板线驱动电路。
31.如权利要求29所述的非易失性存储装置，进一步包括负电压生成电路，用于产生负电压，并把该负电压提供给极板线驱动电路。
32.如权利要求29所述的非易失性存储装置，其中：
所述存储单元由普通耐压的装置实现；
极板线驱动电路和高电压生成电路由耐高电压的装置实现。
33.如权利要求30所述的非易失性存储装置，其中：
所述存储单元由普通耐电压的装置实现；
极板线驱动电路和负电压生成电路由能够在负电压下操作的装置实现。
34.如权利要求28所述的非易失性存储装置，其中在存储操作中，所述极板线驱动电路把公共极板线的电压从位于地电位与供电电压之间的一个预设电压升至第一电压，此后再把该电压降至第二电压。
35.如权利要求28所述的非易失性存储装置，其中在存储操作中，所述极板线驱动电路把公共极板线的电压从位于地电位与供电电压之间的一个预设电压降至第二电压，此后再把该电压升至第一电压。
36.如权利要求28所述的非易失性存储装置，其中在存储操作中，所述极板线驱动电路把公共极板线的电压从位于地电位与供电电压之间的一个预设电压升至供电电压，此后再把该电压降至第二电压。
37.如权利要求28所述的非易失性存储装置，其中在存储操作中，所述极板线驱动电路把公共极板线的电压从位于地电位与供电电压之间的一个预设电压降至第二电压，此后再把该电压升至供电电压。
38.如权利要求28所述的非易失性存储装置，其中在存储操作中，所述极板线驱动电路把公共极板线的电压从位于地电位与供电电压之间的一个预设电压升至第一电压，此后再把该电压降至地电位。
39.如权利要求28所述的非易失性存储装置，其中在存储操作中，所述极板线驱动电路把公共极板线的电压从位于地电位与供电电压之间的一个预设电压降至地电位，此后再把该电压升至第一电压。
40.如权利要求28所述的非易失性存储装置，其中在调用操作中，极板线驱动电路在存储单元的供电电压增大之前，把公共极板线的电压升至第三电压。
41.如权利要求28所述的非易失性存储装置，其中在调用操作中，极板线驱动电路几乎与存储单元的供电电压的增大同时地把公共极板线的电压降至第四电压。
42.一种用于存储单元的控制方法，该存储单元包括：一对存储节点，用于保持一对互补电压；一对开关元件，用于根据公共字线的开/关控制来控制各存储节点和与所述存储节点相对应的位线之间的连接；一对铁电电容器，每个铁电电容器与一极板线和相应的一个存储节点相连，其中：
通过把极板线的电压在比存储单元的供电电压高的第一电压和比地电位低的第二电压之间变动，同时保持该对开关元件为断路状态，来执行存储单元的存储操作。
43.一种用于存储单元的控制方法，该存储单元包括：一对存储节点，用于保持一对互补电压；一对开关元件，用于根据公共字线的开/关控制来控制各存储节点和与所述存储节点相对应的位线之间的连接；一对铁电电容器，每个铁电电容器与一极板线和相应的一个存储节点相连，其中：
通过把极板线的电压在存储单元的供电电压和比地电位低的第二电压之间变动，同时保持该对开关元件为断路状态，来执行存储单元的存储操作。
44.一种用于存储单元的控制方法，该存储单元包括：一对存储节点，用于保持一对互补电压；一对开关元件，用于根据公共字线的开/关控制来控制各存储节点和与所述存储节点相对应的位线之间的连接；一对铁电电容器，每个铁电电容器与一极板线和相应的一个存储节点相连，其中：
通过把极板线的电压在比存储单元的供电电压高的第一电压和地电位之间变动，同时保持该对开关元件为断路状态，来执行存储单元的存储操作。
45.一种用于存储单元的控制方法，该存储单元包括：一对存储节点，用于保持一对互补电压；一对开关元件，用于根据公共字线的开/关控制来控制各存储节点和与存储节点相对应的位线之间的连接；一对铁电电容器，每个铁电电容器与一极板线和相应的一个存储节点相连，其中：
通过把极板线驱动为比存储单元的供电电压高的第三电压，并在之后把存储单元的供电电压从地电位升至存储单元的供电电压，同时保持该对开关元件为断路状态，来执行所述存储单元的调用操作。
46.一种用于存储单元的控制方法，该存储单元包括：一对存储节点，用于保持一对互补电压；一对开关元件，用于根据公共字线的开/关控制来控制各存储节点和与存储节点相对应的位线之间的连接；一对铁电电容器，每个铁电电容器与一极板线和相应的一个存储节点相连，其中：
通过把极板线驱动为比地电位低的第四电压，并把存储单元的供电电压从地电位升至存储单元的供电电压，同时保持该对开关元件为断路状态，来执行存储单元的调用操作。
47.如权利要求42所述的控制方法，其中通过把极板线驱动为比存储单元的供电电压高的第三电压，并在之后把存储单元的供电电压从地电位升至存储单元的供电电压，同时保持该对开关元件为断路状态，来执行存储单元的调用操作。
48.如权利要求47所述的控制方法，其中所述第三电压被设置为等于所述第一电压。
49.如权利要求42所述的控制方法，其中通过把极板线驱动为比地电位低的第四电压，并把所述存储单元的供电电压从地电位升至存储单元的供电电压，同时保持该对开关元件为断路状态，来所述执行存储单元的调用操作。
50.如权利要求49所述的控制方法，其中所述第四电压被设置为等于所述第二电压。
51.如权利要求43所述的控制方法，其中通过把极板线驱动为比存储单元的供电电压高的第三电压，并在之后把存储单元的供电电压从地电位升至存储单元的供电电压，同时保持该对开关元件为断路状态，来执行所述存储单元的调用操作。
52.如权利要求43所述的控制方法，其中所述通过把极板线驱动为比地电位低的第四电压，并把所述存储单元的供电电压从地电位升至存储单元的供电电压，同时保持该对开关元件为断路状态，来执行存储单元的调用操作。
53.如权利要求52所述的控制方法，其中所述第四电压被设置为等于所述第二电压。
54.如权利要求44所述的控制方法，其中通过把极板线驱动为比存储单元的供电电压高的第三电压，并在之后把存储单元的供电电压从地电位升至存储单元的供电电压，同时保持该对开关元件为断路状态，来执行所述存储单元的调用操作。
55.如权利要求54所述的控制方法，其中所述第三电压被设置为等于所述第一电压。
56.如权利要求44所述的控制方法，其中通过把极板线驱动为比地电位低的第四电压，并把存储单元的供电电压从地电位升至存储单元的供电电压，同时保持该对开关元件为断路状态，来执行所述存储单元的调用操作。
CNB021069239A 2001-03-07 2002-03-07 提高可靠性的存储单元、非易失性存储装置及其控制方法 Expired - Fee Related CN1214392C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP063812/2001 2001-03-07
JP2001063812A JP2002269969A (ja) 2001-03-07 2001-03-07 メモリセル、不揮発性メモリ装置、及びその制御方法

Publications (2)

Publication Number Publication Date
CN1374663A true CN1374663A (zh) 2002-10-16
CN1214392C CN1214392C (zh) 2005-08-10

Family

ID=18922738

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021069239A Expired - Fee Related CN1214392C (zh) 2001-03-07 2002-03-07 提高可靠性的存储单元、非易失性存储装置及其控制方法

Country Status (6)

Country Link
US (1) US6646909B2 (zh)
EP (1) EP1239492B1 (zh)
JP (1) JP2002269969A (zh)
KR (1) KR100508836B1 (zh)
CN (1) CN1214392C (zh)
DE (1) DE60202312T2 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1331234C (zh) * 2004-03-02 2007-08-08 世界先进积体电路股份有限公司 非易失性存储单元及其制造方法
CN100367408C (zh) * 2003-01-17 2008-02-06 株式会社瑞萨科技 设有双单元的半导体存储装置
CN100461294C (zh) * 2003-02-04 2009-02-11 三洋电机株式会社 铁电体存储器
CN101252018B (zh) * 2007-09-03 2010-06-02 清华大学 采用新型时序操作的铁电编程信息存储单元的时序操作方法
CN1892914B (zh) * 2005-07-05 2011-09-14 三星电子株式会社 驱动字线的电路和方法
CN110648701A (zh) * 2018-06-26 2020-01-03 美国Aucmos科技股份有限公司 带有可变板线架构的铁电存储器阵列

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4802415B2 (ja) * 2001-08-13 2011-10-26 日本テキサス・インスツルメンツ株式会社 強誘電体メモリ
JP2003078037A (ja) * 2001-09-04 2003-03-14 Nec Corp 半導体メモリ装置
JP4091301B2 (ja) * 2001-12-28 2008-05-28 富士通株式会社 半導体集積回路および半導体メモリ
US6980459B2 (en) * 2002-10-24 2005-12-27 Texas Instruments Incorporated Non-volatile SRAM
JP3825756B2 (ja) * 2003-02-17 2006-09-27 富士通株式会社 半導体集積回路
US6876226B2 (en) * 2003-02-24 2005-04-05 Nokia Corporation Integrated digital circuit
JP4185969B2 (ja) * 2003-04-10 2008-11-26 富士通マイクロエレクトロニクス株式会社 強誘電体メモリおよびそのデータ読み出し方法
JP2005092922A (ja) 2003-09-12 2005-04-07 Fujitsu Ltd 強誘電体メモリ
CN1637930B (zh) * 2003-12-24 2011-03-30 精工爱普生株式会社 存储电路、半导体装置及电子设备
JP4110481B2 (ja) * 2005-01-06 2008-07-02 セイコーエプソン株式会社 記憶装置及び半導体装置
KR100903418B1 (ko) * 2007-11-30 2009-06-18 재단법인서울대학교산학협력재단 전자이주 효과를 이용한 메모리 셀
JP6500721B2 (ja) * 2015-09-17 2019-04-17 富士通セミコンダクター株式会社 不揮発性データ記憶回路及び不揮発性データ記憶回路の制御方法
JP2019201034A (ja) * 2018-05-14 2019-11-21 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び電子機器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4651303A (en) * 1985-09-23 1987-03-17 Thomson Components--Mostek Corporation Non-volatile memory cell
US4809225A (en) 1987-07-02 1989-02-28 Ramtron Corporation Memory cell with volatile and non-volatile portions having ferroelectric capacitors
US4918654A (en) * 1987-07-02 1990-04-17 Ramtron Corporation SRAM with programmable capacitance divider
US5434811A (en) * 1987-11-19 1995-07-18 National Semiconductor Corporation Non-destructive read ferroelectric based memory circuit
JPH04366495A (ja) * 1991-06-14 1992-12-18 Kawasaki Steel Corp 不揮発性メモリ
JP3121862B2 (ja) * 1991-06-14 2001-01-09 川崎製鉄株式会社 強誘電体メモリを利用したプログラマブルロジックデバイス
JPH0917965A (ja) * 1995-07-03 1997-01-17 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP3003631B2 (ja) 1997-06-23 2000-01-31 日本電気株式会社 不揮発性半導体記憶装置
JPH11238387A (ja) * 1998-02-23 1999-08-31 Toshiba Corp 強誘電体メモリ
JP2000040377A (ja) * 1998-07-23 2000-02-08 Nec Corp 不揮発性半導体記憶装置
JP2000048576A (ja) * 1998-07-24 2000-02-18 Toshiba Corp 半導体集積回路装置
JP2000293989A (ja) * 1999-04-07 2000-10-20 Nec Corp 強誘電体容量を用いたシャドーｒａｍセル及び不揮発性メモリ装置並びにその制御方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100367408C (zh) * 2003-01-17 2008-02-06 株式会社瑞萨科技 设有双单元的半导体存储装置
CN100461294C (zh) * 2003-02-04 2009-02-11 三洋电机株式会社 铁电体存储器
CN1331234C (zh) * 2004-03-02 2007-08-08 世界先进积体电路股份有限公司 非易失性存储单元及其制造方法
CN1892914B (zh) * 2005-07-05 2011-09-14 三星电子株式会社 驱动字线的电路和方法
CN101252018B (zh) * 2007-09-03 2010-06-02 清华大学 采用新型时序操作的铁电编程信息存储单元的时序操作方法
CN110648701A (zh) * 2018-06-26 2020-01-03 美国Aucmos科技股份有限公司 带有可变板线架构的铁电存储器阵列
CN110648701B (zh) * 2018-06-26 2022-01-11 美国Aucmos科技股份有限公司 带有可变板线架构的铁电存储器阵列

Also Published As

Publication number Publication date
US20020126522A1 (en) 2002-09-12
CN1214392C (zh) 2005-08-10
EP1239492B1 (en) 2004-12-22
EP1239492A3 (en) 2003-01-15
DE60202312T2 (de) 2005-12-08
KR100508836B1 (ko) 2005-08-18
DE60202312D1 (de) 2005-01-27
EP1239492A2 (en) 2002-09-11
US6646909B2 (en) 2003-11-11
JP2002269969A (ja) 2002-09-20
KR20030009077A (ko) 2003-01-29

Similar Documents

Publication Publication Date Title
CN1214392C (zh) 提高可靠性的存储单元、非易失性存储装置及其控制方法
CN1260816C (zh) 具有非易失性数据存储电路的集成电路
CN1215563C (zh) 半导体存储器与半导体存储器控制方法
TWI430579B (zh) 電壓位準移位器、電壓位準移位方法以及積體電路
CN1196134C (zh) 半导体器件的升压电路
CN1414563A (zh) 半导体器件
US6373315B2 (en) Signal potential conversion circuit
CN1889188A (zh) 电压供应电路和半导体存储器
CN1503273A (zh) 升压电路和含有这种升压电路的非易失性半导体存储器件
CN1212435A (zh) 具有三态逻辑门电路的半导体集成电路
US20140197881A1 (en) Charge pump and method of biasing deep n-well in charge pump
CN111724733B (zh) 一种像素驱动电路、其驱动方法及显示装置
CN1391230A (zh) 具有可调整转换速率的数据输出电路的半导体装置
CN1538453A (zh) 升压电源电路
CN1571068A (zh) 半导体存储装置
CN1190783A (zh) 半导体存储装置
CN1381848A (zh) 地址生成电路
CN1135560C (zh) 铁电存储器件
CN1305139C (zh) 强电介质存储装置
CN1905062A (zh) 铁电存储装置
CN1734663A (zh) 铁电存储装置及电子设备
CN1508806A (zh) 带有单元比率小的存储单元的半导体存储装置
CN1717746A (zh) 非易失性存储器单元及其控制方法
KR101553441B1 (ko) 워드라인 드라이버 및 그 관련 방법
CN1734664A (zh) 铁电存储装置及电子设备

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030327

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030327

Address after: Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee