JP2011097029A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2011097029A JP2011097029A JP2010207773A JP2010207773A JP2011097029A JP 2011097029 A JP2011097029 A JP 2011097029A JP 2010207773 A JP2010207773 A JP 2010207773A JP 2010207773 A JP2010207773 A JP 2010207773A JP 2011097029 A JP2011097029 A JP 2011097029A
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- film
- oxide film
- silicon
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 168
- 230000008569 process Effects 0.000 title claims abstract description 96
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 48
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 184
- 238000012545 processing Methods 0.000 claims abstract description 145
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 92
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 87
- 239000007789 gas Substances 0.000 claims abstract description 84
- 238000002955 isolation Methods 0.000 claims abstract description 55
- 238000001039 wet etching Methods 0.000 claims abstract description 55
- 239000001301 oxygen Substances 0.000 claims abstract description 26
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 26
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 21
- 230000003647 oxidation Effects 0.000 claims description 99
- 238000007254 oxidation reaction Methods 0.000 claims description 99
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 86
- 229910052710 silicon Inorganic materials 0.000 claims description 85
- 239000010703 silicon Substances 0.000 claims description 85
- 239000000758 substrate Substances 0.000 claims description 27
- 230000005540 biological transmission Effects 0.000 claims description 22
- 230000001590 oxidative effect Effects 0.000 claims description 19
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 24
- 230000009467 reduction Effects 0.000 abstract description 10
- 229910004298 SiO 2 Inorganic materials 0.000 description 22
- 238000009832 plasma treatment Methods 0.000 description 19
- 229910052581 Si3N4 Inorganic materials 0.000 description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 14
- 230000005855 radiation Effects 0.000 description 13
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 12
- 239000000463 material Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 238000002474 experimental method Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 238000005530 etching Methods 0.000 description 9
- 230000009471 action Effects 0.000 description 8
- 150000002500 ions Chemical group 0.000 description 8
- 238000012986 modification Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 7
- 239000011261 inert gas Substances 0.000 description 6
- -1 polytetrafluoroethylene Polymers 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 239000010453 quartz Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 238000011068 loading method Methods 0.000 description 4
- 229910018557 Si O Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 238000012733 comparative method Methods 0.000 description 3
- 239000000498 cooling water Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 229920001709 polysilazane Polymers 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910017083 AlN Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000010306 acid treatment Methods 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 230000003292 diminished effect Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000010534 mechanism of action Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 1
- 239000004810 polytetrafluoroethylene Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- 238000002407 reforming Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32192—Microwave generated discharge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Inorganic Chemistry (AREA)
- Analytical Chemistry (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】 STIを利用して形成した素子分離膜がウエットエッチング工程により目減りすることを出来るだけ抑制しながら半導体装置を製造する。
【解決手段】 犠牲酸化膜の形成とウエットエッチングによる剥離、及び/又は、二酸化珪素膜の形成とウエットエッチングによる剥離を行う半導体装置の製造プロセスにおいて、犠牲酸化膜及び/又は二酸化珪素膜の形成を、プラズマ処理装置の処理容器内で、酸素を含む処理ガスを用いて生成させたO(1D2)ラジカルが支配的なプラズマにより行う。
【選択図】図14A
【解決手段】 犠牲酸化膜の形成とウエットエッチングによる剥離、及び/又は、二酸化珪素膜の形成とウエットエッチングによる剥離を行う半導体装置の製造プロセスにおいて、犠牲酸化膜及び/又は二酸化珪素膜の形成を、プラズマ処理装置の処理容器内で、酸素を含む処理ガスを用いて生成させたO(1D2)ラジカルが支配的なプラズマにより行う。
【選択図】図14A
Description
本発明は、例えばトランジスタなどの製造に適用可能な半導体装置の製造方法に関する。
従来、半導体素子を分離する方法として、熱酸化法で素子分離膜を形成するLOCOS(Local Oxidation of Silicon)法が使用されてきた。しかし、LOCOS法は、素子分離領域が占める面積が大きいため、素子の微細化に限界があった。そこで、LOCOS法に代わる技術としてSTI(Shallow Trench Isolation)法が開発された。STI法では、シリコンウェハにトレンチを形成して素子分離膜を埋め込むため、素子分離領域の占める面積が少なく、微細化への対応が可能である。
STIプロセスでは、半導体基板にパッド酸化膜及びフォトリソグラフィー技術により所定のパターンで窒化珪素膜を形成した後、この窒化珪素膜をマスクとしてエッチングを行ってトレンチを形成する。通常は、界面特性の向上を図り、アクティブ領域と素子分離領域のエッジをラウンディングさせるために、トレンチ内部を酸化して薄い酸化膜を形成する。次に、薄い酸化膜が形成されたトレンチを埋めるように半導体基板の全面に二酸化珪素膜を厚く形成し、前記窒化珪素膜をストッパーとして化学的機械研磨(Chemical Mechanical Polishing)を行って平坦化することにより、素子分離膜を形成する。STI法におけるトレンチへの二酸化珪素膜の埋め込みは熱酸化法では困難であるため、TEOS(Tetra Ethyl Ortho Silicate)を原料とするCVD(Chemical Vapor Deposition)法やプラズマCVD法で行っていた。しかし、最近では、微細化、低コスト化が求められるデバイスの形成では、CVD法やプラズマCVD法から、より微細なトレンチへの埋め込みが可能なSOD(Spin On Dielectric)やSOG(Spin On Glass)などの塗布方式の手法に置き換わってきている。
ところで、ロジックデバイスや、DRAM(Dynamic Random Access Memory)などのメモリデバイスにおいては、これらを構成するトランジスタのゲート酸化膜として、それぞれ膜厚が異なる複数の二酸化珪素膜を形成することが行われている。例えば、I/O部やセルでは、相対的に厚いゲート酸化膜が使用され、コアCMOSなどでは相対的に薄いゲート酸化膜が使用される。また、電界効果型トランジスタを周囲のロジックデバイスと組み合わせた装置においては、周囲のロジックデバイスのトランジスタには、装置全体としての駆動速度性能を高めるために薄いゲート酸化膜を使用し、DRAMセルのトランジスタには、高いゲート電圧を考慮して耐圧性に優れた厚いゲート酸化膜を使用する設計も行われている。さらに、異なる電源電圧で動作する複数のトランジスタを備えたCMOS集積回路でも、電源電圧に応じて、異なる厚さのゲート酸化膜が必要になってくる。
このように、複数の異なる膜厚でゲート酸化膜を形成するためには、酸化珪素膜の成膜工程とウエットエッチング工程を繰返す必要がある。しかし、STI法でトレンチに埋め込まれた素子分離膜は、プラズマCVD法やSOD・SOGなどの塗布方式で形成された酸化珪素膜であるため、膜質的に粗密であり、或いは欠陥が多い。そのため、エッチング耐性が熱酸化膜に比べて低く、デバイスの製造工程においてウエットエッチングを繰返す間に素子分離膜が大幅に目減りしてしまう。素子分離膜の目減りが大きくなると、アクティブ領域周辺で窪みが生じてしまい、素子分離機能が不十分となってデバイスの信頼性と歩留まりを低下させる原因となる。この素子分離膜の目減りの問題は、素子分離膜を熱酸化法で形成するLOCOS法では問題となっていなかったが、近年の微細化の進行に伴い、素子分離膜をCVD法やSOD/SOG法で形成するようになり、顕在化してきた。
半導体装置の製造過程で、ウエットエッチング工程を繰返すことによって生じる素子分離膜の目減りへの対策として、予め目減り分を予測して素子分離膜を厚く形成しておくことも可能であるが、この方法ではデバイス設計の精度の低下につながるおそれがあり、根本的な解決策ではない。また、プロセス途中で、素子分離膜上に保護膜(マスク)を形成することによって、目減りを防止又は抑制することも可能である。しかし、マスクの形成のための工程が増加してしまうため、プロセス効率の観点、さらには歩留りの観点からも満足できるものではない。
本発明は上記実情に鑑みてなされたものであり、STIを利用して形成した素子分離膜がウエットエッチング工程により目減りすることを出来るだけ抑制しながら半導体装置を製造することを目的とする。
上記課題を解決するため、本発明の半導体装置の製造方法は、シリコン基板に所定間隔で形成されたトレンチと、前記トレンチ内に埋め込まれた素子分離用酸化膜と、前記素子分離用酸化膜の間に露出したシリコン表面と、を有する被処理体に対し、以下の工程;
1a)前記シリコン表面をプラズマ酸化処理して犠牲酸化膜を形成する工程、
1b)前記犠牲酸化膜をウエットエッチングにより剥離してシリコン表面を再び露出させる工程、及び、
1c)露出した前記シリコン表面を酸化処理して二酸化珪素膜を形成する工程、
を行うとともに、前記プラズマ酸化処理を、プラズマ処理装置の処理容器内で酸素を含む処理ガスを用いて生成させたO(1D2)ラジカルが支配的なプラズマにより行う。
1a)前記シリコン表面をプラズマ酸化処理して犠牲酸化膜を形成する工程、
1b)前記犠牲酸化膜をウエットエッチングにより剥離してシリコン表面を再び露出させる工程、及び、
1c)露出した前記シリコン表面を酸化処理して二酸化珪素膜を形成する工程、
を行うとともに、前記プラズマ酸化処理を、プラズマ処理装置の処理容器内で酸素を含む処理ガスを用いて生成させたO(1D2)ラジカルが支配的なプラズマにより行う。
また、別の側面において、本発明の半導体装置の製造方法は、シリコン基板に所定間隔で形成されたトレンチと、前記トレンチ内に埋め込まれた素子分離用酸化膜と、前記素子分離用酸化膜の間に露出したシリコン表面と、を有する被処理体に対し、以下の工程;
2a)前記シリコン表面をプラズマ酸化処理して犠牲酸化膜を形成する工程、
2b)前記犠牲酸化膜をウエットエッチングにより剥離してシリコン表面を再び露出させる工程、
2c)露出した前記シリコン表面をプラズマ酸化処理して二酸化珪素膜を形成する工程、
2d)前記二酸化珪素膜の少なくとも一部分をウエットエッチングにより除去する工程、及び、
2e)前記二酸化珪素膜が除去されて露出した部分のシリコン表面を酸化処理して前記二酸化珪素膜よりも厚みの薄い二酸化珪素膜を形成する工程、
を行うとともに、前記プラズマ酸化処理を、プラズマ処理装置の処理容器内で、酸素を含む処理ガスを用いて生成させたO(1D2)ラジカルが支配的なプラズマにより行う。
2a)前記シリコン表面をプラズマ酸化処理して犠牲酸化膜を形成する工程、
2b)前記犠牲酸化膜をウエットエッチングにより剥離してシリコン表面を再び露出させる工程、
2c)露出した前記シリコン表面をプラズマ酸化処理して二酸化珪素膜を形成する工程、
2d)前記二酸化珪素膜の少なくとも一部分をウエットエッチングにより除去する工程、及び、
2e)前記二酸化珪素膜が除去されて露出した部分のシリコン表面を酸化処理して前記二酸化珪素膜よりも厚みの薄い二酸化珪素膜を形成する工程、
を行うとともに、前記プラズマ酸化処理を、プラズマ処理装置の処理容器内で、酸素を含む処理ガスを用いて生成させたO(1D2)ラジカルが支配的なプラズマにより行う。
さらに別の側面において、本発明の半導体装置の製造方法は、シリコン基板に所定間隔で形成されたトレンチと、前記トレンチ内に埋め込まれた素子分離用酸化膜と、前記素子分離用酸化膜の間に露出したシリコン表面と、を有する被処理体に対し、以下の工程;
3a)前記シリコン表面を酸化処理して犠牲酸化膜を形成する工程、
3b)前記犠牲酸化膜をウエットエッチングにより剥離してシリコン表面を再び露出させる工程、
3c)露出した前記シリコン表面をプラズマ酸化処理して二酸化珪素膜を形成する工程、
3d)前記二酸化珪素膜の少なくとも一部分をウエットエッチングにより除去する工程、及び、
3e)前記二酸化珪素膜が除去されて露出した部分のシリコン表面を酸化処理して前記二酸化珪素膜よりも厚みの薄い二酸化珪素膜を形成する工程、
を行うとともに、前記プラズマ酸化処理を、プラズマ処理装置の処理容器内で、酸素を含む処理ガスを用いて生成させたO(1D2)ラジカルが支配的なプラズマにより行う。
3a)前記シリコン表面を酸化処理して犠牲酸化膜を形成する工程、
3b)前記犠牲酸化膜をウエットエッチングにより剥離してシリコン表面を再び露出させる工程、
3c)露出した前記シリコン表面をプラズマ酸化処理して二酸化珪素膜を形成する工程、
3d)前記二酸化珪素膜の少なくとも一部分をウエットエッチングにより除去する工程、及び、
3e)前記二酸化珪素膜が除去されて露出した部分のシリコン表面を酸化処理して前記二酸化珪素膜よりも厚みの薄い二酸化珪素膜を形成する工程、
を行うとともに、前記プラズマ酸化処理を、プラズマ処理装置の処理容器内で、酸素を含む処理ガスを用いて生成させたO(1D2)ラジカルが支配的なプラズマにより行う。
本発明の半導体装置の製造方法において、上記工程2cと工程2dを繰り返し行ってもよく、あるいは、上記工程3cと工程3dを繰り返し行ってもよい。
また、本発明の半導体装置の製造方法は、前記酸化処理を、前記プラズマ処理装置の処理容器内で、酸素を含む処理ガスを用いて生成させたO(1D2)ラジカルが支配的なプラズマにより行うことが好ましい。
また、本発明の半導体装置の製造方法において、前記プラズマのO(1D2)ラジカルの密度が1×1012[cm−3]以上であることが好ましい。
また、本発明の半導体装置の製造方法において、前記処理容器内の圧力が、1.33〜333Paの範囲内であることが好ましい。
また、本発明の半導体装置の製造方法において、前記処理ガス中の酸素の割合が0.2〜1%の範囲内であることが好ましい。
また、本発明の半導体装置の製造方法において、前記処理ガスは、水素を1%以下の割合で含むことが好ましい。
また、本発明の半導体装置の製造方法において、前記プラズマは、前記処理ガスと、複数のスロットを有する平面アンテナにより前記処理室内に導入されるマイクロ波と、によって形成されるマイクロ波励起プラズマであることが好ましい。この場合、プラズマを励起させるためのマイクロ波のパワー密度が、マイクロ波透過板の面積1cm2あたり1W以上であることが好ましい。
また、前記プラズマ酸化処理の間、被処理体を載置する載置台に、高周波電力を供給することが好ましい。
また、本発明の半導体装置の製造方法において、前記二酸化珪素膜が、トランジスタのゲート酸化膜であることが好ましい。
また、本発明の半導体装置の製造方法において、前記プラズマ酸化処理は、前記シリコン表面の酸化処理と同時に前記素子分離用酸化膜を改質することが好ましい。
本発明の半導体装置の製造方法によれば、犠牲酸化膜やゲート酸化膜を形成するための酸化処理を、O(1D2)ラジカルが支配的なプラズマを利用して行うことによって、低温での処理が可能であり、且つ同時に素子分離膜の表面を改質して緻密化することができる。そのため、付加的な改質工程を設けずに、ウエットエッチングによる素子分離膜表面の目減りを抑制することができる。特に、ウエットエッチング工程が繰返されるプロセスに本発明方法を適用することによって、素子分離膜の目減りを効果的に抑制できる。このように、本発明方法によれば、素子分離膜の目減りに起因する半導体装置の信頼性の低下を防止できるとともに、プロセス効率を低下させることなく半導体装置を製造できる。
また、本発明方法では、O(1D2)ラジカルが支配的なプラズマによりプラズマ酸化処理を行うことによって、ゲート酸化膜の表面及びシリコンとゲート酸化膜との界面の平坦性を高めることができるため、モビリティー特性や信頼性を向上させ、フリッカーノイズ(1/fノイズ)を低減できる。また、O(1D2)ラジカルが支配的なプラズマを用いる本発明のプロセスは、600℃以下の低温での処理が可能であることから、不純物の拡散などの問題が生じにくく、デバイス設計及びチャネルエンジニアリングが容易であるという効果も奏する。
以下、本発明の実施の形態について図面を参照して詳細に説明する。図1〜図8は、本発明の半導体装置の製造方法を、半導体装置としてのトランジスタの製造におけるゲート酸化膜の形成に適用した場合の手順を示す工程図である。まず、図1は、シリコン基板101に複数のトレンチ103が形成され、各トレンチ103内に素子分離膜としての二酸化珪素膜105が埋め込まれた状態を示している。二酸化珪素膜105と二酸化珪素膜105との間は、トランジスタを形成するアクティブ領域である。図1では、異なる二つのデバイス領域を例示しており、中央の点線を境に、紙面に向かって左側が例えばI/O、セルなどに用いられるトランジスタ形成用の領域201であり、右側が例えばコアCMOSなどに用いられるトランジスタ形成用の領域203である。領域201は、高電圧トランジスタ形成用であり、領域203は、低電圧トランジスタ形成用である(なお、「高電圧」、「低電圧」の表現はあくまでも相対的な意味である)。
シリコン基板101上には、パッド酸化膜107が形成され、その上に窒化珪素膜109が形成されている。パッド酸化膜107は、シリコン表面を保護する目的で形成された厚みが0.02〜0.05μm程度の熱酸化によるSiO2膜である。窒化珪素膜109は、シリコン基板101にトレンチ103を形成した際のマスクであるとともにCMPにより二酸化珪素膜105を平坦化した際のストッパーである。
図1は、CMP工程後の状態を示している。ここで、図示は省略するが、CMP工程以前の手順の概要は以下のとおりである。まず、シリコン基板101のシリコン表面を熱酸化処理してパッド酸化膜107を形成する。次に、パッド酸化膜107の上に積層して窒化珪素膜109を例えばCVD法で形成する。次に、窒化珪素膜109上にフォトレジスト膜(図示せず)をパターン形成する。このパターン形成されたフォトレジスト膜をマスクとして窒化珪素膜109、パッド酸化膜107及びシリコン基板101をエッチングしてシリコン基板101にトレンチ103を形成する。次に、トレンチ103の内部及び窒化珪素膜109上に、後で素子分離膜(二酸化珪素膜105)となる二酸化珪素膜を形成する。この工程では、後述するように、微細化への対応からSOD、SOG、CVDまたはプラズマCVDによりトレンチ103を埋め込む。必要に応じて、熱酸化処理、熱アニール処理を行ってSi−O結合を形成させる工程を含むことができる。次に、窒化珪素膜109をストッパーとして化学機械研磨(CMP)を行い、窒化珪素膜109上に存在する二酸化珪素膜を除去するとともにトレンチ103内に二酸化珪素膜105を残すことにより、図1の構造を作製できる。
素子分離膜としての二酸化珪素膜105は、SOD膜、SOG膜、CVDまたはプラズマCVDにより形成された膜である。SOD膜・SOG膜は例えばポリシラザンや、ゾルゲル法により得られる無機材料などから成膜できる。より具体的には、例えばSpinfil(登録商標)シリーズ400、同600(AZ Electronic
Materials 社製)などを用いることができる。SOD材料・SOG材料は、いずれもトレンチ内に埋め込みを行った後、例えば水蒸気雰囲気で熱酸化を行うことによりSi−O結合を形成してSiO2にすることができる。CVDまたはプラズマCVDでトレンチへSiO2を埋め込んだ場合は、熱アニールを施すことにより二酸化珪素膜105を形成できる。
Materials 社製)などを用いることができる。SOD材料・SOG材料は、いずれもトレンチ内に埋め込みを行った後、例えば水蒸気雰囲気で熱酸化を行うことによりSi−O結合を形成してSiO2にすることができる。CVDまたはプラズマCVDでトレンチへSiO2を埋め込んだ場合は、熱アニールを施すことにより二酸化珪素膜105を形成できる。
図2は、図1の状態から、窒化珪素膜109を剥離した後の状態を示している。窒化珪素膜109は、例えばホットリン酸(加温したリン酸水溶液)を用いるウエットエッチングにより剥離できる。
次に、例えば希フッ酸を用いるウエットエッチングでパッド酸化膜107を剥離する。図3は、パッド酸化膜107を剥離した後の状態を示している。この工程では、パッド酸化膜107が除去されてシリコン表面S1,S2が露出するだけでなく、素子分離膜としての二酸化珪素膜105の表面が削られ、膜厚が目減りする。パッド酸化膜107は熱酸化膜であり、二酸化珪素膜105はSOD膜、SOG膜又はCVD膜であるため、二酸化珪素膜105の方がパッド酸化膜107よりもエッチングされやすいためである。
次に、シリコン表面S1,S2を平滑化する目的で、シリコン表面S1,S2を酸化処理して犠牲酸化膜111を形成する。本発明では、後述するように、O(1D2)ラジカルが支配的なプラズマを利用してプラズマ酸化処理を行って犠牲酸化膜111を形成することが好ましく、さらに、被処理体であるシリコン基板101にバイアス電圧を印加しながらプラズマ酸化処理を行うことがより好ましい。図4は、プラズマ酸化処理によって犠牲酸化膜111が形成された状態を示している。ここでは、例えば1〜6nmの厚みで犠牲酸化膜111が形成されると同時に、二酸化珪素膜105も、例えば表面から深さ3〜200nmの厚みで改質され緻密化される。二酸化珪素膜105の表面付近の緻密化された改質層を符号105aで示している。
次に、犠牲酸化膜111を、希フッ酸を使用してウエットエッチングによって除去し、シリコン表面S1,S2を再び露出させる。図5は、犠牲酸化膜111を剥離してシリコン表面S1,S2が露出した状態を示している。二酸化珪素膜105は、プラズマ酸化処理されると同時に緻密化されて改質層105aが形成されているので、エッチング耐性が増している。そのため、犠牲酸化膜111を剥離した後でも二酸化珪素膜105の目減りが抑制されている。なお、ウエットエッチングによって、改質層105aの膜厚はわずかに減少する。このように本発明方法では、プロセス中の一部の酸化工程でO(1D2)ラジカルが支配的なプラズマを利用してプラズマ酸化処理を行うことによって、二酸化珪素膜105の表面が改質されて緻密になり、ウエットエッチングの際の膜減りを抑制できる。
次に、ゲート酸化膜を形成するため、領域201,203において、露出したシリコン表面S1,S2に対し、再びO(1D2)ラジカルが支配的なプラズマを利用してプラズマ酸化処理を行う。図6は、プラズマ酸化処理によって厚膜のゲート酸化膜113が形成された状態を示している。ここでは、例えば2〜6nmの厚みでゲート酸化膜113が形成されると同時に、二酸化珪素膜105の表面の改質層105aが増膜する。この工程でも、被処理体であるシリコン基板101にバイアス電圧を印加しながらプラズマ酸化処理を行うことにより、低温での処理が可能であり、また、同時に二酸化珪素膜105が更に改質されるので、より好ましい。
次に、領域201のゲート酸化膜113を残したまま、領域203のゲート酸化膜113を剥離する。ここでは、領域201のゲート酸化膜113上に図示しないマスクを形成した後、領域203のゲート酸化膜113をウエットエッチングして除去する。図7は、ウエットエッチング後(上記マスクも剥離した後)の状態を示しており、領域203はゲート酸化膜113が除去されてシリコン表面S2が露出している。また、領域203では、二酸化珪素膜105の改質層105aもわずかにエッチングされて目減りする。その結果、図7で模式的に示すように、領域201側の二酸化珪素膜105と領域203側の二酸化珪素膜105では、後者(領域203側)の方の膜厚が減少し、二酸化珪素膜105の表面高さが下がっているが、プラズマ酸化処理と同時に形成された緻密な改質層105aが存在するため、目減り幅が抑制されており、窪みは発生しない。
次に、再びO(1D2)ラジカルが支配的なプラズマを利用して露出したシリコン表面S2に対してプラズマ酸化処理を行う。図8はプラズマ酸化処理後の状態を示している。このプラズマ酸化処理によって、領域203のシリコン表面S2が酸化され、例えば1〜4nmの厚みで薄膜のゲート酸化膜115が形成される。本発明方法では、素子分離膜(改質層105aを含む二酸化珪素膜105)の目減りが抑制されていることにより、領域203においてゲート酸化膜115と隣接する二酸化珪素膜105との間に段差や窪みは生じていない。プラズマ酸化処理によって領域201では、二酸化珪素膜105の表面の改質層105aが増膜する。
ここで、本発明方法の優位性を示す目的で、比較方法として、犠牲酸化膜111の形成と、領域201のゲート酸化膜の形成を熱酸化法で行った場合について説明する。図9〜図13は、図1〜図8と同様のプロセスで、O(1D2)ラジカルが支配的なプラズマを利用するプラズマ酸化処理に替えて、熱酸化処理を行った場合を示している。なお、図1〜8と同様の構成については同一の符号を付して説明を省略する。
図9は、図4に対応するもので、犠牲酸化膜111を形成した後の状態を示している。ここでは、熱酸化法によって犠牲酸化膜111を形成しているため、同時に二酸化珪素膜105も熱処理されることになるが、二酸化珪素膜105の表面は緻密化されていない(改質層が形成されていない)。これは、熱酸化処理では、分子間結合又は原子間結合を切断できるだけの十分なエネルギーが供給されないためであると考えられる。そして、図9の状態から、犠牲酸化膜111を、希フッ酸を用いウエットエッチングによって剥離する。図10は、図5に対応するもので、犠牲酸化膜111を剥離した後の状態を示している。図10と図5との比較では、図10では、図5よりも二酸化珪素膜105の膜厚が大きく目減りしている。これは、熱酸化膜よりもエッチング耐性が低いSOD/SOG膜やCVD膜である二酸化珪素膜105がウエットエッチングによって大きく削り取られたためである。
図11は、図6に対応するもので、厚膜のゲート酸化膜113を熱酸化法で形成した後の状態を示している。この工程でも、比較方法では熱酸化法によってゲート酸化膜113を形成しているため、二酸化珪素膜105の表面は緻密化されていない。そして、図11の状態から、厚膜のゲート酸化膜113を部分的に(領域203側のみ)ウエットエッチングによって剥離する。すなわち、領域201側に図示しないマスクを形成し、領域203側のみを希フッ酸でエッチングする。図12は、図7に対応するもので、ゲート酸化膜113を部分的に(領域203側のみ)剥離した後の状態を示している。図12と図7との比較では、図12では、図7よりも領域203側の二酸化珪素膜105が表面から大きく目減りし、シリコン表面S2よりも低い窪みDが生じている。この窪みDは、熱酸化膜よりもエッチング耐性が低い二酸化珪素膜105が、ウエットエッチングを繰返す度に削り取られた結果生じたものである。このような窪みDは、後の工程を難しくするとともに、隣接する素子間を分離する機能を低下させるため、デバイスの信頼性と歩留まりを低下させる原因となる。
さらに、図13は、図8に対応するもので、薄膜のゲート酸化膜115を熱酸化法で形成した後の状態を示している。図13と図8との比較から、図13では図8よりも、領域203側で二酸化珪素膜105の表面が大きく目減りし、シリコン表面よりも低くなっており、ゲート酸化膜115で被覆されているにも係らず、シリコンのコーナー部Cの形状が、そのままゲート酸化膜115と二酸化珪素膜105との表面段差形状として表出している。このような形状は、熱酸化膜よりもエッチング耐性が低い二酸化珪素膜105が、ウエットエッチングを繰返す度に削り取られた結果生じたものである。このようなシリコンのコーナー部Cの形状は、リーク電流発生の起点になりやすく、デバイスの信頼性と歩留まりを低下させる原因となる。
比較方法において、窪みDの形成は、二酸化珪素膜105上に保護マスクを形成したり、二酸化珪素膜105を改質処理してウエットエッチングレートを下げたりする工程を別途設けることによって抑制できるが、いたずらに工程数が増加してしまう。本発明方法では、シリコンを酸化する工程で、O(1D2)ラジカルが支配的なプラズマを利用してプラズマ酸化処理を行い、シリコン表面S1,S2の酸化と二酸化珪素膜105のSiO2表面の改質(緻密化)を同時に行うことが出来るので、別個に改質工程を設けずに、窪みDの形成を抑制可能であり、プロセス効率に優れている。さらに、必要に応じて被処理体にバイアス電圧を印加しながらプラズマ酸化処理を行うことにより、二酸化珪素膜105の深いところまで改質させて、より緻密な膜にすることが出来る。これは、ラジカルが、膜中に拡散して分子間又は原子間の結合エネルギーより大きなエネルギーを供給することによって、分子間又は原子間の結合を切断する事が出来るからであると考えられる。
図1〜図8では、膜厚が異なる2種類のゲート酸化膜113及びゲート酸化膜115を順次形成するプロセスを例示したが、膜厚が異なる3種類以上のゲート絶縁膜を形成するプロセスにも、同様に本発明方法を適用可能であり、同様の作用効果が得られる。いずれの場合も、最後に形成するゲート酸化膜は、O(1D2)ラジカルが支配的なプラズマを利用するプラズマ酸化処理ではなく、熱酸化処理等の他の手法によって形成することも可能であるが、O(1D2)ラジカルが支配的なプラズマを利用するプラズマ酸化処理によって行うことが好ましく、被処理体であるシリコン基板101にバイアス電圧を印加しながらプラズマ酸化処理を行うことがより好ましい。
また、本発明方法は、素子分離膜としての二酸化珪素膜105を形成後に犠牲酸化膜111を形成し、かつ、この犠牲酸化膜111をウエットエッチングで剥離する工程を1回以上有するプロセスであれば、広く適用可能である。また、半導体装置の製造工程において、犠牲酸化膜111の形成にO(1D2)ラジカルが支配的なプラズマを利用してプラズマ酸化処理することによって二酸化珪素膜105の目減りを抑制する効果が得られる(図4及び図5参照)。犠牲酸化膜111の形成工程でO(1D2)ラジカルが支配的なプラズマを利用することにより、素子分離膜としての二酸化珪素膜105の表面に改質層105aが形成されるので、ウエットエッチング耐性が向上する。従って、後の酸化工程、例えばゲート酸化膜113等の形成は、例えば熱酸化法で行ってもよい。プラズマ酸化処理する場合は、被処理体であるシリコン基板101にバイアス電圧を印加しながら行うことがより好ましい。
また、本発明方法は、素子分離膜としての二酸化珪素膜105を形成した後にゲート酸化膜113を形成し、かつ、ゲート酸化膜113の少なくとも一部分をウエットエッチングで剥離する工程を1回以上有するプロセスであれば、広く適用可能である。また、半導体装置の製造工程において、ゲート酸化膜113の形成にO(1D2)ラジカルが支配的なプラズマを利用してプラズマ酸化処理することによって二酸化珪素膜105の目減りを抑制する効果が得られる(図6及び図7参照)。特に、本発明方法は、膜厚が異なる複数のゲート酸化膜を半導体基板上に形成する目的で、シリコン表面S1,S2の部分的もしくは全体的な酸化(ゲート酸化工程)と、ゲート酸化膜の少なくとも一部分をウエットエッチングで剥離する工程を2回以上有するプロセスにおいて大きな効果が得られる(図6〜図8参照)。なお、この場合、犠牲酸化膜111の形成は、例えば熱酸化法で行ってもよい。また、プラズマ酸化処理は、被処理体であるシリコン基板101にバイアス電圧を印加しながら行うことがより好ましい。
さらに、本発明方法は、素子分離膜としての二酸化珪素膜105を形成後に、犠牲酸化膜111を形成し、かつ、この犠牲酸化膜111をウエットエッチングで剥離する工程と、ゲート酸化膜113を形成し、かつゲート酸化膜113の少なくとも一部分をウエットエッチングで剥離する工程との組み合わせを有するプロセスに広く適用可能である。この場合、犠牲酸化膜111の形成とゲート酸化膜113の形成に、それぞれO(1D2)ラジカルが支配的なプラズマを利用してプラズマ酸化処理をすることによって、素子分離膜の目減りを抑制する効果が得られる(図4〜図7参照)。この場合も、膜厚が異なる複数のゲート酸化膜(例えば、ゲート酸化膜113,115等)を半導体基板上に形成するため、シリコン表面の部分的もしくは全体的な酸化(例えば、犠牲酸化工程、ゲート酸化工程)と、ゲート酸化膜(例えばゲート酸化膜113)の少なくとも一部分をウエットエッチングで剥離する工程を2回以上有するプロセスにおいて特に大きな効果が得られる(図4〜図8参照)。また、プラズマ酸化処理は、被処理体であるシリコン基板101にバイアス電圧を印加しながら行うことがより好ましい。
以上のようにして、素子分離膜の目減りを抑制しながらゲート酸化膜を形成できる。このようにして得られるゲート酸化膜は、トランジスタのゲート酸化膜として利用できる。すなわち、本発明に係る半導体装置の製造方法は、トランジスタの製造過程で、ゲート絶縁膜を形成する場合に好ましく適用できる。上記説明では、本発明方法の特徴的な工程のみを示しており、それ以外の工程の説明を省略している。トランジスタの製造における他の工程、例えばトレンチ形成、素子分離膜の埋め込み、CMPによる平坦化、ウエル形成、イオン注入、ゲート電極の形成、保護膜の形成、配線形成、及び、これらに付随するフォトリソグラフィー、エッチング、アニール、洗浄等の各工程については、本発明の効果を損なわないかぎり、どのような手法でも採用することが可能である。
以上のように、酸化珪素膜の形成とウエットエッチングによる剥離を1回以上行うプロセスにおいて、剥離対象ではない素子分離膜が削られ、目減りすることを防止するため、プラズマ酸化処理と素子分離膜の改質を同時に行うことができる本発明方法を適用することは、窪み防止策として有効である。
次に、本発明方法に使用可能なO(1D2)ラジカルが支配的なプラズマを生成できるプラズマ処理装置について説明する。図14A及び図14Bは、プラズマ処理装置100A及び100Bの概略構成を模式的に示す断面図である。また、図15は、図14A,14Bのプラズマ処理装置100A,100Bに使用可能な平面アンテナを示す平面図である。ここで、図14Aに示すプラズマ処理装置100Aと、図14Bに示すプラズマ処理装置100Bとの違いは、被処理体にバイアス電圧を印加するバイアス印加手段を備えているかどうか、である。従って、まずプラズマ処理装置100A及び100Bに共通する構成について説明し、次に、両者の相違点であるプラズマ処理装置100Bのバイアス印加手段について説明する。
[プラズマ処理装置100A,100Bに共通する構成]
プラズマ処理装置100A,100Bは、複数のスロット状の孔を有する平面アンテナ、特にRLSA(Radial Line Slot Antenna;ラジアルラインスロットアンテナ)にて処理容器内にマイクロ波を導入することにより、高密度かつ低電子温度のマイクロ波励起プラズマを発生させ得るRLSAマイクロ波プラズマ処理装置として構成されている。プラズマ処理装置100A,100Bでは、1×1010〜5×1012/cm3のプラズマ密度で、かつ0.7〜2eVの低電子温度を有するプラズマによる処理が可能である。プラズマ処理装置100A,100Bは、各種半導体装置の製造過程において、シリコンを酸化して酸化珪素膜(SiO2膜)を形成するプラズマ酸化処理装置として好適に利用できる。
プラズマ処理装置100A,100Bは、複数のスロット状の孔を有する平面アンテナ、特にRLSA(Radial Line Slot Antenna;ラジアルラインスロットアンテナ)にて処理容器内にマイクロ波を導入することにより、高密度かつ低電子温度のマイクロ波励起プラズマを発生させ得るRLSAマイクロ波プラズマ処理装置として構成されている。プラズマ処理装置100A,100Bでは、1×1010〜5×1012/cm3のプラズマ密度で、かつ0.7〜2eVの低電子温度を有するプラズマによる処理が可能である。プラズマ処理装置100A,100Bは、各種半導体装置の製造過程において、シリコンを酸化して酸化珪素膜(SiO2膜)を形成するプラズマ酸化処理装置として好適に利用できる。
プラズマ処理装置100A,100Bは、主要な構成として、処理容器1と、処理容器1内にガスを供給するガス供給装置18と、このガス供給装置18に接続するガス導入部15と、処理容器1内を減圧排気するための、真空ポンプ24を備えた排気装置と、処理容器1にプラズマを生成させるプラズマ生成手段としてのマイクロ波導入装置27と、これらプラズマ処理装置100A,100Bの各構成部を制御する制御部50と、を備えている。なお、ガス供給装置18をプラズマ処理装置100A,100Bの構成部分には含めずに、外部のガス供給装置をガス導入部15に接続して使用する構成としてもよい。
処理容器1は、接地された略円筒状の容器により形成されている。なお、処理容器1は角筒形状の容器により形成してもよい。処理容器1は、アルミニウム等の金属またはその合金からなる底壁1aと側壁1bとを有している。
処理容器1の内部には、被処理体である半導体ウエハ(以下、「ウエハ」と記す)Wを水平に支持するための載置台2が設けられている。載置台2は、熱伝導性の高い材質例えばAlN等のセラミックスにより構成されている。この載置台2は、排気室11の底部中央から上方に延びる円筒状の支持部材3により支持されている。支持部材3は、例えばAlN等のセラミックスにより構成されている。
また、載置台2には、その外縁部をカバーし、ウエハWをガイドするためのカバーリング4が設けられている。このカバーリング4は、例えば石英、AlN、Al2O3、SiN等の材質で構成された環状部材である。
また、載置台2には、温度調節機構としての抵抗加熱型のヒータ5が埋め込まれている。このヒータ5は、ヒータ電源5aから給電されることにより載置台2を加熱して、その熱で被処理基板であるウエハWを均一に加熱する。
また、載置台2には、熱電対(TC)6が配備されている。この熱電対6によって載置台2の温度計測を行うことにより、ウエハWの加熱温度を例えば室温から900℃までの範囲で制御可能となっている。
また、載置台2には、ウエハWを支持して昇降させるためのウエハ支持ピン(図示せず)が設けられている。各ウエハ支持ピンは、載置台2の表面に対して突没可能に設けられている。
処理容器1の内周には、石英からなる円筒状のライナー7が設けられている。また、載置台2の外周側には、処理容器1内を均一排気するため、多数の排気孔8aを有する石英製のバッフルプレート8が環状に設けられている。このバッフルプレート8は、複数の支柱9により支持されている。
処理容器1の底壁1aの略中央部には、円形の開口部10が形成されている。底壁1aにはこの開口部10と連通し、下方に向けて突出する排気室11が設けられている。この排気室11には、排気管12が接続されており、この排気管12を介して真空ポンプ24に接続されている。
処理容器1の上部には、中央が円形に開口したプレート13が接合されている。開口の内周は、内側(処理容器内空間)へ向けて突出し、環状の支持部13aを形成している。プレート13は、処理容器1の上部に配置されて開閉する蓋体としての機能を有している。このプレート13と処理容器1との間は、シール部材14を介して気密にシールされている。
処理容器1の側壁1bには、環状をなすガス導入部15が設けられている。このガス導入部15は、ガスライン20dを介して酸素含有ガスやプラズマ励起用ガスを供給するガス供給装置18に接続されている。なお、ガス導入部15は複数のガスライン(配管)に接続していてもよい。また、ガス導入部15はノズル状またはシャワー状に設けてもよい。
また、処理容器1の側壁1bには、プラズマ処理装置100A,100Bと、これに隣接する搬送室(図示せず)との間で、ウエハWの搬入出を行うための搬入出口16と、この搬入出口16を開閉するゲートバルブG1とが設けられている。
ガス供給装置18は、ガス供給源(例えば、不活性ガス供給源19a、酸素含有ガス供給源19b、水素ガス供給源19c)と、配管(例えば、ガスライン20a、20b、20c、20d)と、流量制御装置(例えば、マスフローコントローラ21a、21b、21c)と、バルブ(例えば、開閉バルブ22a,22b、22c)とを有している。なお、ガス供給装置18は、上記以外の図示しないガス供給源として、例えば処理容器1内雰囲気を置換する際に用いるパージガス供給源等を有していてもよい。
不活性ガスとしては、例えば希ガスを用いることができる。希ガスとしては、例えばArガス、Krガス、Xeガス、Heガスなどを用いることができる。これらの中でも、経済性に優れている点でArガスを用いることが特に好ましい。また、酸素含有ガスとしては、例えば酸素ガス(O2)、水蒸気(H2O)、オゾン(O3)などを用いることができる。
ガス供給装置18の不活性ガス供給源19a、酸素含有ガス供給源19b及び水素ガス供給源19cから供給された不活性ガス、酸素含有ガス及び水素ガス(添加する場合)は、それぞれガスライン20a,20b,20cを介してガスライン20dに合流し、このガスライン20dを介してガス導入部15に至り、ガス導入部15から処理容器1内に導入される。各ガス供給源に接続する各々のガスライン20a、20b、20cには、マスフローコントローラ21a、21b、21cおよびその前後の1組の開閉バルブ22a,22b、22cが設けられている。このようなガス供給装置18の構成により、供給されるガスの切替えや流量等の制御が出来るようになっている。
排気装置は、真空ポンプ24を備えている。真空ポンプ24としては、例えばターボ分子ポンプなどの高速真空ポンプなどを用いることができる。前記のように、真空ポンプ24は、排気管12を介して処理容器1の排気室11に接続されている。処理容器1内のガスは、排気室11の空間11a内へ均一に流れ、さらに空間11aから真空ポンプ24を作動させることにより、排気管12を介して外部へ排気される。これにより、処理容器1内を所定の真空度、例えば0.133Paまで高速に減圧することが可能となっている。
次に、マイクロ波導入装置27の構成について説明する。マイクロ波導入装置27は、主要な構成として、透過板28、平面アンテナ31、遅波材33、カバー部材34、導波管37、マッチング回路38およびマイクロ波発生装置39を備えている。マイクロ波導入装置27は、処理容器1内に電磁波(マイクロ波)を導入してプラズマを生成させるプラズマ生成手段である。
マイクロ波を透過させる透過板28は、プレート13において内周側に張り出した支持部13a上に支持されている。透過板28は、誘電体、例えば石英やAl2O3、AlN等のセラミックスから構成されている。この透過板28と支持部13aとの間は、シール部材29を介して気密にシールされている。したがって、処理容器1内は気密に保持される。
平面アンテナ31は、透過板28の上方において、載置台2と対向するように設けられている。平面アンテナ31は、円板状をなしている。なお、平面アンテナ31の形状は、円板状に限らず、例えば四角板状でもよい。この平面アンテナ31は、プレート13の上端に係止されている。
平面アンテナ31は、例えば表面が金または銀メッキされた銅板またはアルミニウム板から構成されている。平面アンテナ31は、マイクロ波を放射する多数のスロット状のマイクロ波放射孔32を有している。マイクロ波放射孔32は、所定のパターンで平面アンテナ31を貫通して形成されている。
個々のマイクロ波放射孔32は、例えば図15に示すように、細長い長方形状(スロット状)をなしている。そして、典型的には隣接するマイクロ波放射孔32が「T」字状に配置されている。また、このように所定の形状(例えばT字状)に組み合わせて配置されたマイクロ波放射孔32は、さらに全体として同心円状に配置されている。
マイクロ波放射孔32の長さや配列間隔は、マイクロ波の波長(λg)に応じて決定される。例えば、マイクロ波放射孔32の間隔は、λg/4〜λgとなるように配置される。図15においては、同心円状に形成された隣接するマイクロ波放射孔32どうしの間隔をΔrで示している。なお、マイクロ波放射孔32の形状は、円形状、円弧状等の他の形状であってもよい。さらに、マイクロ波放射孔32の配置形態は特に限定されず、同心円状のほか、例えば、螺旋状、放射状等に配置することもできる。
平面アンテナ31の上面には、真空よりも大きい誘電率を有する遅波材33が設けられている。この遅波材33は、真空中ではマイクロ波の波長が長くなることから、マイクロ波の波長を短くしてプラズマを調整する機能を有している。遅波材33の材質としては、例えば石英、ポリテトラフルオロエチレン樹脂、ポリイミド樹脂などを用いることができる。
なお、平面アンテナ31と透過板28との間、また、遅波材33と平面アンテナ31との間は、それぞれ接触させても離間させてもよいが、接触させることが好ましい。
処理容器1の上部には、これら平面アンテナ31および遅波材33を覆うように、カバー部材34が設けられている。カバー部材34は、例えばアルミニウムやステンレス鋼等の金属材料によって形成されている。このカバー部材34と平面アンテナ31とで偏平導波路が形成されている。プレート13の上端とカバー部材34とは、シール部材35によりシールされている。また、カバー部材34の内部には、冷却水流路34aが形成されている。この冷却水流路34aに冷却水を通流させることにより、カバー部材34、遅波材33、平面アンテナ31および透過板28を冷却できるようになっている。なお、平面アンテナ31およびカバー部材34は接地されている。
カバー部材34の上壁(天井部)の中央には、開口部36が形成されており、この開口部36には導波管37が接続されている。導波管37の他端側には、マッチング回路38を介してマイクロ波を発生するマイクロ波発生装置39が接続されている。
導波管37は、上記カバー部材34の開口部36から上方へ延出する断面円形状の同軸導波管37aと、この同軸導波管37aの上端部にモード変換器40を介して接続された水平方向に延びる矩形導波管37bとを有している。モード変換器40は、矩形導波管37b内をTEモードで伝播するマイクロ波をTEMモードに変換する機能を有している。
同軸導波管37aの中心には内導体41が延在している。この内導体41は、その下端部において平面アンテナ31の中心に接続固定されている。このような構造により、マイクロ波は、同軸導波管37aの内導体41を介してカバー部材34と平面アンテナ31とで形成される偏平導波路へ放射状に効率よく均一に伝播される。
以上のような構成のマイクロ波導入装置27により、マイクロ波発生装置39で発生したマイクロ波が導波管37を介して平面アンテナ31へ伝搬され、平面アンテナ31のマイクロ波放射孔(スロット)32、さらに透過板28を介して処理容器1内に導入されるようになっている。なお、マイクロ波の周波数としては、例えば2.45GHzが好ましく用いられ、他に8.35GHz、1.98GHz等を用いることもできる。
プラズマ処理装置100A,100Bの各構成部は、制御部50に接続されて制御される構成となっている。制御部50は、コンピュータを有しており、例えば図16に示したように、CPUを備えたプロセスコントローラ51と、このプロセスコントローラ51に接続されたユーザーインターフェース52および記憶部53を備えている。プロセスコントローラ51は、プラズマ処理装置100A,100Bにおける各構成部、例えば温度、圧力、ガス流量、マイクロ波出力などのプロセス条件に関係するヒータ電源5a、ガス供給装置18、真空ポンプ24、マイクロ波発生装置39などを統括して制御する制御手段である。
ユーザーインターフェース52は、工程管理者がプラズマ処理装置100A,100Bを管理するためにコマンドの入力操作等を行うキーボードや、プラズマ処理装置100A,100Bの稼働状況を可視化して表示するディスプレイ等を有している。また、記憶部53には、プラズマ処理装置100A,100Bで実行される各種処理をプロセスコントローラ51の制御にて実現するための制御プログラム(ソフトウエア)や処理条件データ等が記録されたレシピが保存されている。
そして、必要に応じて、ユーザーインターフェース52からの指示等にて任意のレシピを記憶部53から呼び出してプロセスコントローラ51に実行させることで、プロセスコントローラ51の制御下、プラズマ処理装置100A,100Bの処理容器1内で所望の処理が行われる。また、前記制御プログラムや処理条件データ等のレシピは、コンピュータ読み取り可能な記憶媒体、例えばCD−ROM、ハードディスク、フレキシブルディスク、フラッシュメモリ、DVD、ブルーレイディスクなどに格納された状態のものを利用したり、あるいは、他の装置から、例えば専用回線を介して随時伝送させてオンラインで利用したりすることも可能である。
[バイアス印加手段]
次に、プラズマ処理装置100Bに特徴的な構成である、載置台2にバイアスを印加するバイアス印加手段について説明する。プラズマ処理装置100Bの載置台2の表面側には電極42が埋設されている。この電極42には、給電線42aによって、マッチングボックス(M.B.)43を介してバイアス印加用の高周波電源44が接続されている。つまり、電極42に高周波電力を供給することによって、基板であるウエハWにバイアスを印加できる構成となっている。電極42、給電線42a、マッチングボックス(M.B.)43及び高周波電源44は、プラズマ処理装置100Bにおいてバイアス印加手段を構成している。電極42の材質としては、例えばモリブデン、タングステンなどの導電性材料を用いることができる。電極42は、例えば網目状、格子状、渦巻き状等の形状に形成されている。
次に、プラズマ処理装置100Bに特徴的な構成である、載置台2にバイアスを印加するバイアス印加手段について説明する。プラズマ処理装置100Bの載置台2の表面側には電極42が埋設されている。この電極42には、給電線42aによって、マッチングボックス(M.B.)43を介してバイアス印加用の高周波電源44が接続されている。つまり、電極42に高周波電力を供給することによって、基板であるウエハWにバイアスを印加できる構成となっている。電極42、給電線42a、マッチングボックス(M.B.)43及び高周波電源44は、プラズマ処理装置100Bにおいてバイアス印加手段を構成している。電極42の材質としては、例えばモリブデン、タングステンなどの導電性材料を用いることができる。電極42は、例えば網目状、格子状、渦巻き状等の形状に形成されている。
このように構成されたプラズマ処理装置100A,100Bでは、600℃以下の低温で下地層等へのダメージフリーなプラズマ処理を行うことができる。また、プラズマ処理装置100A,100Bは、プラズマの均一性に優れていることから、例えば300mm径以上の大型のウエハWに対してもウエハWの面内で処理の均一性を実現できる。
次に、プラズマ処理装置100A,100Bにおいて行われるプラズマ酸化処理の手順を説明する。まず、ゲートバルブG1を開にして搬入出口16からウエハWを処理容器1内に搬入し、載置台2上に載置する。そして、ガス供給装置18の不活性ガス供給源19aおよび酸素含有ガス供給源19bから、例えばArガスおよびO2ガスを所定の流量でガス導入部15を介して処理容器1内に導入し、所定の処理圧力に維持する。この際、O(1D2)ラジカルの密度が1×1012[cm−3]以上のプラズマを形成する上で、処理ガス中のO2ガスの割合(体積比率)は、例えば1%以下が好ましく、0.2%から1%の範囲内がより好ましい。ガス流量は、例えばArガスが100〜10000mL/min(sccm)、O2ガス:1〜100mL/min(sccm)の範囲から、全ガス流量に対する酸素の割合が上記値となるように選択することができる。
また、不活性ガス供給源19aおよび酸素含有ガス供給源19bからのArガスおよびO2ガスに加え、水素ガス供給源19cからH2ガスを所定比率で導入することもできる。この場合、H2ガスの割合は、例えば処理ガス全体の量に対して体積比率で1%以下となるようにすることが好ましく、0.01〜1%がより好ましい。
また、処理圧力の上限は、O(1D2)ラジカルの密度が1×1012[cm−3]以上のプラズマを形成する上で333Pa以下とすることが好ましく、267Pa以下がより好ましく、133.3Pa以下が望ましい。処理圧力の下限は、1.33Paとすることが好ましい。
また、処理温度(載置台2の温度)は、室温〜600℃から選択可能であり、例えば300〜500℃の範囲内が好ましい。
次に、マイクロ波発生装置39で発生させた所定周波数例えば2.45GHzのマイクロ波を、マッチング回路38を介して導波管37に導く。導波管37に導かれたマイクロ波は、矩形導波管37bおよび同軸導波管37aを順次通過し、内導体41を介して平面アンテナ31に供給される。つまり、マイクロ波は、矩形導波管37b内ではTEモードで伝搬し、このTEモードのマイクロ波はモード変換器40でTEMモードに変換されて、同軸導波管37aを介してカバー部材34と平面アンテナ31とにより構成される偏平導波路を伝搬していく。そして、マイクロ波は、平面アンテナ31に貫通形成されたスロット状のマイクロ波放射孔32から透過板28を介して処理容器1内におけるウエハWの上方空間に放射される。この際のマイクロ波の出力密度は、透過板28の面積1cm2あたり0.6W以上例えば0.7〜3Wとすることが好ましく、0.7〜2.4Wがより好ましい。マイクロ波出力は、例えば200mm径以上のウエハWを処理する場合には、1000W以上4000W以下の範囲内から選択することができる。
平面アンテナ31から透過板28を経て処理容器1に放射されたマイクロ波により、処理容器1内で電磁界が形成され、ArガスおよびO2ガス及び添加する場合はH2ガスがプラズマ化する。このように励起されたプラズマは、略1×1010〜5×1012/cm3の高密度で、かつウエハW近傍では、略1.2eV以下の低電子温度を有する。そして、プラズマ中の活性種、主にO(1D2)ラジカルの作用によりウエハWのシリコン表面にプラズマ酸化処理が行われる。具体的には、犠牲酸化膜の形成を例に挙げれば、図3及び図4に示したように、O(1D2)ラジカルの作用によりシリコン表面S1,S2が低温で酸化されて犠牲酸化膜111が形成されると同時に、素子分離膜である二酸化珪素膜105の表面がO(1D2)ラジカルの作用により膜深く改質され、SiO2が高密度化されて改質層105aが形成される。また、ゲート酸化膜の形成を例に挙げれば、図5〜図8に示したように、O(1D2)ラジカルの作用によりシリコン表面S1,S2が低温で酸化されてゲート酸化膜113,115が形成されると同時に、素子分離膜である二酸化珪素膜105の表面がO(1D2)ラジカルの作用によりさらに膜深く改質が進み、改質層105aが増膜する。
[高周波バイアス電圧]
また、プラズマ処理装置100Bを用いる場合には、プラズマ酸化処理を行なっている間、載置台2の電極42に高周波電源44から所定の周波数およびパワーの高周波電力を供給することができる。この高周波電源44から供給される高周波電力によってウエハWへバイアス電圧が印加され、プラズマの低い電子温度(0.7〜2eV)を維持しつつ、プラズマ酸化処理が促進される。すなわち、バイアス電圧を印加することにより、O(1D2)ラジカルによる改質を行いつつ、プラズマ中の酸素イオンをウエハWへ引き込むことが可能であるため、シリコンの酸化レートを増大させ、低温でも膜深く改質することができる。
また、プラズマ処理装置100Bを用いる場合には、プラズマ酸化処理を行なっている間、載置台2の電極42に高周波電源44から所定の周波数およびパワーの高周波電力を供給することができる。この高周波電源44から供給される高周波電力によってウエハWへバイアス電圧が印加され、プラズマの低い電子温度(0.7〜2eV)を維持しつつ、プラズマ酸化処理が促進される。すなわち、バイアス電圧を印加することにより、O(1D2)ラジカルによる改質を行いつつ、プラズマ中の酸素イオンをウエハWへ引き込むことが可能であるため、シリコンの酸化レートを増大させ、低温でも膜深く改質することができる。
高周波電源44から供給する高周波電力の周波数は、例えば400kHz以上60MHz以下の範囲内が好ましく、400kHz以上13.5MHz以下の範囲内がより好ましい。高周波電力は、ウエハWの面積当たりのパワー密度として例えば0.14W/cm2以上1.4W/cm2以下の範囲内で供給することが好ましく、0.42W/cm2以上1.4W/cm2以下の範囲内で供給することがより好ましい。パワー密度が0.07W/cm2未満では、イオンの引き込み力が弱く、高酸化レート及び高ドーズ量が得られない。一方、パワー密度が1.4 W/cm2超では、素子分離膜である二酸化珪素膜105にダメージが入ってしまい、膜質を悪化させてしまう。また、高周波電力は100W以上が好ましく、例えば100W以上900W以下の範囲内がより好ましく、300W以上900W以下の範囲内が望ましい。このような高周波電力の範囲から、上記パワー密度になるように設定すればよい。
このように、載置台2の電極42に供給された高周波電力は、プラズマの低い電子温度を維持しつつ、プラズマ中のイオン種をウエハWへ引き込む作用を有している。従って、載置台2の電極42に高周波電力を供給してウエハWにバイアス電圧を印加することにより、O(1D2)ラジカルによる改質と同時に酸素イオンが引き込まれてプラズマ酸化レートと酸素ドーズ量が大きくなるため、低温でも膜深くまで改質させることができる。
[作用]
プラズマ処理装置100A,100Bを用いて酸素を含む処理ガスのプラズマを生成する場合、処理圧力によってプラズマ中の活性種が変化する。すなわち、プラズマ処理において設定可能な圧力範囲の中で、比較的高い圧力条件(例えば、333Pa超1333Pa以下)では、プラズマ中の活性種としてO2 +イオンやO(1D2)ラジカルは減少し、替わりにO(3P2)ラジカルが主体となる。一方、比較的低い圧力条件(333Pa以下)では、プラズマ中の活性種としてO2 +イオンやO(1D2)ラジカルが支配的となる。この条件で生成するO(1D2)ラジカルは、SiO2膜中に含まれるNやHなどの不純物を酸素原子に置き換える作用を有している。従って、O(1D2)ラジカルが支配的なプラズマによる酸化では、図17に示すように、O(1D2)ラジカルが膜中に含まれる不純物Impを酸素原子で置き換えることにより、SiO2膜の膜質が緻密化されるものと考えられる。また、このようなSiO2膜の改質効果は、被処理体であるシリコン基板101にバイアス電圧を印加しながら行うことによって、酸素イオンが引き込まれるため、いっそう増大する。本発明方法では、シリコンを酸化する工程で、O(1D2)ラジカルが生成する条件を選択してプラズマを生成し、シリコン表面と同時にSiO2膜を処理することによって、膜中の不純物が除去されて規則的なSi−O結合が形成された、欠陥の少ない緻密なSiO2膜に改質できる。そして、このように改質されたSiO2膜は、SOD膜やSOG膜、プラズマCVD膜と比較して高いウエットエッチング耐性を有することにより、後の半導体プロセスでウエットエッチングが繰返されても目減りを抑制できる。
プラズマ処理装置100A,100Bを用いて酸素を含む処理ガスのプラズマを生成する場合、処理圧力によってプラズマ中の活性種が変化する。すなわち、プラズマ処理において設定可能な圧力範囲の中で、比較的高い圧力条件(例えば、333Pa超1333Pa以下)では、プラズマ中の活性種としてO2 +イオンやO(1D2)ラジカルは減少し、替わりにO(3P2)ラジカルが主体となる。一方、比較的低い圧力条件(333Pa以下)では、プラズマ中の活性種としてO2 +イオンやO(1D2)ラジカルが支配的となる。この条件で生成するO(1D2)ラジカルは、SiO2膜中に含まれるNやHなどの不純物を酸素原子に置き換える作用を有している。従って、O(1D2)ラジカルが支配的なプラズマによる酸化では、図17に示すように、O(1D2)ラジカルが膜中に含まれる不純物Impを酸素原子で置き換えることにより、SiO2膜の膜質が緻密化されるものと考えられる。また、このようなSiO2膜の改質効果は、被処理体であるシリコン基板101にバイアス電圧を印加しながら行うことによって、酸素イオンが引き込まれるため、いっそう増大する。本発明方法では、シリコンを酸化する工程で、O(1D2)ラジカルが生成する条件を選択してプラズマを生成し、シリコン表面と同時にSiO2膜を処理することによって、膜中の不純物が除去されて規則的なSi−O結合が形成された、欠陥の少ない緻密なSiO2膜に改質できる。そして、このように改質されたSiO2膜は、SOD膜やSOG膜、プラズマCVD膜と比較して高いウエットエッチング耐性を有することにより、後の半導体プロセスでウエットエッチングが繰返されても目減りを抑制できる。
次に、本発明の基礎となった実験結果について説明する。
実験1:
ポリシラザンを原料としてSOD法により塗布成膜し、水蒸気酸化(WVG)して形成した二酸化珪素膜(膜厚450nm)に対して、図14Aに示したものと同様のプラズマ処理装置100Aを用い、以下の条件でプラズマ処理を行った。処理後の二酸化珪素膜について、希フッ酸処理(50%HF:H2O=1:200)を行い、ウエットエッチングレートを調べた。また、比較のため、プラズマ処理を行わない二酸化珪素膜及び熱酸化膜についても、同じ条件でのウエットエッチングレートを調べた。その結果を図18A及び図18Bに示した。なお、図18Bは図18Aの一部の条件を抜き出して示したものである。
実験1:
ポリシラザンを原料としてSOD法により塗布成膜し、水蒸気酸化(WVG)して形成した二酸化珪素膜(膜厚450nm)に対して、図14Aに示したものと同様のプラズマ処理装置100Aを用い、以下の条件でプラズマ処理を行った。処理後の二酸化珪素膜について、希フッ酸処理(50%HF:H2O=1:200)を行い、ウエットエッチングレートを調べた。また、比較のため、プラズマ処理を行わない二酸化珪素膜及び熱酸化膜についても、同じ条件でのウエットエッチングレートを調べた。その結果を図18A及び図18Bに示した。なお、図18Bは図18Aの一部の条件を抜き出して示したものである。
[プラズマ処理条件1]
体積流量比[(O2/Ar+O2+H2)×100];0.5〜3%
体積流量比[(H2/Ar+O2+H2)×100];0.05〜0.3%
処理圧力;66.6〜266Pa(0.5〜2Torr)
マイクロ波パワー密度;1〜3W/cm2(透過板の面積1cm2あたり)
載置台2の温度;400〜500℃
処理時間;360秒
(より限定した条件)
体積流量比[(O2/Ar+O2+H2)×100];0.8〜1.5%
体積流量比[(H2/Ar+O2+H2)×100];0.08〜0.15%
処理圧力;106.4〜199.5Pa(0.8〜1.5Torr)
マイクロ波パワー密度;1.2〜2.4W/cm2(透過板の面積1cm2あたり)
載置台2の温度;400〜500℃
処理時間;360秒
体積流量比[(O2/Ar+O2+H2)×100];0.5〜3%
体積流量比[(H2/Ar+O2+H2)×100];0.05〜0.3%
処理圧力;66.6〜266Pa(0.5〜2Torr)
マイクロ波パワー密度;1〜3W/cm2(透過板の面積1cm2あたり)
載置台2の温度;400〜500℃
処理時間;360秒
(より限定した条件)
体積流量比[(O2/Ar+O2+H2)×100];0.8〜1.5%
体積流量比[(H2/Ar+O2+H2)×100];0.08〜0.15%
処理圧力;106.4〜199.5Pa(0.8〜1.5Torr)
マイクロ波パワー密度;1.2〜2.4W/cm2(透過板の面積1cm2あたり)
載置台2の温度;400〜500℃
処理時間;360秒
[プラズマ処理条件2]
体積流量比[(O2/Ar+O2)×100];0.5〜3%
処理圧力;66.6〜266Pa(0.5〜2Torr)
マイクロ波パワー密度;1〜3W/cm2(透過板の面積1cm2あたり)
載置台2の温度;400〜500℃
処理時間;360秒
(より限定した条件)
体積流量比[(O2/Ar+O2)×100];0.8〜1.5%
処理圧力;106.4〜199.5Pa(0.8〜1.5Torr)
マイクロ波パワー密度;1.2〜2.4W/cm2(透過板の面積1cm2あたり)
載置台2の温度;400〜500℃
処理時間;360秒
体積流量比[(O2/Ar+O2)×100];0.5〜3%
処理圧力;66.6〜266Pa(0.5〜2Torr)
マイクロ波パワー密度;1〜3W/cm2(透過板の面積1cm2あたり)
載置台2の温度;400〜500℃
処理時間;360秒
(より限定した条件)
体積流量比[(O2/Ar+O2)×100];0.8〜1.5%
処理圧力;106.4〜199.5Pa(0.8〜1.5Torr)
マイクロ波パワー密度;1.2〜2.4W/cm2(透過板の面積1cm2あたり)
載置台2の温度;400〜500℃
処理時間;360秒
[プラズマ処理条件3]
体積流量比[(O2/Ar+O2+H2)×100];15〜30%
体積流量比[(H2/Ar+O2+H2)×100];0.05〜0.3%
処理圧力;239.4Pa以上(1.8Torr)
マイクロ波パワー密度;1〜3W/cm2(透過板の面積1cm2あたり)
載置台2の温度;400〜500℃
処理時間;360秒
(より限定した条件)
体積流量比[(O2/Ar+O2+H2)×100];20〜23%
体積流量比[(H2/Ar+O2+H2)×100];0.05〜0.3%
処理圧力;266〜931Pa(2〜7Torr)
マイクロ波パワー密度;1.2〜2.4W/cm2(透過板の面積1cm2あたり)
載置台2の温度;400〜500℃
処理時間;360秒
体積流量比[(O2/Ar+O2+H2)×100];15〜30%
体積流量比[(H2/Ar+O2+H2)×100];0.05〜0.3%
処理圧力;239.4Pa以上(1.8Torr)
マイクロ波パワー密度;1〜3W/cm2(透過板の面積1cm2あたり)
載置台2の温度;400〜500℃
処理時間;360秒
(より限定した条件)
体積流量比[(O2/Ar+O2+H2)×100];20〜23%
体積流量比[(H2/Ar+O2+H2)×100];0.05〜0.3%
処理圧力;266〜931Pa(2〜7Torr)
マイクロ波パワー密度;1.2〜2.4W/cm2(透過板の面積1cm2あたり)
載置台2の温度;400〜500℃
処理時間;360秒
[熱酸化膜形成条件]
雰囲気;H2/O2=450/900mL/min(sccm)
温度;950℃
圧力;15000Pa
雰囲気;H2/O2=450/900mL/min(sccm)
温度;950℃
圧力;15000Pa
図18A及び図18Bより、O(1D2)ラジカルが支配的となるプラズマ処理条件1、2でプラズマ処理を行うことにより、プラズマ処理を行わない場合や、O(3P2)ラジカルが支配的となるプラズマ処理条件3でプラズマ処理を行った場合に比較してウエットエッチングレートが大幅に低下した。従って、SOD酸化膜をO(1D2)ラジカルが支配的となるプラズマで処理することによって、エッチング耐性を向上させ得ることが確認された。
実験2:
図14Aに示したものと同様のプラズマ処理装置100Aを用い、上記条件1〜3でシリコン(100)面及び(111)面をプラズマ酸化処理した。形成されたSiO2膜の表面と、Si/SiO2界面のRMS(平均二乗平方根)ラフネスを測定した。SiO2膜の表面のラフネスを図19、Si/SiO2界面のラフネスを図20に示した。図19及び図20より、O(1D2)ラジカルが支配的となるプラズマを生成できる条件1、2で形成したSiO2膜は、熱酸化膜と比較して表面及びSi/SiO2界面のRMSラフネスが低く、より平坦化されていることがわかる。従って、条件1、2で形成したSiO2膜をトランジスタのゲート酸化膜として使用することにより、半導体装置のモビリティー特性と信頼性を改善させ、フリッカーノイズ(1/fノイズ)も低減できることが十分に予測された。
図14Aに示したものと同様のプラズマ処理装置100Aを用い、上記条件1〜3でシリコン(100)面及び(111)面をプラズマ酸化処理した。形成されたSiO2膜の表面と、Si/SiO2界面のRMS(平均二乗平方根)ラフネスを測定した。SiO2膜の表面のラフネスを図19、Si/SiO2界面のラフネスを図20に示した。図19及び図20より、O(1D2)ラジカルが支配的となるプラズマを生成できる条件1、2で形成したSiO2膜は、熱酸化膜と比較して表面及びSi/SiO2界面のRMSラフネスが低く、より平坦化されていることがわかる。従って、条件1、2で形成したSiO2膜をトランジスタのゲート酸化膜として使用することにより、半導体装置のモビリティー特性と信頼性を改善させ、フリッカーノイズ(1/fノイズ)も低減できることが十分に予測された。
実験3:
シリコン表面に5nmの厚みでスクリーン酸化膜を形成した後、11B+イオンを5eVのエネルギーで1×1013個/cm2注入した。その後、1000℃で10秒間アニールを行い、スクリーン酸化膜をウエットエッチングで除去してシリコン表面を露出させ、初期サンプルとした。この初期サンプルに、図14Aに示したものと同様のプラズマ処理装置100Aを用い、上記条件2でプラズマ酸化処理を行って3nmの二酸化珪素膜を形成した後、これを剥離し、SIMS(二次イオン質量分析計)でシリコン中のホウ素の濃度分布を調べた。比較のため、プラズマ酸化処理に替えて初期サンプルを950℃のO2/H2雰囲気で熱酸化処理した後に同様にホウ素の濃度分布を調べた。その結果を図21に示した。
シリコン表面に5nmの厚みでスクリーン酸化膜を形成した後、11B+イオンを5eVのエネルギーで1×1013個/cm2注入した。その後、1000℃で10秒間アニールを行い、スクリーン酸化膜をウエットエッチングで除去してシリコン表面を露出させ、初期サンプルとした。この初期サンプルに、図14Aに示したものと同様のプラズマ処理装置100Aを用い、上記条件2でプラズマ酸化処理を行って3nmの二酸化珪素膜を形成した後、これを剥離し、SIMS(二次イオン質量分析計)でシリコン中のホウ素の濃度分布を調べた。比較のため、プラズマ酸化処理に替えて初期サンプルを950℃のO2/H2雰囲気で熱酸化処理した後に同様にホウ素の濃度分布を調べた。その結果を図21に示した。
プラズマ処理装置100Aを用い、初期サンプルに上記条件2でプラズマ酸化処理を行った場合、シリコン中のホウ素の濃度分布のプロファイルは、初期サンプルとほぼ同じであった。一方、初期サンプルを950℃のO2/H2雰囲気で熱酸化処理した場合は、ホウ素の拡散が生じてシリコン中の濃度プロファイルが変化していた。このことから、プラズマ処理装置100Aを用いて比較的低温(400℃〜500℃)の条件2のプラズマ酸化処理を半導体装置の製造工程で行うことにより、デバイス設計及びチャネルエンジニアリングのしやすさの観点で高温での熱酸化を行う場合よりも優位性が大きいことが確認された。
実験4:
本実験では、図14Bに示したものと同様のプラズマ処理装置100Bを用い、ウエハWを載置する載置台2に高周波電力を印加しながらプラズマ酸化処理を行い、バイアス印加の効果を検証した。ポリシラザンを原料としてSOD法により成膜し、水蒸気酸化して形成した二酸化珪素膜(膜厚450nm)に対して、以下の条件でプラズマ処理を行った。処理後の二酸化珪素膜について、希フッ酸処理(50%HF:H2O=1:200)を行い、ウエットエッチングレートを調べた。また、比較のため、プラズマ処理を行わない二酸化珪素膜及び熱酸化膜についても、同じ条件でのウエットエッチングレートを調べた。その結果を図22に示した。
本実験では、図14Bに示したものと同様のプラズマ処理装置100Bを用い、ウエハWを載置する載置台2に高周波電力を印加しながらプラズマ酸化処理を行い、バイアス印加の効果を検証した。ポリシラザンを原料としてSOD法により成膜し、水蒸気酸化して形成した二酸化珪素膜(膜厚450nm)に対して、以下の条件でプラズマ処理を行った。処理後の二酸化珪素膜について、希フッ酸処理(50%HF:H2O=1:200)を行い、ウエットエッチングレートを調べた。また、比較のため、プラズマ処理を行わない二酸化珪素膜及び熱酸化膜についても、同じ条件でのウエットエッチングレートを調べた。その結果を図22に示した。
[プラズマ処理条件4]
体積流量比[(O2/Ar+O2+H2)×100];23%
体積流量比[(H2/Ar+O2+H2)×100];1.9%
処理圧力;666.7Pa(5Torr)
マイクロ波パワー密度;2.4W/cm2(透過板の面積1cm2あたり)
載置台2の温度;500℃
高周波電力の周波数:13.56MHz
高周波電力のパワー:600W(パワー密度0.85W/ウエハ1cm2当り)、
処理時間;360秒
体積流量比[(O2/Ar+O2+H2)×100];23%
体積流量比[(H2/Ar+O2+H2)×100];1.9%
処理圧力;666.7Pa(5Torr)
マイクロ波パワー密度;2.4W/cm2(透過板の面積1cm2あたり)
載置台2の温度;500℃
高周波電力の周波数:13.56MHz
高周波電力のパワー:600W(パワー密度0.85W/ウエハ1cm2当り)、
処理時間;360秒
[プラズマ処理条件5]
体積流量比[(O2/Ar+O2+H2)×100];2.4%
体積流量比[(H2/Ar+O2+H2)×100];0.6%
処理圧力;40Pa(300mTorr)
マイクロ波パワー密度;0.7W/cm2(透過板の面積1cm2あたり)
載置台2の温度;500℃
高周波電力の周波数:13.56MHz
高周波電力のパワー:600W(パワー密度0.85W/ウエハ1cm2当り)、
処理時間;360秒
体積流量比[(O2/Ar+O2+H2)×100];2.4%
体積流量比[(H2/Ar+O2+H2)×100];0.6%
処理圧力;40Pa(300mTorr)
マイクロ波パワー密度;0.7W/cm2(透過板の面積1cm2あたり)
載置台2の温度;500℃
高周波電力の周波数:13.56MHz
高周波電力のパワー:600W(パワー密度0.85W/ウエハ1cm2当り)、
処理時間;360秒
[熱酸化膜形成条件]
雰囲気;H2/O2=450/900mL/min(sccm)
温度;950℃
圧力;15000Pa
雰囲気;H2/O2=450/900mL/min(sccm)
温度;950℃
圧力;15000Pa
図22より、ウエハWにバイアス電圧を印加してプラズマ酸化処理を行った条件4及び条件5では、プラズマ処理を行わない場合に比較してウエットエッチングレートが低下した。また、ウエハWにバイアス電圧を印加した条件4と条件5の比較では、O(1D2)ラジカルが支配的となるプラズマ処理条件5でプラズマ処理を行うことにより、O(3P2)ラジカルが支配的となるプラズマ処理条件4でプラズマ処理を行った場合に比べて、ウエットエッチングレートが大幅に低下した。従って、ウエハWにバイアス電圧を印加しながら、SOD酸化膜をO(1D2)ラジカルが支配的となるプラズマで処理することによって、酸素イオンの引き込みにより、低温でも、緻密に、且つ膜深くまで改質され、エッチング耐性を大幅に向上させ得ることが確認された。
以上のように、プラズマ酸化処理をO(1D2)ラジカルが支配的なプラズマにより行うことによって、SiO2膜の表面を改質して緻密化することができる。そして、この効果は、被処理体であるウエハWにバイアス電圧を印加しながらプラズマ酸化処理を行うことによって、酸素イオンの引き込みにより、さらに増大する。そのため、付加的な改質工程を設けることなく、ウエットエッチングによる素子分離膜表面の目減りを抑制することができる。従って、例えばトランジスタ形成などの半導体プロセスにおいて、素子分離膜の目減りに起因する半導体装置の信頼性の低下を防止できるとともに、プロセス効率にも優れている。
また、O(1D2)ラジカルが支配的なプラズマによりプラズマ酸化処理を行うことによって、O(1D2)ラジカルが、ゲート酸化膜とシリコンとの界面のシリコンを酸化することにより、ゲート酸化膜の表面及びシリコンとゲート酸化膜との界面の平坦性を高めることができるため、モビリティー特性や信頼性を向上させ、フリッカーノイズ(1/fノイズ)を低減できる。また、O(1D2)ラジカルが支配的なプラズマを用いるプロセスは、600℃以下の低温での処理が可能であることから、不純物の拡散などの問題が生じにくく、デバイス設計及びチャネルエンジニアリングにおいて利便性に優れている。
以上、本発明の実施の形態を述べたが、本発明は上記実施の形態に制約されることはなく、種々の変形が可能である。例えば、上記実施の形態では、プラズマ酸化処理にRLSA方式のマイクロ波プラズマ処理装置を用いたが、本発明は、O(1D2)ラジカルが支配的なプラズマを生成させるすべてのプラズマ処理装置に適用可能である。従って、例えばICPプラズマ方式、ECRプラズマ方式、表面反射波プラズマ方式、マグネトロンプラズマ方式等の他の方式のプラズマ処理装置を用いることもできる。
また、本発明の半導体装置の製造方法は、トランジスタの製造過程に限らず、酸化珪素膜の形成とウエットエッチングによる剥離を繰り返して行うプロセスに広く適用可能である。
1…処理容器、2…載置台、3…支持部材、5…ヒータ、12…排気管、15…ガス導入部、16…搬入出口、18…ガス供給装置、19a…不活性ガス供給源、19b…酸素含有ガス供給源、19c…水素ガス供給源、24…真空ポンプ、28…透過板、29…シール部材、31…平面アンテナ、32…マイクロ波放射孔、37…導波管、37a…同軸導波管、37b…矩形導波管、39…マイクロ波発生装置、50…制御部、51…プロセスコントローラ、52…ユーザーインターフェース、53…記憶部、100A,100B…プラズマ処理装置、W…半導体ウエハ(基板)
Claims (15)
- シリコン基板に所定間隔で形成されたトレンチと、前記トレンチ内に埋め込まれた素子分離用酸化膜と、前記素子分離用酸化膜の間に露出したシリコン表面と、を有する被処理体に対し、以下の工程;
1a)前記シリコン表面をプラズマ酸化処理して犠牲酸化膜を形成する工程、
1b)前記犠牲酸化膜をウエットエッチングにより剥離してシリコン表面を再び露出させる工程、及び、
1c)露出した前記シリコン表面を酸化処理して二酸化珪素膜を形成する工程、
を行うとともに、前記プラズマ酸化処理を、プラズマ処理装置の処理容器内で酸素を含む処理ガスを用いて生成させたO(1D2)ラジカルが支配的なプラズマにより行う半導体装置の製造方法。 - シリコン基板に所定間隔で形成されたトレンチと、前記トレンチ内に埋め込まれた素子分離用酸化膜と、前記素子分離用酸化膜の間に露出したシリコン表面と、を有する被処理体に対し、以下の工程;
2a)前記シリコン表面をプラズマ酸化処理して犠牲酸化膜を形成する工程、
2b)前記犠牲酸化膜をウエットエッチングにより剥離してシリコン表面を再び露出させる工程、
2c)露出した前記シリコン表面をプラズマ酸化処理して二酸化珪素膜を形成する工程、
2d)前記二酸化珪素膜の少なくとも一部分をウエットエッチングにより除去する工程、及び、
2e)前記二酸化珪素膜が除去されて露出した部分のシリコン表面を酸化処理して前記二酸化珪素膜よりも厚みの薄い二酸化珪素膜を形成する工程、
を行うとともに、前記プラズマ酸化処理を、プラズマ処理装置の処理容器内で、酸素を含む処理ガスを用いて生成させたO(1D2)ラジカルが支配的なプラズマにより行う半導体装置の製造方法。 - シリコン基板に所定間隔で形成されたトレンチと、前記トレンチ内に埋め込まれた素子分離用酸化膜と、前記素子分離用酸化膜の間に露出したシリコン表面と、を有する被処理体に対し、以下の工程;
3a)前記シリコン表面を酸化処理して犠牲酸化膜を形成する工程、
3b)前記犠牲酸化膜をウエットエッチングにより剥離してシリコン表面を再び露出させる工程、
3c)露出した前記シリコン表面をプラズマ酸化処理して二酸化珪素膜を形成する工程、
3d)前記二酸化珪素膜の少なくとも一部分をウエットエッチングにより除去する工程、及び、
3e)前記二酸化珪素膜が除去されて露出した部分のシリコン表面を酸化処理して前記二酸化珪素膜よりも厚みの薄い二酸化珪素膜を形成する工程、
を行うとともに、前記プラズマ酸化処理を、プラズマ処理装置の処理容器内で、酸素を含む処理ガスを用いて生成させたO(1D2)ラジカルが支配的なプラズマにより行う半導体装置の製造方法。 - 工程2cと工程2dを繰り返し行う請求項2に記載の半導体装置の製造方法。
- 工程3cと工程3dを繰り返し行う請求項3に記載の半導体装置の製造方法。
- 前記酸化処理を、前記プラズマ処理装置の処理容器内で、酸素を含む処理ガスを用いて生成させたO(1D2)ラジカルが支配的なプラズマにより行う請求項1から5のいずれか1項に記載の半導体装置の製造方法。
- 前記プラズマのO(1D2)ラジカルの密度が1×1012[cm−3]以上である請求項1から6のいずれか1項に記載の半導体装置の製造方法。
- 前記処理容器内の圧力が、1.33〜333Paの範囲内である、請求項7に記載の半導体装置の製造方法。
- 前記処理ガス中の酸素の割合が0.2〜1%の範囲内である、請求項7又は8に記載の半導体装置の製造方法。
- 前記処理ガスは、水素を1%以下の割合で含む請求項7から9のいずれか1項に記載の半導体装置の製造方法。
- 前記プラズマは、前記処理ガスと、複数のスロットを有する平面アンテナにより前記処理室内に導入されるマイクロ波と、によって形成されるマイクロ波励起プラズマである請求項7から10のいずれか1項に記載の半導体装置の製造方法。
- プラズマを励起させるためのマイクロ波のパワー密度が、マイクロ波透過板の面積1cm2あたり1W以上である請求項11に記載の半導体装置の製造方法。
- 前記プラズマ酸化処理の間、被処理体を載置する載置台に、高周波電力を供給する請求項7から12のいずれか1項に記載の半導体装置の製造方法。
- 前記二酸化珪素膜が、トランジスタのゲート酸化膜である請求項1から13のいずれか1項に記載の半導体装置の製造方法。
- 前記プラズマ酸化処理は、前記シリコン表面の酸化処理と同時に前記素子分離用酸化膜を改質する請求項1から14のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010207773A JP2011097029A (ja) | 2009-09-30 | 2010-09-16 | 半導体装置の製造方法 |
PCT/JP2010/066886 WO2011040426A1 (ja) | 2009-09-30 | 2010-09-29 | 半導体装置の製造方法 |
TW099133059A TW201125071A (en) | 2009-09-30 | 2010-09-29 | Process for manufacturing semiconductor device |
KR1020127011218A KR101380094B1 (ko) | 2009-09-30 | 2010-09-29 | 반도체 장치의 제조 방법 |
US13/498,259 US20120184107A1 (en) | 2009-09-30 | 2010-09-29 | Semiconductor device manufacturing method |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009227638 | 2009-09-30 | ||
JP2010207773A JP2011097029A (ja) | 2009-09-30 | 2010-09-16 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011097029A true JP2011097029A (ja) | 2011-05-12 |
JP2011097029A5 JP2011097029A5 (ja) | 2013-09-19 |
Family
ID=43826242
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010207773A Pending JP2011097029A (ja) | 2009-09-30 | 2010-09-16 | 半導体装置の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20120184107A1 (ja) |
JP (1) | JP2011097029A (ja) |
KR (1) | KR101380094B1 (ja) |
TW (1) | TW201125071A (ja) |
WO (1) | WO2011040426A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013225577A (ja) * | 2012-04-20 | 2013-10-31 | Toshiba Corp | 半導体装置の製造方法および半導体製造装置 |
JP2016134614A (ja) * | 2015-01-22 | 2016-07-25 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103258732B (zh) * | 2013-05-07 | 2016-08-24 | 上海华力微电子有限公司 | 防止硅衬底表面损伤的方法 |
US9379132B2 (en) * | 2014-10-24 | 2016-06-28 | Sandisk Technologies Inc. | NAND memory strings and methods of fabrication thereof |
US20160172190A1 (en) * | 2014-12-15 | 2016-06-16 | United Microelectronics Corp. | Gate oxide formation process |
WO2017171488A1 (ko) * | 2016-03-31 | 2017-10-05 | 주식회사 엘지화학 | 배리어 필름의 제조 방법 |
EP3291008A1 (en) * | 2016-09-06 | 2018-03-07 | ASML Netherlands B.V. | Method and apparatus to monitor a process apparatus |
CN111627810B (zh) * | 2020-06-05 | 2022-10-11 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制造方法 |
CN115066316A (zh) * | 2020-06-29 | 2022-09-16 | 应用材料公司 | 控制化学机械抛光的蒸汽产生 |
KR102497494B1 (ko) * | 2021-06-03 | 2023-02-08 | 주식회사 기가레인 | 기판 배치 유닛 |
KR102461496B1 (ko) * | 2021-06-03 | 2022-11-03 | 주식회사 기가레인 | 기판 배치 유닛 |
CN116759325B (zh) * | 2023-08-23 | 2023-11-03 | 江苏卓胜微电子股份有限公司 | 用于监控离子注入剂量的阻值监控方法 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001156059A (ja) * | 1999-09-16 | 2001-06-08 | Matsushita Electronics Industry Corp | 絶縁膜の形成方法および半導体装置の製造方法 |
JP2004153037A (ja) * | 2002-10-31 | 2004-05-27 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2005072358A (ja) * | 2003-08-26 | 2005-03-17 | Seiko Epson Corp | 半導体装置の製造方法 |
JP2006222418A (ja) * | 2005-01-12 | 2006-08-24 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2006332555A (ja) * | 2005-05-30 | 2006-12-07 | Tokyo Electron Ltd | プラズマ処理方法 |
JP2008053535A (ja) * | 2006-08-25 | 2008-03-06 | Toshiba Corp | 半導体装置の製造方法及び不揮発性記憶装置の製造方法 |
JP2008159892A (ja) * | 2006-12-25 | 2008-07-10 | Univ Nagoya | パターン形成方法、および半導体装置の製造方法 |
JP2008243973A (ja) * | 2007-03-26 | 2008-10-09 | Tokyo Electron Ltd | プラズマ処理装置用の載置台及びプラズマ処理装置 |
WO2009093760A1 (ja) * | 2008-01-24 | 2009-07-30 | Tokyo Electron Limited | シリコン酸化膜の形成方法、記憶媒体、および、プラズマ処理装置 |
WO2009099252A1 (ja) * | 2008-02-08 | 2009-08-13 | Tokyo Electron Limited | 絶縁膜のプラズマ改質処理方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200629421A (en) * | 2005-01-12 | 2006-08-16 | Sanyo Electric Co | Method of producing semiconductor device |
US7799649B2 (en) * | 2006-04-13 | 2010-09-21 | Texas Instruments Incorporated | Method for forming multi gate devices using a silicon oxide masking layer |
WO2008026531A1 (fr) * | 2006-08-28 | 2008-03-06 | National University Corporation Nagoya University | Procédé de traitement d'oxydation par plasma |
-
2010
- 2010-09-16 JP JP2010207773A patent/JP2011097029A/ja active Pending
- 2010-09-29 US US13/498,259 patent/US20120184107A1/en not_active Abandoned
- 2010-09-29 KR KR1020127011218A patent/KR101380094B1/ko active IP Right Grant
- 2010-09-29 TW TW099133059A patent/TW201125071A/zh unknown
- 2010-09-29 WO PCT/JP2010/066886 patent/WO2011040426A1/ja active Application Filing
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001156059A (ja) * | 1999-09-16 | 2001-06-08 | Matsushita Electronics Industry Corp | 絶縁膜の形成方法および半導体装置の製造方法 |
JP2004153037A (ja) * | 2002-10-31 | 2004-05-27 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2005072358A (ja) * | 2003-08-26 | 2005-03-17 | Seiko Epson Corp | 半導体装置の製造方法 |
JP2006222418A (ja) * | 2005-01-12 | 2006-08-24 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2006332555A (ja) * | 2005-05-30 | 2006-12-07 | Tokyo Electron Ltd | プラズマ処理方法 |
JP2008053535A (ja) * | 2006-08-25 | 2008-03-06 | Toshiba Corp | 半導体装置の製造方法及び不揮発性記憶装置の製造方法 |
JP2008159892A (ja) * | 2006-12-25 | 2008-07-10 | Univ Nagoya | パターン形成方法、および半導体装置の製造方法 |
JP2008243973A (ja) * | 2007-03-26 | 2008-10-09 | Tokyo Electron Ltd | プラズマ処理装置用の載置台及びプラズマ処理装置 |
WO2009093760A1 (ja) * | 2008-01-24 | 2009-07-30 | Tokyo Electron Limited | シリコン酸化膜の形成方法、記憶媒体、および、プラズマ処理装置 |
WO2009099252A1 (ja) * | 2008-02-08 | 2009-08-13 | Tokyo Electron Limited | 絶縁膜のプラズマ改質処理方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013225577A (ja) * | 2012-04-20 | 2013-10-31 | Toshiba Corp | 半導体装置の製造方法および半導体製造装置 |
JP2016134614A (ja) * | 2015-01-22 | 2016-07-25 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20120184107A1 (en) | 2012-07-19 |
KR20120069754A (ko) | 2012-06-28 |
WO2011040426A1 (ja) | 2011-04-07 |
KR101380094B1 (ko) | 2014-04-01 |
TW201125071A (en) | 2011-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2011040426A1 (ja) | 半導体装置の製造方法 | |
JP5073482B2 (ja) | シリコン酸化膜の製造方法、その制御プログラム、記憶媒体及びプラズマ処理装置 | |
US8372761B2 (en) | Plasma oxidation processing method, plasma processing apparatus and storage medium | |
KR101163276B1 (ko) | 플라즈마 산화 처리 방법 및 플라즈마 처리 장치 | |
KR101102690B1 (ko) | 실리콘 산화막의 형성 방법, 플라즈마 처리 장치 및 기억 매체 | |
KR101249611B1 (ko) | 실리콘 산화막의 형성 방법, 기억 매체, 및 플라즈마 처리 장치 | |
JP5231232B2 (ja) | プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体 | |
WO2008038788A1 (fr) | Procédé de formation d'un film d'oxyde de silicium, appareil de traitement au plasma et support de stockage | |
JP5271702B2 (ja) | シリコン酸化膜の形成方法およびシリコン酸化膜の形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130808 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130917 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140520 |