CN1842900A - 非常均匀的氧化物层、尤其是超薄层的受控生长 - Google Patents

非常均匀的氧化物层、尤其是超薄层的受控生长 Download PDF

Info

Publication number
CN1842900A
CN1842900A CNA200480024258XA CN200480024258A CN1842900A CN 1842900 A CN1842900 A CN 1842900A CN A200480024258X A CNA200480024258X A CN A200480024258XA CN 200480024258 A CN200480024258 A CN 200480024258A CN 1842900 A CN1842900 A CN 1842900A
Authority
CN
China
Prior art keywords
etching
saturated
coating
thickness
oxide skin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200480024258XA
Other languages
English (en)
Inventor
托马斯·J·瓦格纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tel Manufacturing and Engineering of America Inc
Original Assignee
FSI International Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FSI International Inc filed Critical FSI International Inc
Publication of CN1842900A publication Critical patent/CN1842900A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/3167—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself of anodic oxidation
    • H01L21/31675—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself of anodic oxidation of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Weting (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及制造具有高水平的均匀度的氧化物层优选为超薄氧化物层的方法。一种这样的方法包括步骤：在半导体衬底的半导体表面上直接或间接地形成基本饱和或饱和的氧化物层；并且将基本饱和或饱和的氧化物层的厚度以刻蚀法减少一定量，使得刻蚀后的氧化物层具有小于基本饱和或饱和的氧化物层的厚度。在特定实施例中，本发明的方法提供具有小于约+/－10％的均匀度的刻蚀氧化物层。本发明还涉及由本发明的方法制成的微电子器件和用于实施本发明方法的制造***。

Description

非常均匀的氧化物层、 尤其是超薄层的受控生长
技术领域
本发明提供一种用于精确形成具有优异均匀度和纯度特性的超薄氧化物层的方法。这些层可在宽应用范围中使用，但尤其适于在制造栅介电结构时用作高k电介质材料的缓冲层。
背景技术
目前所生产的绝大部分的集成电路都利用“互补金属氧化物半导体”(CMOS)技术制造在硅和/或其它半导体材料的薄盘(晶片)上。在Lattice Press，298-367，(1990)、Wolf等人的文章“Silicon Processingfor the VLSI Era，Volume 2-Process Integration”中可看到对CMOS技术的一般性讨论。在CMOS电路中，施加于晶体管的栅极的电位电容性地连接到其沟道并控制在其源极和漏极间流动的电流。栅极通过栅电介质与沟道电绝缘。以前栅电介质一直采用对沟道上的硅进行热氧化所形成的SiO2。SiO2电介质具有许多优点，包括它们通过刻蚀在基于气体、等离子或液体的处理中被去除的能力。
晶体管的电性能取决于对栅电介质性质方面的依赖程度。尤其是，减小电介质的厚度以提高在栅极和沟道间的电容性连接，能够以较低工作电压进行更高速的晶体管操作。然而，当电介质的厚度减小至远远低于约20埃时，量子隧道效应得以逐渐提高，使电流在栅极和沟道间流动。由于这种隧道效应电流增加了晶体管的功率要求并使过量的热产生，因此它是不需要的。
如果通过增加栅电介质的固定“物理”厚度tphys的介电常数(k)而增加了在栅极和沟道间的电容性连接，则缓解了过量的隧道效应。于是在一种方法中，将一部分或全部的栅电介质层用相等“电厚度”的另一种绝缘材料所取代，这种绝缘材料具有高于二氧化硅的介电常数。高k-栅极电介质的相等“电厚度”telect近似等于栅极物理厚度乘以分别为kSiO2和khign-k的SiO2和高k材料的介电常数之比。即：
telect＝tphys*(ksio2/khigh-k)
例如，假设要形成具有10埃厚的二氧化硅层的电容性的栅电介质层。因为量子隧道效应，实际上采用仅为10埃厚的二氧化硅层是有问题的。然而，认识到二氧化硅具有3.8的介电常数，一种通常的替代方式可采用20埃的介电常数为7.6的材料，或者30埃的介电常数为11.4的材料等。
研制更高k电介质材料以及利用它们制造微电子器件的有效方法极富挑战性。一种挑战是在半导体晶片衬底(尤其是硅晶片衬底)和更高k电介质材料之间的界面的品质。而二氧化硅易于提供与半导体材料如硅的优异电界面，更高k电介质材料倾向于提供更差品质的界面。在其中将更高k电介质材料直接淀积在硅上的那些实例中，差品质的界面易于削弱所得微电子器件的电性能。
研究者已发现，另一种电介质材料如二氧化硅等可在半导体晶片和高k电介质材料之间提供缓冲层或桥接，从而在采用更高k电介质材料时改进电性能。通常，缓冲层材料是这样一种材料：它在缓冲层和半导体衬底之间提供所需品质的电界面，缓冲层反过来还提供具有更高k电介质材料的所需品质的电界面。
缓冲层不应当太厚，否则会不适当地减少采用更高k电介质材料的利益。因此，最好采用非常薄层(通常大约为20埃或更低，优选约为15埃或更低，更优选约为10埃或更低)的另一种合适的桥接电介质材料如二氧化硅作为这种缓冲层。作为一个示意性的具体例子，假设要采用具有可比得上10埃厚的二氧化硅层的电容量的电介质层。例如，2埃的二氧化硅可用作缓冲层。这留下了8埃的等效二氧化硅仍旧可被补足。这可通过采用一种或多种具有更高介电常数的材料提供，这些材料提供了与8埃的二氧化硅相等的电厚度。于是所得到的介电***一般足够厚，从而避免了不适当的量子隧道问题，同时正如它是10埃的二氧化硅那样仍提供了某些电容量特性。此外，中间缓冲层有助于确保在基板和缓冲层之间的电连接，于是更高k材料的缓冲层符合要求。
当然，虽然此例采用2埃厚的缓冲层，但根据如缓冲层的性质、高k材料的性质、所需电特性、厚度限制等因素，也可采用其它缓冲层厚度。因此，如果缓冲层为6埃厚，那么仅需采用相当于4埃二氧化硅的附加材料，以达到以上作为示例采用的10埃的标准。当然，也可采用其它标准。因此，一种可能是要采用具有相当于5埃二氧化硅的性能的介电***，或也许15埃的二氧化硅，等。
不幸地是，非常难以制造具有所需均匀度特性的极薄的二氧化硅层(例如，具有低于约10埃的厚度的那些二氧化硅层)。均匀度的不足会削弱所得到的器件的电性能。因此，维持均匀度是非常需要的，尤其是当制造具有更小部件的器件时，例如，其栅电介质层由二氧化硅和/或其它电介质材料构成，并具有约20埃或更少、优选约15埃或更少、更优选约10埃或更少的二氧化硅的相等厚度。
发明内容
因此，在工业中强烈需要和要求研制一种材料和/或方法，用以高精度地形成非常薄的、极均匀的电介质层。
总体上看，在晶片上化学地生长基本饱和的或饱和的氧化物，其中饱和厚度大于氧化物的所需厚度。在形成饱和氧化物之后，采用精确刻蚀技术以将氧化物厚度减薄至所需氧化物厚度。也许在具体实施例中更易理解这种方法的优点。例如，假设当采用所需氧化物生长条件和化学品时要形成小于约8-10埃厚的二氧化硅层，低于饱和氧化物厚度。直接用如生长氧化物、然后当生长达到6埃时尽力停止的方式尽力形成这种超薄层是困难的，这是因为通常造成太多的厚度变化。然而，认识到饱和氧化物在厚度特性上足够的均匀，并认识到氧化物的精度、均匀度使其容易刻蚀掉几埃、或几埃分之一，本发明首先通过形成厚度约为8-10埃数量级(典型采用臭氧或SCl化学品)的基本饱和或饱和的氧化物的方式生长过厚但均匀的氧化物层，然后采用精确刻蚀技术以回刻到最终需要厚度，例如6埃、5.5埃或2埃等。这种方法允许以高精度形成非常薄、极均匀的电介质层，例如，当厚度约为20埃或更少、优选约为15埃或更少、更优选约为10埃或更少时，厚度均匀度仅在约+/-10％、更优选约为+/-5％内变化。随着减小层厚度，达到这种均匀度标准更为困难。例如，具有+/-5％的均匀度的20埃层可从19-21埃变化(2埃的范围内)，而具有+/-5％的均匀度的10埃层仅可从9.5-10.5埃变化(1埃的范围内)。
为了便于说明，在采用构成所有或部分栅介电部件的超薄(例如，低于约20埃、优选低于约15埃、更优选低于约10埃)电介质层的示意性上下文中描述本发明。然而，很容易理解，本发明可适用于形成在各种微电子器件中广泛采用的任何厚度的氧化物膜。其它示意性应用包括需要采用薄且均匀的氧化物层的任何部件或结构。
在本发明的一种方案中，提供一种制造氧化物层的方法，包括以下步骤：在半导体衬底的半导体表面上直接或间接地形成基本饱和或饱和的氧化物层；将基本饱和或饱和的氧化物层的厚度以刻蚀法减少一定量，使得刻蚀后的氧化物层具有小于基本饱和或饱和的氧化物层的厚度。在一种优选实施例中，该方法进一步包括将一种或多种高k电介质材料直接地或间接地淀积在刻蚀后的氧化物层上的步骤。在此优选方案中，该方法可提供微电子器件的栅电介质元件的栅电介质层。
在本发明的另一方案中，提供一种制造电介质缓冲层的方法，包括在半导体衬底的半导体表面上直接地或间接地形成电介质缓冲层的步骤，其中缓冲层的厚度在约0.5埃至约20埃的范围内。作为优选，该方法进一步包括将一种或多种高k电介质材料直接地或间接地淀积在缓冲层上的步骤。在此优选方案中，该方法可提供微电子器件的栅电介质元件的栅电介质层。
在本发明的再一方案中，提供一种微电子器件，该微电子器件包括在半导体衬底的半导体表面上直接或间接地形成的栅电介质层，其中栅电介质层包括最接近衬底的缓冲层，该缓冲层具有在约1-10埃的范围内的厚度以及小于约+/-10％的均匀度。
在本发明的另一方案中，提供一种在制造微电子器件过程中使用的制造***，该***包括至少一个处理室，在处理室中对一个或多个半导体衬底进行氧化和刻蚀处理，并对指令编程以形成氧化物层，该指令包括：氧化指令，以在位于处理室中的一个或多个半导体衬底的一个或多个半导体表面上直接或间接地形成饱和氧化物层的方式进行氧化；刻蚀指令，以通过刻蚀减少饱和氧化物层的厚度的方式进行刻蚀。
在本发明的另一方案中，提供一种制造至少一部分栅电介质层的方法，包括步骤：提供表示饱和的或基本饱和的氧化物层厚度的第一信息；提供表示饱和的或基本饱和的氧化物层刻蚀特性的的第二信息；并且，利用第一和第二信息以设计用于制造至少一部分栅电介质层的工艺。
附图说明
图1示出表示利用臭氧水(DIO3)生长至标称为10埃的饱和氧化物层的氧化物厚度数据的均匀度的曲线。
图2示出表示在生长至标称10埃的饱和氧化物层利用氢氟酸化学品通过刻蚀减少至标称为8埃之后氧化物厚度数据均匀度的曲线。
图3示出表示在生长至标称10埃的饱和氧化物层利用氢氟酸化学品通过刻蚀减少至标称为5.5埃之后氧化物厚度数据均匀度的曲线。
图4示出表示对标称为10埃厚的氧化物层的测量检查的曲线。
具体实施方式
在本发明的实践中，通过以下工序确定层厚度和均匀度。在偏振光椭圆率测量仪上进行所有氧化物厚度的测量，根据仪器所提供的程序指令横跨晶片在25个预先确定的位置上测量氧化物的厚度。一种方案是在晶片的中心进行厚度测量，紧靠晶片圆周测量另外18个对称分布的点，在圆心和圆周之间约一半的“圆”上测量其它8个对称分布的点。通过使已知极化的光与薄膜结构相互作用，使偏振光椭圆率测量仪工作。通常来说，反射光与入射光具有极化差。你可以通过了解在反射前、后的极化状态来计算膜厚和折射率(对膜结构给出的某种假设)。通过这25次测量的平均得到厚度。有时可能需要在各点处进行两次或多次、优选三次的测量，以帮助减少偏振光椭圆率测量仪的噪音影响，此点的厚度被认为是多次测量的平均值。通过提取25个点的标准偏差(或，如果在各点进行多次测量，则为各点的平均)并除以25各点的平均值，计算均匀度。然后将该值表示为百分比均匀度，1sigma。
将二氧化硅形成在硅晶片衬底上有多种方法。第一种方法是形成所谓的天然氧化物。当具有露出的硅表面的硅晶片暴露于室温时，硅表面将被氧化并形成天然氧化物。天然氧化物的形成受限于饱和限制。这意味着天然氧化物仅生长这样厚，然后以饱和的厚度停止生长。饱和厚度通常不受温度和压力等变量的影响，尽管这些变量可影响达到饱和的速度。天然氧化物层以约6-10埃厚饱和。
天然氧化物通常不是微电子器件的理想构成。天然氧化物通常形成有嵌入其中的杂质，这些杂质破坏氧化物的介电特性。例如，金属杂质会使天然氧化物更导电。由此削弱所得到的微电子器件的性能。杂质问题对更小的器件而言更为严重。例如，10埃厚的天然氧化物层在其构成20埃厚的氧化物层的一部分时(天然氧化物是总体的50％)比作为200埃厚的氧化物层的天然氧化物构成部分时对性能有更大影响。
因此，微电子制造工艺、尤其是对于更小的器件最好以其中天然氧化物不是所得器件的构成的方式进行。相反，在受控条件下形成氧化物，使得氧化物的介电性能不会被杂质不适当地折衷。最普遍的是，热生长和/或化学生长高品质氧化物。
热生长的氧化物包括以适当、清洁的气氛在熔炉、焙烧站或类似装置中加热裸硅表面。虽然薄、均匀的氧化物层难以热生长，但可采用熔炉生长任何所需厚度的氧化物层，直至约为被处理晶片的厚度。熔炉典型在约为800-1200℃的温度下工作。在加热前，可采用清洁步骤，包括用氢氟酸或类似材料剥离，接着用去离子水冲洗，并烘干。氧化物层的厚度受包括温度、时间和炉中氧化物含量的影响。氧化物膜的厚度可在短时间内生长至1000埃或更高。因此，在仅几秒的炉暴露时间上的变化就会导致氧化物层的厚度明显变化。此外，由于天然氧化物膜在空气中自然地生长，因此在冲洗和放入炉中之间晶片等待的时间间隔影响氧化物膜的厚度。
化学生长氧化物包括将裸硅表面与对该表面进行氧化的液态和/或气态化学品接触。这些步骤通常在低于100℃的温度下进行，甚至为室温或更冷。化学生长氧化物受限于饱和限制。而且熔炉可用于氧化晶片衬底的全部，化学生长的氧化物在其氧化不再进行或者进行得很慢以至于可忽略不计之后生长至饱和点。对于许多氧化化学品而言，当氧化裸硅时约10埃是典型的饱和厚度。温度、压力、浓度等会影响达到饱和的速度，但基本不会改变达到饱和的厚度。简言之，当在反应条件下实际上没有更大的氧化物厚度生长时，氧化物生长达到饱和。
人们熟知的包括其稀释和超稀释实施例的SCl化学品可用于化学生长氧化物。SCl化学品典型包括采用过氧化氢和氨的水溶液。可采用包括比较浓(例如5重量份的水、1重量份的氨水和1重量份过氧化物)、中等稀释(例如，每重量份氨和过氧化物高达约100-500重量份的水)或非常稀释(每重量份氨和过氧化物高于500重量份的水)的宽范围的配方。化学品最通常是用于湿工作台或溅射处理器，但也可进行气相处理。SCl化学品至少具有三个缺点。首先，氨和/或过氧化物容易最终在氧化物中带有金属杂质。第二，氧化物的生长在达到饱和之前是不均匀的。例如，如果某人尽力在仅6埃时停止该过程，则会发现+/-3埃的偏差。然而，如果使生长进行至在约6-10埃出现的饱和状态，偏差可仅为+/-0.5埃。如果某人想要10埃厚的氧化物是没有问题的，但如果想要更薄的氧化物就有问题了。第三，SCl化学品与氢氟酸(HF)化学品反应并生成不希望的盐。通常，这要求HF过程和SCl过程在不同腔室中发生，除非在处理之间***繁琐的冲洗操作。在某些情况下，多槽工艺不像单槽工艺那样受人欢迎。
利用结合了臭氧(如臭氧化的水和/或臭氧气体)的化学品以生长氧化物的方式是对SCl化学品的替代，在某些方面类似于SCl化学品。像SCl化学品一样，臭氧氧化不均匀地进行直至达到饱和。并且，在约10埃达到饱和。然而，臭氧化学品比SCl化学品更易冲洗。并且，臭氧快速分解成氧，因此比利用SCl更为环保。此外，臭氧不会不适当的与HF反应，使HF和臭氧处理容易在同一容器中进行。
在本发明的某些实施例中，在使氧化物层具有约8-20埃的厚度的条件下在半导体表面上形成基本饱和或饱和的氧化物层。作为优选，在使氧化物层具有约8-11埃的厚度的条件下在半导体表面上形成基本饱和或饱和的氧化物层。
优选实施方式包括以下处理工序，包括：选择性冲洗阶段、用以形成基本饱和的或饱和的氧化物层的氧化阶段、优选去除小于约20埃、更优选小于约10埃的氧化物以生成厚度小于约20埃、优选小于约10埃、更优选2-8埃的刻蚀后氧化物层的精确刻蚀阶段、和选择性冲洗和烘干阶段。在本发明的某些实施例中，基本饱和或饱和的氧化物层通过刻蚀减少了约0.5-18埃、优选1-15埃、更优选1-9埃。在本发明的特定实施例中，基本饱和或饱和的氧化物层通过刻蚀减少了使刻蚀的氧化层的厚度约为0.5-19埃、优选约为0.5-9埃的量。
作为选择，首先可借助适当工艺冲洗晶片，如刻蚀、冲洗和烘干，以提供具有露出的半导体如硅表面的晶片。这种冲洗可在一种或多种处理设备中进行，如湿工作台如FSI MAGELLAN、溅射设备如FSIMERCURY或ZETA设备，和/或气相处理器如FSI ORION或EXCALIBUR设备，这些装置均购自FSI International公司。作为优选，在一个或多个位置在同一设备中进行整个冲洗，避免将晶片暴露于周围环境。
在优选实施例中，利用包括一个或多个刻蚀步骤和一个或多个冲洗步骤的配方在湿工作台或溅射处理器中进行冲洗。刻蚀处理的目的是提供一种具有清洁的露出的半导体材料的裸晶片，在该材料上化学地生长氧化物。
对如何进行这种刻蚀处理的方式没有特别限制，考虑到目的在于获得具有清洁、露出的半导体表面如裸硅的晶片，可根据常规方式或今后的研制开发采用宽范围的条件和化学品。在优选实施例中，借助湿台面或溅射处理器、采用含氟刻蚀组分如HF水溶液、缓冲HF水溶液和/或类似组分进行这种刻蚀。
HF的浓度可在宽范围内变化。通常，用1-10000、优选10-500、更优选约200重量份的去离子水稀释1重量份的如49wt％的HF(可广泛获得)是适当的。根据所采用的化学品是液体或气体，刻蚀可在宽温度范围内发生。可采用水溶液、液态化学品、温度从约5℃至约95℃，室温下的刻蚀是有效经济的，因此优选。在典型的湿台操作中，使用用去离子水稀释的200∶1 HF(49％)的10-100、优选为20-40的LPM流、以20-25℃(室温)、约2-8分钟、优选约4分钟是合适的。此刻蚀可作为一体化的转换冲洗/刻蚀/冲洗工艺进行，正如在Kurt K.Christenson，Nam Pyo Lee，Gary William Michalko和Christina AnnRathman这些人于2003年4月3日申请的、发明名称为TRANSITIONFLOW TREATMENT PROCESS AND APPARATUSDE、申请号为10/115449的受让人的待审申请中所描述的那样。转换刻蚀是优选的，因为该方法刻蚀极均匀且可控制。在由FSI International，Inc的商品说明SYMFLOWTM TECHNOLOGY中注明了转换刻蚀工艺的商用实施例。
Verhaverbeke和Knotter(S.Verhaverbeke等人“The EtchingMechanisms of SiO2 in Hydrofluoric Acid，”J.Electrochemical Soc.，141(10)，2852-2852，(1994)；D.Martin Knotter，“Etching Mechanismsof Vitreous Silicon Dioxide in HF-Based Solution，”J.Am.Chem.Soc.，122(18)，4345-4351，(2000))已经调查了HF水溶液化学品及其刻蚀机制。Verhaverbeke和Knotter注意到在HF水溶液中的各种离子物质的浓度(例如，HF、HF2 -、H2F2、H+、F-)随HF浓度变化，把SiO2的刻蚀归因于HF2 -、H2F2。Knotter(2001)还证实在HF水溶液中Si3N4的刻蚀机理。
Anttila的美国专利5382296注意到，0.000049wt％-0.049wt％的HF水溶液浓度可接近室温使用以冲洗“粒子...以及金属和有机杂质”，这里金属膜的等效厚度是大约10-6A(埃＝10-10米)，远低于一单层的膜覆盖。Hobbs的美国专利6300202注意到“金属氧化物电介质不容易接受湿法刻蚀工艺”，并提出通过在低氧或富氢环境中退火首先将金属氧化物还原为金属、接着通过用湿法或干法刻蚀该金属化的金属。
在近来出版的著作中，Chambers测试了用0.49wt％HF水溶液在室温下对未退火膜和退火膜的刻蚀，对退火膜的结论是“测得＜0.1的金属硅酸盐对二氧化硅的选择性，表明了对二氧化硅和硅具有高选择性的可替换高k湿刻蚀化学品的需要”(J.J.Chambers等人“Effectof Composition and Post-Deposition Annealing on the Etch Rate ofHafnium and Zirconium Silicates in Dilute HF”，Proc.7th Intl.Symp.on Cleaning Technology in Silicon Device Mfg.，ElectrochemicalSociety，Pennington，NJ，PV 2001-26，359)。
在刻蚀后，在至少有效地基本冲洗掉任何残留HF(或其它刻蚀剂)的条件下按需要进行冲洗，否则残留的HF会在下一氧化阶段与衬底表面发生不适当的反应。可采用任何冲洗条件以达到此目的。作为一个例子，在湿台中冲洗的一种示例包括2-100、优选20-40的DI水的LPM流，在约5-100℃的温度下，优选20-25℃，进行1-15分钟、优选2-10分钟、更优选5分钟。如上所述，冲洗可以在冲洗/刻蚀/冲洗方法中与刻蚀一体化。
在冲洗后，可如下所述选择性地烘干衬底，虽然更优选直接进行氧化处理。氧化阶段的目的是利用化学品或受到饱和限制的其它条件进行氧化(不像常规的热熔炉氧化)，并进行足以使衬底基本达到或达到饱和的时间长度。可采用更长的时间段以确保达到饱和。因此，可采用SCl或臭氧化学品等。这使氧化物具有相应于饱和度左右的厚度，但大于所需的最终厚度。典型地，当采用臭氧或SCl化学品等时，饱和厚度约为10埃，这样SCl或臭氧化学品的使用用于形成均匀的氧化物层，该均匀的氧化物层可在小于约10埃的刻蚀后回刻到最终厚度。正如在此所采用的那样，“基本达到饱和”表示氧化进行得足够长以达到氧化物厚度均匀度的所需条件，例如，其中厚度均匀度在+/-15％、优选在+/-10％、更优选在+/-5％内。由于化学生长的氧化物易于非常不均匀地生长直至饱和，因此基本处理至饱和、或至少处理至饱和，有助于促进所生长氧化物的厚度均匀度。
由于臭氧水比SCl化学品更清洁，因此利用臭氧水生长饱和氧化物是优选的。在优选实施方式中，优选采用以下条件：具有10-90、优选60-80ppm的臭氧浓度的加压臭氧水源；在0-60℃、优选0-25℃、更优选室温；以5-100LPM的流动，更优选约20-40LPM；持续约1-15分钟，优选约5-10分钟，更优选7分钟。购自FSI的加压***用于完成该处理。这些情况优选进行得足够长以适当超过达到饱和所需时间，以便有助于确保达到饱和，进行这种生产氧化物具有非常好的均匀度例如10埃+/-0.3埃，这是对于如此薄的氧化物在均匀度上的例外的极小偏差。
然后再次进行冲洗以便去除氧化化学品，该化学品可能与进行下一刻蚀阶段所用的化学品产生不适当的反应。
随着饱和、均匀的氧化物层在晶片上生长，进行能够可控制地去除几埃(或其部分)量的氧化物、或根据需要的刻蚀化学工艺。例如，在几个实施方式中，希望形成10埃厚、饱和的氧化物，然后刻蚀掉1-9.5埃的这种层，以得到厚度为9-0.5埃的刻蚀氧化物。可采用提供这种精确度的任意刻蚀化学品。例如，采用稀释的、HF水溶液是一种这样的化学品，它以几埃的数量级可控地去除氧化物。
可采用各种方式根据经验确定HF水溶液的适当浓度。作为一种方式，首先确定刻蚀持续时间、然后确定基本在此时间框架内完成刻蚀的刻蚀剂浓度是有利的。如果此时间段太短，难以进行工艺控制。另一方面，花费太多时间只是浪费制造时间，降低生产效率。平衡这些方面，合适的刻蚀持续时间在约20-500秒的范围内，更优选在50-200秒的范围内。一旦设定了此时间段，则可确定为达到在大约此时间段去除所需量氧化物的所需的HF浓度。例如，在室温下以45秒去除2埃的氧化物时，用800份去离子水稀释1份的49％的HF；在室温下以150秒去除4埃的氧化物，用800份的去离子水稀释1份的49％的HF。开始时饱和氧化物具有10埃+/-0.3埃的厚度，最终厚度分别是8埃+/-0.3埃和5埃+/-0.3埃，正如曲线中所示。显然该数据表明，刻蚀去除的埃量氧化物的精确度在是不减少被刻蚀的氧化物的均匀度条件下，至少在所采用的度量衡的精度内。
在精确刻蚀之后，可将衬底冲洗并烘干。可如上述方式进行冲洗。虽然可采用任何适当的烘干条件，但优异的烘干技术是FSIInternational，Inc的STGProcess。该处理在异丙醇等清洁性增强物质存在的受控气氛中进行烘干。在美国专利5571337和5271774中描述了STG烘干处理和其它Marangoni风格的烘干处理。
衬底可单独或批量加工，这取决于用于执行该加工的设备的特性。以多种设备或一种设备的一种或多种位置进行加工。例如，本发明的整个清洁、氧化、刻蚀、冲洗和烘干工艺可在购自FSIInternational，Inc.，Chaska，MN的FSI MAGELLAN设备中进行。当在单个设备、甚至在单个加工室中进行加工时，有利方面是衬底不暴露于环境。
宽范围的高k电介质材料是已知的。增加k的较早方法包括“氮化”SiO2、形成各种化学计量比的氮氧化硅(SiOxNy)。近来，评估各种电介质材料的电的、冶金学的和化学的性能的工作集中在铝、锆和铪的一元氧化物、这些氧化物的混合物、以及这些元素的硅酸盐或混合物。在R.M.Wallace等人的“Hig-k Gate Dielectric Materials”中记载了对高k电介质材料的需要的一般性讨论，刊登在MRS Bulletin，27(3)，192-197，(2002)。D.G.Schlom在“A Thermodynamic Approachto Selecting Alternative Gate Dielectrics”中记载了对特定金属氧化物的选择工艺的一般性讨论，刊登在MRS Bulletin，27(3)，198-204，(2002)。
在本发明的实际应用中，高k电介质材料指介电常数k高于SiO2的介电常数(k＝3.8)的材料。
优选的高k材料包括一元氧化物(即，除了氧之外主要例如至少95-100％包括一种元素组成的那些氧化物)如HfO2。另一种高k材料包括除了选择的氧之外至少结合了两种元素组成的那些材料。已发现，除了任意选择的氧之外包括至少两种元素组成的电介质材料可采用本发明的含稀释氟化物的溶液有利地刻蚀。虽然没有理论依据，但认为有利的刻蚀特点与高k介电膜的结晶特性有关。常规而言，一元高k电介质材料即除氧之外仅含一种元素组成的材料(例如，HfO2和ZrO2)非常耐稀释刻蚀剂的腐蚀。然而，认为除了选择的氧之外结合了至少两种元素组成将晶格破坏成使材料更易刻蚀的充分程度。
SiO2是用于确定高k电介质材料的方便参照物，因为SiO2是目前的主导栅电介质材料。为了减小对特定应用所需的等效电厚度，希望从实质上纯的SiO2向可以或不可以与常规SiO2混合或结合的更高k电介质材料的转换。通常，可使等效电厚度减少至少1/2或1/3，这要求高k电介质材料的介电常数至少是k＝3.8的2或3倍。因此，在本发明的实际应用中，优选高k电介质材料指介电常数至少约为7.6的那些材料，更优选至少约为10。
多种电介质材料可用作本发明的高k电介质材料。在某些实施例中，优选的高k电介质材料包括选自Zr、Hf、Si、Ge、Y、As、N和Al的至少两种组分。在某些实施例中，如果材料包括Si和N两者，则进一步优选这些实施例还包括至少一种附加组分如Zr、Hf、Ge、Y、As或其组合，等。
已发现可适用于本发明的实施中的一类高k电介质材料包括硅酸盐如通式为MzSiyOx，其中M是一种或多种金属，y的值使得与其它金属相比硅酸盐包括10-90mol％、优选10-50mol％的Si，x和z满足化学计量比。如果需要，这种硅酸盐还可选择性地包括一种或多种附加组分，Y、As、Ge、N、Al及其组合等是代表性的。
硅酸盐的具体例包括：例如，HfSiO4(k＝12)、ZrSiO4(k＝13)、Hf0.6Si0.4O2(k约为14，通常指HfSiO(40％))、这些的组合等。元素氧化物的组合的其它例子包括ZrzHfyOx、HfzAlyOx和ZrzAlyOx，其中z∶y的比率优选在1000∶1至1∶1000的范围内，x满足化学计量比。D.G.Schlom的“A Thermodynamic Approach to SelectingAlternative Gate Dielectrics”中列出了作为硅酸盐或与其它金属的组合考虑的其它某些材料，刊登在MRS Bulletin，27(3)，198-204，(2002)上。
高k电介质材料可以是均质的(即，实质上纯的)或异质的即采用与一种或多种其它高k和/或常规电介质材料的组合。如果异质，材料可按需要互混、层叠和/或组合。例如，人们感兴趣的一种多层电介质栅结构包括三层。由SiO2形成通常邻近硅沟道放置的第一层。一种或多种高k电介质材料用于形成中间电介质层。最后，由SiO2形成通常邻近栅极的顶层。
高k膜可在多种应用领域使用，例如，在任何合适的衬底上制造微电子、微光学、液晶显示器(LCD)或微机械(MEMS)器件等，所述衬底包括含Si、Ge、GaAs、SiC、Si3N4、SiO2及其组合的衬底，但不限于此。方便起见，含任意的这些衬底的组被称作“晶片”。本发明可有效地结合于任何这种应用中的一个或多个制造阶段。
据观察，水溶液中稀释的含有氟化物的物质与更浓的溶液相比具有不同的刻蚀选择性。例如，据观察，与TEOS和热生长氧化物相比，尤其在升高的温度下，稀释的HF水溶液选择性地刻蚀高k膜。也就是说，高k膜刻蚀得比TEOS参照膜更快。由于TEOS普遍存在于微电子器件上，因此被用作参照膜。
通过测量在同样暴露于刻蚀溶液期间分别去除的高k膜和参照膜的量，确定相对于共存膜刻蚀组分对高k膜的刻蚀选择性。然后该选择性由比率给出(去除的高k膜的厚度)∶(去除的参照膜的厚度)。因此，指出选择性为“5∶1”表明，高k膜以参考膜的5倍被去除。通常，通过光学测量法如椭圆光度法测量去除的膜量。作为优选，溶液相对于共存膜以大于约1∶1、优选大于约3∶1、更优选大于5∶1的选择性刻蚀该k材料。
在实施本发明时，在某些实例中参照TEOS膜确定对高k材料的刻蚀溶液选择性，这是因为在微电子工业中TEOS是常规普遍的电介质材料。相对于同种参考膜确定各种高k电介质材料的刻蚀选择性也使各种材料的刻蚀选择性的相互比较变得更有意义。对于本发明，TEOS参照膜表示由包括原硅酸四乙酯的气态混合物所淀积的SiO2膜。在本发明的实施中，利用由Wolf等人在“Silicon Processing for theVLSI Era，Volume1-Process Technology”中描述的过程制造TEOS参照膜，刊登在Lattice Press，191-194，(2000)。
充分稀释的含有氟化物的水溶液对高k膜的选择性刻蚀的事实是令人吃惊的。在室温和升温时测试通用浓度的HF水溶液(0.49wt％-49wt％)，所有刻蚀的高k材料远远慢于TEOS。然而，当刻蚀剂的浓度足够低时，选择性相反。非常稀释的含有氟化物的物质的溶液在SiO2和高k材料之间的刻蚀选择性出现差别的原因是未知的。虽然没有理论依据，但相信SiO2的刻蚀机理不同于高k材料的刻蚀机理，使得稀释的溶液更容易刻蚀高k膜。
例如，人们都知道在HF的水溶液中存在氢和氟化物离子的许多组合。例如，认为H+、F-、HF、HF2 -和H2F2都以不同程度存在。这些物质的绝对浓度取决于包括总氟化物浓度(含有氟化物的物质的总和)和溶液的pH值(H+浓度)的因素以及其他因素。人们建议采用H2F2和HF2 -作为在刻蚀SiO2中所含的主要物质。非常稀的HF溶液利用F-作为存在于溶液中的主要氟物质，还存在一些HF，但含有非常少的H2F2或HF2 -。因此，如果借助F-离子或HF分子进行高k材料的刻蚀机理，由于溶液变得更稀，因此与SiO2相比高k材料的相对刻蚀速率会提高。随着稀释度增加在选择性上的升高的实际基础与一个或多个这些因素有关，甚至涉及未考虑到的一些其它因素。
用于进行精确刻蚀的本发明的优选刻蚀溶液包括在含介质水溶液中的含有氟化物的物质。该氟化物以一种或多种形式提供，所述形式包括NH4F、HF、缓冲HF(HF和NH4F)、KF、以及它们的组合等。HF是优选形式。在HF的水溶液中存在氢和氟化物离子的多种组合；H+、F-、HF、HF2 -和H2F2都以不同程度存在着。人们认为多原子物质如HF2 -和H2F2在浓缩的HF溶液中占主导，而在非常稀的溶液中单原子物质F-相对更占主导。其它化学物质如NH4OH的添加允许溶液中其它物质的形成，如缓冲NH4F(通常作为NH4 +(液)和F-(液)而存在)，通常认为不参与刻蚀工艺。
要充分稀释刻蚀溶液中的氟化物浓度以在所需时间段达到所需刻蚀速率。如果刻蚀速率太高，需要的话可进一步稀释溶液。氟化物浓度优选不高于约5wt％，更优选不高于约0.2wt％，更优选为0.0001wt％-0.2wt％、再优选为0.001wt％-0.1wt％，最优选为0.005wt％-0.05wt％。
刻蚀溶液的pH值对高k膜和含SiO2的膜的刻蚀速率都有显著影响。已示出，提高刻蚀溶液的pH值通常减缓膜的刻蚀速率。但随着降低pH值，高k材料的刻蚀速率略微升高，而SiO2的刻蚀速率降低。这与Knotter(2001)的发现是一致的：SiO2的刻蚀速率不是pH值的简单函数。
可通过加酸(例如，HCl、H2SO4、CH3COOH、这些的组合等)向下调节溶液的pH值，通过添加碱(例如，NH4OH、KOH、N(CH3)4OH等)向上调节溶液的pH值。例如，0.05wt％HF水溶液具有约为2.4的pH值。每升HF溶液添加3.8ml的37％HCl能使pH值向下变化至约1.4。每升HF溶液添加约1.25ml的35wt％NH4OH能使pH值向上变化至约3.4。在本实施例中，溶液的pH值优选是酸性的，更优选可在约0-2的范围内，或者约为-1至1，或者约为1-3，或者约为3-5，或者约为5-6.5。
其它成分可加入到刻蚀溶液以根据常规实践实现其它目的，因为经常会在实际中产生这样的要求。例如，可加入表面活性剂如3，5-二甲基己炔-3-ol(醇)以减少溶液的表面张力，增加膜的润湿性。同样，可加入螯合或络合剂如EDTA(乙二胺四乙酸)以粘合溶液中的金属，减少在刻蚀工艺后在膜或晶片上残留的金属杂质。在某些情况下，螯合或络合剂自身在去除金属化合物方面是有效的。例如，含二铵EDTA的稀释溶液用于从设备中去除钙和其它水垢。因此，螯合或络合剂溶液自身能够刻蚀高k膜，尤其是随着用以调节溶液的pH值的酸或碱的加入。
在某些情况下，热水自身能够刻蚀硅。人们相信，水中溶解的O2会有影响。因此，最好所提供的刻蚀溶液中所溶解的O2含量尽量少和/或在溶液中加入适当量的还原剂如H2。通常供应的用在刻蚀溶液中的去离子水可含有0.1-10ppm的溶解氧。为了减少非氧化物膜的刻蚀，它可减少至0.05ppm或更少的值。最普遍地，在将含有氟化物的物质加入到液体前，尤其当含有氟化物的物质是HF气体时，对水溶液进行去氧化处理。因为HF是气体，它容易在通常的脱气模块中部分地离开溶液。去氧化的方法是众所周知的，任何可以构成的常规技术都可以使用。在用于Separel(tm)EFM-530脱气模块(PallCorporation，East Hills，NY)的操作说明中描述了一种合适的去氧化技术的例子。
将还原剂加入刻蚀溶液中的那些实施例中，根据所需的任何适当标准采用适当量的还原剂。一种有代表性的标准是根据刻蚀溶液的氧化-还原电位(ORP)加入还原剂的效果。例如，足够的还原剂可用于将溶液的氧化-还原电位降低至某阈值电压例如低于如0.2伏特，在完全脱气的水的氧化-还原电位之上，以刻蚀溶液的pH值测量。
可根据为提供所需组分而时常构成的常规实践制造本发明的刻蚀溶液。例如，稀HF水溶液可通过将原料、浓缩的HF与水混合而制成。通过向HF水溶液混合物中加入其它酸或碱，可形成具有调节的pH值的稀释的HF溶液。此外，气态前驱体可溶解在水中以形成溶液的一种或多种组分(例如，无水HF、HCl或NH3气体)。氟化物离子物质还可以除HF之外的形式提供，例如从NH4F中提供F-，通过加HCl调节溶液的pH值。可预混合或作为商业源的浓缩品提供刻蚀溶液。或者，溶液可原位混合并提供到处理设备，根据需要在处理设备中混合，或者甚至通过在处理室中混合任何气态、液态或固态的前驱体而形成。这些技术的任何组合也是可行的。
可在刻蚀溶液能够接触并刻蚀高k材料的任何设备中采用刻蚀处理和溶液。例如，可将具有高k材料的晶片浸入刻蚀溶液槽中，如在湿台中，刻蚀溶液进行静态流、叶栅流或其它方式的流动。晶片可单独地或成组地被刻蚀。同样，刻蚀溶液可溅射在单晶片上，如单晶片旋转处理器，或在一组晶片上，如在离心溅射处理器中(例如，出自FSI International，Chaska，MN的ZETA或MERCURY离心旋转处理器)。还可通过将HF气体和水在单晶片处理器(例如，出自FSI International，Chaska，MN的EXCALIBUR单晶片处理器)中组合原位制成刻蚀溶液。这些设备中有一些可将优选在千赫或兆赫频率范围的声音能量结合到处理流体中。这种能量可导致液体的整体运动(声流)，这可增加溶液中的物质传输速率。物质传输速率的提高会导致刻蚀速率的提高。
在刻蚀溶液以流体提供的实施例中，趋向于根据包含所采用的设备类型在内的因素选择流动速率。浸入槽可以是静态的，但通常通过温度控制设备和过滤器每分钟再循环约为0.1-1或更大槽体积。单晶片溅射处理器通常流过约0.5-2lpm(升/分钟)的处理液，而批量溅射处理器通常流过1.5-10lpm的处理液。例如，将HF气体和DI水(去离子的、非常纯的水)在处理室中混合的单晶片处理器以1lpm的水流与例如560sccm的无水HF气体一起流入处理室以形成0.05wt％的HF。
温度选择是基于包括所需刻蚀速率和选择性以及刻蚀设备的硬件限制在内的许多因素。因为刻蚀选择性随温升而提高，因此刻蚀速率也随温升而升高，在升高的温度下更稀释的、由此更低成本的刻蚀溶液可被采用。在具有水溶液的常规硬件中的刻蚀通常限于低于约100℃(水的沸点)的温度。然而，在加压到1个大气压以上的腔室中可采用更高温度。在大气压力下，刻蚀溶液的温度可以是任意合适温度，如在1℃上的任意温度，通常在1-99℃之间。
刻蚀速率可通过改变氟化物浓度、温度和/或刻蚀溶液的pH值来控制。
现在参照以下的实施例进一步说明本发明的原理。
实施例1：
在三槽MAGELLAN-型湿台(正如在受让人的共同待审申请中描述的那样，序列号US10/292147，递交日2002年11月12日，题目REDUCED FOOTPRINT TOOL FOR AUTOMATED PROCESSINGOF MICROELECTRONIC SUBSTRATES，发明人Robert E.Larson等人，具有代理人案卷号FSI0080/US)中处理300mm的裸硅晶片，从而去除自身的氧化物，再生长10埃的化学氧化物，然后均匀地回蚀到6-8埃的氧化物厚度。在完成刻蚀之后，冲洗并烘干晶片。在每次运转中，3个晶片位于狭槽2、26和51中，填充晶片构成晶片盒的剩余部分。在购自Rudolf Technologies，Inc.，Flanders，New Jersey、型号为300的偏振光椭圆率测量仪上进行氧化物厚度和均匀度的测量。通过采取依次进行的25点测量的平均值确定测量值。在各点实际进行三次测量，将三次测量的平均值认为是在该点的测量值。
进行此试验后经验地确定了分别刻蚀了2-4埃的情况。首先，用臭氧水(DIO3)生长化学氧化物的厚度。依据在下表中注明的时间段对4个独立组的晶片进行氧化物生长。下表列出了对各组相对于时间氧化物的厚度和均匀度。利用化学氧化物，通过增加时间可达到最大厚度。在此情况，最大厚度是10.1埃。然而，正如与420秒相比在600秒之后达到的更好的均匀度数据所显示的那样，在进行了附加的时间段时提高了均匀度。在室温下(21℃)利用80ppm的臭氧浓度和20LPM的流速进行DIO3处理。
  DIO3处理时间(秒) 平均氧化物厚度()   氧化物均匀度(％1sigma)   范围()
  180 9.8   2.4   0.9
  300 9.7   2.3   1.0
  420 10.1   1.8   0.7
  600 10.1   1.7   0.7
下一步骤包括刻蚀饱和氧化物层以经验地确定要花多长时间分别刻蚀2埃和4埃，利用SYMFLOWTM TECHNOLOGY工艺，以800∶1的浓度，以40LPM的流速和室温。由于该化学氧化物膜的刻蚀不与时间呈线性关系，因此需要进行几次测试以确定需花多长时间刻蚀2埃和4埃。根据经验确定刻蚀2大致需要45秒，刻蚀4大致需要150秒。虽然没有用在此测试中，但可采用刻蚀控制算法通过监控HF浓度、槽温、流速和/或类似状态作为用于适当控制算法的输入如反馈和/或前馈的方式使这些时间更精确。
实施例2
以下配方用于制造具有优异的均匀度的超薄氧化物层，采用300mm晶片和上述MAGELLAN型设备：
●将晶片放入充有室温DI水的STG槽；
●250秒SYMFLOWTM TECHNOLOGY处理，采用200∶1 HF，40LPM和室温，从而去除自身氧化物(这也是浸泡刻蚀)；
●300秒、40LPM、室温、DI水冲洗；
●420秒、20LPM的DIO3流、具有80ppm的O3浓度、室温；
●300秒、40LPM、室温、DI水冲洗；
●用于2A刻蚀的45秒，SYMFLOWTM TECHNOLOGY处理，采用800∶1 HF，40LPM和室温；或者用于4A刻蚀的150秒，SYMFLOWTM TECHNOLOGY处理；
●300秒、40LPM、室温、DI水冲洗；
●利用IPA的STG烘干处理；
●标准STG烘干工序。
下表列出了所得6埃和8埃氧化物膜的特性。
  处理狭槽   平均氧化物厚度()   氧化物均匀度(％1sigma)   范围()
  8   2   7.73   2.51   0.7
  26   7.85   1.40   0.3
  51   7.95   1.55   0.4
  6   2   5.94   3.09   0.7
  26   6.01   2.48   0.5
  51   6.13   2.81   0.6

Claims (31)

1.一种氧化物层的制造方法，包括以下步骤：
在半导体衬底的半导体表面上直接或间接地形成基本饱和或饱和的氧化物层；以及
将基本饱和或饱和的氧化物层的厚度以刻蚀法减少一定量，使得刻蚀后氧化物层的厚度小于基本饱和或饱和的氧化物层的厚度。
2.根据权利要求1的方法，其中刻蚀后氧化物层的均匀度小于约+/-10％。
3.根据权利要求1的方法，其中刻蚀后氧化物层的均匀度小于约+/-5％。
4.根据权利要求1的方法，其中刻蚀后氧化物层的厚度约为0.5-19埃。
5.根据权利要求4的方法，其中刻蚀后氧化物层的厚度约为0.5-9埃。
6.根据权利要求1的方法，其中至少一部分电介质缓冲层由刻蚀减薄步骤形成。
7.根据权利要求6的方法，进一步包括将一种或多种高k电介质材料直接地或间接地淀积在电介质缓冲层上、从而提供微电子器件的栅电介质元件的栅电介质层的步骤。
8.根据权利要求1的方法，进一步包括将一种或多种高k电介质材料直接地或间接地淀积在刻蚀后氧化物层上的步骤。
9.根据权利要求1的方法，其中在使基本饱和或饱和的氧化物层的厚度约为8-20埃的条件下在半导体表面上形成基本饱和或饱和的氧化物层。
10.根据权利要求9的方法，其中基本饱和或饱和的氧化物层的厚度约为8-11埃。
11.根据权利要求1的方法，其中形成氧化物层的步骤包括在半导体表面上化学地生长饱和或基本饱和的氧化物。
12.根据权利要求11的方法，进一步包括在形成氧化物层的步骤之前、从衬底上去除至少一部分自身氧化物以露出裸半导体表面的步骤。
13.根据权利要求12的方法，其中刻蚀减薄步骤包括通过刻蚀减小化学生长的氧化物的厚度，以提供厚度约为10埃或更小的氧化物层。
14.根据权利要求13的方法，在刻蚀减薄步骤之后还包括步骤：
冲洗半导体衬底；以及
烘干半导体衬底。
15.根据权利要求1的方法，其中基本饱和或饱和的氧化物层通过刻蚀被减少约为0.5-18埃的量。
16.根据权利要求15的方法，其中基本饱和或饱和的氧化物层通过刻蚀被减少约为1-15埃的量。
17.根据权利要求16的方法，其中基本饱和或饱和的氧化物层通过刻蚀被减少约为1-9埃的量。
18.一种电介质缓冲层的制造方法，包括在半导体衬底的半导体表面上直接地或间接地形成电介质缓冲层的步骤，其中缓冲层的厚度在约0.5埃至约20埃的范围内。
19.根据权利要求18的方法，其中缓冲层的均匀度小于约+/-10％。
20.根据权利要求18的方法，其中电介质缓冲层的厚度约为1-10埃。
21.根据权利要求18的方法，进一步包括在该缓冲层上直接或间接地淀积一种或多种高k电介质材料的步骤。
22.一种微电子器件，包括在半导体衬底的半导体表面上直接或间接地形成栅电介质层，其中栅电介质层包括最接近衬底的缓冲层，该缓冲层具有在约1-10埃的范围内的厚度以及小于约+/-10％的均匀度。
23.根据权利要求22的微电子器件，其中栅电介质层包括在含有至少一种高k电介质材料的缓冲层上形成至少一个附加的电介质层。
24.根据权利要求22的微电子器件，其中该缓冲层具有小于约+/-5％的均匀度。
25.一种在微电子器件的制造过程中使用的制造***，包括：
至少一个处理室，在处理室中对一个或多个半导体衬底进行氧化和刻蚀处理；以及
对指令编程以形成氧化物层，该指令包括：
氧化指令，以在位于处理室中的一个或多个半导体衬底的一个或多个半导体表面上直接或间接地形成饱和氧化物层的有效方式进行氧化；和
刻蚀指令，以有效刻蚀减薄饱和氧化物层的厚度的方式进行刻蚀。
26.根据权利要求25的制造***，其中该指令编程使得以有效形成厚度小于约20埃的氧化物层的方式进行氧化。
27.根据权利要求26的制造***，其中该指令编程使得以有效形成厚度小于约10埃的氧化物层的方式进行氧化。
28.根据权利要求25的制造***，其中刻蚀指令使得以有效地将饱和氧化物层的厚度通过刻蚀减少约0.5-19埃的量的方式进行刻蚀。
29.根据权利要求28的制造***，其中刻蚀指令使得以有效地将饱和氧化物层的厚度通过刻蚀减少约1-9埃的量的方式进行刻蚀。
30.一种制造至少一部分栅电介质层的方法，包括步骤：
提供表示饱和的或基本饱和的氧化物层厚度的第一信息；
提供表示饱和的或基本饱和的氧化物层刻蚀特性的第二信息；以及，
利用第一和第二信息以设计用于制造至少一部分栅电介质层的工艺。
31.根据权利要求30的方法，其中所述至少一部分的栅介质层的厚度小于约10埃。
CNA200480024258XA 2003-07-31 2004-07-28 非常均匀的氧化物层、尤其是超薄层的受控生长 Pending CN1842900A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US49185003P 2003-07-31 2003-07-31
US60/491,850 2003-07-31

Publications (1)

Publication Number Publication Date
CN1842900A true CN1842900A (zh) 2006-10-04

Family

ID=34115558

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200480024258XA Pending CN1842900A (zh) 2003-07-31 2004-07-28 非常均匀的氧化物层、尤其是超薄层的受控生长

Country Status (7)

Country Link
US (2) US7235495B2 (zh)
EP (1) EP1652224A2 (zh)
JP (1) JP2007500941A (zh)
KR (1) KR20060061343A (zh)
CN (1) CN1842900A (zh)
TW (1) TW200511434A (zh)
WO (1) WO2005013349A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111599707A (zh) * 2020-05-27 2020-08-28 广州粤芯半导体技术有限公司 钝化层微裂纹的检测方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6328814B1 (en) 1999-03-26 2001-12-11 Applied Materials, Inc. Apparatus for cleaning and drying substrates
EP1446827A2 (en) * 2001-11-02 2004-08-18 Applied Materials, Inc. Single wafer dryer and drying method
US7513062B2 (en) * 2001-11-02 2009-04-07 Applied Materials, Inc. Single wafer dryer and drying methods
DE10235255B4 (de) * 2002-08-01 2004-08-12 Infineon Technologies Ag Reflektierender Spiegel zur lithographischen Belichtung und Herstellungsverfahren
US7414721B1 (en) * 2002-12-23 2008-08-19 Lsi Corporation In-situ metrology system and method for monitoring metalization and other thin film formation
JP2007500941A (ja) * 2003-07-31 2007-01-18 エフエスアイ インターナショナル インコーポレイテッド 高度に均一な酸化物層、とりわけ超薄層の調節された成長
US20050070120A1 (en) * 2003-08-28 2005-03-31 International Sematech Methods and devices for an insulated dielectric interface between high-k material and silicon
EP1969619A1 (en) * 2005-10-20 2008-09-17 INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) A method for fabricating a high-k dielectric layer
US20070196673A1 (en) * 2006-02-17 2007-08-23 Seagate Technology Llc Lubricative and protective thin film
JP4738212B2 (ja) * 2006-03-06 2011-08-03 カシオ計算機株式会社 液晶表示装置の製造方法
JP4480728B2 (ja) * 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
US20080069952A1 (en) * 2006-09-18 2008-03-20 Atmel Corporation Method for cleaning a surface of a semiconductor substrate
JP2009044600A (ja) * 2007-08-10 2009-02-26 Panasonic Corp マイクロホン装置およびその製造方法
EP2058844A1 (en) 2007-10-30 2009-05-13 Interuniversitair Microelektronica Centrum (IMEC) Method of forming a semiconductor device
JP2009245971A (ja) * 2008-03-28 2009-10-22 Tokyo Electron Ltd 成膜方法および半導体装置の製造方法
US7943527B2 (en) * 2008-05-30 2011-05-17 The Board Of Trustees Of The University Of Illinois Surface preparation for thin film growth by enhanced nucleation
US7910467B2 (en) * 2009-01-16 2011-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method for treating layers of a gate stack
KR101627509B1 (ko) * 2010-03-04 2016-06-08 삼성전자주식회사 식각액, 식각액을 사용한 게이트 절연막의 형성 방법 및 식각액을 사용한 반도체 소자의 제조 방법
JP5540919B2 (ja) * 2010-06-16 2014-07-02 住友電気工業株式会社 炭化珪素半導体の洗浄方法
EP2616401A4 (en) * 2010-09-16 2017-06-28 Specmat Inc. Method, process and fabrication technology for high-efficency low-cost crytalline silicon solar cells
CN102789973A (zh) * 2011-05-18 2012-11-21 中国科学院微电子研究所 界面层的形成方法
US9117759B2 (en) 2011-08-10 2015-08-25 Micron Technology, Inc. Methods of forming bulb-shaped trenches in silicon
US9698062B2 (en) * 2013-02-28 2017-07-04 Veeco Precision Surface Processing Llc System and method for performing a wet etching process
US10619097B2 (en) 2014-06-30 2020-04-14 Specmat, Inc. Low-[HF] room temperature wet chemical growth (RTWCG) chemical formulation
US9870928B2 (en) 2014-10-31 2018-01-16 Veeco Precision Surface Processing Llc System and method for updating an arm scan profile through a graphical user interface
WO2016070036A1 (en) 2014-10-31 2016-05-06 Veeco Precision Surface Processing Llc A system and method for performing a wet etching process
TWI738757B (zh) 2016-04-05 2021-09-11 美商維克儀器公司 經由化學的適應性峰化來控制蝕刻速率的裝置和方法
WO2018160461A1 (en) 2017-03-03 2018-09-07 Veeco Precision Surface Processing Llc An apparatus and method for wafer thinning in advanced packaging applications

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2950725A (en) 1958-03-26 1960-08-30 Detrex Chem Ind Ultrasonic cleaning apparatus
GB1456664A (en) 1973-02-15 1976-11-24 Dawe Instr Ltd Method of cleaning an article utilizing ultrasonic or other vibrational energy
US5834871A (en) 1996-08-05 1998-11-10 Puskas; William L. Apparatus and methods for cleaning and/or processing delicate parts
FR2580198B1 (fr) 1985-04-16 1988-09-09 Omega Formation Dispositif de nettoyage de pieces mecaniques par ultrasons
US4869278A (en) 1987-04-29 1989-09-26 Bran Mario E Megasonic cleaning apparatus
US5037481B1 (en) 1987-04-29 1993-05-11 Verteq, Inc. Megasonic cleaning method
US4998549A (en) 1987-04-29 1991-03-12 Verteq, Inc. Megasonic cleaning apparatus
US4836684A (en) 1988-02-18 1989-06-06 Ultrasonic Power Corporation Ultrasonic cleaning apparatus with phase diversifier
EP0396363A3 (en) 1989-05-01 1991-10-09 Edward Anthony Pedziwiatr Ultrasonic induction apparatus and method
US5017236A (en) 1989-08-21 1991-05-21 Fsi International, Inc. High frequency sonic substrate processing module
US5271774A (en) 1990-03-01 1993-12-21 U.S. Philips Corporation Method for removing in a centrifuge a liquid from a surface of a substrate
JP3151864B2 (ja) * 1990-08-24 2001-04-03 セイコーエプソン株式会社 半導体装置の製造方法
FI97920C (fi) 1991-02-27 1997-03-10 Okmetic Oy Tapa puhdistaa puolijohdevalmiste
DE4122561A1 (de) 1991-07-08 1993-01-14 Holle Hans Joachim Zwangs-stroemungs-filter fuer ultraschall-baeder zum abschwemmen, schwebeverteilen und filtern
US5365960A (en) 1993-04-05 1994-11-22 Verteq, Inc. Megasonic transducer assembly
US5334076A (en) * 1993-07-22 1994-08-02 Sawara Co., Ltd. Radio control car
WO1995004372A1 (en) 1993-07-30 1995-02-09 Semitool, Inc. Methods for processing semiconductors to reduce surface particles
US5950645A (en) 1993-10-20 1999-09-14 Verteq, Inc. Semiconductor wafer cleaning system
US5656097A (en) 1993-10-20 1997-08-12 Verteq, Inc. Semiconductor wafer cleaning system
KR0144949B1 (ko) 1994-07-26 1998-08-17 김광호 웨이퍼 카세트 및 이를 사용한 세정장치
US5534076A (en) 1994-10-03 1996-07-09 Verteg, Inc. Megasonic cleaning system
US5571337A (en) 1994-11-14 1996-11-05 Yieldup International Method for cleaning and drying a semiconductor wafer
WO1996022844A1 (en) 1995-01-27 1996-08-01 Trustees Of Boston University Acoustic coaxing methods and apparatus
JPH08241991A (ja) * 1995-03-01 1996-09-17 Ricoh Co Ltd 半導体装置の製造方法
US5868882A (en) 1996-06-28 1999-02-09 International Business Machines Corporation Polymer protected component
US6132522A (en) * 1996-07-19 2000-10-17 Cfmt, Inc. Wet processing methods for the manufacture of electronic components using sequential chemical processing
JP3343775B2 (ja) 1996-09-04 2002-11-11 東京エレクトロン株式会社 超音波洗浄装置
FR2762240B1 (fr) 1997-04-18 1999-07-09 George Lucien Michel Procede et dispositif de nettoyage d'elements electroniques par moyennes ou hautes frequences
US5849091A (en) 1997-06-02 1998-12-15 Micron Technology, Inc. Megasonic cleaning methods and apparatus
US6741638B2 (en) 1997-06-23 2004-05-25 Schlumbergersema Inc. Bandpass processing of a spread spectrum signal
US5876507A (en) 1997-06-30 1999-03-02 International Business Machines Corporation Fluid treatment device and method
US6767794B2 (en) * 1998-01-05 2004-07-27 Advanced Micro Devices, Inc. Method of making ultra thin oxide formation using selective etchback technique integrated with thin nitride layer for high performance MOSFET
US6475927B1 (en) * 1998-02-02 2002-11-05 Micron Technology, Inc. Method of forming a semiconductor device
US5932022A (en) * 1998-04-21 1999-08-03 Harris Corporation SC-2 based pre-thermal treatment wafer cleaning process
US6531364B1 (en) * 1998-08-05 2003-03-11 Advanced Micro Devices, Inc. Advanced fabrication technique to form ultra thin gate dielectric using a sacrificial polysilicon seed layer
US6311702B1 (en) 1998-11-11 2001-11-06 Applied Materials, Inc. Megasonic cleaner
US20020134402A1 (en) 2000-01-21 2002-09-26 Madanshetty Sameer I. Article produced by acoustic cavitation in a liquid insonification medium
FR2793349B1 (fr) 1999-05-07 2003-06-27 X Ion Procede de croissance d'une couche d'oxyde de silicium de faible epaisseur sur une surface de substrat de silicium et machine a deux reacteurs de mise en oeuvre
US6314974B1 (en) 1999-06-28 2001-11-13 Fairchild Semiconductor Corporation Potted transducer array with matching network in a multiple pass configuration
US6276370B1 (en) 1999-06-30 2001-08-21 International Business Machines Corporation Sonic cleaning with an interference signal
US6171911B1 (en) * 1999-09-13 2001-01-09 Taiwan Semiconductor Manufacturing Company Method for forming dual gate oxides on integrated circuits with advanced logic devices
JP2001085422A (ja) 1999-09-17 2001-03-30 Tokyo Electron Ltd 積層ゲート絶縁膜の形成方法及びこの形成システム
US6492283B2 (en) 2000-02-22 2002-12-10 Asm Microchemistry Oy Method of forming ultrathin oxide layer
US6300202B1 (en) 2000-05-18 2001-10-09 Motorola Inc. Selective removal of a metal oxide dielectric
US6444592B1 (en) * 2000-06-20 2002-09-03 International Business Machines Corporation Interfacial oxidation process for high-k gate dielectric process integration
JP4437611B2 (ja) * 2000-11-16 2010-03-24 株式会社ルネサステクノロジ 半導体装置の製造方法
US20020096578A1 (en) 2001-01-24 2002-07-25 Dynamotive Technologies Corporation Megasonic cleaning device and process
US6806145B2 (en) * 2001-08-31 2004-10-19 Asm International, N.V. Low temperature method of forming a gate stack with a high k layer deposited over an interfacial oxide layer
JP2005510055A (ja) 2001-11-13 2005-04-14 エフエスアイ インターナショナル インコーポレイテッド マイクロエレクトロニクス基板の自動処理用の低減フットプリントツール
US7156927B2 (en) 2002-04-03 2007-01-02 Fsi International, Inc. Transition flow treatment process and apparatus
US6759302B1 (en) * 2002-07-30 2004-07-06 Taiwan Semiconductor Manufacturing Company Method of generating multiple oxides by plasma nitridation on oxide
KR100486278B1 (ko) * 2002-11-11 2005-04-29 삼성전자주식회사 신뢰성이 향상된 게이트 산화막 형성방법
US7087440B2 (en) * 2003-05-23 2006-08-08 Texas Instruments Corporation Monitoring of nitrided oxide gate dielectrics by determination of a wet etch
JP2007500941A (ja) * 2003-07-31 2007-01-18 エフエスアイ インターナショナル インコーポレイテッド 高度に均一な酸化物層、とりわけ超薄層の調節された成長
EP1663534A1 (en) * 2003-09-11 2006-06-07 FSI International, Inc. Acoustic diffusers for acoustic field uniformity

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111599707A (zh) * 2020-05-27 2020-08-28 广州粤芯半导体技术有限公司 钝化层微裂纹的检测方法

Also Published As

Publication number Publication date
KR20060061343A (ko) 2006-06-07
JP2007500941A (ja) 2007-01-18
US20070218668A1 (en) 2007-09-20
US20050048800A1 (en) 2005-03-03
EP1652224A2 (en) 2006-05-03
US7235495B2 (en) 2007-06-26
TW200511434A (en) 2005-03-16
WO2005013349A3 (en) 2005-05-12
WO2005013349A2 (en) 2005-02-10

Similar Documents

Publication Publication Date Title
CN1842900A (zh) 非常均匀的氧化物层、尤其是超薄层的受控生长
CN100582296C (zh) 在平滑衬底上形成高-k介电层
CN1064986C (zh) 一种清洗和腐蚀电子显示器以及衬片的组合物
CN1301549C (zh) 半导体集成电路器件的制造方法
CN101752236B (zh) 一种调控GaAs半导体与栅介质间能带补偿的原子层沉积Al2O3/HfO2方法
CN102592974B (zh) 一种高k介质薄膜的制备方法
CN1805123A (zh) 选择性腐蚀氧化物的方法
CN103069552A (zh) 包括具有在其侧壁上增强的氮浓度的SiON栅电介质的MOS晶体管
US9831084B2 (en) Hydroxyl group termination for nucleation of a dielectric metallic oxide
JP2000091289A (ja) 半導体集積回路装置の製造方法
US20050139230A1 (en) Method for cleaning semiconductor wafers
US20030235985A1 (en) Method for etching high-k films in solutions comprising dilute fluoride species
CN1967787A (zh) 基底绝缘膜的形成方法
CN1096400A (zh) 清洗半导体器件的方法及其清洗半导体器件的设备
US7397094B2 (en) Semiconductor device and manufacturing method thereof
US20060003101A1 (en) Method of pre-cleaning wafer for gate oxide formation
US7968443B2 (en) Cross-contamination control for processing of circuits comprising MOS devices that include metal comprising high-K dielectrics
JPH10183185A (ja) 洗浄液、その配合決定方法ならびに製造方法、洗浄方法、および、半導体基板の製造方法
US20040266191A1 (en) Process for the wet-chemical surface treatment of a semiconductor wafer
JP2004311993A (ja) 高誘電率薄膜エッチング剤組成物
CN107591363A (zh) 半导体器件的形成方法
CN1689146A (zh) 半导体器件及其制造方法
CN1263355A (zh) 制造薄栅氧化硅层的方法
KR20140091327A (ko) 웨이퍼 세정 방법
CN1546627A (zh) 解决湿法剥离氮化硅薄膜新的清洗溶液

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20061004