CN1822722A - 半导体传感器 - Google Patents

半导体传感器 Download PDF

Info

Publication number
CN1822722A
CN1822722A CN 200610006986 CN200610006986A CN1822722A CN 1822722 A CN1822722 A CN 1822722A CN 200610006986 CN200610006986 CN 200610006986 CN 200610006986 A CN200610006986 A CN 200610006986A CN 1822722 A CN1822722 A CN 1822722A
Authority
CN
China
Prior art keywords
mentioned
semiconductor substrate
electrode
semiconductor
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 200610006986
Other languages
English (en)
Inventor
松原直辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1822722A publication Critical patent/CN1822722A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Pressure Sensors (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Obtaining Desirable Characteristics In Audible-Bandwidth Transducers (AREA)
  • Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)

Abstract

本发明提供一种可进一步提高生产率的半导体传感器。在构成静电电容检测型的半导体扩音器、在半导体基板18上形成隔膜电极19和固定电极20的对向电极的扩音器芯片15上，形成埋入半导体的贯通电极26，以连通该半导体基板18的上面和下面。因此，当然不用引线接合、可通过贯通电极26，直接将由隔膜电极19等构成的MEMS结构电连接到印刷电路基板11的引线。

Description

半导体传感器
技术领域
本发明涉及具有形成在半导体基板上的隔膜(diaphragm)的半导体传感器，尤其是涉及提高半导体传感器生产率的电连接结构的改良。
背景技术
近年来，在半导体基板上形成机械零件(可动零件)与电子零件的MEMS(微电机械***：Micro Electro Mechanical System)技术进步，开发了具有形成在半导体基板上的隔膜的微小半导体传感器。隔膜式半导体传感器的实用例为声音传感器、压力传感器、加速度传感器等。
隔膜式声音传感器的一例为特表昭60-500841号公报中公开的静电电容检测型半导体扩音器。静电电容感知型的半导体扩音器具有：根据音压振动的隔膜电极；被固定在半导体基板上的固定电极。隔膜电极与固定电极相对配置。因隔膜电极的振动，两电极间的距离变化。两电极间的距离的变化使由两电极形成的电容器的静电电容变化。静电电容检测型半导体扩音器根据伴随静电电容变化的电压变化，输出检测信号。
在特表2004-537182号公报中公开了保护形成了隔膜式半导体传感器的半导体基板(传感器芯片)的封装。在该封装中，传感器芯片与形成了该传感器的控制用集成电路的IC芯片一起被粘接在印刷电路基板上，印刷电路基板的表面由盖覆盖。传感器芯片为了便于露出隔膜，其隔膜等MEMS结构通常在与粘接在印刷电路基板一侧相反侧的半导体基板面上形成。因此，原来在封装内的IC芯片或印刷电路基板的配线与传感器芯片被引线接合。
为了进行引线接合，需要在印刷电路基板及传感器芯片两者的表面上形成接合用电极焊盘。电极焊盘使印刷电路基板及传感器芯片的安装面积增大，导致半导体传感器的封装模块的大型化。
在引线接合法中，有因在向接合用电极焊盘的引线连接时产生的超声波振动而产生制造不良的可能性。不具有MEMS结构的通常的半导体装置，由于其几乎整个是基本无间隙或细线部、薄壁部的强固的体(bulk)构成，故耐超声波性比较高。与此相对，具有隔膜等可动零件的半导体传感器，多形成间隙或细线部、薄壁部，易产生因超声波振动而引起的制造不良。尤其是在检测声音的扩音器中，由于为提高其灵敏度而不能使隔膜的刚性过高，故与压力传感器或加速度传感器等其它隔膜式半导体传感器相比，更易受超声波振动的影响。
引线接合法使生产成本增高。一般作为接合电极焊盘，使用金属或铝。在不具有MEMS结构的半导体装置中，作为其材料往往使用材料成本低的铝。而在具有MEMS结构的半导体传感器中，需要除去在其可动零件的形成时由氢氟酸引起的牺牲层，由于对氢氟酸的溶解性高的铝使用被限制，故不得不使用更高价格的金属，导致生产成本增大。
发明内容
本发明的目的在于提供一种生产率提高的半导体传感器。
本发明的一方面提供一种半导体传感器，其中具备：具有第1面、及与上述第1面相反的第2面的半导体基板；设在上述半导体基板的上述第1面上的隔膜；和贯通上述半导体基板的贯通电极。
本发明的另一方面提供一种半导体传感器封装模块，其中具备：印刷电路基板；安装在上述印刷电路基板上、与上述印刷电路基板协动来区分内部空间的盖；和配置在上述内部空间中，并粘接在上述印刷电路基板上的半导体传感器。上述半导体传感器包括：半导体基板，其具有第1面、与上述第1面相反的第2面，及在第1位置上连通上述第1面和上述第2面的第1孔和在第2位置上连通上述第1面和上述第2面的第2孔(电极孔)；固定电极，其在上述半导体基板的上述第1面上，设置在上述第1位置上；隔膜电极，其在上述半导体基板的上述第1面的上述第1位置上，留出空气间隙并与上述固定电极对面且可变位；和贯通电极，其被埋入上述第2孔中，并连通上述半导体基板的上述第1面和上述第2面。
本发明的另一方面提供一种半导体传感器的制造方法，其中该半导体传感器具备：具有第1面、及与上述第1面相反的第2面的半导体基板；设在上述半导体基板的上述第1面上的隔膜；和贯通上述半导体基板的第1面和上述第2面的贯通电极。该制造方法包括：蚀刻工序，其同时形成第1孔和第2孔，该第1孔在上述半导体基板的形成上述隔膜的第1位置上，在上述第1面和上述第2面之间延伸，该第2孔在上述半导体基板的形成上述贯通电极的第2位置上，在上述第1面和上述第2面之间延伸；和将导电体埋入上述第2孔中，以形成上述贯通电极的工序。
本发明的另一方面提供一种半导体传感器的制造方法，其中该半导体传感器具备：具有第1面、及与上述第1面相反的第2面的半导体基板；设在上述半导体基板的上述第1面上的隔膜；和贯通上述半导体基板的第1面和上述第2面的贯通电极。该制造方法具有：蚀刻工序，其同时形成第1孔和第2孔，该第1孔在上述半导体基板的形成上述隔膜的第1位置上，在上述第2面有开口、在上述第1面有底，该第2孔在上述半导体基板的形成上述贯通电极的第2位置上，在上述第1面有开口、在上述第2面有底；和从上述半导体基板的上述第1面将导电体埋入上述第2孔的上述开口中，以形成上述贯通电极的工序。
本发明的其它方式及优点，可由表示本发明的原理的例子的附图以及以下的记载来了解。
附图说明
图1是本发明第1实施方式的半导体传感器的封装模块的立体图。
图2是图1的封装模块的剖面图。
图3A、B、C分别是图1的封装模块所包含的扩音器芯片的俯视图、仰视图及剖面图。
图4是图3C的部分放大剖面图。
图5A、B、C分别是本发明第2实施方式的半导体传感器的俯视图、仰视图及剖面图。
图6是收纳了图5的半导体传感器的半导体传感器封装模块的剖面图。
图7A、B、C分别是本发明第3实施方式的半导体传感器的俯视图、仰视图及剖面图。
图8是收纳了图7的半导体传感器的半导体传感器封装模块的剖面图。
图9是半导体传感器阵列的俯视图。
图10是收纳了用本发明的第4实施方式的制造方法制造出的半导体传感器芯片的封装剖面图。
图11A、B分别是图10的半导体传感器的俯视图及仰视图。
图12是图10的半导体传感器芯片的剖面图。
图13是图10的半导体传感器芯片的贯通电极的放大剖面图。
图14A～K是用于说明本发明第4实施方式的半导体传感器制造方法的剖面图。
图15A～L是用于说明本发明第5实施方式的半导体传感器制造方法的剖面图。
具体实施方式
对应目的及有利之处的本发明，可通过参照附图来理解以下所示目前理想的实施方式的说明。
以下，参照图1～图4，详细说明本发明第1实施方式的半导体传感器。第1实施方式的半导体传感器被使用于静电电容检测型半导体扩音器。如图1、2所示，半导体扩音器为扩音器芯片15和IC芯片16被封装化的封装模块10。扩音器芯片15作为半导体传感器起作用。
在封装模块10的外面，露出印刷电路基板11和安装在印刷电路基板11上的盖12。在盖12的一面上形成有音孔14。
如图2所示，印刷电路基板11和盖12区分封装模块10的内部空间。在该内部空间中，收纳分别具有半导体基板的扩音器芯片15和IC芯片16。两芯片15、16用粘接剂17粘接在印刷电路基板11的上面。扩音器芯片15具有作为静电电容检测型的声音传感部起作用的MEMS结构。扩音器芯片15通过在印刷电路基板11上形成的引线而与IC芯片16电连接。IC芯片16具有用于控制声音传感部的集成电路。
扩音器芯片15包括：半导体基板18；和覆盖半导体基板18的上面及下面的保护膜24。在一例中，保护膜24由氧化硅(SiO2)构成。如图3A所示，半导体基板18包括形成了MEMS结构的上面。MEMS结构包括隔膜电极19和固定电极20。隔膜电极19和固定电极20作为电容器的对向电极起作用。隔膜电极19和固定电极20与形成在半导体基板18的上面的铝制电极焊盘21配线连接。
图3B是半导体基板18的仰视图。图3C是扩音器15的剖面图。半导体基板18在形成隔膜电极19的位置上具有第1贯通孔22。在半导体基板18下面的周边部上隔着间隔形成有多个焊锡球23。
整个固定电极20被保护膜24不能移动地覆盖。在固定电极20和隔膜电极19之间形成间隙(空气间隙)。隔膜电极19的周边部被固定在半导体基板18上。隔膜电极19，其中心部相对固定电极20可移动。隔膜电极19的中央部与周围的结构完全分离。在固定电极20上形成有用于除去来自空气间隙的空气的多个孔25。
与隔膜电极19及固定电极20连接的电极焊盘21(多个)分别与多个贯通电极26电连接。各贯通电极26包含埋入导连通半导体基板18的上面和下面的第2贯通孔(电极孔)的导电体(例如铜)。各贯通电极26具有露出到半导体基板18下面的端部。
焊锡球23也可配置在对应于贯通电极26的位置上。也可以是几个焊锡球23配置在对应于电极26的位置上，而其它几个焊锡球23配置在偏离贯通电极26的位置上。
如图4所示，在贯通电极26的周围，形成有由氮化钛(TiN)构成的屏蔽(barrier)层27及由氧化硅构成的保护膜28。由屏蔽层27和保护膜28，隔离贯通电极26和半导体基板18。根据需要，在半导体基板18的下面形成由铜等导电体构成的配线层29。配线层29使用于连接贯通电极26、和配置在自贯通电极26的位置偏离的位置上的焊锡球23时。贯通电极26通过焊锡球23而电连接于印刷配线板11(参照图2)的配线。
根据第1实施方式的半导体传感器，可得到以下优点。
贯通电极26将形成在半导体基板18的上面的MEMS结构直接连接到印刷电路基板11的配线上。不需要用于连接MEMS结构和印刷电路基板11的引线接合。因此，不存在安装面积增大、因超声波引起的制造不良的发生及生产成本增大的不当之处，可得到生产率提高的半导体传感器。
参照图5～图6，说明本发明第2实施方式的半导体传感器。对于和第1实施方式类似的构成，赋予相同符号并省略其说明。
如图6所示，第2实施方式的封装模块33包括：将图2的扩音器芯片15和IC芯片16两者的功能一体地具有的一体化芯片30。一体化芯片30作为声音检测单元、即半导体传感器起作用。一体化芯片30的使用，使封装模块33的小型化和生产成本的降低成为可能。
如图5A所示，一体化芯片30包括形成在半导体基板31的上面的扩音器控制集成电路32。集成电路32被直接配线连接到隔膜电极19及固定电极20上。集成电路32还被配线连接到多个电极焊盘21上。
如图5C所示，半导体基板31具有形成在与配线连接到集成电路32的电极焊盘21对应的位置上的贯通电极26。各贯通电极26从半导体基板31的上面向下面延伸。各贯通电极26与设置在半导体基板31的下面的焊锡球23连接。
如图6所示，一体化芯片30的下面用粘接剂17粘接到印刷电路基板11。集成电路32，通过贯通电极26及焊锡球23，电连接到印刷电路基板11的配线上。
根据第2实施方式，可得到与第1实施方式相同的优点。
参照图7～图8，说明本发明第3实施方式的半导体传感器。
作为声音检测单元、即半导体传感器起作用的一体化芯片40包括：形成在半导体基板41上面的隔膜电极19；和形成在半导体基板41的下面的扩音器控制集成电路42。通过贯通电极26，在半导体基板41的相反面上形成的MEMS结构(19，20)和集成电路42之间的电连接容易。
如图7A所示，在半导体基板41的上面形成有：隔膜电极19及固定电极20、和被配线连接到这些上的电极焊盘21。如图7B所示，在半导体基板41的下面形成有集成电路42。如图7C所示，半导体基板41具有在被配线连接到集成电路42的电极焊盘21所对应的位置上形成的贯通电极26。各贯通电极26从半导体基板41的上面向下面延伸。各贯通电极26通过形成在半导体基板41的下面的配线层29而被配线连接到集成电路42。
如图8所示，用粘接剂17将一体化芯片40的下面粘接到印刷电路基板11上。形成在半导体基板31的下面的集成电路42，通过焊锡球23而电连接到印刷电路基板11的配线上。通过在印刷电路基板11上安装盖12，从而可得到封装模块43。
根据第3实施方式，可得到与第1实施方式相同的优先。
第1至第3实施方式，还可如下这样变更。
图9示出了半导体扩音器阵列50。通过在单一的半导体基板上排列多个半导体扩音器，从而可以使声音检测具有指向性，同时可降低噪声。在半导体扩音器阵列50中，可应用由上述实施方式说明的电连接结构。
由于半导体扩音器数量多的部分，电连接的电极数也多，故起因于引线接合的不良变得明显。在不需要引线接合的半导体扩音器阵列中，可消除上述不适。
以下，参照图10～图14，说明本发明第4实施方式的半导体传感器的制造方法。
图10是使用了第4实施方式的半导体传感器的封装模块111的剖面图。封装模块111包括：印刷电路基板112、和安装在该基板112上的盖113。印刷电路基板112和盖113区分封装模块111的内部空间。半导体传感器芯片110和控制半导体传感器芯片110的IC芯片114，被配置在封装模块111的内部空间中，由粘接剂115粘接到印刷电路基板112的上面。半导体传感器芯片110通过形成在印刷电路基板112的上面的配线，与IC芯片114电连接。盖113在半导体传感器芯片110的MEMS结构所对应的位置上具有音孔116。
如图11A所示，半导体传感器芯片110包括具有形成了MEMS结构的上面的半导体基板120。MEMS结构包括隔膜电极121和固定电极122。两电极作为电容器的对向电极起作用。隔膜电极121和固定电极122被配线连接到在半导体基板120的上面形成的铝制电极焊盘123上。如图11B所示，在半导体基板120的下面的周边部上形成有多个焊锡球124。这些焊锡球124在粘接到上述印刷电路基板112(参照图10)时，对接到其上面。
如图12所示，半导体基板120在对向电极(隔膜电极121、固定电极122)的形成位置上，具有从半导体基板120的上面延伸到下面的第1贯通孔127。在半导体基板120的上面及下面，分别形成有由氧化硅(SiO2)构成的绝缘保护膜125、126、138、139。固定电极122的上侧由绝缘保护膜125固定。在固定电极122和隔膜电极121之间形成有间隙(空气间隙)。隔膜电极121的周边被固定，隔膜电极121的中心部与周围的结构分离。隔膜电极121的中心部相对固定电极122可移动。在固定电极122中，形成有多个空气排除孔122a。通过经空气排除孔122a排除来自空气间隙的空气，从而隔膜电极19可根据音压平稳地振动。
在电极焊盘123中、与隔膜电极121及固定电极122连接的电极焊盘123的位置上，半导体基板120具有第2贯通孔134(多个)。在第2贯通孔134中埋入导电体(例如铜等)。这样，形成连通半导体基板的上面和下面的贯通电极128。在半导体基板120的下面形成有电连接各贯通电极128和对应的焊锡球124的配线129。
如图13所示，贯通电极128的侧面用金属屏蔽层130和绝缘保护膜131覆盖。金属屏蔽层130例如由钛(Ti)、氮化钛(TiN)、钽(Ta)、或氮化钽(TaN)形成。绝缘保护膜131由氧化硅形成。由金属屏蔽层130和绝缘保护膜131来隔离贯通电极128和半导体基板120。
在半导体基板120的上侧形成的对向电极(隔膜电极121、固定电极122)，通过贯通电极128而电连接到形成在半导体基板120的下面的焊锡球124上。由于不需要电连接对向电极和印刷配线基板112(参照图10)的配线的引线接合，故可消除安装面积增大、因超声波振动产生制造不良及生产成本增大的不适，提高半导体传感器芯片110的生产率。
在半导体基板120上同时形成第1贯通孔127和第2贯通孔134时，有下面的问题。即，以第1贯通孔127为中空的形态在第2贯通孔134中选择性地埋入导电体的作业困难。在通常的方法中，存在不仅在第2贯通孔134中，而且还在第1贯通孔127中埋入导电体之虞。为了消除该问题，可个别地进行对半导体基板120形成第1贯通孔127及贯通孔电极138。例如，如果用蚀刻形成第2贯通孔134，对第2贯通孔134埋入导电体后，若用蚀刻形成第1贯通孔127，则可避免导电体埋入第1贯通孔127中的状况。但是，蚀刻工序的数量增加，不妥。
在第4实施方式中，应用特开2000-124217号公报中公开的半添加法(semiadditive)，进行对半导体基板120形成第1贯通孔127及贯通电极128。对半添加法进行说明。半添加法是通过以下顺序(A)～(E)，在基板上面的必要的部位上选择性地形成电镀层的技术，一般在印刷基板或半导体装置的后工序中使用。在第4实施方式中，在如下顺序(B)中使用的保护层，在半导体基板120的下面，覆盖第1贯通孔127的部分，在第2贯通孔134的部分开口。
(A)在基板表面上形成作为电镀电极起作用的导电性膜(电镀基底膜)。
(B)基于使用光刻技术等的图案化的、向不需要电镀的部位选择性地形成电镀保护层。
(C)在电镀液中浸泡及对电镀基底膜通电的基板表面的电镀处理。在此时的基板表面上，不设置电镀保护层，仅在基底膜的露出部位上选择性地析出电镀金属。
(D)剥离电镀保护层。
(E)基于以所析出的电镀金属层(电镀层)为掩模的蚀刻，除去在不需要电镀部残存的电镀基底膜(深腐蚀)。
以下，说明包括应用了半添加法的贯通电极128的形成的第4实施方式的半导体传感器芯片110的制造顺序。半导体传感器芯片110，在硅晶片上同时形成多个芯片后，切离为单个的芯片。半导体传感器芯片110的制造，按以下工序1～工序12的顺序进行。
(工序1)MEMS结构的形成
在硅晶片132(半导体基板120)上面形成MEMS结构。在此之前，经氧化处理在硅晶片132的上下面形成氧化硅(SiO2)的绝缘保护膜125、126。
MEMS结构的形成通过一般的半导体工艺进行。即，根据使用光刻法等的图案化，通过在半导体基板120的上面依次层叠各种必要的结构，如图4A所示形成隔膜电极121、固定电极122、电极焊盘123及电连接这些的配线。在该阶段中，在隔膜电极121和固定电极122之间的空气间隙、及空气排除孔122a中残留有牺牲层133。在硅晶片132的上侧形成绝缘保护膜38，以便覆盖MEMS结构。
(工序2)第1贯通孔及第2贯通孔的蚀刻
如图14所示，从硅晶片132(半导体基板120)的下侧开始进行蚀刻，同时形成从硅晶片132的下面贯通到上面的第1贯通孔127及第2贯通孔134。第1贯通孔127在隔膜电极121的形成位置上形成。第2贯通孔134在电极焊盘123的位置上形成。
(工序3)绝缘保护膜的形成
在硅晶片132的下面，如图14C所示，成膜氧化硅(SiO2)的绝缘保护膜131。绝缘保护膜131还覆盖第1贯通孔127及第2贯通孔134的侧面。
(工序4)绝缘保护膜的底部蚀刻(bottom etch)
如图14D所示，在硅晶片132的下侧实施底部蚀刻，除去不需要的绝缘保护膜131。由此，绝缘保护膜131仅残留在第1贯通孔127及第2贯通孔134的侧面。
由以下的工序5～8，进行应用半添加法的贯通电极128的形成。
(工序5)电镀的基底处理
在硅晶片132的下面，进行用于进行镀铜的基底处理。具体为，如图14E所示，在硅晶片132的整个下面形成按顺序叠加了由氮化钛(TiN)组成的金属屏蔽层130(参照图13)、电镀催化剂(Pb)层以及基底镀铜层的电镀基底膜136。
(工序6)电镀保护层的形成
如图14F所示，在硅晶片132的下面形成非导电体的电镀保护层137。电镀保护层137通过光刻技术而被图案化，仅在不需要电镀的部位选择性地形成。具体为，电镀保护层137，在除去了形成电连接第2贯通孔134的部分和贯通电极128和焊锡球124的配线129(参照图12)的部分的硅晶片132的下面形成。第1贯通孔127的部分由保护层137覆盖，而第2贯通孔134的部分不由保护层137覆盖。
(工序7)电镀处理
在硅晶片132的下侧进行镀铜。镀铜，通过将硅晶片132浸入电镀液，以电镀基底膜136为电极通电而进行。铜仅不被电镀保护层137覆盖、露出了电镀基底膜136的表面上选择性地析出。这样，如图14G所示，仅在第2贯通孔134的内部及硅晶片132的下面的配线129(参照图12)的形成位置上，选择性地形成导体层140。
(工序8)电镀保护层的剥离、深腐蚀
剥离残存在硅晶片132下面的电镀保护层137，除去电镀基底膜136。电镀保护层137的剥离，包括将硅晶片132浸在剥离液中。电镀基底膜136的除去，包括以镀铜层140为掩模，利用例如氯化铁溶液等湿腐蚀。
如上所述，在硅晶片132中，如图14H所示，形成由铜组成的贯通电极128及配线129。其后，在第4实施方式中，进行工序9～工序12。
(工序9)形成绝缘保护膜
如图14I所示，在硅晶片132的下面，至少形成由覆盖贯通电极128及配线129的氧化硅组成的绝缘保护膜139。在绝缘保护膜139形成前，屏蔽焊锡球124的形成位置。
(工序10)牺牲层的除去
如图14J所示，将形成在隔膜电极121和固定电极122之间的空气间隙及空气排除孔122a的内部的牺牲层133，自硅晶片132的上侧开始通过蚀刻除去。由此，在MEMS结构的内部形成空间。
(工序11)焊锡球的形成
如图14K所示，在硅晶片132的下面形成焊锡球124。如上所述，所有构成各半导体传感器芯片110的结构，在硅晶片132上形成。
(工序12)切割
进行每个半导体传感器芯片110的硅晶片132的切离。
其后，在印刷电路基板112(参照图10)上形成半导体传感器芯片110，通过收纳在封装模块111(同样参照图10)内，从而完成半导体扩音器模块。
根据第4实施方式，可得到以下优点。
(1)在半导体传感器芯片110中，在半导体基板120的上侧形成的对向电极(隔膜电极121、固定电极122)，通过贯通电极128而被电连接到在半导体基板120的下面形成的焊锡球124上。因此，对向电极直接电连接到印刷电路基板112的配线上。由于不需要引线接合，故可消除安装面积增大、因超声波振动引起的制造不良的产生及生产成本增大的不适。
(2)第1贯通孔127和第2贯通孔134，同时用蚀刻法形成。由此，可削减蚀刻工序数。
(3)应用半添加法对第2贯通孔134埋入导电体(铜)。因此，可在第1贯通孔127内为中空的状态下将导电体(铜)选择性地埋入到第2贯通孔134。
以与第4实施方式之间的差异为中心，说明本发明第5实施方式的半导体传感器的制造方法。
在第5实施方式中，第1贯通孔127和第2贯通孔134分别由半导体基板120的下侧和上侧同时蚀刻形成。第1贯通孔127和第2贯通孔134在半导体基板120相互不同的面开口。通过从半导体基板120的上侧进行导电体的埋入，从而可以在第1贯通孔127内为中空的状态下将导电体仅埋入到第2贯通孔134。
(工序1)MEMS结构的形成
与第4实施方式相同，如图15A所示，在硅晶片132(半导体基板120)的上面形成MEMS结构。
(工序2)第1贯通孔及第2贯通孔的蚀刻
用蚀刻法同时形成第1贯通孔127及第2贯通孔134。在同时蚀刻之前，在硅晶片132的上侧和下侧，在第2贯通孔134(贯通电极128)的形成位置，和第1贯通孔127的形成位置上分别形成具有开口的掩模。在该蚀刻中，可应用干腐蚀或湿腐蚀。在干腐蚀的情况下，通过使用同时处理多个晶片的分批(batch)处理，如图15B所示，从而可对第1贯通孔127从硅晶片132的下侧，对第2贯通孔134从硅晶片132的上侧，分别进行各向异性蚀刻。在湿腐蚀的情况下，通过将硅晶片132浸在碱系的蚀刻液中，可对第1贯通孔127从硅晶片132的下侧，对第2贯通孔134从硅晶片134的上侧，分别进行各向异性蚀刻。这样，第1贯通孔127开口在硅晶片132的下侧，其上侧由MEMS结构关闭。第2贯通孔134开口在硅晶片132的上侧，其下侧由氧化硅的绝缘保护膜126关闭。
在第5实施方式中，为便于从硅晶片132的上侧蚀刻第2贯通孔134，第2贯通孔134(贯通电极128)形成在与电极焊盘123不同的位置上。
(工序3)绝缘保护膜的形成
如图15C所示，在第2贯通孔134的侧面形成氧化硅(SiO2)的绝缘保护膜131。具体为，在硅晶片132的上侧形成氧化硅绝缘保护膜131后，进行底部蚀刻。由此，仅在第2贯通孔134的侧面留下绝缘保护膜131。
(工序4)电极焊盘上面的开口
如图15D所示，用蚀刻法除去电极焊盘123上面的绝缘保护膜38，露出电极焊盘123。该加工是为了形成电连接如上所述形成在不同的位置上的电极焊盘123和贯通电极128(第2贯通孔134)的配线而进行的。
(工序5)电镀基底处理
在硅晶片132的上侧，进行用于进行镀铜的基底处理。具体为，在硅晶片132的上侧形成由氮化钛(TiN)等组成的金属屏蔽层。用溅射法将铜的电镀种(seed)层埋入金属屏蔽层的表面。如图15E所示，在硅晶片132的上侧形成电镀基底膜136。电镀基底膜136覆盖第2贯通孔134的侧面，而不覆盖第1贯通孔127的侧面。
(工序6)电镀处理
在硅晶片132的上侧进行镀铜。镀铜，通过将硅晶片132的上侧浸入电镀液，以电镀基底膜136作为电镀电极通电来进行。这样，如图15F所示，在第2贯通孔134的内部和硅晶片132的上侧，形成镀铜层141。
(工序7)电镀层的蚀刻
由蚀刻法除去镀铜层的不需要部分。这样，镀铜层141如图15G所示，在第2贯通孔134的内部、及硅晶片132的上面，仅在连接贯通电极128和电极焊盘123的配线142的部分残留。
(工序8)形成绝缘保护膜
如图15H所示，在硅晶片132的上侧，至少形成由覆盖贯通电极128及引线142的氧化硅组成的绝缘保护膜143。
(工序9)牺牲层的除去
如图15I所示，将形成在隔膜电极121和固定电极122之间的空气间隙及空气排除孔122a中的牺牲层133，由自硅晶片132的上侧的蚀刻除去。由此，在MEMS结构的内部形成空间。
(工序10)绝缘保护膜的蚀刻
如图15J所示，由蚀刻除去贯通电极128的形成位置中的硅晶片132下侧的绝缘保护膜126。
(工序11)突起(bump)的形成
如图15K所示，在硅晶片132的下面的除去了绝缘保护膜126的位置上，形成突起144。该突起144，当在印刷电路基板112(参照图10)上形成半导体传感器芯片110时，电连接印刷电路基板112上的配线和贯通电极128。
(工序12)切割
从硅晶片132切离半导体传感器芯片110。这样，制造如图15L所示的半导体传感器芯片110。
根据第5实施方式，在第4实施方式的(1)及(2)的优点的基础上，可进一步实现如下的优点。
(4)在第5实施方式中，在同时蚀刻形成第1贯通孔127及第2贯通孔134时，可对第1贯通孔127，从硅晶片132的下侧，对第2贯通孔134，从硅晶片132的上侧进行蚀刻。这样，使第1贯通孔127和第2贯通孔134在硅晶片132不同的面开口。因此，虽然同时蚀刻形成第1贯通孔127及第2贯通孔134，但通过由第2贯通孔134开口、且第1贯通孔127闭口的硅晶片132的上侧，进行导电体(铜)的埋入(电镀)，可在第1贯通孔127内为中空的状态下将导电体容易且确切地仅埋入到第2贯通孔134。
第4及第5实施方式可如下变更实施。
第4及第5实施方式中的各工序的加工方式的细节，根据需要，也可适当变更。或变更各工序的顺序，也可省略其中一部分。
第4及第5实施方式的制造方法，可应用于具有第2实施方式那样的MEMS结构和传感器控制用集成电路的一体化芯片30的制造。
本发明还可应用于例如压力传感器或加速度传感器等其它静电电容检测型半导体传感器。而且，不限定于静电电容检测型的半导体传感器，还可适用于具有隔膜的半导体传感器。
在此，仅记载了本发明的几个实施方式，而本发明在不脱离其意义的范围内也可以其它特有的方式具体化，这一点对本领域的技术人员来说是可以理解的。

Claims (20)

1、一种半导体传感器(15；30；40；50)，其中具备：
具有第1面、及与上述第1面相反的第2面的半导体基板(18)；
设在上述半导体基板的上述第1面上的隔膜(19)；和
贯通上述半导体基板的贯通电极(26)。
2、根据权利要求1所述的半导体传感器，其中，
与具有配线的印刷电路基板(11)同时使用，在上述半导体基板的上述第2面一侧与上述印刷电路基板(11)连接，上述半导体基板与上述印刷电路基板连接时，上述贯通电极(26)与上述印刷电路基板的上述配线电连接。
3、根据权利要求1所述的半导体传感器，其中，
还具备设在上述半导体基板的上述第1面上、并与上述隔膜对向的固定电极(20)，
上述固定电极和上述隔膜形成电容器，
上述半导体传感器是输出上述固定电极和上述隔膜之间的距离所对应的检测信号的静电电容检测型半导体传感器。
4、根据权利要求3所述的半导体传感器，其中，
上述隔膜根据音压振动，
上述隔膜的振动对应于上述距离而使上述电容器的静电电容变化，
上述半导体传感器是输出对应于上述静电电容变化的检测信号的声音传感器。
5、根据权利要求1所述的半导体传感器，其中，
上述隔膜是设置于上述半导体基板上的隔膜所包含的多个隔膜的其中之一。
6、根据权利要求1所述的半导体传感器，其中，
还具备形成在上述半导体基板的上述第1面上并控制该半导体传感器的控制用集成电路(32)。
7、根据权利要求1所述的半导体传感器，其中，
还具备形成在上述半导体基板的上述第2面上并控制该半导体传感器的控制用集成电路(42)。
8、根据权利要求1所述的半导体传感器，其中，
上述半导体基板具有连通上述第1面和上述第2面的第1孔(22)，
上述孔在上述第1面的第1位置开口，
上述隔膜设置在上述半导体基板的上述第1面的上述第1位置上。
9、根据权利要求8所述的半导体传感器，其中，
上述半导体基板在与上述第1位置不同的第2位置上，具有连通上述第1面和上述第2面的第2孔，
上述贯通电极包含填充在上述第2孔内的导电体。
10、一种半导体传感器的封装模块(10；33；43)，其中具备：
印刷电路基板(11)；
安装在上述印刷电路基板上，与上述印刷电路基板协动来区分内部空间的盖(12)；
和配置在上述内部空间内，并粘接在上述印刷电路基板上的半导体传感器(15；30；40；50)；
上述半导体传感器包括：
半导体基板(18)，其具有：第1面、与上述第1面相反的第2面、及在第1位置连通上述第1面和上述第2面的第1孔(22)、和在第2位置连通上述第1面和上述第2面的第2孔(电极孔)；
在上述半导体基板的上述第1面上，设置在上述第1位置上的固定电极(20)；
在上述半导体基板的上述第1面的上述第1位置上，留出空气间隙并与上述固定电极对面的可移动的隔膜电极(19)；和
埋入上述第2孔中，连通上述半导体基板的上述第1面和上述第2面的贯通电极(26)。
11、根据权利要求10所述的半导体传感器封装模块，其中，
上述固定电极(20)具有面向上述隔膜电极开口的多个孔(25)。
12、根据权利要求10所述的半导体传感器封装模块，其中，
上述半导体基板的上述第2面侧与上述印刷电路基板(11)粘接，
当上述半导体基板与上述印刷电路基板粘接时，上述贯通电极(26)与上述印刷电路基板的上述配线电连接。
13、根据权利要求10所述的半导体传感器封装模块，其中，
上述固定电极和上述隔膜形成电容器，
上述半导体传感器输出对应于上述固定电极和上述隔膜之间距离的检测信号的静电电容检测型半导体传感器。
14、根据权利要求13所述的半导体传感器封装模块，其中，
上述隔膜根据音压振动，并根据上述距离的变化而使上述电容器的静电电容变化，
上述半导体传感器是输出对应于上述静电电容变化的检测信号的声音传感器。
15、根据权利要求10所述的半导体传感器封装模块，其中，
上述隔膜是设于上述半导体基板上的隔膜所包含的多个隔膜的其中之一。
16、根据权利要求10所述的半导体传感器封装模块，其中，
上述半导体传感器还具有：在上述半导体基板上的上述第1面上形成并控制该半导体传感器的控制用集成电路(32)。
17、根据权利要求10所述的半导体传感器封装模块，其中，
上述半导体传感器还具有：在上述半导体基板上的上述第2面上形成并控制该半导体传感器的控制用集成电路(42)。
18、一种半导体传感器的制造方法，其中所述半导体传感器具备：
具有第1面、及与上述第1面相反的第2面的半导体基板(120)；
设在上述半导体基板的上述第1面上的隔膜(121)；和
贯通上述半导体基板的第1面和上述第2面的贯通电极(128)；
上述方法具备：
同时形成第1孔(127)和第2孔(134)的蚀刻工序，该第1孔在上述半导体基板的形成上述隔膜(121)的第1位置上，在上述第1面和上述第2面之间延伸；该第2孔在上述半导体基板的形成上述贯通电极(121)的第2位置上，在上述第1面和上述第2面之间延伸；和
将导电体埋入上述第2孔，以形成上述贯通电极的工序。
19、根据权利要求18所述的方法，其中，形成上述贯通电极的工序包括：
形成覆盖上述第1孔的表面、上述第2孔的表面、以及上述半导体基板的上述第2面的、导电性的电镀基底膜(136)的工序；
形成覆盖上述半导体基板的上述第2面和上述第1孔(127)的上述表面，但不覆盖上述第2孔的上述表面的电镀保护层(137)的工序；
在上述第2孔内填充导电体，以形成上述贯通电极的工序，其中填充上述导电体包括将上述半导体基板浸入电镀液，同时对上述电镀基底膜通电，电镀处理上述第2孔的上述表面；
上述方法还具备：
从上述半导体基板的上述第2面除去上述电镀保护层的工序；和
从上述半导体基板的上述第2面除去上述电镀基底膜的工序。
20、一种半导体传感器的制造方法，其中上述半导体传感器具备：
具有第1面、及与上述第1面相反的第2面的半导体基板(120)；
设在上述半导体基板的上述第1面上的隔膜(121)；和
贯通上述半导体基板的上述第1面和上述第2面的贯通电极(128)；
上述方法具备：
同时形成第1孔(127)和第2孔(134)的蚀刻工序，其中该第1孔在上述半导体基板的形成上述隔膜(121)的第1位置上，在上述第2面有开口、在上述第1面有底，第2孔在上述半导体基板的形成上述贯通电极(121)的第2位置上，在上述第1面有开口、在上述第2面有底；和
从上述半导体基板的上述第1面，将导电体埋入上述第2孔的上述开口内，以形成上述贯通电极的工序。
CN 200610006986 2005-01-31 2006-01-26 半导体传感器 Pending CN1822722A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005022739 2005-01-31
JP2005022739A JP2006211468A (ja) 2005-01-31 2005-01-31 半導体センサ
JP2005051871 2005-02-25

Publications (1)

Publication Number Publication Date
CN1822722A true CN1822722A (zh) 2006-08-23

Family

ID=36923727

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200610006986 Pending CN1822722A (zh) 2005-01-31 2006-01-26 半导体传感器

Country Status (2)

Country Link
JP (1) JP2006211468A (zh)
CN (1) CN1822722A (zh)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102062662A (zh) * 2010-11-05 2011-05-18 北京大学 一种单片集成SiC MEMS压力传感器及其制备方法
CN102190278A (zh) * 2010-03-10 2011-09-21 欧姆龙株式会社 半导体装置及传声器
CN101155437B (zh) * 2006-09-26 2012-12-05 财团法人工业技术研究院 背置式麦克风模组结构、麦克风芯片组件及其制造方法
CN102815660A (zh) * 2011-06-09 2012-12-12 安华高科技无线Ip（新加坡）私人有限公司 包括插件的封装器件和将管芯附接到衬底的方法
CN103097282A (zh) * 2010-04-30 2013-05-08 优博创新科技产权有限公司 被配置成用于电气连接到印刷电路板上的气腔封装体以及其提供方法
US8472646B2 (en) 2006-09-08 2013-06-25 Industrial Technology Research Institute Structure and manufacturing method of inversed microphone module and microphone chip component
CN103363975A (zh) * 2012-03-29 2013-10-23 精工爱普生株式会社 振动装置以及振动装置的制造方法
CN104418291A (zh) * 2013-08-27 2015-03-18 英飞凌科技股份有限公司 封装的mems器件
CN104780490A (zh) * 2015-04-20 2015-07-15 歌尔声学股份有限公司 一种mems麦克风的封装结构及其制造方法
CN105675921A (zh) * 2016-01-18 2016-06-15 上海芯赫科技有限公司 一种加速度传感器及其制作方法
CN105883713A (zh) * 2016-01-18 2016-08-24 上海芯赫科技有限公司 一种电容式复合传感器及其制造方法
CN106362934A (zh) * 2015-07-24 2017-02-01 精工爱普生株式会社 超声波器件、超声波模块、电子设备及超声波测量装置
CN106461439A (zh) * 2014-07-30 2017-02-22 日立汽车***株式会社 电路基板的安装构造、使用了该结构的传感器
CN112729660A (zh) * 2021-03-30 2021-04-30 南京特敏传感技术有限公司 一种双通道压力敏感芯体
CN115396798A (zh) * 2022-08-30 2022-11-25 荣成歌尔微电子有限公司 换能器及电子设备

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4655017B2 (ja) * 2005-11-25 2011-03-23 パナソニック電工株式会社 音響センサ
KR100740463B1 (ko) * 2006-09-09 2007-07-18 주식회사 비에스이 실리콘 콘덴서 마이크로폰
JP4387392B2 (ja) 2006-09-15 2009-12-16 パナソニック株式会社 シールドケースおよびこれを有するｍｅｍｓマイクロホン
JP2008109649A (ja) * 2006-09-27 2008-05-08 Yamaha Corp マイクロフォンパッケージ
JP4793207B2 (ja) * 2006-09-29 2011-10-12 パナソニック電工株式会社 マイクロホン装置、および音響装置
JP4959370B2 (ja) * 2007-02-26 2012-06-20 オンセミコンダクター・トレーディング・リミテッド 静電容量変化検出回路及び半導体装置
KR100904285B1 (ko) 2007-06-04 2009-06-25 주식회사 비에스이 콘덴서 마이크로폰
JP5114106B2 (ja) * 2007-06-21 2013-01-09 株式会社船井電機新応用技術研究所 音声入出力装置及び通話装置
CN102187685B (zh) * 2008-10-14 2015-03-11 美商楼氏电子有限公司 具有多个换能器元件的传声器
CN102265644A (zh) * 2008-12-24 2011-11-30 松下电器产业株式会社 平衡信号输出型传感器
JP5212159B2 (ja) * 2009-02-16 2013-06-19 株式会社デンソー センサ装置
JP2010245645A (ja) * 2009-04-01 2010-10-28 Panasonic Corp 半導体装置とその製造方法
JP4505035B1 (ja) 2009-06-02 2010-07-14 パナソニック株式会社 ステレオマイクロホン装置
JP2009247007A (ja) * 2009-07-27 2009-10-22 Panasonic Corp シールドケースおよびこれを有するｍｅｍｓマイクロホン
JP2012195829A (ja) 2011-03-17 2012-10-11 Seiko Epson Corp 発振回路
JP2012222718A (ja) 2011-04-13 2012-11-12 Seiko Epson Corp 発振器
JP5327299B2 (ja) 2011-09-09 2013-10-30 オムロン株式会社 半導体装置及びマイクロフォン
US10455308B2 (en) 2014-09-17 2019-10-22 Intel Corporation Die with integrated microphone device using through-silicon vias (TSVs)
CN111354702B (zh) * 2018-12-21 2022-04-12 深南电路股份有限公司 一种埋入式芯片及其制备方法
WO2020159527A1 (en) * 2019-02-01 2020-08-06 Hewlett-Packard Development Company, L.P. Microphone boots for electronic devices
KR102293940B1 (ko) * 2019-10-21 2021-08-26 (주)파트론 마이크로폰 패키지

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8472646B2 (en) 2006-09-08 2013-06-25 Industrial Technology Research Institute Structure and manufacturing method of inversed microphone module and microphone chip component
CN101155437B (zh) * 2006-09-26 2012-12-05 财团法人工业技术研究院 背置式麦克风模组结构、麦克风芯片组件及其制造方法
CN102190278A (zh) * 2010-03-10 2011-09-21 欧姆龙株式会社 半导体装置及传声器
CN102190278B (zh) * 2010-03-10 2015-04-29 欧姆龙株式会社 半导体装置及传声器
CN103097282B (zh) * 2010-04-30 2016-01-13 优博创新科技产权有限公司 被配置成用于电气连接到印刷电路板上的气腔封装体以及其提供方法
CN103097282A (zh) * 2010-04-30 2013-05-08 优博创新科技产权有限公司 被配置成用于电气连接到印刷电路板上的气腔封装体以及其提供方法
CN102062662A (zh) * 2010-11-05 2011-05-18 北京大学 一种单片集成SiC MEMS压力传感器及其制备方法
CN102815660A (zh) * 2011-06-09 2012-12-12 安华高科技无线Ip（新加坡）私人有限公司 包括插件的封装器件和将管芯附接到衬底的方法
CN103363975A (zh) * 2012-03-29 2013-10-23 精工爱普生株式会社 振动装置以及振动装置的制造方法
CN104418291A (zh) * 2013-08-27 2015-03-18 英飞凌科技股份有限公司 封装的mems器件
CN106461439A (zh) * 2014-07-30 2017-02-22 日立汽车***株式会社 电路基板的安装构造、使用了该结构的传感器
CN104780490A (zh) * 2015-04-20 2015-07-15 歌尔声学股份有限公司 一种mems麦克风的封装结构及其制造方法
CN106362934A (zh) * 2015-07-24 2017-02-01 精工爱普生株式会社 超声波器件、超声波模块、电子设备及超声波测量装置
CN106362934B (zh) * 2015-07-24 2019-12-24 精工爱普生株式会社 超声波器件、超声波模块、电子设备及超声波测量装置
CN105675921A (zh) * 2016-01-18 2016-06-15 上海芯赫科技有限公司 一种加速度传感器及其制作方法
CN105883713A (zh) * 2016-01-18 2016-08-24 上海芯赫科技有限公司 一种电容式复合传感器及其制造方法
CN105675921B (zh) * 2016-01-18 2018-10-26 广东合微集成电路技术有限公司 一种加速度传感器及其制作方法
CN112729660A (zh) * 2021-03-30 2021-04-30 南京特敏传感技术有限公司 一种双通道压力敏感芯体
CN112729660B (zh) * 2021-03-30 2021-06-18 南京特敏传感技术有限公司 一种双通道压力敏感芯体
CN115396798A (zh) * 2022-08-30 2022-11-25 荣成歌尔微电子有限公司 换能器及电子设备

Also Published As

Publication number Publication date
JP2006211468A (ja) 2006-08-10

Similar Documents

Publication Publication Date Title
CN1822722A (zh) 半导体传感器
CN1198332C (zh) 布线基片、半导体器件和布线基片的制造方法
CN1257550C (zh) 半导体装置及其制造方法
CN1303659C (zh) 半导体装置和层叠型半导体装置及其制造方法
CN1909746A (zh) 电容式传声器
CN1499595A (zh) 半导体装置及其制造方法
CN1241259C (zh) 电路装置的制造方法
CN1187806C (zh) 电路装置的制造方法
CN1441472A (zh) 半导体装置及其制造方法、电路板和电子仪器
CN1722370A (zh) 半导体装置的制造方法
CN1574257A (zh) 半导体装置及其制造方法
CN1487583A (zh) 半导体封装及其制造方法以及半导体器件
CN101066005A (zh) 多层布线基板及其制造方法
CN1723556A (zh) 可叠置的半导体器件及其制造方法
CN1674277A (zh) 电路装置
CN1705104A (zh) 电路装置及其制造方法
CN1917720A (zh) 硅基电容传声器及其封装方法
CN1853452A (zh) 多层印制线路板
CN1338779A (zh) 半导体器件
CN1744375A (zh) 连接用基板、连接结构、连接方法和电子仪器
CN1716558A (zh) 贯通电极及其形成方法
CN1933680A (zh) 电容传声器及其封装方法
CN1311528A (zh) 半导体器件及其制造方法、电路板和电子装置
US10284986B2 (en) Piezoelectric speaker and method for forming the same
CN1992151A (zh) 半导体装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20060823

C20 Patent right or utility model deemed to be abandoned or is abandoned