JP2010245645A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP2010245645A
JP2010245645A JP2009089574A JP2009089574A JP2010245645A JP 2010245645 A JP2010245645 A JP 2010245645A JP 2009089574 A JP2009089574 A JP 2009089574A JP 2009089574 A JP2009089574 A JP 2009089574A JP 2010245645 A JP2010245645 A JP 2010245645A
Authority
JP
Japan
Prior art keywords
semiconductor device
converter
hole
substrate
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009089574A
Other languages
English (en)
Inventor
Katsuki Uchiumi
勝喜 内海
Kyoko Fujii
恭子 藤井
Takahiro Nakano
高宏 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2009089574A priority Critical patent/JP2010245645A/ja
Priority to PCT/JP2010/001024 priority patent/WO2010113384A1/ja
Publication of JP2010245645A publication Critical patent/JP2010245645A/ja
Priority to US13/247,226 priority patent/US20120018820A1/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • H04R19/04—Microphones
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0257—Microphones or microspeakers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Pressure Sensors (AREA)
  • Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)
  • Details Of Audible-Bandwidth Transducers (AREA)

Abstract

【課題】小型化、かつマイクロフォン感度の高い半導体装置およびその製造方法を提供する。
【解決手段】本実施形態の半導体装置は、音圧を電気信号に変換する変換体１１０と、前記変換体１１０で変換された電気信号を増幅する増幅回路を有する増幅素子１４０Ａとを備える半導体装置であって、前記変換体１１０は、上面から下面へ空洞部１１３が形成されている台座１１２と、前記空洞部１１３の上面側の開口を塞ぐように配置され、前記音圧に応じて振動することで当該音圧を電気信号に変換する振動膜１１１とを有し、前記増幅素子１４０Ａは、前記空洞部１１３を塞ぐように前記変換体の下方に配置されている。
【選択図】図１

Description

本発明は、音を電気信号に変換する半導体装置とその製造方法に関するものである。
近年、携帯電話などの携帯機器においては、更なる小型化、軽量化が求められてきており、そのような要望に応え、その内部に実装されるマイクロフォンも小型化、軽量化を目指した構成となっている。
具体的には、音孔を有する基板上に、音を電気信号へ変換する変換体を実装し、基板の基板電極と、変換体に対応する電極とを、ボンディングワイヤーにより接続し、また、変換体の電気信号を増幅するための増幅素子を同じく、基板の基板電極と増幅素子の電極とを、ボンディングワイヤーにより接続し、基板のマイクロフォンを基板モジュール化することにより、小型化、軽量化を図っている（例えば、特許文献１参照）。
図１１は、特許文献１に記載の従来の半導体装置の構成を示す断面図である。同図に示すように、従来の半導体装置１１００では、振動膜１１０１を有する変換体１１０２と、変換体１１０２からの信号を処理する増幅素子１１０３及び１１０４とが、回路基板１１０５上に実装されている。これらは、音孔１１０６が形成された金属ケース１１０７で覆われている。このような構成により、半導体装置１１００では、音孔１１０６から伝送された音波により振動膜１１０１が振動し、この振動膜１１０１の振動に応じた電気信号を検知することで音を検出する。
しかし、特許文献１記載の半導体装置１１００の構成においては、半導体装置１１００の小型化が不十分になるという課題があった。なぜなら、回路基板１１０５上に変換体１１０２及び増幅素子１１０３及び１１０４を並べて実装するため回路基板１１０５のサイズが大きくなり、結果として半導体装置１１００の小型化が十分に図れないからであった。
そこで、変換体と増幅素子とを積層することで小型化を図った半導体装置が提案されている（例えば、特許文献２記載）。
図１２は、特許文献２に記載の従来の半導体装置の構成を示す断面図である。同図に示すように特許文献２に記載の半導体装置１２００は、振動膜１２０１を有する変換体１２０２と、変換体１２０２からの信号を処理する半導体基板１２０３とが積層されて回路基板１２０４に実装されている。これら変換体１２０２、半導体基板１２０３及び回路基板１２０４は、音孔１２０５が形成されたシールドキャップ１２０６で覆われ、振動膜１２０１下の半導体基板１２０３の表面には凹部１２０７が形成されている。
このような構成により、音孔１２０５から伝送された音圧により振動膜１２０１が振動することで、音を検出する。
特開２００３−３４８６９６号公報 特開２００７−２６３６７７号公報
しかしながら、特許文献２に記載の半導体装置１２００では、変換体１２０２の振動膜１２０１を振動させる為に、増幅回路を有する半導体基板１２０３に凹みとなる凹部１２０７を設置せねばならず、半導体基板１２０３の厚みが薄い場合、半導体基板１２０３に凹部１２０７を設置できない場合がある。
また、一般的に、マイクロフォンの性能で最も重要であるマイクロフォン感度は、音の進行方向において、振動膜１２０１の背面の密閉空間（以降、背面空間と記載）の大きさに対応し、背面空間が大きいほどマイクロフォン感度が高くなる。つまり、マイクロフォン感度を高くするためには、背面空間を大きくとることが必要である。なお、本明細書においては、半導体装置のマイクロフォン感度は、振動膜の音圧に対する圧力検出感度と同義である。
しかしながら、半導体装置１２００では、小型化を図るが故に十分に凹部１２０７の容量を確保できず、結果的にマイクロフォン感度を劣化させてしまうという課題がある。
一方、マイクロフォン感度を十分に得るために凹部１２０７を大きく形成した場合、半導体基板１２０３の厚みが厚くなり、低背化が困難になるという課題がある。
そこで本発明は、小型化、かつマイクロフォン感度の高い半導体装置とその製造方法を提供することを目的とするものである。
上記の課題を解決するために、本発明の半導体装置は音圧を電気信号に変換する変換体と、前記変換体で変換された電気信号を増幅する増幅回路を有する半導体素子とを備える半導体装置であって、前記変換体は、上面から下面へ貫通孔が形成されている台座と、前記貫通孔の上面側の開口を塞ぐように配置され、前記音圧に応じて振動することで当該音圧を電気信号に変換する振動膜とを有し、前記半導体素子は、前記貫通孔を塞ぐように前記変換体の下方に配置される。
これによると、変換体と半導体素子とをスタック構造配置にしているために、半導体装置の小型化、更に軽量化を図ることができる。また、変換体は、台座の半導体素子側と反対側の面である上面に振動膜を備えることにより、増幅素子に凹部を設けることなく、入力される音の進行方向において振動膜の背面の空間である背面空間を確保できる。その結果、半導体装置のマイクロフォン感度が高くなる。
また、前記半導体素子は、凹部を有し、前記凹部は、前記貫通孔に向かって開口していてもよい。
これにより、より容積の大きな背面空間を確保でき、半導体装置のマイクロフォン感度がよくなり更なる音質向上を図ることができる。
また、前記半導体装置はさらに、前記台座の下面に第１のバンプを備え、前記台座は、当該台座を上面から下面に貫通する第１の貫通導体部を有し、前記振動膜と前記半導体素子とは、前記第１の貫通導体部及び前記第１のバンプを介して電気的に接続されていてもよい。
これにより、変換体と半導体素子とをワイヤーにより電気的に接続し、スタック構造配置にした場合と比較して、半導体装置の平面サイズをより小さくできる。
また、前記半導体装置はさらに、前記第１のバンプの周囲に充填されたアンダーフィルを備えてもよい。
これにより、台座と半導体素子との接着強度が増し、耐衝撃性が向上する。
また、前記変換体と前記半導体素子とは、上からの投影面積が実質的に等しくてもよい。
これにより、スタック構造配置である変換体と半導体素子を平面的に同等サイズにすることができるために、特にスタック構造の下方側の増幅素子の平面サイズを縮小することができ、更なる半導体装置の小型・軽量化を図ることができる。また、製造工程において、複数の半導体素子を含むウェーハと複数の変換体を含むウェーハとの２枚のウェーハ接合状態において、ダイシング加工等で１つの半導体素子と１つの変換体との接合個片状態に同時加工できるので、加工時間を短縮でき製造コストダウンが可能となる。
また、前記半導体装置はさらに、前記半導体素子の下面に第２のバンプと、前記半導体素子の下方に前記第２のバンプを介して設けられ、前記半導体素子により増幅された電気信号を外部に伝送する電気配線を有する基板とを備え、前記半導体素子は、当該半導体素子を上面から下面に貫通する第２の貫通導体部を有し、前記電気配線と前記第２の貫通導体部とは、前記第２のバンプを介して電気的に接続され、前記基板と前記半導体素子とは、上からの投影面積が実質的に等しくてもよい。
これにより、スタック構造配置である変換体と半導体素子と基板とを平面的に同等サイズにすることができるために、特にスタック構造の下方側の増幅素子の平面サイズを縮小することができ、更なる半導体装置の小型・軽量化を図ることができる。また、製造工程において、複数の半導体素子を含むウェーハと複数の変換体を含むウェーハとの２枚のウェーハ接合状態において、複数の基板を含む母基板に接合した後に、増幅素子と変換体と基板とを同時に個片加工できるので、より一層加工時間を短縮でき製造コストダウンが可能となる。
また、前記半導体装置は、さらに、前記変換体及び前記半導体素子を覆うように形成されたシールドキャップを備え、前記シールドキャップは、周縁が前記基板に固着され、前記音圧を前記振動膜へ伝達するための音孔が形成されていてもよい。
これにより、外部からの衝撃又は電磁波などのノイズの影響を受けにくくなる。
また、前記音孔は、前記貫通孔の上方に形成されていてもよい。
これにより、振動膜が振動しやすくなり、半導体装置のマイクロフォン感度が向上する。
また、前記シールドキャップは、前記変換体及び前記半導体素子の側面を取り囲む枠と、前記枠の上に固着された板とを備えてもよい。
これにより、コストダウンが可能となる。
また、本発明の半導体装置は、音圧を電気信号に変換する変換体と、前記変換体で変換された電気信号を増幅する増幅回路を有する半導体素子とを備える半導体装置であって、前記半導体素子により増幅された電気信号を外部に伝送するための基板と、前記変換体は、上面から下面に貫通する第１の貫通孔が形成されている台座と、前記貫通孔の下面側の開口を塞ぐように前記台座の下面に配置され、前記音圧に応じて振動することで当該音圧を電気信号に変換する振動膜とを有し、前記半導体素子は、前記変換体の下方に配置され、当該半導体素子を上面から下面に貫通する第２の貫通孔が前記第１の貫通孔の下方に形成され、前記基板は、前記半導体素子の下方に配置され、当該基板を上面から下面に貫通する第３の貫通孔が前記第１の貫通孔の下方に形成され、前記半導体装置は、さらに、周縁が前記基板に固着され、前記変換体及び前記半導体素子を覆うように形成されているシールドキャップを備える。
これにより、変換体と半導体素子をスタック構造配置にしているために、半導体装置の小型化・軽量化を図ることができる。また、基板側から音が入射される構造とすることで、音の進行方向において振動膜の背面側の密閉空間である背面空間を大きく確保できる。その結果、振動膜が振動しやすくなり、半導体装置のマイクロフォン感度がより高くなり更なる音質向上を図ることができる。
なお、この半導体装置も、音圧を電気信号に変換する変換体と、前記変換体で変換された電気信号を増幅する増幅回路を有する半導体素子とを備える半導体装置であって、前記変換体は、貫通孔が形成されている台座と、前記貫通孔の一方の開口を塞ぐように設けられた振動膜とを有し、前記振動膜への前記音圧の入射方向において、前記振動膜に対して前記貫通孔が後方となるように配置され、前記変換体及び前記半導体素子とは前記音圧の入射方向において重なって配置されている点が、上述の半導体装置と共通である。
また、前記シールドキャップは、前記台座の上面に接してもよい。
これにより、変換体と半導体素子とをワイヤーにより電気的に接続し、スタック構造配置にした場合と比較して、半導体装置の平面サイズをより小さくできる。
また、前記半導体装置は、さらに、前記台座の下面にバンプ及びアンダーフィルを有し、前記変換体と前記半導体素子とは、前記バンプを介して電気的に接続され、前記アンダーフィルは前記バンプの周囲に充填されていてもよい。
これにより、変換体と半導体素子とをスタック構造配置にすることができるために、半導体装置の小型・軽量化を図れる。
また、前記バンプ及び前記アンダーフィルは、前記台座の下面に対する前記第１の貫通孔の開口部を連続的に取り囲むように配置されていてもよい。
これにより、第２及び第３の貫通孔を介して振動膜に入射する音圧がバンプ間の隙間からシールドキャップ側へ漏れることを防止できる。その結果、外部から半導体装置に入射する音圧に対して、振動膜が効率良く振動するので、半導体装置のマイクロフォン感度が向上する。
また、前記シールドキャップは、前記変換体及び前記半導体素子の側面を取り囲む枠と、前記枠の上に固着された板とを備えてもよい。
また、本発明の半導体装置の製造方法は、上面から下面へ第１の貫通孔が形成されている台座、及び前記第１の貫通孔を塞ぐように前記台座の下面に配置され、前記音圧に応じて振動することで当該音圧を電気信号に変換する振動膜を有し、音圧を電気信号に変換する変換体と、第２の貫通孔が形成され、前記変換体で変換された電気信号を増幅する半導体素子と、第３の貫通孔が形成され、前記半導体素子により増幅された電気信号を外部に伝送するための基板と、前記変換体及び前記半導体素子の側面を取り囲む枠と、前記枠の上に固着された板とを備える半導体装置の製造方法であって、複数の前記基板を含む第１の母材と、複数の前記枠を含む第２の母材と、複数の前記板を含む第３の母材とを組み立てる組み立てステップと、組み立てられた前記第１の母材と、前記第２の母材と、前記第３の母材とをダイシングブレードにより同時切断することにより前記半導体装置を複数個製造する切断ステップとを含む。
このように、ダイシングブレードで第１の母材、第２の母材及び第３の母材を同時切断することで半導体装置の製造コストを抑えることできる。
また、さらに、前記組み立てステップと前記切断ステップとの間に、前記第１の母材の前記第２の母材側と対向する面上にテープを接着する接着ステップと、前記切断ステップの後に、切断された前記第１の母材から前記テープを剥がす剥離ステップとを含んでもよい。
これにより、ダイシングブレードによる切断時には、第３の貫通孔の下面を塞ぐようにテープが貼られているので、切削水の水流力や切削屑などで振動膜が破壊されるのを容易に防止できる。その結果、製造時における歩留まりが改善する。
以上のように本発明によれば、小型化、かつマイクロフォン感度の高い半導体装置とその製造方法を提供することができる。
実施形態１の半導体装置の構成を示す断面図である。 凹部を有する増幅素子を備える半導体装置の構成を示す断面図である。 実施形態２の半導体装置の構成を示す断面図である。 台座の上面に接するシールドキャップを有する半導体装置の構成を示す断面図である。 実施形態３の半導体装置の構成を示す断面図である。 平面サイズが等しい変換体と増幅素子とを有する半導体装置の構成を示す断面図である。 シールドキャップを備えず、かつ、変換体、増幅素子及び基板の平面サイズが同等である半導体装置の構成を示す断面図である。 実施形態４の半導体装置の構成を示す断面図である。 実施形態４の半導体装置の製造方法を示す平面図である。 実施形態４の半導体装置の他の構成を示す断面図である。 特許文献１に記載の従来の半導体装置の構成を示す断面図である。 特許文献２に記載の従来の半導体装置の構成を示す断面図である。
以下、本発明の実施形態を示す半導体装置およびその製造方法について、図面を参照しながら具体的に説明する。なお、図面で同じ符号が付いたものは、説明を省略する場合もある。また、図面は、理解しやすくするためにそれぞれの構成要素を主体に模式的に示しており、形状等については正確な表示ではない。また、本発明の図記載の開口部は、開口部とわかりやすいように、稜線を省略し図示している。
（実施形態１）
実施形態１の半導体装置は、音圧を電気信号に変換する変換体と、前記変換体で変換された電気信号を増幅する増幅回路を有する半導体素子とを備える半導体装置であって、前記変換体は、上面から下面へ貫通孔が形成されている台座と、前記貫通孔の上面側の開口を塞ぐように配置され、前記音圧に応じて振動することで当該音圧を電気信号に変換する振動膜とを有し、前記半導体素子は、前記貫通孔を塞ぐように前記変換体の下方に配置されている。
図１は、実施形態１の半導体装置の構成を示す断面図である。
同図に示すように、本実施形態の半導体装置１００Ａは、変換体１１０と、バンプ１２０と、変換体アンダーフィル１３０と、増幅素子１４０Ａと、ワイヤー１５０と、基板１６０と、シールドキャップ１７０とを備える。
変換体１１０は、振動膜１１１と台座１１２とを備え、音圧を電気信号に変換する。
振動膜１１１は、台座１１２の上面から下面へ貫通するように形成された貫通孔である空洞部１１３の上面側の開口を塞ぐように、台座１１２の上面に備えられ、半導体装置１００Ａの外部からの音の音圧に応じて振動することで、音を電気信号に変換する。具体的には、この振動膜１１１は、所定の形状に固定されている受動膜と、音に応じて振動する能動膜との２層の平行平板電極構造を有する。受動膜と能動膜との間は隙間が形成されており、受動膜と能動膜との隙間に変動があれば、受動膜と能動膜との間のコンデンサ容量変化の理論で電気容量変化が生じる。したがって、音圧を受けた能動膜の振動により容量が変化することで、振動膜１１１は音圧を電気信号に変換する。
台座１１２は、振動膜１１１を支持する台座であって、上面から下面へ貫通する貫通孔である空洞部１１３が形成されている。この空洞部１１３の上面側の開口を塞ぐように振動膜１１１が設けられている。また台座１１２は、当該台座１１２の上面から下面に貫通する貫通導体部である貫通孔導体部１１４と、貫通孔導体部１１４の上面に形成されている変換体電極１１５と、当該台座１１２の上面に形成され、変換体電極１１５と振動膜１１１とを電気的に接続する配線１１６と、貫通孔導体部１１４の下面に形成されている変換体電極１１７とを備える。この変換体電極１１７は、貫通孔導体部１１４、変換体電極１１５及び配線１１６を介して振動膜１１１と電気的に接続されている。したがって、変換体１１０は、半導体装置１００Ａの外部から入力される音を振動膜１１１により電気信号に変換し、貫通孔導体部１１４を介して下面の変換体電極１１７へ伝達する。
また、貫通孔導体部１１４の側壁には、酸化膜が形成されている。これにより、貫通孔導体部１１４からの漏れ電流を抑制でき、振動膜１１１からの電気信号を精度良く変換体電極１１７へ伝達するので、変換体１１０の感度の劣化を防止できる。
バンプ１２０は、変換体１１０の下面に備えられ、変換体１１０と増幅素子１４０Ａとを電気的に接続する。バンプ１２０は具体的には変換体電極１１７の直下に配置されている。
変換体アンダーフィル１３０は、変換体１１０と増幅素子１４０Ａとの間に備えられ、バンプ１２０の周囲に充填され、バンプ１２０を保護する。また、変換体アンダーフィル１３０は、変換体１１０と増幅素子１４０Ａとの接合を確保及び持続させる。例えば、変換体アンダーフィル１３０は、熱を加えると硬化する熱硬化性樹脂である。
増幅素子１４０Ａは、変換体１１０で変換された電気信号を増幅する増幅回路を有する半導体素子であり、変換体１１０の下にバンプ１２０及び変換体アンダーフィル１３０を介して備えられている。具体的には、増幅素子１４０Ａは、電気信号を増幅するアンプ出力機能や整流出力機能、またデジタル化信号処理出力機能などを有する内部回路を具備する。また、増幅素子１４０Ａは、上面に電極１４１及び１４２を有する。電極１４１は、バンプ１２０の直下に配置され、増幅素子１４０Ａの内部回路の入力端に接続されている。つまり、増幅素子１４０Ａが有する増幅回路は、電極１４１及びバンプ１２０を介して振動膜１１１と電気的に接続されている。したがって、変換体１１０の振動膜１１１は、配線１１６と変換体電極１１５及び１１６と貫通孔導体部１１４と電極１４１とを介し、増幅素子１４０Ａの内部回路の入力端と電気的に接続されている。一方、電極１４２は、増幅素子１４０Ａの内部回路の出力端に接続されている。
ワイヤー１５０は、増幅素子１４０Ａと基板１６０とを電気的に接続し、増幅素子１４０Ａで増幅された電気信号を基板１６０へ伝達する。
基板１６０は、増幅素子１４０Ａの下面に素子接着剤１６１により固着された、例えば樹脂系有機基板であり、増幅素子１４０Ａにより増幅された電気信号を半導体装置１００Ａの外部に伝達する。具体的には、基板１６０は、上層基板１６０ａ及び下層基板１６０ｂの２層構造を有し、上面に基板電極１６２、下面に実装電極１６３を有する。基板電極１６２と実装電極１６３とは、上層基板１６０ａ及び下層基板１６０ｂそれぞれに形成されたコンタクト１６４及び下層基板１６０ｂの上面に形成されているパターン１６５を介して電気的に接続されている。ここで、基板電極１６２は、ワイヤー１５０を介して電極１４２と接続されている。よって、基板電極１６２、コンタクト１６４、パターン１６５及び実装電極１６３は、増幅素子１４０Ａにより増幅された電気信号を外部に伝送する電気配線として機能する。なお、基板１６０は、リードフレームのＣｕ系、Ｆｅ系の金属材料系や、セラミック材料などの無機基板を使用してもよい。
シールドキャップ１７０は、孔１７１が形成され、変換体１１０及び増幅素子１４０Ａを覆うように、キャップ接着剤１７２により周縁が基板１６０に固着され、変換体１１０及び増幅素子１４０Ａを保護する。シールドキャップ１７０に形成された孔１７１は、半導体装置１００Ａの外部からの音を振動膜１１１に伝達するための音孔であり、振動膜１１１の上方に形成されている。このように孔１７１が振動膜１１１の上方に形成されていることで、音圧が振動膜１１１に伝達しやすくなり、振動膜１１１が効率良く振動するので、半導体装置１００Ａのマイクロフォン感度が向上する。
このように構成された半導体装置１００Ａは、孔１７１から入力された音を振動膜１１１が振動することで、音に応じた電気信号に変換する。振動膜１１１は、配線１１６、変換体電極１１５、貫通孔導体部１１４、変換体電極１１７、バンプ１２０及び電極１４１を介して増幅素子１４０Ａの内部回路の入力端と接続されているので、振動膜１１１で変換された電気信号は、増幅素子１４０Ａで増幅される。また、増幅素子１４０Ａの内部回路の出力端は、電極１４１、ワイヤー１５０、基板電極１６２、コンタクト１６４及びパターン１６５を介して、実装電極１６３と接続されている。よって、増幅素子１４０Ａで増幅された電気信号は、実装電極１６３から出力される。
以上のように、本実施形態の半導体装置１００Ａは、基板１６０、増幅素子１４０Ａ及び変換体１１０を重ねてスタック構造配置にしているので、小型化及び軽量化を図ることができる。また、変換体１１０は、台座１１２の増幅素子１４０Ａ側と反対側の面である上面に振動膜１１１を備えることにより、増幅素子１４０Ａに凹部を設けることなく、入力される音の進行方向に対して振動膜１１１の背面の空間である背面空間を確保できる。その結果、半導体装置１００Ａのマイクロフォン感度が高くなる。
なお、半導体装置１００Ａは、言い換えると、音を電気信号に変換する変換体１１０と、前記変換体１１０で変換された電気信号を増幅する増幅回路を有する半導体素子とを備える半導体装置であって、前記変換体１１０は、貫通孔が形成されている台座１１２と、前記貫通孔の一方の開口を塞ぐように設けられた振動膜１１１とを有し、前記振動膜１１１への前記音の入射方向において、前記振動膜１１１に対して前記貫通孔が後方となるように配置され、前記変換体１１０及び前記半導体素子とは前記音の入射方向において重なって配置されている。
また、変換体１１０と増幅素子１４０Ａとが、バンプ１２０を介したフリップチップ実装により接続されているので、ワイヤーボンディングで接続する場合と比較して、小型化できる。
また、バンプ１２０の周囲に変換体アンダーフィル１３０を充填させたので、バンプ１２０が保護され、さらに、変換体１１０と増幅素子１４０Ａとの接合を確保及び持続させる。よって、半導体装置１００Ａの耐衝撃性が高くなる。
また、変換体１１０及び増幅素子１４０Ａを覆うようにシールドキャップ１７０を備えることにより、半導体装置１００Ａは、外部からの衝撃又は電磁波などのノイズの影響を受けにくくなる。
また、シールドキャップ１７０の孔１７１を振動膜１１１の真上に形成することで、外部からの音に応じた音圧が効率良く振動膜１１１に伝達でき、振動膜１１１が振動しやすくなるので、半導体装置１００Ａのマイクロフォン感度が向上する。
上述した半導体装置１００Ａの製造方法を以下に示す。
まず、上面上に基板電極１６２と下面上に実装電極１６３を有した、基板１６０を用意する。ここで、基板１６０の基板電極１６２と実装電極１６３は電気的に接続されている。なお、図１では上層基板１６０ａ及び下層基板１６０ｂの２層構造を表しているが、実装電極１６３の数や配列に制約がなければ、単層基板でも構わない。実装電極１６３の数や配列を増やしたい場合は２層以上の多層基板にする。
次に、基板１６０の上面上に増幅素子１４０Ａを素子接着剤１６１によって接着し、増幅素子１４０Ａの電極１４２と基板電極１６２とを電気的にワイヤー１５０で接続する。
次に、増幅素子１４０Ａの上面上に、増幅素子電極１４１と変換体電極１１７とをバンプ１２０により接続することで、変換体１１０を固着する。このとき、変換体１１０を、振動膜１１１よりも空洞部１１３が増幅素子１４０Ａ側となるように配置する。
次に、増幅素子電極１４１とバンプ１２０と変換体電極１１７との接合を確保及び持続させるために、変換体アンダーフィル１３０を流し込み、変換体アンダーフィル１３０を温度などにより固める。なお、変換体アンダーフィル１３０は増幅素子電極１４１と変換体電極１１７とをバンプ１２０により接続する際に塗布などで加工してもよい。また、変換体アンダーフィル１３０は、テープ材などにより代替しても構わない。
最後に、接続された増幅素子１４０Ａ及び変換体１１０を覆うように、孔１７１が形成されたシールドキャップ１７０をキャップ接着剤１７２により基板１６０の上面に設置することで、本実施形態の半導体装置１００Ａが製造される。
ここまで、本実施形態の半導体装置１００Ａ及びその製造方法について説明してきたが、本実施形態は上記に限定されるものではない。
例えば、本実施形態の半導体装置１００Ａにおいては、バンプ１２０の保護の為に変換体アンダーフィル１３０を用いたが、変換体アンダーフィル１３０なしでも変換体１１０と増幅素子１４０Ａとの接続の強度が十分であれば、変換体アンダーフィル１３０を備えなくてもよい。この構成により、隣接するバンプ１２０間にはバンプ１２０間のピッチに応じた空間が存在する。その結果、変換体１１０の空洞部１１３から台座１１２と増幅素子１４０Ａとの隙間からシールドキャップ１７０で囲まれた空間内へ空気流出が可能となる。これにより、背面空間の容量が増加でき、振動膜１１１の圧力検出感度が向上する。つまり半導体装置１００Ａのマイクロフォン感度が向上する。
また、上記説明では、増幅素子１４０Ａの増幅素子電極１４２と基板電極１６２とを電気的にワイヤー１５０で接続した後に増幅素子１４０Ａの上方に変換体１１０を実装したが、増幅素子１４０Ａの上方に変換体１１０を実装した後に増幅素子電極１４２と基板電極１６２とを電気的にワイヤー１５０で接続しても構わない。
また、増幅素子は凹部を有し、この凹部は空洞部１１３に向かって開口していてもよい。
図２は、凹部を有する増幅素子を備える半導体装置の構成を示す断面図である。
同図に示す増幅素子１４０Ｂは、図１に示した増幅素子１４０Ａと比較して上面に凹部１４５を備える。この凹部１４５はドライエッチングやウエットエッチング等により形成される。
このように、増幅素子１４０Ｂの上面に凹部１４５が形成されることにより、背面空間の容量が増加するので、振動膜１１１が振動しやすくなり、振動膜１１１の圧力検出感度が向上する。さらに、凹部１４５を設けても増幅素子１４０Ｂのサイズは増幅素子１４０Ａと同じであるので、図２に示す半導体装置１００Ｂは、半導体装置１００Ａと比較してサイズを大きくすることなく、より一層マイクロフォン感度が向上する。
（実施形態２）
実施形態２の半導体装置は、音圧を電気信号に変換する変換体と、前記変換体で変換された電気信号を増幅する増幅回路を有する半導体素子とを備える半導体装置であって、前記半導体素子により増幅された電気信号を外部に伝送するための基板と、前記変換体は、上面から下面に貫通する第１の貫通孔が形成されている台座と、前記貫通孔の下面側の開口を塞ぐように前記台座の下面に配置され、前記音圧に応じて振動することで当該音圧を電気信号に変換する振動膜とを有し、前記半導体素子は、前記変換体の下方に配置され、当該半導体素子を上面から下面に貫通する第２の貫通孔が前記第１の貫通孔の下方に形成され、前記基板は、前記半導体素子の下方に配置され、当該基板を上面から下面に貫通する第３の貫通孔が前記第１の貫通孔の下方に形成され、前記半導体装置は、さらに、周縁が前記基板に固着され、前記変換体及び前記半導体素子を覆うように形成されているシールドキャップを備える。
図３は、実施形態２の半導体装置の構成を示す断面図である。
同図に示す半導体装置２００Ａは、図１に示した半導体装置１００Ａと比較して、基板２６０側から音が入力される構造となっている点が大きく異なる。以下、実施形態１と比較して異なる点を中心に述べる。
変換体２１０は、変換体１１０と比較して、上下方向に反対に配置され、貫通孔導体部１１４及び変換体電極１１７を備えていない。つまり、変換体２１０は、台座１１２と、台座１１２に形成されている空洞部１１３の下面側の開口を塞ぐように配置された振動膜１１１とを備える。
バンプ１２０は、変換体電極１１５の直下に配置される。
増幅素子２４０は、増幅素子１４０Ａと比較して、上面から下面に貫通する第２の貫通孔である増幅素子貫通孔２４１が形成されている。この増幅素子貫通孔２４１は、空洞部１１３の下方に形成されている。
変換体２１０と増幅素子２４０とは、半導体装置１００Ａと同様に、バンプ１２０及び変換体アンダーフィル１３０により接合されている。ここで、変換体アンダーフィル１３０は、変換体２１０の振動膜１１１と増幅素子貫通孔２４１との空間的に連続するように、つまり、増幅素子貫通孔２４１から振動膜１１１までの空間を塞がないように充填される。
変換体アンダーフィル１３０及びバンプ１２０は、空洞部１１３の台座１１２の下面側の開口を連続的に取り囲むように配置されている。
基板２６０は、基板１６０と比較して、上面から下面に貫通する第３の貫通孔である基板貫通孔２６１が形成されている。この基板貫通孔２６１は、空洞部１１３及び増幅素子貫通孔２４１の下方に形成されている。したがって、増幅素子貫通孔２４１で囲まれた空間と、基板貫通孔２６１で囲まれた空間とは、空間的に連続している。
よって、基板貫通孔２６１と増幅素子貫通孔２４１とで囲まれた空間は、半導体装置２００Ａの外部からの音を振動膜１１１へ伝達する。そして、音を伝達された振動膜１１１は、音に応じた音圧を受けて振動することで音を電気信号に変換する。
シールドキャップ２７０Ａは、シールドキャップ１７０と比較して孔１７１が形成されていない。また、シールドキャップ２７０Ａ、変換体２１０、増幅素子２４０及び基板２６０で囲まれた空間は、本実施形態において振動膜１１１の背面空間となる。より詳細には、シールドキャップ２７０Ａ、振動膜１１１、台座１１２、増幅素子２４０及び基板２６０で囲まれた空間が背面空間である。したがって、半導体装置２００Ａの背面空間は、半導体装置１００Ａの背面空間と比較して、容積をより大きくとることができる。
以上のように、本実施形態の半導体装置２００Ａは、実施形態１の半導体装置１００Ａと比較して、半導体装置２００Ａのサイズを大きくすることなく、振動膜１１１の背面空間の容積を大きくとることができる。したがって、振動膜１１１の圧力検出感度を一層向上でき、その結果、半導体装置２００Ａのマイクロフォン感度が一層向上する。
また、変換体アンダーフィル１３０及びバンプ１２０は、台座１１２の下面に対する空洞部１１３の開口部を連続的に取り囲むように配置されているので、基板２６０側から伝達されて音圧が背面空間側に漏れることなく、効率良く振動膜１１１に伝えられる。したがって、半導体装置２００Ａのマイクロフォン感度をより一層向上できる。
なお、本実施形態の半導体装置２００Ａは、音を電気信号に変換する変換体２１０と、前記変換体２１０で変換された電気信号を増幅する増幅回路を有する半導体素子とを備える半導体装置であって、前記変換体２１０は、貫通孔が形成されている台座１１２と、前記貫通孔の一方の開口を塞ぐように設けられた振動膜１１１とを有し、前記振動膜１１１への前記音の入射方向において、前記振動膜１１１に対して前記貫通孔が後方となるように配置され、前記変換体２１０及び前記半導体素子とは前記音の入射方向において重なって配置されている点が、実施形態１の半導体装置１００Ａ及び１００Ｂと共通である。
上述した半導体装置２００Ａの製造方法は、半導体装置１００Ａの製造方法とほぼ同じであるが、基板２６０に基板貫通孔２６１、増幅素子２４０に増幅素子貫通孔２４１が予め形成されていることによる位置合わせの工程等を含む点が異なる。
まず、上面上に基板電極１６２と下面上に実装電極１６３とを有し、基板貫通孔２６１
が形成された基板２６０を用意する。ここで、基板２６０の基板電極１６２と実装電極１６３とは電気的に接続されている。なお、図３では上層基板２６０ａ、下層基板２６０ｂの２層構造を表しているが、実装電極１６３の数や配列に制約がなければ、単層基板でも構わない。実装電極１６３の数や配列を増やしたい場合は２層以上の多層基板にする。また、図３では、基板２６０として一般的な樹脂系有機基板を想定しているが、リードフレームのＣｕ系、Ｆｅ系等の金属材料系やセラミック材料などの無機基板を使用しても構わない。
次に、基板２６０の基板貫通孔２６１に増幅素子貫通孔２４１を合わせるように基板２６０の上面に増幅素子２４０を素子接着剤１６１によって接着し、増幅素子２４０の電極１４２と基板電極１６２とを電気的にワイヤー１５０で接続する。ここで素子接着剤１６１は基板２６０の基板貫通孔２６１を塞がないようにする。
次に、増幅素子２４０の上面上に、変換体２１０の振動膜１１１側が増幅素子２４０側となるように、電極１４１と変換体電極１１５とをバンプ１２０により接続する。
続いて、電極１４１とバンプ１２０と変換体電極１１５との接合を確保及び持続させるために、変換体アンダーフィル１３０を流し込み、変換体アンダーフィル１３０を温度などにより固める。なお、変換体アンダーフィル１３０は電極１４１と変換体電極１１５とをバンプ１２０により接続する際に塗布などで加工してもよい。なお、上述では、増幅素子２４０の電極１４２と基板電極１６２とを電気的にワイヤー１５０で接続した後に増幅素子２４０の上方に変換体２１０を実装したが、増幅素子２４０の上方に変換体２１０を実装した後に電極１４２と基板電極１６２とを電気的にワイヤー１５０で接続しても構わない。
ここで、変換体アンダーフィル１３０は、変換体２１０の振動膜１１１と増幅素子貫通孔２４１とが空間的に連続するように、つまり、増幅素子貫通孔２４１から振動膜１１１までの空間を塞がないように充填される。つまり、基板２６０の基板貫通孔２６１と振動膜１１１と増幅素子貫通孔２４１とを空間的につなぐようにする。
その後、接続された増幅素子２４０及び変換体２１０を覆うように、前記基板２６０上にシールドキャップ２７０Ａをキャップ接着剤１７２により設置する。以上により、半導体装置２００Ａを形成する。
ここまで、本実施形態の半導体装置２００Ａ及びその製造方法について説明してきたが、本実施形態は上記に限定されるものではない。
例えば、シールドキャップは、台座１１２の上面、すなわち台座１１２に対して振動膜１１１が備えられた面に対向する面に接していてもよい。図４は、台座１１２の上面に接するように設けられたシールドキャップを有する半導体装置の構成を示す断面図である。同図に示すように、シールドキャップ２７０Ｂは、図２に示したシールドキャップ２７０Ａと比較して、台座１１２の上面に接するように、高さが低く形成されている。
このように、シールドキャップ２７０Ｂが台座１１２の上面に接して配置されることで、図３で示した半導体装置２００Ａに対して、図４で示した半導体装置２００Ｂは、より低背化できる。
（実施形態３）
実施形態３の半導体装置は、実施形態１の半導体装置１００Ａとほぼ同じであるが、増幅素子がフリップチップ実装されている点が異なる。以下、実施形態１の半導体装置１００Ａと比較して異なる点を中心に述べる。
図５は、本実施形態の半導体装置の構成を示す断面図である。同図に示すように、半導体装置３００Ａは、半導体装置１００Ａと比較して増幅素子３４０Ａが基板１６０上にフリップチップ実装されている点が異なる。また、半導体装置３００Ａは、増幅素子３４０Ａがフリップチップ実装されていることに伴い、ワイヤー１５０に代わり、増幅素子３４０Ａと基板１６０とを電気的に接続する第２のバンプであるバンプ３５０を備える。また、増幅素子３４０Ａと基板１６０との間に、素子接着剤１６１に代わり、増幅素子アンダーフィル３６１が充填されている。
増幅素子３４０Ａは、増幅素子１４０Ａと比較して、さらに、増幅素子３４０Ａを上面から下面に貫通する第２の貫通導体部である増幅素子貫通孔導体部３４１と、増幅素子３４０Ａの下面に配置された下面電極３４２とを有する。
増幅素子貫通孔導体部３４１は、増幅素子３４０Ａ上面の電極１４２と下面電極３４２とを上下方向に電気的に接続する。これにより、増幅素子３４０Ａで増幅された電気信号は、電極１４２、増幅素子貫通孔導体部３４１、下面電極３４２及びバンプ３５０を介して基板１６０へ伝えられる。
増幅素子アンダーフィル３６１は、バンプ３５０の保護と、増幅素子３４０Ａ及び基板１６０との接合を確保及び持続させるために用いられる。例えば、増幅素子アンダーフィル３６１は、熱を加えると硬化する熱硬化性樹脂である。
以上のように、本実施形態の半導体装置３００Ａは、半導体装置１００Ａと比較して増幅素子３４０Ａを基板１６０上にフリップチップ実装により配置することで、ワイヤー１５０を配置する空間を確保する必要がなく、平面サイズを小さくできる。
上述した半導体装置３００Ａの製造方法を以下に示す。本実施形態の半導体装置３００Ａの製造方法は、実施形態１に示した半導体装置１００Ａの製造方法とほぼ同じであるが、増幅素子３４０Ａを基板１６０上に実装する工程において、バンプ３５０を介して接続し、その後で、バンプを保護するための増幅素子アンダーフィル３６１を流し込む工程等が異なる。以下、実施形態１に示した半導体装置１００Ａの製造方法と異なる点について説明する。
まず、基板１６０を用意し、前記基板１６０の上面上に増幅素子３４０Ａを基板電極１６２と下面電極３４２とをバンプ３５０によって接続する。
次に、下面電極３４２とバンプ３５０と基板電極１６２との接合を確保及び持続させるために、増幅素子アンダーフィル３６１を流し込む。
次に、増幅素子３４０Ａの上面上に、振動膜１１１と振動膜１１１で塞がれた空洞部１１３を有する変換体２１０の空洞部１１３側を電極１４１と変換体電極１１７とをバンプ３５０により接続する。
次に、電極１４１とバンプ３５０と変換体電極１１７との接合を確保及び持続させるために、変換体アンダーフィル１３０を流し込み、増幅素子アンダーフィル３６１と変換体アンダーフィル１３０とを温度などにより固める。ここで、増幅素子アンダーフィル３６１と変換体アンダーフィル１３０とは、同一の材料を使用し、例えば、熱を加えると硬化する熱硬化性樹脂である。このように、増幅素子アンダーフィル３６１と変換体アンダーフィル１３０とを同等性質の材質を使用することで、アンダーフィルを硬化させるのに同一工程で硬化させやすく量産性が向上する。
その後、接続された増幅素子３４０Ａ及び変換体１１０を覆うように、前記基板１６０上に孔１７１が形成されたシールドキャップ１７０をキャップ接着剤１７２により設置する。以上により、半導体装置３００Ａを形成する。
なお、増幅素子アンダーフィル３６１と変換体アンダーフィル１３０とは異なる材料であってもよい。上記説明では、増幅素子アンダーフィル３６１と変換体アンダーフィル１３０との材質が同等で粘性が同等であったため、別工程で増幅素子アンダーフィル３６１及び変換体アンダーフィル１３０を流し込んだが、粘性の異なる、例えば平面サイズが大きい増幅素子３４０Ａ側に変換体アンダーフィル１３０より粘性の低い増幅素子アンダーフィル３６１を用いてもよい。これにより、増幅素子アンダーフィル３６１と変換体アンダーフィル１３０とを同一工程で流し込むことが可能となり量産性が向上する。
また、増幅素子アンダーフィル３６１と変換体アンダーフィル１３０とはバンプ１２０及び３５０を接合する際に塗布などで加工してもよい。
また、増幅素子アンダーフィル３６１及び変換体アンダーフィル１３０は、テープ材などにより代替しても構わない。
また、本実施形態では、バンプ１２０の接続保護のために変換体アンダーフィル１３０を用いたが、変換体アンダーフィル１３０なしでも接続保護が可能であれば、隣接するバンプ１２０間にはバンプピッチ隙間の空間が存在する。これにより、変換体１１０の空洞部１１３からシールドキャップ１７０内へ空気流出が可能となり、背面空間の容量が増えたことと同じ効果が得られるので、半導体装置３００Ａのマイクロフォン感度がよくなり音質が良化する。
また、上述では、増幅素子３４０Ａと基板１６０とをバンプ３５０によって接続した後に、増幅素子３４０Ａの上方に変換体１１０を実装したが、増幅素子３４０Ａの上方に変換体１１０を実装した後に、増幅素子３４０Ａと基板１６０とをバンプ３５０によって接続しても構わない。
ここまで、本実施形態の半導体装置３００Ａ及びその製造方法について説明してきたが、本実施形態は上記に限定されるものではない。
例えば、増幅素子と変換体１１０とが平面的に同等サイズであってもよい。
図６は、平面サイズが同等である変換体１１０と増幅素子とを有する半導体装置の構成を示す断面図である。同図に示す半導体装置３００Ｂは、図５に示した半導体装置３００Ａと比較して、増幅素子３４０Ｂと変換体１１０とが平面的に同等サイズであることである。なお、平面的に同等サイズとは、上からの投影面積の差が５％以下であり、好適には２％以下である。
このように、半導体装置３００Ｂは、変換体１１０と増幅素子３４０Ｂとを平面的に同等サイズにすることにより、増幅素子３４０Ｂの平面サイズをより小さくできるので、半導体装置３００Ａと比較して、さらに小型化・軽量化を図ることができる。
また、半導体装置３００Ｂの製造方法は、予め複数の増幅素子３４０Ａを含む半導体ウェーハと複数の変換体１１０を含むウェーハとでウェーハ同士をバンプ１２０で接合する。その後、複数の増幅素子３４０Ａを含む半導体ウェーハと複数の変換体１１０を含むウェーハとの２枚のウェーハ接合状態においてダイシング加工等を施すことで増幅素子３４０Ａと変換体１１０との接合個片状態に同時加工する。その後、増幅素子３４０Ａと変換体１１０の接合個片状態で基板１６０にバンプ３５０で接合し、シールドキャップ１７０を実装し半導体装置３００Ｂを作製する。
このように、半導体装置３００Ｂは、増幅素子３４０Ａと変換体１１０との２枚のウェーハ接合状態においてダイシング加工等で増幅素子３４０Ａと変換体１１０の接合個片状態に同時加工するため、加工時間を短縮でき製造コストダウンが可能となる。
また、例えば、半導体装置はシールドキャップ１７０を備えなくてもよいし、変換体１１０、増幅素子３４０Ａ及び基板１６０が平面的に同等サイズであってもよい。
図７は、シールドキャップを備えず、かつ、変換体１１０、増幅素子３４０Ｂ及び基板の平面サイズが同等である半導体装置の構成を示す断面図である。同図に示す半導体装置３００Ｃは、図６に示した半導体装置３００Ｂと比較して、増幅素子３４０Ｂと変換体１１０と基板３６０とが平面的に同等サイズでありシールドキャップ１７０を省いたことである。これにより、半導体装置３００Ｃは、半導体装置３００Ｂと比較して、より一層小型化・軽量化が図られる。
また、半導体装置３００Ｃの製造方法は、半導体装置３００Ｂの製造方法と同様に、予め複数の増幅素子３４０Ｂを含む半導体ウェーハと複数の変換体１１０を含むウェーハとでウェーハ同士をバンプ１２０で接合した後に、複数の増幅素子３４０Ｂを含む半導体ウェーハと複数の変換体１１０を含むウェーハとの２枚のウェーハ接合状態においてダイシング加工等を施すことで増幅素子３４０Ｂと変換体１１０の接合個片状態にする。その後、増幅素子３４０Ｂと変換体１１０の接合個片状態で基板３６０にバンプ３５０で接合し半導体装置３００Ｃを作製する。
また別の製造方法としては、複数の増幅素子３４０Ｂを含む半導体ウェーハと複数の変換体１１０を含むウェーハとの２枚のウェーハ接合状態で複数の基板３６０を含む母基板に接合した後に、増幅素子３４０Ｂと変換体１１０と基板３６０とを同時に個片加工してもよい。これにより、更なる加工時間を短縮でき製造コストダウンが可能となる。
（実施形態４）
実施形態４の半導体装置は、実施形態１に示した半導体装置１００Ａと比較して、シールドキャップが、変換体２１０及び増幅素子２４０の側面を取り囲む枠と、その枠の上に固着された板とを備える点が異なる。
図８は、実施形態４の半導体装置における構成を示す断面図であり、図９は実施形態４の半導体装置の製造方法を示す平面図である。
図８に示す半導体装置４００は、図３に示した半導体装置２００Ａとほぼ同じであるが、シールドキャップ４７０が、変換体２１０及び増幅素子２４０の側面を取り囲む枠であるリブ４７１と、そのリブ４７１の上に備えられた板である板キャップ４７２とを含む点が異なる。板キャップ４７２は、リブ４７１の上に上部接着剤４７３により固着されている。これにより、リブ４７１、板キャップ４７２及び上部接着剤４７３を備えるシールドキャップ４７０は、半導体装置２００Ａのシールドキャップ２７０Ａと同様に、変換体２１０及び増幅素子２４０を覆うことができる。このように形成されたシールドキャップ４７０は、下部接着剤４７４により基板２６０上に固着される。
このように構成される半導体装置４００の製造方法について、以下に述べる。
半導体装置４００の製造方法は、上面から下面へ第１の貫通孔が形成されている台座、及び前記第１の貫通孔を塞ぐように前記台座の下面に配置され、前記音圧に応じて振動することで当該音圧を電気信号に変換する振動膜を有し、音圧を電気信号に変換する変換体と、第２の貫通孔が形成され、前記変換体で変換された電気信号を増幅する半導体素子と、第３の貫通孔が形成され、前記半導体素子により増幅された電気信号を外部に伝送するための基板と、前記変換体及び前記半導体素子の側面を取り囲む枠と、前記枠の上に固着された板とを備える半導体装置の製造方法であって、複数の前記基板を含む第１の母材と、複数の前記枠を含む第２の母材と、複数の前記板を含む第３の母材とを組み立てる組み立てステップと、組み立てられた前記第１の母材と、前記第２の母材と、前記第３の母材とをダイシングブレードにより同時切断することにより前記半導体装置を複数個製造する切断ステップとを含む。
以下、図９を参照しながら詳細に説明する。
まず、上面上に基板電極１６２と下面上に実装電極１６３とを有し、第３の貫通孔である基板貫通孔２６１が形成された基板２６０を複数含む第１の母材である母基板ｍ２６０を用意する（図６（ａ）参照）。例えば、母基板ｍ２６０は、行列状に複数の基板２６０が配置された集合体である。ここで、基板２６０の基板電極１６２と実装電極１６３は電気的に接続されている。なお、図８では、基板２６０は上層基板２６０ａ及び下層基板２６０ｂの２層構造を表しているが、実装電極１６３の数や配列に制約がなければ、単層基板でも構わない。実装電極１６３の数や配列を増やしたい場合は２層以上の多層基板にする。また、図８では一般的な樹脂系有機基板を想定しているが、リードフレームのＣｕ系、Ｆｅ系等の金属材料系やセラミック材料などの無機基板を使用しても構わない。特にこの基板２６０の特徴は、基板２６０を貫通する基板貫通孔２６１が形成されていることである。
次に、図９（ｂ）に示すように、基板貫通孔２６１に第２の貫通孔である増幅素子貫通孔２４１を合わせるように、増幅素子２４０を母基板ｍ２６０の上面に素子接着剤１６１によって接着し、増幅素子２４０の電極１４２と基板電極１６２とを電気的にワイヤー１５０で接続する。ここで、素子接着剤１６１は基板２６０の基板貫通孔２６１を塞がないようにする。更に、増幅素子２４０の上面上に、変換体２１０の振動膜１１１側が増幅素子２４０側となるように電極１４１と変換体電極１１５とをバンプ１２０により接続する。
その後、電極１４１とバンプ１２０と変換体電極１１５との接合を確保及び持続させるために、変換体アンダーフィル１３０を流し込み、変換体アンダーフィル１３０を温度などにより固める。ここで、変換体アンダーフィル１３０は、変換体２１０の振動膜１１１と増幅素子貫通孔２４１とが空間的に連続するように、つまり、増幅素子貫通孔２４１から振動膜１１１までの空間を塞がないように充填される。つまり、基板貫通孔２６１と振動膜１１１と増幅素子貫通孔２４１とを空間的につなぐようにする。変換体アンダーフィル１３０は、例えば、熱を加えると硬化する熱硬化性樹脂である。
なお、変換体アンダーフィル１３０は電極１４１と変換体電極１１５とをバンプ１２０により接続する際に塗布などで加工してもよい。また、変換体アンダーフィル１３０をテープ材などにより代替しても構わない。更に、上述では、増幅素子２４０の電極１４２と基板電極１６２とを電気的にワイヤー１５０で接続した後に増幅素子２４０の上方に変換体２１０を実装したが、増幅素子２４０の上方に変換体２１０を実装した後に電極１４２と基板電極１６２とを電気的にワイヤー１５０で接続しても構わない。
その後、接続された増幅素子２４０及び変換体２１０を覆うように、基板２６０上に下部接着剤４７４により、複数の枠を含む第２の母材、すなわち複数のリブ４７１を含むリブ母材ｍ４７１を設置する。
次に、図９（ｃ）に示すように、リブ母材ｍ４７１上に上部接着剤４７３により、複数の板を含む複数の第３の母材、すなわち複数の板キャップ４７２を含む板キャップ母材ｍ４７２を設置する。下部接着剤４７４と上部接着剤４７３とは、同等材質の熱硬化性樹脂を用い、その板キャップ４７２を設置した後、下部接着剤４７４と上部接着剤４７３とを約１５０〜２５０℃の熱にてまた酸化防止のためＮ2雰囲気中で硬化させ固着させる。
その後、母基板ｍ２６０の下面にテープを接着する。
次に、図９（ｄ）において、母基板ｍ２６０とリブ母材ｍ４７１と板キャップ母材ｍ４７２とをダイシングブレード等で図中の矢印方向に同時切断することで、テープに保持された複数の半導体装置４００が得られる。ここで、ダイシングブレードは母基板ｍ２６０の下面に接着されたテープは切断しない。ダイシングブレードの砥粒は、例えばダイヤモンドである。なお、ダイシングブレードの砥粒はＣＢＮでも構わない。また砥粒を固着する為のボンド材は、例えばＣｕ−Ｓｎ系のメタルボンドである。なお、ボンド材は、Ｎｉ系、熱硬化性樹脂を用いても構わない。
このように、母基板ｍ２６０下面にテープを貼ることで以下の効果が得られる。ダイシングブレードで切断する際には、発生する熱を冷却するために、また切断屑の除去などのために、一般的に切削水が使用される。このとき、この切削水の水流力や切削屑などで振動膜１１１を破壊しないように注意が必要である。母基板ｍ２６０の下面にテープを貼ることで、基板貫通孔２６１に浸入する切削水や切削屑を抑制でき、振動膜１１１の破壊を防止でき、製造時の歩留まりが改善する。
なお、ダイシングブレードにて切断する際の母基板ｍ２６０の固定にテープを用いたが、別の固定方式の真空吸着でも構わない。ただし、基板貫通孔２６１と振動膜１１１は空間的につながっているため、真空吸着力にて振動膜１１１を破壊しないように注意が必要である。
最後に、テープに保持された半導体装置４００をピックアップし、図６（ｅ）に示すように半導体装置４００を得る。なお、図６（ｅ）でのＡ−Ａ’断面の詳細が、図８に示した実施形態４の半導体装置４００の断面図となる。
以上のように、本実施形態の半導体装置４００は、シールドキャップ４７０が、変換体２１０及び増幅素子２４０の側面を囲むリブ４７１と、リブ４７１の上に固着された板キャップ４７２とを有することで、製造が容易となり、コストダウンが可能となる。また、板キャップ母材ｍ４７２と母基板ｍ２６０とを同時切断することで半導体装置４００の製造コストをダウンできる。また、ダイシングブレードによる切断時にテープを用いて半導体装置４００を保持することで、切削水の水流力や切削屑などで振動膜１１１が破壊されるのを容易に防止でき、製造時における歩留まりが改善する。
なお、上記説明では、実施形態２の半導体装置２００Ａのシールドキャップ２７０Ａの構造をリブ４７１と板キャップ４７２とを有するシールドキャップ４７０とする構造について説明したが、このシールドキャップ４７０の構造を、図１０に示すように、実施形態１の半導体装置１００Ａに適用しても構わない。
図１０は、シールドキャップとして孔が形成された板キャップ４８２を有する半導体装置の構成を示す断面図である。この板キャップ４８２は、図８の板キャップ４７２と比較して振動膜１１１の上に貫通孔である孔４８３が形成されている点が異なる。
以上、本発明の半導体装置及びその製造方法について、実施形態に基づいて説明したが、本発明は、これらの実施形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を当該実施形態に施したものや、異なる実施形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。
本発明の半導体装置は、小型、かつマイクロフォン感度が高く、今後ますます高性能で薄型化および小型化を要求されるデジタルカメラや携帯電話等の分野に有用である。
１００Ａ、１００Ｂ、２００Ａ、２００Ｂ、３００Ａ、３００Ｂ、３００Ｃ、４００、１１００、１２００ 半導体装置
１１０、２１０、１１０２、１２０２ 変換体
１１１、１１０１、１２０１ 振動膜
１１２ 台座
１１３ 空洞部
１１４ 貫通孔導体部
１１５、１１７ 変換体電極
１１６ 配線
１２０、３５０ バンプ
１３０ 変換体アンダーフィル
１４０Ａ、１４０Ｂ、２４０、３４０Ａ、３４０Ｂ、１１０３、１１０４ 増幅素子
１４１、１４２ 電極
１４５、１２０７ 凹部
１５０ ワイヤー
１６０、２６０、３６０ 基板
１６０ａ、２６０ａ 上層基板
１６０ｂ、２６０ｂ 下層基板
１６１ 素子接着剤
１６２ 基板電極
１６３ 実装電極
１６４ コンタクト
１６５ パターン
１７０、２７０Ａ、２７０Ｂ、４７０、１２０６ シールドキャップ
１７１、４８３ 孔
１７２ キャップ接着剤
２４１ 増幅素子貫通孔
２６１ 基板貫通孔
３４２ 下面電極
３６１ 増幅素子アンダーフィル
４７１ リブ
４７２、４８２ 板キャップ
４７３ 上部接着剤
４７４ 下部接着剤
１１０６、１２０５ 音孔
１１０７ 金属ケース
１１０５、１２０４ 回路基板
１２０３ 半導体基板
ｍ２６０ 母基板
ｍ４７１ リブ母材
ｍ４７２ 板キャップ母材

Claims (16)

  1. 音圧を電気信号に変換する変換体と、前記変換体で変換された電気信号を増幅する増幅回路を有する半導体素子とを備える半導体装置であって、
    前記変換体は、
    上面から下面へ貫通孔が形成されている台座と、
    前記貫通孔の上面側の開口を塞ぐように配置され、前記音圧に応じて振動することで当該音圧を電気信号に変換する振動膜とを有し、
    前記半導体素子は、前記貫通孔を塞ぐように前記変換体の下方に配置される
    半導体装置。
  2. 前記半導体素子は、凹部を有し、
    前記凹部は、前記貫通孔に向かって開口している
    請求項１記載の半導体装置。
  3. 前記半導体装置はさらに、前記台座の下面に第１のバンプを備え、
    前記台座は、当該台座を上面から下面に貫通する第１の貫通導体部を有し、
    前記振動膜と前記半導体素子とは、前記第１の貫通導体部及び前記第１のバンプを介して電気的に接続されている
    請求項１又は２記載の半導体装置。
  4. 前記半導体装置はさらに、前記第１のバンプの周囲に充填されたアンダーフィルを備える
    請求項３記載の半導体装置。
  5. 前記変換体と前記半導体素子とは、上からの投影面積が実質的に等しい
    請求項３又は４記載の半導体装置。
  6. 前記半導体装置はさらに、
    前記半導体素子の下面に第２のバンプと、
    前記半導体素子の下方に前記第２のバンプを介して設けられ、前記半導体素子により増幅された電気信号を外部に伝送する電気配線を有する基板とを備え、
    前記半導体素子は、当該半導体素子を上面から下面に貫通する第２の貫通導体部を有し、
    前記電気配線と前記第２の貫通導体部とは、前記第２のバンプを介して電気的に接続され、
    前記基板と前記半導体素子とは、上からの投影面積が実質的に等しい
    請求項５記載の半導体装置。
  7. 前記半導体装置は、さらに、
    前記変換体及び前記半導体素子を覆うように形成されたシールドキャップを備え、
    前記シールドキャップは、周縁が前記基板に固着され、前記音圧を前記振動膜へ伝達するための音孔が形成されている
    請求項５記載の半導体装置。
  8. 前記音孔は、前記貫通孔の上方に形成されている
    請求項７記載の半導体装置。
  9. 前記シールドキャップは、
    前記変換体及び前記半導体素子の側面を取り囲む枠と、
    前記枠の上に固着された板とを備える
    請求項７又は８記載の半導体装置。
  10. 音圧を電気信号に変換する変換体と、前記変換体で変換された電気信号を増幅する増幅回路を有する半導体素子とを備える半導体装置であって、
    前記半導体素子により増幅された電気信号を外部に伝送するための基板と、
    前記変換体は、
    上面から下面に貫通する第１の貫通孔が形成されている台座と、
    前記貫通孔の下面側の開口を塞ぐように前記台座の下面に配置され、前記音圧に応じて振動することで当該音圧を電気信号に変換する振動膜とを有し、
    前記半導体素子は、前記変換体の下方に配置され、当該半導体素子を上面から下面に貫通する第２の貫通孔が前記第１の貫通孔の下方に形成され、
    前記基板は、前記半導体素子の下方に配置され、当該基板を上面から下面に貫通する第３の貫通孔が前記第１の貫通孔の下方に形成され、
    前記半導体装置は、さらに、
    周縁が前記基板に固着され、前記変換体及び前記半導体素子を覆うように形成されているシールドキャップを備える
    半導体装置。
  11. 前記シールドキャップは、前記台座の上面に接する
    請求項１０記載の半導体装置。
  12. 前記半導体装置は、さらに、前記台座の下面にバンプ及びアンダーフィルを有し、
    前記変換体と前記半導体素子とは、前記バンプを介して電気的に接続され、
    前記アンダーフィルは前記バンプの周囲に充填されている
    請求項１０又は１１記載の半導体装置。
  13. 前記バンプ及び前記アンダーフィルは、前記台座の下面に対する前記第１の貫通孔の開口部を連続的に取り囲むように配置されている
    請求項１２記載の半導体装置。
  14. 前記シールドキャップは、
    前記変換体及び前記半導体素子の側面を取り囲む枠と、
    前記枠の上に固着された板と
    を備える請求項１０記載の半導体装置。
  15. 上面から下面へ第１の貫通孔が形成されている台座、及び前記第１の貫通孔を塞ぐように前記台座の下面に配置され、前記音圧に応じて振動することで当該音圧を電気信号に変換する振動膜を有し、音圧を電気信号に変換する変換体と、第２の貫通孔が形成され、前記変換体で変換された電気信号を増幅する半導体素子と、第３の貫通孔が形成され、前記半導体素子により増幅された電気信号を外部に伝送するための基板と、前記変換体及び前記半導体素子の側面を取り囲む枠と、前記枠の上に固着された板とを備える半導体装置の製造方法であって、
    複数の前記基板を含む第１の母材と、複数の前記枠を含む第２の母材と、複数の前記板を含む第３の母材とを組み立てる組み立てステップと、
    組み立てられた前記第１の母材と、前記第２の母材と、前記第３の母材とをダイシングブレードにより同時切断することにより前記半導体装置を複数個製造する切断ステップと
    を含む製造方法。
  16. さらに、
    前記組み立てステップと前記切断ステップとの間に、前記第１の母材の前記第２の母材側と対向する面上にテープを接着する接着ステップと、
    前記切断ステップの後に、切断された前記第１の母材から前記テープを剥がす剥離ステップと
    を含む請求項１５記載の製造方法。
JP2009089574A 2009-04-01 2009-04-01 半導体装置とその製造方法 Withdrawn JP2010245645A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009089574A JP2010245645A (ja) 2009-04-01 2009-04-01 半導体装置とその製造方法
PCT/JP2010/001024 WO2010113384A1 (ja) 2009-04-01 2010-02-18 半導体装置とその製造方法
US13/247,226 US20120018820A1 (en) 2009-04-01 2011-09-28 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009089574A JP2010245645A (ja) 2009-04-01 2009-04-01 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JP2010245645A true JP2010245645A (ja) 2010-10-28

Family

ID=42827702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009089574A Withdrawn JP2010245645A (ja) 2009-04-01 2009-04-01 半導体装置とその製造方法

Country Status (3)

Country Link
US (1) US20120018820A1 (ja)
JP (1) JP2010245645A (ja)
WO (1) WO2010113384A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012222473A (ja) * 2011-04-06 2012-11-12 Nec Access Technica Ltd 防水マイク構造及びそれを用いた防水型の携帯端末装置
JP2020056711A (ja) * 2018-10-03 2020-04-09 Tdk株式会社 センサー用パッケージ基板及びこれを備えるセンサーモジュール
JP2020078018A (ja) * 2018-11-09 2020-05-21 新日本無線株式会社 トランスデューサ装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012209235B4 (de) * 2012-05-31 2023-08-10 Robert Bosch Gmbh Sensormodul mit zwei mikromechanischen Sensorelementen
US8809973B2 (en) * 2013-01-23 2014-08-19 Infineon Technologies Ag Chip package comprising a microphone structure and a method of manufacturing the same
US10097918B2 (en) 2013-01-23 2018-10-09 Infineon Technologies Ag Chip arrangement and a method for manufacturing the same
US9704829B2 (en) 2013-03-06 2017-07-11 Win Semiconductor Corp. Stacked structure of semiconductor chips having via holes and metal bumps
TWI524487B (zh) * 2013-03-06 2016-03-01 穩懋半導體股份有限公司 結合基板通孔與金屬凸塊之半導體晶片之製程方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1188992A (ja) * 1997-09-03 1999-03-30 Hosiden Corp 集積型容量性変換器及びその製造方法
JPH11266499A (ja) * 1998-03-18 1999-09-28 Hosiden Corp エレクトレットコンデンサマイクロホン
JP4264104B2 (ja) * 2004-03-09 2009-05-13 パナソニック株式会社 エレクトレットコンデンサーマイクロホン
WO2006011383A1 (ja) * 2004-07-30 2006-02-02 Murata Manufacturing Co., Ltd. 非可逆回路素子、その製造方法及び通信装置
JP2006211468A (ja) * 2005-01-31 2006-08-10 Sanyo Electric Co Ltd 半導体センサ
JP2007263677A (ja) * 2006-03-28 2007-10-11 Yamaha Corp 半導体装置
JP2007180201A (ja) * 2005-12-27 2007-07-12 Yamaha Corp 半導体装置
JP4850086B2 (ja) * 2007-02-14 2012-01-11 パナソニック株式会社 Ｍｅｍｓマイクロホン装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012222473A (ja) * 2011-04-06 2012-11-12 Nec Access Technica Ltd 防水マイク構造及びそれを用いた防水型の携帯端末装置
JP2020056711A (ja) * 2018-10-03 2020-04-09 Tdk株式会社 センサー用パッケージ基板及びこれを備えるセンサーモジュール
US11053118B2 (en) 2018-10-03 2021-07-06 Tdk Corporation Sensor package substrate and sensor module having the same
JP7110888B2 (ja) 2018-10-03 2022-08-02 Tdk株式会社 センサー用パッケージ基板及びこれを備えるセンサーモジュール
JP2020078018A (ja) * 2018-11-09 2020-05-21 新日本無線株式会社 トランスデューサ装置
JP7193066B2 (ja) 2018-11-09 2022-12-20 日清紡マイクロデバイス株式会社 トランスデューサ装置

Also Published As

Publication number Publication date
WO2010113384A1 (ja) 2010-10-07
US20120018820A1 (en) 2012-01-26

Similar Documents

Publication Publication Date Title
WO2010113384A1 (ja) 半導体装置とその製造方法
JP5763682B2 (ja) Ｍｅｍｓ及びａｓｉｃを備える小型化した電気的デバイス及びその製造方法
US8043897B2 (en) Method for forming micro-electro-mechanical system (MEMS) package
US8179678B2 (en) Electronic component module
US8571249B2 (en) Silicon microphone package
US10200010B2 (en) Elastic wave filter device
US20080219482A1 (en) Condenser microphone
TWI533715B (zh) Packaging Method of Stacked Micro - Electromechanical Microphone
TW201230821A (en) Microphone unit
JP4655017B2 (ja) 音響センサ
US20150061045A1 (en) MEMS Device
JP2010041565A (ja) マイクロホンユニットおよびその筐体の製造方法
JP2010141870A (ja) シリコンマイクロホンモジュール及びその製造方法
JP6580356B2 (ja) 単一指向性ｍｅｍｓマイクロホン
WO2011104784A1 (ja) 変換体モジュール及びその製造方法
Feiertag et al. Flip chip packaging for MEMS microphones
JP2008136195A (ja) コンデンサマイクロホン
JP2007071821A (ja) 半導体装置
JP4642634B2 (ja) 音響センサの製造方法
JP2008211466A (ja) マイクロホン用パッケージ、マイクロホン搭載体、マイクロホン装置
JP2009260924A (ja) マイクロフォンとその製造方法
TWI532388B (zh) Microelectromechanical Microphone Packaging
JP2009055490A (ja) マイクロホン装置
KR101392751B1 (ko) 표면 탄성파 필터 및 그 제조 방법
JP7118632B2 (ja) マイクロフォン用パッケージおよびマイクロフォン装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120305

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20121126