TWI292207B - Method of manufacturing semiconductor device, semiconductor device, stacked semiconductor device, circuit board and electronic instrument - Google Patents

Method of manufacturing semiconductor device, semiconductor device, stacked semiconductor device, circuit board and electronic instrument Download PDF

Info

Publication number
TWI292207B
TWI292207B TW094145659A TW94145659A TWI292207B TW I292207 B TWI292207 B TW I292207B TW 094145659 A TW094145659 A TW 094145659A TW 94145659 A TW94145659 A TW 94145659A TW I292207 B TWI292207 B TW I292207B
Authority
TW
Taiwan
Prior art keywords
semiconductor
semiconductor device
semiconductor wafer
wafer
trench
Prior art date
Application number
TW094145659A
Other languages
English (en)
Other versions
TW200636937A (en
Inventor
Motohiko Fukazawa
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of TW200636937A publication Critical patent/TW200636937A/zh
Application granted granted Critical
Publication of TWI292207B publication Critical patent/TWI292207B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Thin Film Transistor (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

1292207 九、發明說明： • 【發明所屬之技術領域】 本發明係有關於半導體裝置之製造方法、半導體裝置、 層疊半導體裝置、電路基板、以及電子機器。 【先前技術】 近年，隨著行動電話、筆記型電腦、及pda (Personal data assistance)等攜帶型電子機器對體積小、重量輕的要 求，其内部所採用的半導體裝置等各種電子零件也朝縮小 _ 體積發展。於此背景下，半導體裝置之三次元封裝技術應 運而生。二次元封裝技術為一種層疊技術，其係將具有相 同機能之半導體，或具有不同機能之半導體予以層疊。 同時，半導體裝罝為進行三次元封裝，以體積小且薄者 為佳。因此，於特開2001_127206號公報公開一種薄型半 導體裝置之製造方法，如：於半導體晶圓上形成複數個半 導體裝置後，經背磨薄化半導體晶圓的厚度，再經由切割 處理切斷半導體晶圓，將半導體裝置單片化。 而、、i半導體ag圓的背磨處理後，將形成一種稱為損傷層 的裂縫（crack)。此裂縫易成為半導體晶圓破裂的起點，降 低半導體晶圓本身的抗折強度。此外，經半導體晶圓切割 處理切斷而成的半導體晶片的侧壁部，將產生缺口或裂 縫。因此’半導體晶片容易以上述之缺口或裂縫為起點而义 破裂，降低採用此半導體晶片的半導體裝置本身之強度。 同時，經切割處理所切斷的半導體晶片之邊緣部分，略呈 直角狀。如此一來，此邊緣部分所產生之應力集中，將使 107539-960621.doc 1292207 呈薄片之半導體晶片容易發生破裂或缺口，降低半導體裝 置的強度。 【發明内容】 本發明係鑑於上述情形而發明，其目的在於提供半導體 裝置之製造方法、半導體裝置、層疊半導體裝置、電路基 板及電子機器，其中使用強度已增強之半導體晶片，其係 由半導體晶圓Μ單片化所製成。 本發明之半導體裝置之製造方法之步驟包含：準備具有 複數個半導體元件部的半導體晶圓，於上述之複數個半導 體元件部的主動面形成穴部，㈣穴部内形《絕緣膜，透 過讓絕緣層，將突出於上述主動面之導電材料埋入上述之 $部，以形成導電冑；於上述帛導體晶圓之主動面的元件 範圍外周所設之切斷範圍上，形成未貫穿上述半導體晶圓 之第1溝槽；以接著層黏接半導體晶圓與支撐體，避免使 上述絕緣膜曝露在外，研削上述主動面與相反側的背面， 薄化上述半導體晶圓的厚度； —之後，於上述第i溝槽相反側的上述背面，形成未貫穿 第1溝槽之第2溝槽；於上述半導體晶圓背面進行等向性钱 刻處理’使上述絕緣膜露出，降低上述半導體晶圓之厚 度，使上述第！溝槽與第2溝槽連結，分割上述複數之半導 體元件部，形成複數個半導體晶片；藉由上述背面之敍刻 處理’使上述絕緣臈自上述導電部露出，於上述各半導體 元件部中形成貫穿電極；藉由將上述半導體晶片自上述支 撐體上剝離’使上述複數個半導體元件部單片化。 107539-960621.doc 1292207 本發月之半導體裝置之製造方法，製造出第^籌槽與第2 溝槽以形成較薄部分。-方面藉由等向性㈣薄化半導體 晶圓的厚度，_溶解較薄部分，連結第2溝槽與第磺 槽。將半導體晶圓之複數個半導體元件部分割為複數個半 導體晶片。採用等向性蝕刻’以避免因研削或研磨等處理 薄化半導體晶圓厚度時所形成之裂縫（破碎層）。 另方面，如以切割方式形成第2溝槽，將使第2溝槽之 壁面形成損傷層。此時，以等向性㈣除去第2溝槽之損 傷層’可避免上述半導體晶片背面邊緣部分所產生之缺 Π 〇 匕夺等向陡蝕刻使上述半導體晶片背面之邊緣部呈彎 f半導體aa片背面之邊緣部形成彎曲狀，可緩 集中，提高半導體晶片之強度。 ^ 同時’上述之半導體裝置之製造方法中，上述之等向性 钱刻最好採用旋轉银刻的方式，其係—邊旋轉上述半導導 體晶圓，再將㈣劑滴於該半導體晶圓背面上。 如此’進行難刻時’ #刻劑可均句塗佈於半導體晶圓 上，使半導體晶圓之膜厚薄度一致。 再者’上述之半導體之_生 T守菔方法中，上述第2溝槽之寬 度，最好小於第1溝槽之寬度。 第2溝槽形成於半導體曰H b /、、 等體曰曰片月面，所形成的位置與形成 於半導體晶片主動面之裳彳、、番播 、 勒1^之弟1溝槽正好相反。此時，若以垂 直方向透視半導體晶圓 、卜 0弟2溝槽之形成範圍將與第1溝槽 之形成範圍重疊，曰笛9、、巷播 弟溝槽之形成範圍包含在第1溝槽形 107539-960621.doc 1292207 成範圍之内側。 匕即使第1溝槽的中心位置與第2溝槽的中心位置無 法凡全重疊，第2溝槽的形成範圍依然在第1溝槽的形成範 圍之内。製作上述之第2溝槽時，便不需要高精密之定位 準確度，使第2溝槽易於形成。 同時，上述之半導體裝罝之製造方法中，最好包含以下 v ^ •於上述第1溝槽形成後，將樹脂填入該第1溝槽，形 成樹知層，以上述等向性蝕刻薄化上述半導體晶圓之厚 度’使上述第2溝槽深達上述樹脂層；其後，切斷上述樹 脂層形成半導體晶片；自上述支撐體將上述半導體晶片剝 離。 右以切割方式形成第1溝槽，第1溝槽之内壁面將形成裂 縫。此時，將樹脂層填入上述第！溝槽中，上述^溝槽之 壁面所形成的裂縫將被樹脂層所被覆。如此一來，上述 樹脂層便可防止裂縫的惡化。㈣，上層亦可防止 裂縫所仏成的半導體晶片抗折強度低落。同時，上述樹脂 層填補了形成於半導體晶片側壁部的上述第❻槽與第2溝 槽之寬度不同所形成的落差，可防止該落差造成半導體晶 片的缺口。 5 、述之半導體裝置之製造方法中，上 好使用具有透純的㈣。 如此—來，若黏接支撐體的接著層，其特性係以紫外線 “、、射便可降低其黏性者，便 ' — 1 I易將丰導體晶圓自支撐體 釗離以進仃半導體裝置之單片化。 107539-960621.doc 1292207 同時 > 上述之本道 +導體裝置之製造方法中，上述 層’最好是使用因紫外飨 接者 系外線射便可降低黏性者。 如此來，由於採用具有透光性的支撐體，可由光的照 射使半導體晶圓自支撐體剝離，使半導體裝置之單片化易、 於進行。 本發明之半導體裝置包含：半導體晶片，其具有主動 面，以及背面，其係形成於該主動面之反面、邊緣部呈彎
曲狀，積體電路’其係形成於上述半導體晶片之上述主動 面上；貫通電極，其係貫通上述半導體晶片，突出於上述 主動面及上述背面。 依照本發明之半導體裝置，半導體晶片背面之邊緣部呈 彎曲狀，因此可緩和上述邊緣部之應力集中。同時，即使 半導體晶片變薄，仍可提高該半導體晶片之強度。 同時，上述之半導體裝置中，上述半導體晶片之主動面 之邊緣部最好以樹脂層覆蓋。 若於半導體晶片之主動面進行切割，該切割將使主動面 的邊緣部分產生缺口或裂縫。依照本發明，樹脂層將被覆 缺口及裂縫所在之邊緣部分，因此半導體晶片得以補強， 防止缺口及裂縫惡化，提高半導體晶片之強度。 本發明之層疊半導體裝置，係由複數個上述之半導體裝 置層疊而成。 本發明之層疊半導體裝置，係由複數個上述強度高之半 導體裝置層疊而成，具有此種特性之層疊半導體裝置強度 更強、可靠度更高。 107539-960621.doc -10- I292207 本發明之電路基板，係具備上述強度高之半導體裝置， 或可靠度高之層疊半導體裝置，具有此類裝置之電路基板 本身之強度更強、可靠度更高。 、本發明之電子機器具有上述之電路基板。 、 本發明之電子機器，係具備上述強度強、可靠度高之電 • 路基板，具有此類裝置之電子機器本身之強度更強、可靠 度更高。 ^ 【實施方式】 針對本發明之半導裝置之裝造方法、半導體裝置、層疊 半導體裝置、電路基板、以及電子機器進行如下說明。 首先，針對本發明之半導體裝置丨之製造方法之一實施 例進行如下說明。於說明上述半導體裝置丨時，針對製造 半導體裝置1所使用的半導體晶圓進行說明。 圖1是一矽晶圓（半導體晶圓）100的平面圖，該晶圓包含 Si，用來製造本發明之半導體裝置。該矽晶圓1〇〇之主動 • 面1〇A上，設有複數個半導體元件部80。複數個半導體元 件部80經貫通電路形之形成步驟或切斷矽晶圓1〇〇的步 驟，各個半導體元件部80將成為半導體晶片1〇。半導體裝 置1包含半導體晶片10。 各個半導體元件部80之主動面10A上，有電子回路，該 電子回路包含電晶體、記憶元件、其他電子元件加上電路 配線以及電極片等。另-方面，與上述主動面i〇a相反側 之背面（參照圖2)並沒有這些電子回路。 本實施形態中，矽晶圓100之主動面1〇A，與半導體元件 107539-960621.doc -11 -
1292207 部80及半導體晶片i〇之主動面10A相同；主動面1〇A相反 側之背面10B，與半導體元件部8〇及半導體晶片1〇之背面 1〇B相同。此外，上述半導體晶片1〇，係元件基板，其包 含構成半導體裝置1之上述驅動電路等。 圖2(a)至圖2(e)係以模型的方式來顯示之步驟圖，其係 顯示本實施形態之半導體裝置1之製造方法中，於上述半 導體晶片10上埋入導電部之步驟。同時，圖3至圖6為剖面 圖，其係顯示以本實施形態之半導體裝置丨之製造方法所 處理之半導體晶片1〇之表面部分的細節。此外，圖2至圖7 係顯不貫通電極之形成步驟，其中針對半導體元件部8〇上 形成貫通電極12時加以說明。 圖2(a)係圖1所示之上述半導體元件部8〇之概略剖面圖。 而圖3(a)，係圖2(a)中標示為符號B之處的放大圖。 首先，如圖3(a)所示，依序於上述半導體元件部8〇上形 成包含Si〇2的絕緣膜13，以及包含硼磷矽玻璃（BpsG:
Boron doped Phospho-Silicate Glass)之層間絕緣膜 14，上 述半導體元件部形成於矽晶圓1 〇〇中。 其次，於該層間絕緣膜14上，形成電極片16。該電極片 16由包含Ti的第1層16a、包含ΉΝ(氮化鈦）的第2層161^、包 含AlCu(鋁/銅）的第3層16c '包含TiN的第4層（覆蓋層） 所構成。又，上述電極片16，於圖中未顯示之處與半導體 元件部80之主動面10A上所形成之電路相通。此外，電極 片16下方並沒有電路。 上述電極片16之層疊構造依濺鍍形成，包含第1層16a、 107539-960621.doc • 12 1292207 第2層16b、第3層16c、以及第4層16d，全數形成於層間絕 緣膜14之上，以光阻劑等經圖案製備形成一定之形狀（如 圓形）。此外，本實施形態中，以上述之層疊構造所形成 的電極片16為例進行說明，但電極片i 6之形成，亦可採用 電阻低之銅作為單層構造。同時，電極片16之構成必要時 可依電性特性、物理特性以及化學特性適當調整，不需受 上述之限。 同時，上述層間絕緣膜14上，形成保護膜19，其被覆部 分之電極片16。該保護膜19最好是包含Si〇2 (二氧化矽）、
SiN(氣化石夕）、1亞醯胺樹脂等；或由上層疊8丨〇2所構 成；或由Si〇2上層疊SiN。 而如圖2(b)所示，於半導體元件部8〇之主動面1〇A上形 成穴部。在此將詳細說明形成穴部之步驟，請參照圖3至 圖5。 首先，以旋轉塗佈法、浸潰法、或喷霧塗佈法等方法將 光阻劑（未圖示）全面塗佈於保護膜19上。之後，在保護膜 19上塗佈光阻劑，進行預烤。之後，使用一定之圖案所形 成之遮罩進行曝光處理與顯像處理，將光阻劑以圖案製備 成一疋之形狀。此外，光阻劑的形狀配合電極片丨6之開口 形狀及半導體元件部80上所形成之孔的剖面形狀來設定。 光阻劑的圖案製備完成後便進行後烤。接著，如圖3(b)所 示，以乾蝕刻使包覆於電極片16上之保護膜19的一部分形 成開口部Η1。該保護膜19上所形成之開口部i之剖面形狀 的設定，係配合電極片16之開口形狀及半導體元件部8〇上 -13 - 107539-960621.doc 1292207 所形成之孔的剖面形狀。 其次，以於已形成開口部H1之保護膜19上的光阻劑作為 遮罩’利用乾㈣使電極片16形成開α。圖叫為一剖面 圖，顯示電極片16開口後形成開口部2的狀態。此外，圖 3(a)至圖3(c)中’省略了光阻劑。如圖3(c)所*，於保護膜 19上所形成之開口部H1的直徑，與電極片16上所形成之開 口部2之直徑大致相同。 接著以上述之步驟中所使用的光阻劑作為遮罩，對層 間絕緣膜14及絕緣膜13進行蝕刻，使其顯露出半導體元件 部80 ’如圖4(a)所示。圖4⑷為—剖面圖，其顯示層間絕 緣膜14及絕緣膜13於蝕刻後，半導體元件部80部分露出之 狀態。光阻劑形成於保護膜19之上，作為遮罩使用，此時 便可以剝離液或灰化使之剝離。 此外，上述製程中，一直使用同一光阻劑遮罩重覆進行 蝕刻仁於各蝕刻步驟結束後，當然可將光阻劑重新進行 圖案製備。 接下來的步驟，係以保護膜19為遮罩進行乾餘刻，將半 導體元件邛80穿孔，如圖4(b)所示。乾蝕刻可採用 (Reactive Ion Etching)^iCp (Inductively Coupled Plasma)^ 方式。 如圖4(b)所示，為了以保護膜19作為遮罩於半導體元件 口 P 80上穿孔’半導體元件部⑼上所形成之穴部Η]之直徑， 與保濩膜19上所形成之開口部⑴之直徑須大致相同。因 此，保濩膜19上所形成之開口部m之直徑、電極片16上所 107539-960621.doc
-14- 1292207 形成之開口部H2之直徑以及半導體元件部80上所形成之穴 部H3之直徑，均大致相同。此外，穴部H3的深度，視最 後形成之半導體晶片之厚度而定。 其次，如圖2(b)所示，於保護膜19之正面，與穴部H3之 内壁及底面上形成絕緣膜20。圖5(a)為一剖面圖，其係顯 示於電極片16之上方，與穴部H3之内壁及底面上形成絕緣 膜20之後的狀態。該絕緣膜20之設置，係為防止漏電的發 生或防止半導體元件部80遭氧氣及水分等之侵蝕。絕緣膜 20所使用之材料包括：採用PECvd (Plasma Enhanced Chemical Vapor Deposition)所形成之四乙基矽酸鹽（Tetra
Ethyl Ortho Silicate: Si(OC2H5)4 :以下稱為 TEOS)，即PE- TEOS ;以及採用臭氧CVD所形成之te〇S，即〇3_TEOS。 另外’採用CVD所形成之氧化石夕亦可。 其次，以旋轉塗佈法、浸潰法、或噴霧塗佈法等方法於 保濩膜19上對光阻劑（未圖式）進行全面塗佈。 其後，進行預烤，利用一定之圖案所形成之遮罩進行曝 光處理及顯像處理，將光阻劑進行圖案製備，形成光阻劑 之開口部。該光阻劑之開口部形成於穴部H3周圍所形成的 電極片16的上方。光阻劑之開口部以穴部犯為中心，呈環 狀。接著，將經圖案製備後的光阻劑進行後烤。其後，除 去經乾㈣而覆蓋於部分電極片16上之絕緣㈣及保護膜 19 ’將電極片16之-部分開口。此時，將電極片16所包含 之第4層16d的一部分一併除去。 圖5(b)為一剖面圖，其係顯示除去被覆於電極片μ上之 107539-960621 .doc 15 1292207 絕緣膜20與部分保護膜19後之狀態。如圖5(b)所示，電極 片16的正面（第3層16的正面），已形成開口部H4。該開口 口p H4使電極片16之第3層16顯露出來。該開口部H4的形 成’使以下即將說明之貫通電極（電極部）12與電極片16的 連接成為可能。此外，開口部H4只要避開穴部H3所形成 的位置即可。同時，開口部H4亦可與穴部H3相鄰。 接著，如圖6(a)所示，於半導體元件部8〇之主動面1〇A 上形成底膜26。此時，由於整個半導體元件部8〇的正面均 有底膜26形成，因此無論是電極片16露出的部分、或穴部 H3的内壁與底部，均有底膜26覆蓋。底膜26由阻障層與晶 種層形成。底膜之形成步驟首先形成阻障層，再於該阻障 層上形成晶種層。阻障層若為TiW，種子層則為Cu。兩者 可以IMP法（Ion Metal Plasma)、或真空蒸鍍、濺鍍、離子 喷鍍等PVD (Physical Vapor Deposition)法來形成。上述底 膜26充分覆蓋電極片16與絕緣膜20之間的落差，使電極片 16上方與絕緣膜20上方（含穴部H3之内部）成為連續的一 片。在此所指的落差，係電極片16的第3層16c之正面高 度，與絕緣膜20之正面高度之間的差距所產生的落差。 底膜26形成後，如圖2(c)所示，於半導體元件部8〇之主 動面10A上塗佈抗電鍍劑。接著，將抗電鍍劑進行圖案製 備，形成抗電鍍圖案56，其係僅於形成導電部24的部分造 成開口。此外，圖2(c)至圖2(e)中，已省略上述底膜26之 圖示。接著，進行電解鍍銅，依圖2(d)所示，於半導體元 件部80的穴部H3及抗電鍍圖案56的開口部填入cu(銅）作為 107539-960621.doc -16 -
1292207 導電材料，形成導電部24。 上述導電部24形成後，如圖2(e)所示，將半導體元件部 80正面所形成之抗電鍍圖案56剝離。接著，除去抗電鑛圖 案56所被覆的底膜26。此時，由於底膜26係一具導電性之 膜，如圖6(a)所示，若底膜26殘留，該底膜％將使於基板 1〇上形成的所有導電部24之間互相通電。為此，除去底膜 26不需要的部分，使個別導電部24之間絕緣。底膜％不需 要的部分，即露出於表面的部分。同時，圖6(b)為一剖面 圖，其係詳細顯示上述導電部24之結構。該導電部24為半 導體元件部80之主動面ι〇Α上突出的突起物，同時亦有部 分埋於半導體元件部80中。同時，如圖6(b)所示，標注為 符號C之處，導電部24可與電極片16通電。 (第1溝槽之形成步驟） 接著，如圖7(a)所示，使用精密刀片（未圖示），於石夕晶 圓100之主動面10A之元件範圍外圍所設之切斷範圍，形成 第1溝槽22，其深度切勿慣穿矽晶圓。此外，上述切斷範 圍’意指上述石夕晶圓1 00上相鄰之半導體元件部8 〇之間的 間隙（參照圖1)。 (薄化半導體晶片膜厚厚度之步驟） 接下來，如圖7(b)所示，藉由紫外線（UV光）反應型的接 著層17，將上述半導體晶片1〇之主動面10 a黏著於具透光 性之玻璃板（支撐體）上。紫外線反應型之上述接著層丨7， 經紫外線照射，黏度將降低。因此，使紫外線穿透支持石夕 晶圓100的透光性玻璃板200，接著層將與紫外線產生反 107539-960621.doc -17·
1292207 應，使黏度降低，黏著於上述玻璃板200的矽晶圓1〇〇便可 輕易剝離。 上述玻璃板200係WSS (Wafer Support System)的形態之 一，半導體晶片（矽晶圓）10，以玻璃板2〇〇作為支撐。於 是，矽晶圓100在黏著於玻璃板200的狀態下進行背磨，降 低其膜厚的厚度。此種背磨作業，可採用研削處理或研磨 處理等薄化加工。此外，上述之背磨作業進行時，切勿損
壞半導體晶片10上之導電部24’勿使該導電部24曝露於 外。 (第2溝槽之形成步驟） 接下來，如圖8(a)所示，於半導體晶片1〇之背面1〇B形 成第2溝槽23。在此，與上述第1溝槽22同樣使用精密刀片 以形成第2溝槽23。第1溝槽22係形成於半導體晶片之主動 面l〇A上，第2溝槽23的位置係為第i溝槽的正反面。此 外，上述第2溝槽23之内壁面23a，將成為半導體晶片1〇之 側壁部10C的一部分，該侧壁部由濕蝕刻所形成，稍後再 述。 此時’若上述第1溝槽22與第2溝槽23的寬度產生差異， 則上述第1溝槽22與上述第2溝槽23連結時（參照圖8(b))， 半導體晶片1〇之侧壁部10C將產生落差。半導體晶片1〇將 於該落差部分產生缺口，恐將降低半導體晶片1〇之強度。 因此，於本實施形態中，應使上述第1溝槽22之寬度與上 述第2溝槽23之寬度大致相等。此外，上述所謂之大致相 等，若落差不至於使上述侧壁部10C產生缺口，丨楚 107539-960621.doc -18- 1292207 溝槽23之寬度可小於上述第i溝槽22之寬度。如此一來， 可容許上述第2溝槽23於形成時產生些許位置上的誤差， 使上述第2溝槽23形成時之定位較易於進行。 此時，經背磨作業的半導體晶片10之背面1〇B，將產生 裂縫，係稱為損傷層。該損傷w成為破裂的起點，降低 半導體晶片10之抗折強度。同時，上述第2溝槽23的表面 上同樣會產生裂缝。 而因上述第2溝槽23的形成，與半導體晶片1〇背面1〇B的 邊緣部23b，因精密刀片而產生缺口，稱為裂痕（chipping)。 上述之裂痕及缺口將使半導體晶片1〇之強度降低。同 時，上述裂縫於半導體晶片10中惡化’將使基板易於破 裂’降低半導體晶片10的抗折強度。 因此，本實施形態之半導體裝置i之製造方法，以下述 之步驟，於矽晶圓100之背面10B進行等向性蝕刻，薄化矽 晶圓100之厚度，使被覆於上述導電部24上之絕緣膜2〇曝 露出來(參照圖啊。此外，等向性蝕刻最好採用濕蝕刻 法。 此外，於本實施形態中，上述濕蝕刻法之具體方式，採 用旋轉㈣法，使上述石夕晶圓旋轉，於半導體晶圓10之背 面10b上，滴下蝕刻劑，如氟酸與硝酸的混合液。如此， 便可減低半導體晶圓的膜厚厚度。 同時，圖8(a)所示，因第i溝槽22與該第i溝槽22正反面 的第2溝槽23已形成，故矽晶圓1〇〇上已形成一較薄部分 100A該啟薄部分100A的厚度，相較於矽晶圓1〇〇的厚度 107539-960621.doc
-19- / CT 1292207 薄了許多。因此，以渴巍 …、蝕刻將較溥部分溶解，連結上述第 2溝槽23與第1溝槽22，將 w 肝複數個+導體元件部80加以分 割0 因進行上述之濕蝕刻，可 、 J除去矽日日0 100之背面10B或第 2溝槽23内壁面23a所形成之刹綠斗 、 成之i縫或缺口。同時，因所採用 的濕蝕刻為等向性蝕刻’上述半導體晶片10的背面的 邊緣部23b’將呈彎曲狀(參照圖8(b))e因而可防止半導體
晶片10之背面10B的邊緣部23b產生應力集中。 其次，如圖8(c)所示，上述石夕晶圓1〇〇的背面i〇b，如以 乾蝕刻除去絕緣膜20,露出導電部24，形成貫通電極以。 該貫通電極12,突出於半導體晶片1〇之主動面i〇a及背面 10B。 於各半導體晶片10上製造半導體裝置i，可使〖個矽晶圓 100製造出許多半導體裴置1。 其次’針對半導體裝置1之剝離步驟加以說明。 上述矽晶圓100,如前所述，係藉由接著層17黏著於玻 璃板200上，因此上述各半導體晶片1〇至此仍保持於上述 玻璃板200上。 首先，以紫外線透過上述玻璃板200照射接著層17。接 著層17係如前所述，與紫外線產生反應後黏性減低。於是 黏著於上述玻璃板200之上述半導體晶片1〇便可輕易剝 離，使半導體晶片1 〇得以單片化，形成許多半導體裝置 1(參照圖9)。 依照本發明之半導體裝置1之製造方法，以濕蝕刻溶解 107539-960621.doc -20- 1292207 較薄部分100A ’使第1溝槽22與第2溝槽23得以連結。同 時’可去除石夕晶圓100之背面1〇B以及第2溝槽23之内壁面 23a上所形成之損傷層。同時，矽晶圓1〇〇中，可將上有貫 通電極12之多個半導體元件部8〇分別加以分割。將矽晶圓 1〇〇自玻璃板200剝離，使多個半導體晶片1〇單片化，形成 單片化之半導體裝置1。 其次’針對依本實施形態所製造之本發明的半導體裝置 1加以說明。 圖9(a)及圖9(b)係一剖面圖，顯示本實施形態中半導體 裝置1。 如圖9(a)所示，上述半導體裝置丨包含：長方形（參照圖 1)之半導體晶片10、設置於該半導體晶片1〇上的貫通電極 12。上述半導體晶片1〇，依照上述半導體裝置工之製造方 法’係經由切割矽晶圓1〇〇所製成。上述貫通電極12，貫 通上述半導體晶片10之主動面1〇A，以及形成於該主動面 10A之正反面，即背面之1〇B，又，上述之半導體晶片 1 〇，其係由包含電晶體、記憶元件、及其他電子元件的積 體電路所形成。 上述貫通電極12，以平面檢視狀態為例，可沿上述半導 體晶片10四週排列，亦可安排於半導體晶片1〇上沿相對之 2邊，或於半導體晶片1〇上單獨形成亦可。 上述半導體晶片之背面1〇B之邊緣部分23b，會形成彎曲 部21。上述彎曲部21，可緩和半導體晶片1〇之背面⑺^之 邊緣部23b所產生之應力集中。此外，如圖9(a)所示，上述 107539-960621.doc -21 - 1292207 半導體晶片10之侧壁部l〇C的表面平坦。此外，如前所 述，若不至於導致缺口產生，則如圖9(b)所示，上述之半 導體裝置1之製造步驟中，上述第1溝槽22之寬度可大於上 述第2溝槽23之寬度，即使形成梯狀落差亦可。 此時’如圖9(b)所示，半導體晶片1〇的角部1〇D形成落 差’以濕蝕刻形成彎曲部21，因而可緩和半導體晶片丨〇之 角部10D的應力集中，防止上述半導體晶片1〇產生缺口。 至於上述貫通電極12,於主動面10A上形成之第1電極部 12A較於背面10B形成之第2電極部12B為大，若於平面狀 態，呈圓形或矩形。同時，上述半導體晶片1〇上已形成穴 部H3 ’以製造上述貫通電極12。 上述穴部H3上已被覆絕緣膜2〇，使上述貫通電極12與上 述半導體晶片10之矽部分形成絕緣。此外，上述貫通電極 12連接電極片16，電路與與半導體晶片1〇上所形成之積體 電路相通。同時，上述半導體裝置丨經由上述貫通電極 12，可導通形成於半導體晶片1〇之主動面1〇A之第丨電極部 12A，形成於與背面10B之第2電極部12B。 依照本發明之半導體裝置1，半導體晶片1〇之背面1〇B之 邊緣部23彎曲，可緩和上述邊緣部23b之應力集中，提升 半導體之強度。同時，上述第2溝槽23所產生之半導體晶 片10之側壁部10C之邊緣部23b，可除去裂縫（chipping)， 除去上述側壁部10C所形成之損傷層，提升半導體晶片1〇 之抗折強度。亦可提升使用該半導體晶片1〇之半導體裝置 1之強度。 107539-960621.doc -22- 1292207 (第2實施形態） 其次，針對本發明之半導體裝置之製造方法之第2實施 形態加以說明。本實施形態之半導體裝置2之製造方法， 係石夕晶圓100單片化為半導體裝置之方法，其係於上述第i 之只施形態之製造步驟形成上述第1溝槽22、進行樹脂層 25填入$亥弟1溝槽22之步驟後實施。因此，將針對形成上 述树脂層25後之步驟詳細說明，其他步驟的說明則加以簡 化。同時，圖10(a)至圖10(c)以及圖11(a)至圖u(d)為說明 圖示’顯示製造上述半導體裝置1之中途步驟，同時亦顯 示半導體裝置1之形成、單片化步驟，其係形成於矽晶圓 100上相鄰之半導體元件部80上。 首先’與上述弟1之實施形態相同，製作貫通電極片16 之八部H3，該貫通電極係形成於由石夕晶圓i 〇〇所形成之半 導體晶片10之主動面10A上。 其次，於穴部H3上形成絕緣膜20，包覆由上述穴部犯 内側的銅（Cu)所形成之導電部24。於是導電部24便完成， 其係突出於電極片16之上。 上述導電部24形成之後，於半導體晶片1〇之主動面1〇A 上，利用精密刀片（未圖示），形成一具有開口之第丨溝槽 22。第1溝槽22並未貫穿矽晶圓1〇〇。此時，上述第1溝槽 22之内壁面22a發生裂縫（無圖示），上述第i溝槽22與半導 體晶片10之主動面10A之邊緣部22b上，因精密刀片而產生 缺口（無圖示）。 (樹脂層之填充步驟） -23- 107539-960621.doc '· ^ 1292207 與上述之第1實施形態相同，第i溝槽22形成後，依照本 實施形態之半導體裝置之製造方法，如圖10(a)所示，以樹 脂填入上述第1溝槽22，形成樹脂層。構成上述樹脂層25 之樹脂，對進行下述旋轉蝕刻所使用之蝕刻劑（氟酸與硝 酸之混合液）具有耐酸性，最好使用如環氧樹脂等。 由於將樹脂層25填入上述第1溝槽22，上述第i溝槽22之 内壁面22a所形成之裂縫將被樹脂層25所被覆。因此，上 述樹脂層25可防止裂縫惡化。 (減低半導體晶片厚度之步驟） 接下來，如圖10(b)所示，藉由紫外線（uv光）反應型接 著層17，將上述矽晶圓100之主動面1〇A黏著於具透光性之 玻璃板200上。 然後，如圖10(c)所示，半導體晶片1〇於貼付玻璃板2〇〇 之狀悲下，將矽晶圓1〇〇之背面1〇B進行背磨處理，以與上 述第1實施形態相同的方式，降低矽晶圓1〇〇的厚度。 接下來，如圖11(a)所示，於上述矽晶圓1〇〇之背面1〇B 上，其係緊貼於上述樹脂層25之上，以精密刀片形成第2 溝槽23 ’其深度並未達到樹脂層。 此時，上述第2溝槽23之寬度，最好小於上述第i溝槽22 之寬度。具體而言，以垂直方向透視矽晶圓1〇〇時，第2溝 槽23之形成範圍，與第！溝槽22之形成範圍重疊，且第2溝 槽23之形成範圍，包含於第i溝槽22之形成範圍内。 即，於矽晶圓100上製作第2溝槽23時，第i溝槽22之中 心位置與第2溝槽23其中心位置即使多少產生差異，第2溝 107539-960621.doc -24- 1292207 槽23之形成範圍，均應形成於第i溝槽22之形成範圍内。 則形成第2溝槽2 3時，便不需要高精密度之定位準破度， 可使第2溝槽23易於形成。可採用濕蝕刻使上述第2溝槽23 與第1溝槽22確實貫通。 此時，矽晶圓100之背面10B因背磨作業而產生裂縫。同 時，上述第2溝槽23之内壁面23a(半導體晶片10之侧壁部 10C)，同樣也產生了裂縫。而上述第2溝槽23與半導體晶 片10之背面10B之間所形成的邊緣部23b，則因精密刀片而 產生缺口。 接下來的步驟與上述實施形態相同，如圖U(b)所示，以 濕蝕刻將被覆上述導電部24之絕緣膜20自矽晶圓100之背 面10B露出，降低矽晶圓100之厚度。此時，採用旋轉蝕刻 法，可使矽晶圓100之厚度均勻變薄。 因上述樹脂層25對蝕刻劑具有抗蝕性，故濕蝕刻將止於 上述樹脂層25。如此一來，由於上述濕蝕刻具有等向性， 便可除去上述苐1溝槽22之内壁面22 a所形成之缺口。 上述之濕蝕，將使形成於半導體晶片10之背面1〇B的邊 緣部23b ’產生半導體晶片1 〇之彎曲部21。因而可防止邊 緣部23b產生應力集中。 接下來，如圖11(c)所示，以精密刀片或雷射等切斷上述 樹脂層25。此時，寬度應採用與上述第2溝槽23相同之寬 度’則切斷上述樹脂層25時，所形成之半導體裝置2之側 壁部10C便為一平坦之平面。 接下來，將上述玻璃板200自半導體晶片1〇上剝離。首 107539-960621.doc -25- 1292207 -先，以紫外線透過上述玻璃板200照射接著層17。接著層 • 17係黏接上述玻璃板200與上述半導體晶片1〇，與紫外線 產生反應，黏度降低。黏著於上述玻璃板2〇〇上之上述半 導體晶片10便可輕易剝離。藉由將上述半導體晶片i 〇自上 述玻璃板200上剝離，便可將半導體裝置（參照圖12)單片 化，該半導體裝置係形成於半導體晶片1〇上，具貫通電極 12 〇 依照本實施形態之半導體裝置2之製造方法，除了具有 > 與上述第1實施形態之半導體裝置1之製造方法同樣的效 果，上述第2溝槽23之寬度較上述第1溝槽22之寬度小，因 此即使第2溝槽形成的位置或多或少有些差距時，仍可輕 易與上述第1溝槽22之位置配合。同時，第1溝槽22係以切 割形成，於其上填入樹脂層25，被覆上述第i溝槽22面上 所形成之裂缝。因此，上述樹脂層25可防止裂縫惡化。因 此，切斷上述樹脂層25所形成之半導體晶片10之上述之裂 . 縫所造成的抗折強度的低下，得以防止。同時，上述第1 溝槽22的寬度與第2溝槽23的寬度之間的差距，造成半導 體晶片之側壁部1 〇C的落差，但上述樹脂層25被覆了落 差’因而填平了落差。因此，可防止半導體晶片10因上述 洛差而產生缺口。 然後，將上述半導體晶片10由玻璃板2〇〇上剝離，便可 到半導體裝置2，其係具備強度更強之半導體晶片。 接下來’針對第2實施形態所製造之本發明之半導體裝 置加以說明。 107539-960621.doc -26 - 1292207 圖12係一側面剖面圖，顯示本實施形態之半導體裝置， 圖中符號2為半導體裝置。此外，關於上述實施形態之半 ^體裂置1之同一構造，本實施形態之半導體裝置2以同一 符號加以說明。 如圖12所示，包含：矩形之半導體晶片10、以及形成於 5亥半導體晶片1〇上之貫通電極12。 上述半導體晶片之背面10B之邊緣部23b，形成了彎曲部 21 °因彎曲部21之存在，可緩和邊緣部23b之應力集中。 此外’半導體裝置2中，上述主動面10A之邊緣部23b為樹 脂層25所被覆。 至於其他詳細構成，因與上述第1實施形態之半導體裝 置1相同，故省略其說明。 該構成之上述半導體裝置2，透過上述貫通電極12，半 導體晶片10之主動面10A之第1電極部UA與背面10B之第2 電極部12B可導電。 依照本實施形態之半導體裝置2，上述半導體晶片1〇之 主動面10A之邊緣部22b上，切割處理面上所產生之缺口與 裂縫均由樹脂層25所被覆。 半導體晶片10因上述樹脂層25得以補強，可防止上述之 缺口以及裂缝所導致半導體晶片10之強度下降。即，半導 體晶片10之抗折強度提局’可製造出強度強、可靠度高之 半導體裝置2。 此外，本發明可進行種種變更，不侷限於上述實施形 態。例如，本實施形態中，於貫通電極12的形狀方面，針 107539-960621.doc -27- 1292207 對突出於主動面1〇A之第！電極12A的大小、以及突出於背 面10B之第2電極12B的大小不同時加以說明，但主動面 10A與背面10B之貫通電極12可為同一形狀，亦可為種種 不同的形狀。 接下來’針對層疊半導體裝置3加以說明，其係複數個 本發明之半導體裝置丨所層疊而成。 圖13為一模式圖’顯示上述層疊半導體裝置3。 如圖13所示，上述層疊半導體裝置3中，上述半導體裝 置1之主動面10A朝下（圖13中-z方向），透過錫層4〇，連接 主動面10A上突出之第i電極12A，與背面上突出之第2電 極12B。此外，圖13所顯示之層疊半導體裝置3，其係由上 述第1實施形態之複數個半導體裝置1層疊而成，但該層疊 半導體3亦可由上述第2實施形態之複數個半導體裝置2製 作。 如此’層疊半導體裝置1之方法，以熱源為例，可利用 連接工具’溶融上述錫層40後，使其凝固（硬化），加以封 裝。 同時，層疊後之複數個半導體裝置1之間，亦可填充具 絕緣性之介電材料（未圖示），以提高層疊半導體裝置3之強 度’使貝通電極12的接合處之外的部分形成電性絕緣。 同時’層疊複數個半導體裝置1時，可將半導體裝置一 一層璧’亦可利用溶融處理，一次便將半導體裝置1層疊 為上述層疊半導體裝置3。 本發明之層疊半導體裝置3，如上所述，以複數個強度 107539-960621.doc -28- 又·· 3 1292207 南之半導體裝置1層疊而成，故含有該半導體裝置丨之層疊 半導體裝置2,其強度強、可靠度高。 此外，本實施形態之層疊半導體裝置3係由複數個上述 半導體裝置1層璺而成，但亦可指由上述半導體裝置1上層 疊其他半導體晶片（如lC晶片）等所形成之層疊半導體裝 置。 接下來’將針對電路基板進行說明，其係具備上述層疊 半導體裝置3，該層疊半導體裝置3係包含本發明之半導體 裝置1、2。圖14為一立體圖，顯示本發明之實施形態之電 路基板之概略構成。如圖14所示，本實施形態之電路基板 150中，於半導體裝置1上搭載有半導體晶片等所層疊而成 之層疊半導體裝置3。電路基板15〇包含：有機基板，如玻 璃環氧樹脂基板等；該有機基本上之佈線圖案（未圖示）； 該佈線圖案上之電極片（未圖示）。在此，佈線圖案係由銅 專金屬材料所形成之電路。 而該電極片，與上述層疊半導體裝置3最下層之半導體 裝置1之第1電極部12A之間，透過錫層40可導電，上述層 疊半導體裝置3實裝於電路基板15〇上。此外，上述層疊半 導體裝3可由一個上述半導體裝置1或2取代。 依照本發明之電路基板15 〇，如上所述，具備抗折強度 面之半導體裝置1，或可靠度高之層疊半導體裝置3，因此 具備這些條件之電路基板150本身之強度高、可靠度高。 接下來，針對本發明之電子機器加以說明，其係具備上 述電路基板150。圖15顯示一行動電話300，其係顯示本發 107539-960621.doc -29-
1292207 明之一實施形態之電子機器。此外，上述電路基板150， 形成於上述行動電話3〇〇之内部。 依照本發明之行動電話300，如上所述，具有高強度、 南可靠度之電路基板150，故具有此條件之行動電話3〇〇本 身之可靠度高。 此外，電子機器不限於上述行動電話3〇〇，可應用於各 種電子機器。如，液晶投影機、對應多媒體之個人電腦 (PC)及電腦工作站（Ews)，呼叫器、文字處理器、電視、 觀景窗型或顯示器直視型之錄影機、電子記事本、電子桌 上型計算機、汽車衛星導航裝置、p〇S端末設備、具備觸 控式面板之裝置等電子機器均可應用。 【圖式簡單說明】 圖1是本發明之半導體裝置之製造所用之半導體晶圓的 平面圖。 圖2(a)至圖2(e)是描繪模式的圖形，說明導電部植入半 導體晶片之步驟。 圖3(a)至圖3(c)是詳細說明導電部之製造步驟的圖。 圖4(a)至圖4(b)延續圖3，為上述導電部之步驟說明圖。 圖5(a)至圖5(b)延續圖4，為上述導電部之步驟說明圖。 圖6(a)至圖6(b)延續圖5，為上述導電部之步驟說明圖。 圖7(a)至圖7(c)為第1實施形態中半導體裝置之步驟說明 圖。 圖8(a)至圖8(c)為第1實施形態中半導體裝置之步驟說明 圖0 107539-960621.doc 1292207 圖9(a)為半導體裝置之剖面圖，圖9(b)為半導體裝置之 變形例。 圖10(a)至圖10(c)為第2實施形態中半導體裝置之步驟說 明圖。 圖11(a)至圖11(d)為第2實施形態中半導體裝置之步驟說 明圖。 圖12為第2實施形態中半導體裝置之剖面圖。 圖13為一剖面圖，顯示本發明之層疊體之一例。
圖14為一立體圖，顯示本發明之電路基板之一例。 圖15為一立體圖，顯示本發明之電子機器之一例。 【主要元件符號說明】 1 半導體裝置 2 半導體裝置 3 層疊體（層疊半導體裝置） 10 半導體晶片 10A 主動面 10B 背面 10C 側壁部 10D 角部 12 貫通電極 12A 第1電極部 12B 第2電極部 13 樹脂膜 14 絕緣膜 107539-960621.doc -31- 1292207 16 電極片 17 接著層 21 彎曲部 22 第1溝槽 23 第2溝槽 24 導電部 25 樹脂層 80 半導體元件部
100 矽晶圓（半導體晶圖） 150 電路基板 200 玻璃板（支撐體） 300 行動電話（電子機器） H3 穴部
107539-960621.doc -32-

Claims (1)

1292207 十、申請專利範圍： .L —種半導體t置之製造方法，其包含： /成vi：部之步驟，其係準備包含複數個半導體元件 [半導體阳圓，於上述複數個半導體元件部的主動面 . °卩’於該穴部内形成絕緣膜，透過該絕緣層，將 突出於上述主動面之導電材料埋入上述穴部； :成第1溝槽之步驟，上述第”冓槽係形成於上述半導 體曰曰圓之主動面之兀件範圍外圍之切斷範圍’且未貫穿 # 上述半導體晶圓； 薄化半V體晶圓厚度之步驟，其係透過接著層黏接半 導體晶圓與支撐體，研削與上述主動面相反侧之背面， 但不使上賴緣膜露出，而、薄化半導體晶圓之厚度； 其後形成第2溝槽之步驟，上述第2溝槽係形成於上述 第1溝槽相反側之上述背面，且未貫穿至該第i溝槽； 形成複數個半導體晶片之步驟，其係制等向性餘 鲁刻’將上述、絕緣膜自上述半導體晶片之背面露出，薄化 上述半導體晶圓之厚度，藉由連結上述第】溝槽與第：溝 槽，以分割上述複數個半導體元件部，㈣成複數個半 導體晶片； %成貫通電極之步驟’其係由上述背面利用兹刻，使 導電部自上述絕緣膜露出，而於上述各半導體元件部形 成貫通電極； 藉由自上述支撐體將上述半導體晶片剝離，而將上述 複數個半導體元件部單片化之步驟。 107539-960621.doc 1292207 =項1之半導體裝置之製造方法’其中上述等向性 相旋轉_，其係—邊旋轉上述半導體晶圓，一邊 將蝕刻劑滴至該半導體晶圓之背面上。 如明求項1或2之半導體裝置之製造方法’其中上述第2 溝槽之寬度’較上述第1溝槽之寬度為窄者。 .如明求項3之半導體裝置之製造方法，其中包含： 、於上述第1溝槽形成後，將樹脂填入該第1溝槽，而形 成樹脂層之步驟； 以上述等向性颠刻一邊薄化上述半·導體晶圓的厚度， 而使上述樹脂層到達上述第2溝槽之步驟； 其後，切斷上述樹脂層，形成半導體晶片的步驟； 自上述支撐體將上述半導體晶片剝離之步驟者。 5·如凊求項1之半導體裝置之製造方法，其中上述支撐體 包含具有透光性之材料者。 6.如請求項5之半導體裝置之製造方法，其中上述接著 層’其黏性因紫外線照射而降低者。 7· —種半導體裝置，其係包含： 半導體晶片’其係包含主動面，以及背面，該背面形 成於與該主動面之相反側，其邊緣部彎曲而形成； 積體電路，其係形成於上述半導體晶片之上述主動 面； 貫通電極，其係貫穿上述半導體晶片，突出於上述主 動面及上述背面。 8.如請求項7之半導體裝置，其中上述半導體晶片之主動 107539-960621.doc 1292207 面之邊緣部由樹脂層所被覆。 9· 一種層疊半導體，其係由複數個如申請專利範圍第7u、 項之半導體裝置層積而成者。 或 Μ:::基板’其係具備如申請專利範圍第7或8項之半 置。 或如申請專利範圍第9項之層疊半導體裝 U· —種電子機@ °、、具備如請求項10之電路基板。
107539-960621.doc 1292207 . 七、指定代表圖： (一)本案指定代表圖為：第（9 )圖。 ♦ (二)本代表圖之元件符號簡單說明： (三)半導體晶片 10 A 主動面 10B 主動面10A相反側之背面 10C 侧壁部 10D 角部 12 貫通電極 W 12A 第1電極部 12B 第2電極部 20 絕緣膜 21 彎曲部 23a 内壁面 23b 邊緣部 八、本案若有化學式時，請揭示最能顯示發明特徵的化學式： (無） 107539-960621.doc
TW094145659A 2004-12-24 2005-12-21 Method of manufacturing semiconductor device, semiconductor device, stacked semiconductor device, circuit board and electronic instrument TWI292207B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004372795A JP4349278B2 (ja) 2004-12-24 2004-12-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW200636937A TW200636937A (en) 2006-10-16
TWI292207B true TWI292207B (en) 2008-01-01

Family

ID=36610495

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094145659A TWI292207B (en) 2004-12-24 2005-12-21 Method of manufacturing semiconductor device, semiconductor device, stacked semiconductor device, circuit board and electronic instrument

Country Status (5)

Country Link
US (1) US7361532B2 (zh)
JP (1) JP4349278B2 (zh)
KR (1) KR100665449B1 (zh)
CN (1) CN100413051C (zh)
TW (1) TWI292207B (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4544143B2 (ja) * 2005-06-17 2010-09-15 セイコーエプソン株式会社 半導体装置の製造方法、半導体装置、回路基板及び電子機器
JP4533283B2 (ja) * 2005-08-29 2010-09-01 新光電気工業株式会社 半導体装置の製造方法
SG133445A1 (en) 2005-12-29 2007-07-30 Micron Technology Inc Methods for packaging microelectronic devices and microelectronic devices formed using such methods
US8242025B2 (en) * 2006-01-16 2012-08-14 Panasonic Corporation Method for producing semiconductor chip, and field effect transistor and method for manufacturing same
TWI287273B (en) * 2006-01-25 2007-09-21 Advanced Semiconductor Eng Three dimensional package and method of making the same
TWI293499B (en) * 2006-01-25 2008-02-11 Advanced Semiconductor Eng Three dimensional package and method of making the same
KR100826979B1 (ko) 2006-09-30 2008-05-02 주식회사 하이닉스반도체 스택 패키지 및 그 제조방법
JP2008244132A (ja) * 2007-03-27 2008-10-09 Sanyo Electric Co Ltd 半導体装置の製造方法および半導体装置
US7605054B2 (en) * 2007-04-18 2009-10-20 S.O.I.Tec Silicon On Insulator Technologies Method of forming a device wafer with recyclable support
DE102007039754A1 (de) * 2007-06-22 2008-12-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung von Substraten
KR100889553B1 (ko) * 2007-07-23 2009-03-23 주식회사 동부하이텍 시스템 인 패키지 및 그 제조 방법
US7880309B2 (en) * 2007-07-30 2011-02-01 Qimonda Ag Arrangement of stacked integrated circuit dice having a direct electrical connection
US8193092B2 (en) 2007-07-31 2012-06-05 Micron Technology, Inc. Semiconductor devices including a through-substrate conductive member with an exposed end and methods of manufacturing such semiconductor devices
KR101594335B1 (ko) * 2007-12-03 2016-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR100948999B1 (ko) 2008-01-08 2010-03-23 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법
KR100914984B1 (ko) * 2008-01-25 2009-09-02 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
KR100936070B1 (ko) * 2008-02-26 2010-01-12 재단법인 서울테크노파크 웨이퍼 스택 제작 방법
US7648911B2 (en) * 2008-05-27 2010-01-19 Stats Chippac, Ltd. Semiconductor device and method of forming embedded passive circuit elements interconnected to through hole vias
US8501587B2 (en) * 2009-01-13 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked integrated chips and methods of fabrication thereof
KR101046387B1 (ko) * 2009-04-10 2011-07-05 주식회사 하이닉스반도체 반도체 패키지
JP5508133B2 (ja) * 2010-05-19 2014-05-28 株式会社ディスコ 板状物の分割装置
FR2969376B1 (fr) 2010-12-16 2013-09-27 St Microelectronics Crolles 2 Procédé de fabrication de puces de circuits intégrés
FR2969377B1 (fr) 2010-12-16 2013-09-27 St Microelectronics Crolles 2 Procédé de fabrication de puces de circuits intégrés
FR2978610A1 (fr) * 2011-07-28 2013-02-01 St Microelectronics Crolles 2 Procede de realisation d'une liaison electriquement conductrice traversante et dispositif integre correspondant
US8383460B1 (en) * 2011-09-23 2013-02-26 GlobalFoundries, Inc. Method for fabricating through substrate vias in semiconductor substrate
US8790996B2 (en) 2012-07-16 2014-07-29 Invensas Corporation Method of processing a device substrate
CN107464777A (zh) * 2016-06-02 2017-12-12 苏州能讯高能半导体有限公司 半导体晶圆及其制造方法
JP2018006588A (ja) * 2016-07-04 2018-01-11 株式会社ディスコ ウエーハの加工方法
US10418311B2 (en) 2017-03-28 2019-09-17 Micron Technology, Inc. Method of forming vias using silicon on insulator substrate
JP6903532B2 (ja) * 2017-09-20 2021-07-14 キオクシア株式会社 半導体装置およびその製造方法
JP7434710B2 (ja) * 2019-02-07 2024-02-21 富士フイルムビジネスイノベーション株式会社 光半導体素子、光半導体装置、光伝送システム、および光半導体装置の製造方法
FR3104316B1 (fr) * 2019-12-04 2021-12-17 St Microelectronics Tours Sas Procédé de fabrication de puces électroniques
FR3104315B1 (fr) * 2019-12-04 2021-12-17 St Microelectronics Tours Sas Procédé de fabrication de puces électroniques

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5071792A (en) * 1990-11-05 1991-12-10 Harris Corporation Process for forming extremely thin integrated circuit dice
JP3397743B2 (ja) 1996-07-12 2003-04-21 富士通株式会社 半導体装置
JP4547728B2 (ja) * 1999-03-29 2010-09-22 ソニー株式会社 半導体装置及びその製造方法
JP2001127206A (ja) 1999-08-13 2001-05-11 Citizen Watch Co Ltd チップスケールパッケージの製造方法及びｉｃチップの製造方法
WO2001015223A1 (fr) * 1999-08-23 2001-03-01 Rohm Co., Ltd. Dispositif semi-conducteur et son procede de fabrication
US6316287B1 (en) * 1999-09-13 2001-11-13 Vishay Intertechnology, Inc. Chip scale surface mount packages for semiconductor device and process of fabricating the same
KR100628900B1 (ko) * 2000-04-25 2006-09-27 후지쯔 가부시끼가이샤 반도체 칩의 실장방법
FR2837981B1 (fr) * 2002-03-28 2005-01-07 Commissariat Energie Atomique Procede de manipulation de couches semiconductrices pour leur amincissement
US6903442B2 (en) * 2002-08-29 2005-06-07 Micron Technology, Inc. Semiconductor component having backside pin contacts
JP4579489B2 (ja) 2002-09-02 2010-11-10 新光電気工業株式会社 半導体チップ製造方法及び半導体チップ
TW577119B (en) 2002-11-13 2004-02-21 Advanced Semiconductor Eng Semiconductor wafer dicing method
JP4072677B2 (ja) * 2003-01-15 2008-04-09 セイコーエプソン株式会社 半導体チップ、半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
KR100497111B1 (ko) * 2003-03-25 2005-06-28 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지, 그를 적층한 적층 패키지및 그 제조 방법
JP2004296839A (ja) * 2003-03-27 2004-10-21 Kansai Paint Co Ltd 半導体チップの製造方法
JP2004297019A (ja) 2003-03-28 2004-10-21 Seiko Epson Corp 半導体装置、回路基板及び電子機器
JP2004311576A (ja) * 2003-04-03 2004-11-04 Toshiba Corp 半導体装置の製造方法
JP4098673B2 (ja) * 2003-06-19 2008-06-11 新光電気工業株式会社 半導体パッケージの製造方法
KR100618543B1 (ko) * 2004-06-15 2006-08-31 삼성전자주식회사 웨이퍼 레벨 적층 패키지용 칩 스케일 패키지 제조 방법
US7507638B2 (en) * 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
US7517798B2 (en) * 2005-09-01 2009-04-14 Micron Technology, Inc. Methods for forming through-wafer interconnects and structures resulting therefrom

Also Published As

Publication number Publication date
US20060138629A1 (en) 2006-06-29
JP2006179752A (ja) 2006-07-06
CN100413051C (zh) 2008-08-20
KR20060073463A (ko) 2006-06-28
US7361532B2 (en) 2008-04-22
CN1812075A (zh) 2006-08-02
TW200636937A (en) 2006-10-16
KR100665449B1 (ko) 2007-01-04
JP4349278B2 (ja) 2009-10-21

Similar Documents

Publication Publication Date Title
TWI292207B (en) Method of manufacturing semiconductor device, semiconductor device, stacked semiconductor device, circuit board and electronic instrument
CN110473841B (zh) 用于制造半导体装置封装的方法、封装和并入有此类封装的***
TWI293206B (en) Semiconductor device, method for manufacturing semiconductor device, circuit board, and electronic instrument
JP3972846B2 (ja) 半導体装置の製造方法
TWI269374B (en) Method for making a semiconductor device
CN102315198B (zh) 具有对准标记的结构及堆叠装置的制造方法
TWI360850B (en) Semiconductor device and method of manufacturing t
JP3891299B2 (ja) 半導体装置の製造方法、半導体装置、半導体デバイス、電子機器
JP3821125B2 (ja) 半導体装置の製造方法、半導体装置、回路基板、電子機器
US20130285253A1 (en) Semiconductor device and method of manufacturing the same
CN100429755C (zh) 半导体装置及其制造方法、电路基板、及电子仪器
US10811339B2 (en) Semiconductor device and manufacturing method thereof
JP2006108664A (ja) 段差被覆性を向上させた半導体ウェハー及びその製造方法
JP2009181981A (ja) 半導体装置の製造方法および半導体装置
JP5423572B2 (ja) 配線基板、圧電発振器、ジャイロセンサー、配線基板の製造方法
TW201036055A (en) Semiconductor process
CN103531553A (zh) 基板、基板的制造方法、半导体装置及电子设备
TW201001645A (en) Semiconductor device and method of manufacturing the same
TW202201535A (zh) 具有多個保護層的半導體元件及其製備方法
TW202203409A (zh) 具有多個保護層的半導體元件及其製備方法
JP4165256B2 (ja) 半導体装置の製造方法、半導体装置、及び電子機器
JP2006041148A (ja) 半導体装置の製造方法、半導体装置、及び電子機器
JP2010062278A (ja) 半導体装置およびその製造方法
JP2006041218A (ja) 半導体装置の製造方法、半導体装置、及び電子機器
JP2004335647A (ja) 半導体装置の製造方法