CN1279605C - 半导体装置及其制造方法、电路基板以及电子仪器 - Google Patents

半导体装置及其制造方法、电路基板以及电子仪器 Download PDF

Info

Publication number
CN1279605C
CN1279605C CNB03800707XA CN03800707A CN1279605C CN 1279605 C CN1279605 C CN 1279605C CN B03800707X A CNB03800707X A CN B03800707XA CN 03800707 A CN03800707 A CN 03800707A CN 1279605 C CN1279605 C CN 1279605C
Authority
CN
China
Prior art keywords
mentioned
semiconductor device
conductive part
manufacture method
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB03800707XA
Other languages
English (en)
Other versions
CN1533604A (zh
Inventor
宫泽郁也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1533604A publication Critical patent/CN1533604A/zh
Application granted granted Critical
Publication of CN1279605C publication Critical patent/CN1279605C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

在形成了集成电路(12)的半导体基板(10)上从第一面形成凹部(22)。在凹部(22)的内表面上设置绝缘层(28)。在绝缘层(28)的内侧设置第一导电部(30)。在绝缘层(28)的内侧、第一导电部(30)上由与第一导电部(30)不同的材料形成第二导电部(32)。使第一导电部(30)从半导体基板(10)上与第一面(20)相反一侧的第二面(38)露出。

Description

半导体装置及其制造方法、电路基板以及电子仪器
技术领域
本发明涉及一种半导体装置及其制造方法、电路基板以及电子仪器。
背景技术
三维的安装形态的半导体装置正在开发。而且，为了能够进行三维的安装，公知的是在半导体芯片上形成贯通电极。由难氧化的材料形成贯通电极的前端部可提高电连接性，但难以由与其他部分不同的其他材料仅形成前端部。而且，由于难氧化的材料昂贵，所以由这种材料形成贯通电极的主体并不现实。
发明内容
本发明是为了解决上述问题而提出的，其目的在于扩大贯通电极的材料选择余地。
(1)本发明的半导体装置的制造方法包括下述工序：
(a)在形成了集成电路的半导体基板上从第一面形成凹部，
(b)在上述凹部的内表面上设置绝缘层，
(c)在上述绝缘层的内侧设置第一导电部，
(d)在上述绝缘层的内侧、上述第一导电部上，由与上述第一导电部不同的材料形成第二导电部，
(e)使上述第一导电部从上述半导体基板上与上述第一面相反一侧的第二面露出，
上述(e)工序包括(e1)工序：通过具有对上述半导体基板的蚀刻量大于对上述绝缘层的蚀刻量的性质的第一蚀刻剂，对上述半导体基板的上述第二面进行蚀刻，在由上述绝缘层覆盖的状态下使上述第一导电部突出，(e2)工序：通过具有在上述第一导电部上不形成残留物地对至少上述绝缘层进行蚀刻的性质的第二蚀刻剂，使上述第一导电部露出。
根据本发明，由与第二导电部不同的材料形成露出的第一导电部。因此，可根据露出的影响以及成本等选择第一和第二导电部的材料。
(2)在这种半导体装置的制造方法中，上述(e)工序包括对上述半导体基板的上述第二面进行研磨。
(3)在这种半导体装置的制造方法中，在上述(e)工序中对上述第二面进行蚀刻，使上述第一导电部突出。
(4)在这种半导体装置的制造方法中，上述第一导电部比上述第二导电部更难氧化。
(5)在这种半导体装置的制造方法中，由Au形成上述第一导电部，由Cu形成上述第二导电部的至少中心部。
(6)在这种半导体装置的制造方法中，在上述(c)工序中，以喷射的方式将用于形成上述第一导电部的材料填充到上述凹部中。
(7)在这种半导体装置的制造方法中，
上述半导体基板是半导体晶片，形成多个上述集成电路，与各上述的集成电路相对应地形成上述凹部，
并且还包括切断上述半导体基板的工序。
(8)在这种半导体装置的制造方法中，上述切断半导体基板的工序包括在上述第一面上形成沿着上述半导体基板的切断线的槽，以及从上述第二面上除去上述槽的底部而使上述槽成为狭缝。
(9)在这种半导体装置的制造方法中，通过切削形成上述槽。
(10)在这种半导体装置的制造方法中，通过蚀刻形成上述槽。
(11)在这种半导体装置的制造方法中，在上述(a)工序中，由与上述凹部相同的工艺形成上述槽。
(12)在这种半导体装置的制造方法中，
上述(e)工序包括对上述半导体基板的上述第二面进行研磨，
比上述凹部深地形成上述槽，
通过上述半导体基板的上述第二面的研磨，除去上述槽的上述底部。
(13)在这种半导体装置的制造方法中，在上述(b)工序中，在上述槽内也设置上述绝缘层。
(14)在这种半导体装置的制造方法中，
在上述(e1)工序中，使在上述槽的底部上形成的上述绝缘层从上述第二面突出，
在上述(e2)工序中，通过上述第二蚀刻剂，将形成在上述凹部的底面和上述槽的上述底部上的上述绝缘层蚀刻除去。
(15)在这种半导体装置的制造方法中，在上述半导体基板的材料露出在上述槽内的状态下进行上述除去槽的上述底部的工序。
(16)在这种半导体装置的制造方法中，
在上述(e1)工序中，通过上述第一蚀刻剂，将由上述半导体基板的一部分构成的上述槽的底部蚀刻除去，
在上述(e2)工序中，对上述绝缘层上至少形成在上述凹部的底面上的部分进行蚀刻。
(17)在这种半导体装置的制造方法中，为了被切断的多个半导体芯片不脱落，将上述半导体基板的上述第一面贴在保持板上进行上述切断半导体基板的工序。
(18)在这种半导体装置的制造方法中，上述槽仅在划分具有上述多个集成电路的多个半导体芯片的区域形成。
(19)本发明的半导体装置的制造方法包括将由上述方法制造的多个半导体装置叠层，通过上述导电部实现电连接。
(20)本发明的半导体装置由上述方法制造而成。
(21)本发明的半导体装置包括在第一面上具有电连接在集成电路上的电极、形成有贯通孔的半导体基板，设置在上述贯通孔的内表面上的绝缘层，以及在上述绝缘层的内侧上沿着上述半导体基板的厚度方向叠层的第一和第二导电部，
上述第一和第二导电部由不同的材料形成，
上述第一导电部从上述半导体基板上与上述第一面相反一侧的第二面露出。
根据本发明，由与第二导电部不同的材料形成露出的第一导电部。因此，可根据露出的影响以及成本等选择第一和第二导电部的材料。
(22)在这种半导体装置中，上述第一导电部从上述第二面突出。
(23)在这种半导体装置中，上述第一导电部比上述第二导电部更难氧化。
(24)在这种半导体装置中，上述第一导电部由Au形成，上述第二导电部的至少中心部由Cu形成。
(25)本发明的半导体装置具有多个上述的半导体装置，上述多个半导体装置被叠层，通过上述导电部实现电连接。
(26)本发明的电路基板由安装上述的半导体装置而成。
(27)本发明的电子仪器具有上述的半导体装置。
附图说明
图1A～图1C为说明适用本发明的第一实施方式的半导体装置的制造方法的附图。
图2A～图2C为说明适用本发明的第一实施方式的半导体装置的制造方法的附图。
图3A～图3C为说明适用本发明的第一实施方式的半导体装置的制造方法的附图。
图4A～图4B为说明适用本发明的第一实施方式的半导体装置的制造方法的附图。
图5为说明适用本发明的第一实施方式的半导体装置的制造方法的附图。
图6为说明适用本发明的第一实施方式的半导体装置的制造方法的附图。
图7为表示本发明第一实施方式的电路基板的附图。
图8为表示本发明第一实施方式的电子仪器的附图。
图9为表示本发明第一实施方式的电子仪器的附图。
图10A～图10C为说明适用本发明的第二实施方式的半导体装置的制造方法的附图。
图11A～图11C为说明适用本发明的第三实施方式的半导体装置的制造方法的附图。
图12A～图12B为说明适用本发明的第四实施方式的半导体装置的制造方法的附图。
图13A～图13B为说明适用本发明的第五实施方式的半导体装置的制造方法的附图。
图14为说明适用本发明的第六实施方式的半导体装置的制造方法的附图。
图15为说明适用本发明的第七实施方式的半导体装置的制造方法的附图。
图16A～16B为说明适用本发明的第一实施方式的半导体装置的制造方法的变形例的附图。
具体实施方式
以下，参照附图对本发明的实施方式加以说明。
(第一实施方式)
图1A～图4B为说明适用本发明的第一实施方式的半导体装置的制造方法的附图。在本实施方式中使用半导体基板10。图1A所示的半导体基板10也可以是作为半导体晶片的半导体芯片。在半导体基板10上至少形成一个(半导体晶片上为多个，半导体芯片上为一个)集成电路(例如具有晶体管或储存器的电路)12。在半导体基板10上形成有多个电极(例如发射极)14。各电极14电连接在集成电路12上。各电极14也可以由氧化铝形成。虽然对电极14的表面形状没有特别的限制，但多为矩形。在半导体基板10为半导体晶片的情况下，在多个成为半导体芯片的各区域上形成两个以上(一组)的电极14。
在半导体基板10上形成有一层或者一层以上的钝化膜16、18。钝化膜16、18例如可由SiO2、SiN、聚酰胺树脂等形成。在图1A所示的例子中，在钝化膜16上形成有电极14、集成电路12、和连接电极的配线(未图示)。而且，其他的钝化膜18是避开电极14的表面上至少一部分地形成的。钝化膜18也可以在覆盖电极14的表面形成后对其一部分进行蚀刻，使电极14的一部分露出。在蚀刻中可以采用干式蚀刻和湿式蚀刻的任一种。在钝化膜18的蚀刻时，也可以将电极14的表面蚀刻。
在本实施方式中，在半导体基板10上，从其第一面20形成凹部22(参照图1C)。第一面20为形成有电极14一侧的面，凹部22避开集成电路12的元件和配线地形成。如图1B所示，也可以在电极14上形成贯通孔24。在贯通孔24的形成上也可以适用蚀刻(干式蚀刻或湿式蚀刻)。蚀刻可以在通过平板印刷工序而形成图形化了的保护膜(未图示)之后进行。在电极14之下形成有钝化膜16的情况下，在其上也可以形成贯通孔26(参照图1C)。在电极14的蚀刻止于钝化膜16的情况下，在贯通孔26的形成上也可以将电极14的蚀刻中使用的蚀刻剂更换成其他的蚀刻剂。在这种情况下，也可以再次通过平板印刷工序形成图形化的保护膜(未图示)。
如图1C所示，为了与贯通孔24(以及贯通孔26)连通，在半导体基板10上形成凹部22。也可以将贯通孔24(以及贯通孔26)和凹部22合起来称为凹部。在凹部22的形成上也可以适用蚀刻(干式蚀刻或湿式蚀刻)。蚀刻也可以在通过平板印刷工序形成了图形化的保护膜(未图示)之后进行。或者，在凹部22的形成上使用激光(例如CO2激光器、YAG激光器等)。激光也适用于贯通孔24、26的形成。也可以通过一种蚀刻剂或者激光连续地进行凹部22以及贯通孔24、26的形成。
如图2A所示，在凹部22的内表面上形成绝缘层28。绝缘层28也可以是氧化膜。例如，在半导体基板10的基材为Si的情况下，绝缘层28既可以是SiO2、也可以是SiN。绝缘层28形成在凹部22的内壁面上。绝缘层28形成在凹部22的底面上。但是，绝缘层28是不埋入凹部22地形成的。即，由绝缘层28形成凹部。绝缘层28既可以形成在钝化膜16的贯通孔26的内壁面上。绝缘层28也可以形成在钝化膜18上。
绝缘层28也可以形成在电极14的贯通孔24的内壁面上。绝缘层28避开电极14的一部分(例如其上表面)地形成。还可以覆盖电极14的全部表面地形成绝缘层28，对其一部分进行蚀刻(干式蚀刻或湿式蚀刻)，使电极14的一部分露出。蚀刻也可以在通过平板印刷工序形成了图形化的保护膜(未图示)之后进行。
如图2B所示，在绝缘层28的内侧设置第一导电部30。第一导电部30例如由Au形成。第一导电部30可以是比后述的第二导电部32更难氧化的材料。第一导电部30可以仅设置在凹部22(或者由绝缘层28形成的凹部)的底部上。第一导电部30可以通过以喷射的方式将其材料(例如包含构成第一导电部30的材料的溶剂)填充到凹部22中而形成。由于在凹部22的内表面和第一导电部30之间存在绝缘层28，所以两者的电连接被隔断。
然后，在绝缘层28的内侧、第一导电部30上设置第二导电部32(参照图3A)。第一和第二导电部30、32电连接并相互密合。第二导电部32由与第一导电部30不同的材料(例如Cu或者W等)形成。也可以在如图2C所示形成了第二导电部32的外层部33之后，如图3A所示形成其中心部34。中心部34可由Cu、W、掺杂多晶硅(例如低温多晶硅)中的任一种形成。外层部33也可以至少含有阻挡层。阻挡层用于防止中心部34或者后述的晶种层的材料扩散到半导体基板10(例如Si)中。阻挡层也可以由与中心部34不同的材料(例如TiW、TiN、TaN)形成。在通过电镀形成中心部34的情况下，外层部33也可以含有晶种层。晶种层在形成了阻挡层之后形成。晶种层由与中心部34相同的材料(例如铜)形成。另外，第二导电部32(至少其中心部34)也可以通过非电镀或喷溅方式形成。
另外，第一导电部30可以是如上所述形成了绝缘层28之后、形成外层部33之前形成，但也可以是在形成了绝缘层28和外层部33(参照图16A)之后形成第一导电部30(参照图16B)。
如图2C和图3A所示，在钝化膜18上也形成了外层部33的情况下，则如图3B所示，对外层部33的钝化膜18上的部分进行蚀刻。在形成了外层部33后，可通过形成中心部34而形成第二导电部32。第二导电部32的一部分位于半导体基板10的凹部22内。由于在凹部22的内表面和第二导电部32之间存在绝缘层28，所以两者的电连接被隔断。第二导电部32与电极14电连接。例如，第二导电部32与电极14从绝缘层28露出的露出部接触也可以。第二导电部32的一部分也可以位于钝化膜18上。第二导电部32也可以仅设置在电极14的区域内。第二导电部32也可以至少在凹部22的上方突出。例如，第二导电部32可以比钝化膜18更突出。
另外，作为变形例，也可以在外层部33残留在钝化膜18上的状态下形成中心部34。在这种情况下，由于与中心部34连续的层也形成在钝化膜18的上方，所以该层进行蚀刻。
如图3C所示，也可以在第二导电部32上设置钎料焊料层36。钎料焊料层36例如由焊锡形成，可由软钎料焊料及硬钎料焊料中的任一种形成。钎料焊料层36可以由保护膜覆盖第二导电部32之外的区域地形成。通过以上的工序，能够由第二导电部32或者在其上添加钎料焊料层30而形成突起。
在本实施方式中，如图4A所示，使第一导电部30从半导体基板10的第二面(与第一面相反一侧的面)38露出。例如，通过机械研磨以及化学研磨的至少一种方法对半导体基板10的第二面38进行切削。此时，也可以对第一导电部30的一部分进行切削。
如图4B所示，为了使第一导电部30突出，也可以对第二面38进行蚀刻。蚀刻可以采用SF6或CF4或Cl2气体。蚀刻也可以使用干式蚀刻装置进行。在第一导电部30由Au形成的情况下，由于蚀刻气体的构成分子不易附着在露出面上，不易氧化，所以适用于电连接。
另外，图4A～图4B中的至少一个工序可以是在半导体基板10的第一面20一侧上设置了例如由树脂层或树脂带构成的加强材料后进行。
通过以上的工序，可使第一导电部30从半导体基板10的第二面38突出。突出的第一导电部30成为突起电极。第一和第二导电部30、32也成为第一以及第二面20、38的贯通电极。根据本实施方式，由与第二导电部32不同的材料形成露出的第一导电部。因此，可根据露出的影响以及成本等选择第一和第二导电部30、32的材料。
如图5所示，在半导体基板10为半导体晶片的情况下，也可以与各集成电路12(参照图1A)对应地形成凹部22，并将半导体基板10切断(例如切块)。在切断上可使用刀具(例如剪切机)40或激光(例如CO2激光器、YAG激光器等)。
通过以上的工序可制造半导体装置。半导体装置具备在第一面20上具有电连接在集成电路12上的电极14、并形成有贯通孔的半导体基板。半导体装置具有设置在贯通孔的内表面上的绝缘层28。半导体装置在绝缘层28的内侧具有在半导体基板10的厚度方向上叠层的第一和第二导电部30、32。其他结构为通过上述的制造方法获得的内容。
而且，如图6所示，可将通过上述的方法制造的多个半导体装置叠层，通过第一导电部30分别实现电连接。本实施方式在进行这种三维安装时是有效的。图6中所示的半导体装置具有多个半导体基板10。位于第一面20的方向上最外侧(图6中最下侧)的半导体基板10具有外部端子(例如焊点)42。外部端子42设置在形成于树脂层(例如应力缓和层)44上的配线46上。配线46在第一面20一侧连接在第二导电部32上。
图7中示出安装了多个半导体芯片叠层而成的半导体装置1的电路基板1000。多个半导体芯片通过上述的第一导电部30而电连接。作为具有上述的半导体装置的电子仪器，图8中示出了笔记本型计算机2000，图9中示出了携带电话3000。
(第二实施方式)
图10A～图10C为说明第二实施方式、图4A～图4B所示工序的变形例的附图。在本实施方式中，如图10A所示，通过例如机械研磨、磨削以及化学研磨、磨削的至少一种方法对半导体基板10的第二面(与第一面20相反一侧的面)38进行切削。该工序进行到凹部22上形成的绝缘层28露出之前。另外，也可以省略图10A所示的工序，进行图10B所示的工序。
如图10B所示，对半导体基板10的第二面38进行蚀刻，使绝缘层28露出。而且，对半导体基板10的第二面进行蚀刻，使第一导电部30在由绝缘层28覆盖的状态下突出。蚀刻通过具有对半导体基板(例如以Si作为基材)10的蚀刻量大于对绝缘层(例如由SiO2形成的)28的蚀刻量的性质的第一蚀刻剂进行。第一蚀刻剂可以是SF6或CF4或Cl2气体。蚀刻也可以使用干式蚀刻装置进行。或者，第一蚀刻剂也可以是氟酸以及硝酸的混合液，或者氟酸、硝酸、以及醋酸的混合液。
如图10C所示，对绝缘层28上至少形成在凹部22的底面上的部件进行蚀刻。而且，使第一导电部30露出。可以是第一导电部30的前端面露出，第一导电部30的前端部的外周面由绝缘层28覆盖。还可以对第一导电部30的外层部33(例如阻挡层)进行蚀刻。蚀刻通过具有在上述第一导电部30上不形成残留物地对至少上述绝缘层28进行蚀刻的性质的第二蚀刻剂进行。第二蚀刻剂也可以使用不与第一导电部30的材料反应(或者反应很小)的材料。第二蚀刻剂也可以是Ar、CF4的混合气体或者O2、CF4的混合气体。蚀刻也可以使用干式蚀刻装置进行。或者，第二蚀刻剂也可以是氟酸液体或氟酸和氟化铵的混合液。第二蚀刻剂进行的蚀刻可以是与第一蚀刻剂进行的蚀刻相比，对半导体基板10的蚀刻速度慢。根据本例，由于在使第一导电部30从绝缘层28上露出时，在第一导电部30上不留有残留物，所以可形成高品质的贯通电极。
(第三实施方式)
图11A～图11C为说明适用本发明的第三实施方式的半导体装置的制造方法的附图。在本实施方式中，在半导体基板10(具体地说是第一面20)上形成槽100。槽100是沿着半导体基板10的切断线形成。槽100既可以通过切削形成，也可以通过蚀刻形成。槽100可以在形成凹部22的工序中通过与凹部22相同的工艺(例如同时)形成。可将绝缘层28设置在槽100内。槽100既可以是与凹部22大致相同的深度，也可以是比凹部22深，还可以是比凹部22浅。
之后，进行第二实施方式说明的图10A～图10C所示的工序。图11A～图11C为分别表示进行图10A～图10C所示的工序时槽100附近的结构的附图。例如，进行图10A所示的工序，将半导体基板10的第二面38研磨到绝缘层28之前(参照图11)。而且，进行图10B所示的工序，如图11B所示，使槽100的底部上形成的绝缘层28从第二面38突出。
而且，进行图10C所示的工序，如图11C所示，通过第二蚀刻剂，将槽100的底部上形成的绝缘层28蚀刻除去。这样一来，槽100的底部从第二面上除去，槽100成为狭缝102。即，半导体基板10沿着槽100被切断。
根据本实施方式，可简单地切断半导体基板10。而且，由于半导体基板10的最终切断可通过第二蚀刻剂进行，所以不易产生碎屑。另外，在本实施方式中，由于在槽100内形成绝缘层28，所以半导体芯片在侧面上具有绝缘层28。因此，这种半导体芯片不易产生边缘短路。其他的内容相当于第一和第二实施方式所说明的内容。
(第四实施方式)
图12A～图12B为说明适用本发明的第四实施方式的半导体装置的制造方法的附图。在本实施方式中，如图12A所示，在半导体基板10的材料露出在槽100内的状态下进行槽100的底部除去工序。例如，既可以在进行了图2A所示的在凹部22内形成绝缘层28的工序之后形成槽100，也可以预先在槽100内设置抗蚀剂膜等使绝缘层28不附着，还可以将进入槽100内的绝缘层28除去。除此之外的内容相当于第三实施方式所说明的内容。
在本实施方式中，进行第二实施方式所说明的图10B的工序，通过第一蚀刻剂，将由半导体基板10的一部分构成的槽100的底部蚀刻除去。这样一来，如图12B所示，槽100的底部从第二面除上除去，槽100成为狭缝102。即，半导体基板10沿着槽100被切断。其他内容相当于第一、第二和第三实施方式所说明的内容。
(第五实施方式)
图13A～图13B为说明适用本发明的第五实施方式的半导体装置的制造方法的附图。在本实施方式中，如图13A所示，比凹部22深地形成槽110。比凹部22深的槽110可利用蚀刻的性质(宽度越大越深地进行的性质)容易地形成。
而且，如图13B所示，通过半导体基板10的第二面38的研磨(参照利用图4A的说明)，除去槽110的底部。这样一来，槽110的底部从第二面上除去，槽110成为狭缝112。即，半导体基板10沿着槽110被切断。其他内容相当于第一、第二、第三以及第四实施方式所说明的内容。而且，在本实施方式中，虽然是在槽110内形成了绝缘层28的状态下切断半导体基板10的，但也可以在半导体基板10的材料露出在槽110内的状态下进行半导体基板10的切断。
(第六实施方式)
图14为说明适用本发明的第六实施方式的半导体装置的制造方法的附图。本实施方式的内容也可以适用于第三至第五实施方式中的任一种中。在本实施方式中，槽120仅形成在划分具有多个集成电路12(参照图1A)的多个半导体芯片的区域上。这样一来，半导体基板10的不要部分(例如外周端部)不会凌乱，可防止成为产品的半导体芯片的破损。
(第七实施方式)
图15为说明适用本发明的第七实施方式的半导体装置的制造方法的附图。在本实施方式中，切断半导体基板10的工序是将半导体基板10的第一面20贴在保持板130上进行的。保持板130可以是粘接带或粘接片。因此，即使切断半导体基板10，多个半导体芯片也不脱落。本实施方式的内容也可以适用于第一至第六实施方式中的任一种中。
本发明并不仅限于上述的实施方式，也可以进行各种变更。例如，本发明包括与实施方式所说明的结构实质上相同的结构(例如功能、方法、以及结果相同的结构，或者目的和结果相同的结构)。而且，本发明也包括将实施方式中说明的结构中非本质的部分替换的结构。而且，本发明还包括能够起到与实施方式所说明的结构相同的作用效果的结构，或者能够达到相同目的的结构。而且，本发明还包括在实施方式所说明的结构中加上公知技术的结构。

Claims (32)

1.一种半导体装置的制造方法，包括下述工序：
(a)在形成了集成电路的半导体基板上从第一面形成凹部，
(b)在上述凹部的内表面上设置绝缘层，
(c)在上述绝缘层的内侧设置第一导电部，
(d)在上述绝缘层的内侧、上述第一导电部上，由与上述第一导电部不同的材料形成第二导电部，
(e)使上述第一导电部从上述半导体基板上与上述第一面相反一侧的第二面露出，
上述(e)工序包括(e1)工序：通过具有对上述半导体基板的蚀刻量大于对上述绝缘层的蚀刻量的性质的第一蚀刻剂，对上述半导体基板的上述第二面进行蚀刻，在由上述绝缘层覆盖的状态下使上述第一导电部突出，(e2)工序：通过具有在上述第一导电部上不形成残留物地对至少上述绝缘层进行蚀刻的性质的第二蚀刻剂，使上述第一导电部露出。
2.如权利要求1所述的半导体装置的制造方法，上述(e)工序对上述半导体基板的上述第二面进行研磨。
3.如权利要求1所述的半导体装置的制造方法，在上述(e)工序中对上述第二面进行蚀刻，使上述第一导电部突出。
4.如权利要求1所述的半导体装置的制造方法，上述第一导电部比上述第二导电部更难氧化。
5.如权利要求4所述的半导体装置的制造方法，由Au形成上述第一导电部，由Cu形成上述第二导电部的至少中心部。
6.如权利要求1所述的半导体装置的制造方法，在上述(c)工序中，以喷射的方式将用于形成上述第一导电部的材料填充到上述凹部中。
7.如权利要求1所述的半导体装置的制造方法，
上述半导体基板是半导体晶片，形成多个上述集成电路，与各上述的集成电路相对应地形成上述凹部，
并且还包括切断上述半导体基板的工序。
8.如权利要求7所述的半导体装置的制造方法，上述切断半导体基板的工序包括在上述第一面上形成沿着上述半导体基板的切断线的槽，以及从上述第二面上除去上述槽的底部而使上述槽成为狭缝。
9.如权利要求8所述的半导体装置的制造方法，通过切削形成上述槽。
10.如权利要求8所述的半导体装置的制造方法，通过蚀刻形成上述槽。
11.如权利要求8所述的半导体装置的制造方法，在上述(a)工序中，由与上述凹部相同的工艺形成上述槽。
12.如权利要求8所述的半导体装置的制造方法，
上述(e)工序包括对上述半导体基板的上述第二面进行研磨，
比上述凹部深地形成上述槽，
通过上述半导体基板的上述第二面的研磨，除去上述槽的上述底部。
13.如权利要求8所述的半导体装置的制造方法，在上述(b)工序中，在上述槽内也设置上述绝缘层。
14.如权利要求13所述的半导体装置的制造方法，
在上述(e1)工序中，使在上述槽的底部上形成的上述绝缘层从上述第二面突出，
在上述(e2)工序中，通过上述第二蚀刻剂，将形成在上述凹部的底面和上述槽的上述底部上的上述绝缘层蚀刻除去。
15.如权利要求8所述的半导体装置的制造方法，在上述半导体基板的材料露出在上述槽内的状态下进行上述除去槽的上述底部的工序。
16.如权利要求15所述的半导体装置的制造方法，
在上述(e1)工序中，通过上述第一蚀刻剂，将由上述半导体基板的一部分构成的上述槽的底部蚀刻除去，
在上述(e2)工序中，对上述绝缘层上至少形成在上述凹部的底面上的部分进行蚀刻。
17.如权利要求8所述的半导体装置的制造方法，为了被切断的多个半导体芯片不脱落，将上述半导体基板的上述第一面贴在保持板上进行上述切断半导体基板的工序。
18.如权利要求8所述的半导体装置的制造方法，上述槽仅在划分具有上述多个集成电路的多个半导体芯片的区域形成。
19.一种半导体装置的制造方法，将由权利要求1至权利要求18中任一项所述的方法制造的多个半导体装置叠层，通过上述导电部实现电连接。
20.一种半导体装置，由权利要求1至权利要求18中任一项所述的方法制造而成。
21.一种半导体装置，由权利要求19所述的方法制造而成。
22.一种半导体装置，包括在第一面上具有电连接在集成电路上的电极、形成有贯通孔的半导体基板，设置在上述贯通孔的内表面上的绝缘层，以及在上述绝缘层的内侧上沿着上述半导体基板的厚度方向叠层的第一和第二导电部，
上述第一和第二导电部由不同的材料形成，
上述第一导电部从上述半导体基板上与上述第一面相反一侧的第二面露出。
23.如权利要求22所述的半导体装置，上述第一导电部从上述第二面突出。
24.如权利要求22所述的半导体装置，上述第一导电部比上述第二导电部更难氧化。
25.如权利要求24所述的半导体装置，上述第一导电部由Au形成，上述第二导电部的至少中心部由Cu形成。
26.一种半导体装置，具有权利要求22所述的多个半导体装置，上述多个半导体装置被叠层，通过上述导电部实现电连接。
27.一种电路基板，由安装权利要求20所述的半导体装置而成。
28.一种电路基板，由安装权利要求21所述的半导体装置而成。
29.一种电路基板，由安装权利要求22至权利要求26中任一项所述的半导体装置而成。
30.一种电子仪器，具有权利要求20所述的半导体装置。
31.一种电子仪器，具有权利要求21所述的半导体装置。
32.一种电子仪器，具有权利要求22至权利要求26中任一项所述的半导体装置。
CNB03800707XA 2002-03-19 2003-03-19 半导体装置及其制造方法、电路基板以及电子仪器 Expired - Lifetime CN1279605C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002076307 2002-03-19
JP76307/2002 2002-03-19
JP2003007276 2003-01-15
JP7276/2003 2003-01-15

Publications (2)

Publication Number Publication Date
CN1533604A CN1533604A (zh) 2004-09-29
CN1279605C true CN1279605C (zh) 2006-10-11

Family

ID=28043774

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB03800707XA Expired - Lifetime CN1279605C (zh) 2002-03-19 2003-03-19 半导体装置及其制造方法、电路基板以及电子仪器

Country Status (8)

Country Link
US (1) US6841849B2 (zh)
EP (1) EP1391923B1 (zh)
JP (1) JP4129643B2 (zh)
KR (1) KR100512817B1 (zh)
CN (1) CN1279605C (zh)
AT (1) ATE557419T1 (zh)
TW (1) TW594972B (zh)
WO (1) WO2003079430A1 (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6809421B1 (en) * 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
JP4110390B2 (ja) 2002-03-19 2008-07-02 セイコーエプソン株式会社 半導体装置の製造方法
JP4081666B2 (ja) * 2002-09-24 2008-04-30 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004297019A (ja) * 2003-03-28 2004-10-21 Seiko Epson Corp 半導体装置、回路基板及び電子機器
JP3646720B2 (ja) * 2003-06-19 2005-05-11 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP3646719B2 (ja) * 2003-06-19 2005-05-11 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
DE10342559B3 (de) * 2003-09-15 2005-04-14 Infineon Technologies Ag Randstruktur eines Leistungshalbleiterbauelementes und ihr Herstellungsverfahren
US8084866B2 (en) * 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
JP4706180B2 (ja) * 2003-12-22 2011-06-22 セイコーエプソン株式会社 半導体装置の製造方法
JP3698160B2 (ja) * 2004-01-09 2005-09-21 セイコーエプソン株式会社 半導体装置の製造方法
US20050247894A1 (en) 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
JP2005353682A (ja) * 2004-06-08 2005-12-22 Seiko Epson Corp 回路素子の製造方法、電子素子の製造方法、回路基板、電子機器、および電気光学装置
US7232754B2 (en) 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
SG120200A1 (en) 2004-08-27 2006-03-28 Micron Technology Inc Slanted vias for electrical circuits on circuit boards and other substrates
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
TWI250834B (en) * 2004-11-03 2006-03-01 Phoenix Prec Technology Corp Method for fabricating electrical connections of circuit board
JP4170313B2 (ja) * 2005-05-24 2008-10-22 シャープ株式会社 半導体装置の製造方法
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US7262134B2 (en) 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7863187B2 (en) 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7622377B2 (en) * 2005-09-01 2009-11-24 Micron Technology, Inc. Microfeature workpiece substrates having through-substrate vias, and associated methods of formation
TWI287273B (en) * 2006-01-25 2007-09-21 Advanced Semiconductor Eng Three dimensional package and method of making the same
TWI293499B (en) 2006-01-25 2008-02-11 Advanced Semiconductor Eng Three dimensional package and method of making the same
US7714535B2 (en) 2006-07-28 2010-05-11 Semiconductor Energy Laboratory Co., Ltd. Power storage device
US7629249B2 (en) 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
JP2008166652A (ja) * 2007-01-05 2008-07-17 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
JP4265668B2 (ja) * 2007-03-08 2009-05-20 ソニー株式会社 回路基板の製造方法および回路基板
JP4534096B2 (ja) * 2007-04-12 2010-09-01 ローム株式会社 半導体チップおよびその製造方法、ならびに半導体装置
SG150410A1 (en) 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
IT1391239B1 (it) 2008-08-08 2011-12-01 Milano Politecnico Metodo per la formazione di bump in substrati con through via
KR101215648B1 (ko) * 2011-02-11 2012-12-26 에스케이하이닉스 주식회사 반도체 칩 및 그 제조방법
US20150262911A1 (en) * 2014-03-14 2015-09-17 International Business Machines Corporation Tsv with end cap, method and 3d integrated circuit

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US117705A (en) * 1871-08-01 Improvement in machines for removing runners from strawberry vines
JPS607148A (ja) * 1983-06-24 1985-01-14 Nec Corp 半導体装置の製造方法
JPS607149A (ja) * 1983-06-24 1985-01-14 Nec Corp 半導体装置の製造方法
JPH0215652A (ja) * 1988-07-01 1990-01-19 Mitsubishi Electric Corp 半導体装置及びその製造方法
US4978639A (en) * 1989-01-10 1990-12-18 Avantek, Inc. Method for the simultaneous formation of via-holes and wraparound plating on semiconductor chips
DE4314907C1 (de) * 1993-05-05 1994-08-25 Siemens Ag Verfahren zur Herstellung von vertikal miteinander elektrisch leitend kontaktierten Halbleiterbauelementen
EP2270845A3 (en) * 1996-10-29 2013-04-03 Invensas Corporation Integrated circuits and methods for their fabrication
JP3184493B2 (ja) * 1997-10-01 2001-07-09 松下電子工業株式会社 電子装置の製造方法
JP3792954B2 (ja) * 1999-08-10 2006-07-05 株式会社東芝 半導体装置の製造方法
US6322903B1 (en) * 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
JP3778256B2 (ja) * 2000-02-28 2006-05-24 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001326325A (ja) * 2000-05-16 2001-11-22 Seiko Epson Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20040155330A1 (en) 2004-08-12
EP1391923A1 (en) 2004-02-25
KR20040012897A (ko) 2004-02-11
JPWO2003079430A1 (ja) 2005-07-21
KR100512817B1 (ko) 2005-09-06
JP4129643B2 (ja) 2008-08-06
EP1391923B1 (en) 2012-05-09
TW200305992A (en) 2003-11-01
CN1533604A (zh) 2004-09-29
US6841849B2 (en) 2005-01-11
WO2003079430A1 (en) 2003-09-25
ATE557419T1 (de) 2012-05-15
TW594972B (en) 2004-06-21
EP1391923A4 (en) 2005-06-15

Similar Documents

Publication Publication Date Title
CN1279605C (zh) 半导体装置及其制造方法、电路基板以及电子仪器
CN1279604C (zh) 半导体装置及其制造方法、电路基板以及电子仪器
CN1257550C (zh) 半导体装置及其制造方法
CN1581483A (zh) 半导体装置及其制造方法、电路基板及电子机器
CN1241252C (zh) 半导体装置及其制造方法、电路基片和电子仪器
CN1303659C (zh) 半导体装置和层叠型半导体装置及其制造方法
CN1574325A (zh) 半导体器件及其制造方法
CN1187806C (zh) 电路装置的制造方法
EP2048923A2 (en) Method of manufacturing silicon substrate with a conductive through-hole
CN1518105A (zh) 半导体芯片、半导体晶片及半导体装置及其制造方法
CN1574257A (zh) 半导体装置及其制造方法
CN1722370A (zh) 半导体装置的制造方法
CN1499595A (zh) 半导体装置及其制造方法
CN1574212A (zh) 半导体装置及其制造方法
CN1812075A (zh) 半导体装置的制造方法、半导体装置、及叠层半导体装置
CN1700431A (zh) 电路装置及其制造方法、板状体
CN1311528A (zh) 半导体器件及其制造方法、电路板和电子装置
CN1819130A (zh) 半导体装置及其制造方法、电路基板、及电子仪器
CN1532908A (zh) 半导体晶片、半导体装置及其制造方法、电路基板及电子机器
CN1551344A (zh) 半导体装置和层叠型半导体装置以及它们的制造方法
US7375007B2 (en) Method of manufacturing a semiconductor device
CN1601743A (zh) 半导体装置及半导体装置的制造方法
CN1855469A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20061011

CX01 Expiry of patent term