CN1787369A - 半导体电路 - Google Patents

半导体电路 Download PDF

Info

Publication number
CN1787369A
CN1787369A CNA2005100228841A CN200510022884A CN1787369A CN 1787369 A CN1787369 A CN 1787369A CN A2005100228841 A CNA2005100228841 A CN A2005100228841A CN 200510022884 A CN200510022884 A CN 200510022884A CN 1787369 A CN1787369 A CN 1787369A
Authority
CN
China
Prior art keywords
mentioned
voltage
channel mosfet
circuit
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100228841A
Other languages
English (en)
Other versions
CN1787369B (zh
Inventor
视戶伸介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1787369A publication Critical patent/CN1787369A/zh
Application granted granted Critical
Publication of CN1787369B publication Critical patent/CN1787369B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

提供一种半导体电路，是可以在从较低电压起的广阔范围的电源电压范围中稳定工作的定时器电路或振荡电路。其中使用以电源电压Vcc驱动，输出依赖电源电压Vcc的电流的同时输出从电源电压Vcc下降了预定的下降电压量的基准电压Vref的电流源(12)对电容器(11)进行充电。比较器(14)将电容器(11)的电压与从电流源(12)输出的基准电压Vref进行比较，并在大于等于基准电压Vref时，输出输出信号。定时器电路(40)，从电源电压Vcc的供给开始，电容器(11)的电压通过电容器(11)的充电实质上与经过时间成比例地上升，并且在达到基准电压Vref为止的延迟时间之后输出输出信号。

Description

半导体电路
技术领域
本发明涉及，例如，由CMOS电路等形成的，例如，定时器电路及振荡电路等半导体电路。
背景技术
例如，在专利文献1中揭示了定时器电路及内置了该定时器电路的半导体存储装置。在该定时器电路中，为了提供显示随着温度的上升定时周期减小的倾向，并且显示随着温度的降低定时周期增加的倾向的定时器电路，具有以下的结构。二极管具有温度依赖型电流特性，此正向电流流过构成电流镜的一次侧的n型MOS晶体管N1。根据流过此n型MOS晶体管N1的电流，决定流过构成电流镜的二次侧的p型MOS晶体管P2及n型MOS晶体管N3的电流。流过这些p型MOS晶体管P2及n型MOS晶体管N3的电流用作由反相器I1至I3构成的环形振荡器的工作电流。因此，在从这一环形振荡器输出的时钟信号CLK的周期(定时周期)中可反映二极管D的温度特性，随着温度的上升定时周期减小。
专利文献1：日本专利申请特开2002-117671号公报
发明内容
然而，包含在上述专利文献1中揭示的定时器电路的现有技术的一般的定时器电路中，存在在电源电压降低时该电路停止工作的问题。
本发明的目的在于提供一种作为可以解决以上的问题，在从较低电压起的广阔范围的电源电压范围中稳定工作的定时器电路或振荡电路的半导体电路。
本发明的半导体电路的特征在于具有：
在以电源电压驱动，输出依赖上述电源电压的电流的同时，输出从上述电源电压下降了预定的下降电压量的基准电压的电流源；
利用从上述电流源输出的电流进行充电的电容器；以及
将上述电容器的电压与从上述电流源输出的基准电压进行比较，并在大于等于上述基准电压时，输出输出信号的比较器；
构成从电源电压的供给开始，上述电容器的电压通过上述电容器的充电实质上与经过时间成比例地上升，一直到达到上述基准电压为止的延迟时间之后输出上述输出信号的定时器电路。
所以，根据本发明的半导体电路，具有使用在以电源电压驱动，输出依赖上述电源电压的电流的同时输出从上述电源电压下降了预定的下降电压量的基准电压的电流源对电容器进行充电，将上述电容器的电压与从上述电流源输出的基准电压进行比较，并在大于等于上述基准电压时，输出输出信号的比较器；构成从电源电压的供给开始，上述电容器的电压通过上述电容器的充电实质上与经过时间成比例地上升，并且在达到上述基准电压为止的延迟时间之后输出上述输出信号的定时器电路。因此，上述电源电压即使下降，但因为一方面依赖上述电源电压的充电电流也变小，另一方面从上述电源电压下降了上述下降电压量的基准电压也减小，所以上述电容器的电压通过上述电容器的充电实质上与经过时间成比例地上升，并且达到上述基准电压为止的延迟时间几乎不变。就是说，即使是上述电源电压下降，定时器电路的延迟时间也可以保持并且工作。所以，可以提供可以在从较低电压起的广阔范围的电源电压范围中稳定工作的定时器电路。
附图说明
图1为示出作为本发明的实施方式1的半导体电路的定时器电路40的结构的电路图。
图2为示出图1的定时器电路40的具体例的电路图。
图3为示出图2的定时器电路40的变形例40A的电路图。
图4为示出图1的定时器电路40的另一具体例40B的电路图。
图5为示出作为本发明的实施方式2的半导体电路的振荡电路40C的结构的电路图。
图6为示出图5的振荡电路40C的第1具体例40Ca的结构的电路图。
图7为示出图5的振荡电路40C的第2具体例40Cb的结构的电路图。
图8为示出图5至图7的放电电路D1的结构的电路图。
图9为示出图5至图7的放电电路D1的变形例D1A的结构的电路图。
图10为示出图5的振荡电路40C的动作的时序图。
图11为示出作为本发明的实施方式3的半导体电路的振荡电路40D的结构的电路图。
图12为示出图11的振荡电路40D的第1具体例40Da的结构的电路图。
图13为示出图11的振荡电路40D的第2具体例40Db的结构的电路图。
图14为示出图11的振荡电路40D的第3具体例40Dc的结构的电路图。
图15为示出图11的振荡电路40D的动作的时序图。
图16为示出作为本发明的实施方式4的半导体电路的振荡电路40E的结构的电路图。
图17为示出图16的振荡电路40E的第1具体例40Ea的结构的电路图。
图18为示出图16的振荡电路40E的第2具体例40Eb的结构的电路图。
图19为示出图16的振荡电路40E的第3具体例40Ec的结构的电路图。
图20为示出图16的振荡电路40E的动作的时序图。
图21为示出作为本发明的实施方式5的半导体电路的振荡电路40F的结构的电路图。
图22为示出图21的振荡电路40F的第1具体例40Fa的结构的电路图。
图23为示出图21的振荡电路40F的第2具体例40Fb的结构的电路图。
图24为示出图21的振荡电路40F的第3具体例40Fc的结构的电路图。
(附图标记说明)
11、11-1、11-2电容器；12、12A、12B、12-1、12-2、12-3、12A-1、12A-2、12A-3、12B-1、12B-2、12B-3电流源；13基准电压源；14、17、18比较器；19、FF1、FF2、FF3置位复位型触发器；20、30、31输出端子；21、22基准电压源；23N沟道MOSFET；24电流镜电路；25、26控制器；40、40A、40B定时器电路；40C、40Ca、40Cb、40D、40Da、40Db、40Dc、40E、40Ea、40Eb、40Ec、40F、40Fa、40Fb、40Fc振荡电路；C1、C2、C3电容器；D1、D2、D3放电电路；P1至P6P沟道MOSFET；N1至N4N沟道MOSFET；NOR1、NOR2、NOR3“或非”门；NOT1、NOT2、NOT3反相器；M1、M2、M3电流镜电路；Ra、Rb、Rc电阻；T1控制端子；T2、T3端子；SW、SW1、SW2、SW3开关；Vref、Vref1、Vref2基准电压
具体实施方式
下面参照附图对本发明的实施方式进行说明。另外，对于同样的结构元件赋予同一符号。
(实施方式1)
图1为示出作为本发明的实施方式1的半导体电路的定时器电路40的结构的电路图。
在图1中，定时器电路40的结构包括电流源12、接通/断开电流源12供给的电流的开关SW、利用该电流进行电荷充电的电容器11、基准电压源13及比较器14。其中，电流源12，由电源电压Vcc驱动，在输出依赖于电源电压Vcc的电流的同时，输出从电源电压Vcc下降了预定的下降电压量的基准电压Vref。电流源12的一端经开关SW与电容器11的一端连接，而电流源12的另一端接地。另外，电容器11的一端与比较器14的反相输入端子连接，而电容器11的另一端接地。此外，具有从电流源12供给的基准电压Vref的基准电压源13的正极与比较器14非反相输入端子连接，而基准电压源13的负极接地。比较器14的输出端子与输出端子20连接。在比较器14中，在输入到反相输入端子的电压变成大于等于基准电压源13的基准电压Vref时，来自比较器14的输出信号，例如，从+5V的高电平下降到，例如，OV的低电平。另外，开关SW，是在向定时器电路40供给电源电压Vcc时变为接通的虚拟开关。
在如上构成的定时器电路40中，在电容器11中无电荷蓄积的状态中，当供给定时器电路40的电源电压Vcc而使开关SW接通时，电流从电流源12流到电容器11，电荷在电容器11上蓄积。于是，随着时间的经过，电容器11的两端电压实质上与经过时间成比例地上升，并且在该电压变得大于等于基准电压Vref时，从比较器14发出的输出信号从高电平下降到低电平。就是说，在通过供给电源电压Vcc接通开关SW时起延迟了规定的时间的时刻，从比较器14发出的输出信号从高电平下降到低电平，作为定时器电路40工作。
就是说，在定时器电路40中，使用在以电源电压Vcc驱动，输出依赖电源电压Vcc的电流的同时输出从电源电压Vcc下降了预定的下降电压量的基准电压Vref的电流源12对电容器11进行充电，具有将电容器11的电压与从电流源12输出的基准电压Vref进行比较，并在大于等于基准电压Vref时，输出输出信号的比较器14，构成从电源电压Vcc的供给开始，电容器11的电压通过充电实质上与经过时间成比例地上升，并且在达到基准电压Vref为止的延迟时间之后输出输出信号的定时器电路40。因此，即使电源电压Vcc下降，但因为一方面依赖电源电压Vcc的充电电流也变小，另一方面从电源电压Vcc下降了下降电压量的基准电压Vref也减小，所以电容器11的电压通过充电实质上与经过时间成比例地上升，并且达到基准电压Vref为止的延迟时间几乎不变。就是说，即使是电源电压Vcc下降，也可以保持定时器电路40的延迟时间并且工作。所以，可以提供可以在从较低电压起的广阔范围的电源电压范围中稳定工作的定时器电路40。
另外，例如，在电流源12使用供给不依赖电源电压Vcc的一定的电流的电路的场合，为了在半导体电路内构成电流源12，最低需要两级晶体管串联电路和电阻或二极管这样的有源元件的级联连接(cascade connect)，将最低工作电压设定很低是极其困难的，并且作成在更宽的电源电压范围中工作的定时器电路也很困难。为了解决此问题，本发明的各发明人提出图1的定时器电路40的具体例。
图2为示出图1的定时器电路40的具体例的电路图。在图2中，定时器电路40的结构包括：具有3个电流镜电路M1、M2、M3和电阻Ra、Rb的电流源12；电容器11及比较器14；电流源12及比较器14由CMOS电路形成。
在图2中，电流源12的结构包括：开关SW，4个P沟道MOSFETP1至P4，2个N沟道MOSFET N1、N2，2个电阻Ra、Rb。其中，由1对P沟道MOSFET P1、P2构成电流镜电路M1，由1对N沟道MOSFET N1、N2构成电流镜电路M2，由1对P沟道MOSFET P3、P4构成电流镜电路M3，这3个电流镜电路M1、M2、M3级联连接。并且，比较器14的结构包括：2个P沟道MOSFET P5、P6和2个N沟道MOSFET N3、N4。
电源电压Vcc经开关SW与电源连接点12a连接。电流连接点12a与6个P沟道MOSFET P1至P6的各源连接。另外，4个N沟道MOSFET N1至N4的各源接地。P沟道MOSFET P1、P2的各栅互相连接的同时，与P沟道MOSFET P1的漏连接，此外，还经电阻Ra接地。另外，P沟道MOSFET P2的漏与N沟道MOSFET N1的漏及栅以及N沟道MOSFET N2的栅连接。此外，3个P沟道MOSFETP3、P4、P6的各栅互相连接的同时，与P沟道MOSFET P3的漏连接，此外，还与N沟道MOSFET N2的漏连接。P沟道MOSFET P4的漏经电阻Rb与P沟道MOSFET P5的栅连接的同时，经电容器11接地。另外，P沟道MOSFET P5的漏与N沟道MOSFET N3的漏连接的同时，与输出端子20连接。此外，P沟道MOSFET P6的漏与N沟道MOSFET N4的漏及栅以及N沟道MOSFET N3的栅连接。
在如上构成的图2的定时器电路40中，利用由2个P沟道MOSFET P1、P2组成的电流镜电路M1；由2个N沟道MOSFET N1、N2组成的电流镜电路M2；由2个P沟道MOSFET P3、P4组成的电流镜电路M3以及2个电阻Ra、Rb构成电流源12的电路。另外，利用2个P沟道MOSFET P5、P6以及2个N沟道MOSFET N3、N4构成比较器14。
在图2的定时器电路12中，在投入电源电压Vcc而开关SW接通时，电流从电源电压Vcc经P沟道MOSFET P1和电阻Ra流向接地。此时，在电阻Ra两端感应的电压为从电源电压Vcc减去作了二极管连接的P沟道MOSFET P1的阈值电压大小的电压值，流过上述电阻Ra的电流实质上与电源电压Vcc成比例，即为依赖电源电压Vcc的电流。此电流用来经过由1对P沟道MOSFET P1、P2构成的电流镜电路M1，由1对N沟道MOSFET N1、N2构成的电流镜电路M2，由1对P沟道MOSFET P3、P4构成的电流镜电路M3，得到从电源电压Vcc经P沟道MOSFET P4及电阻Rb流到电容器11的充电电流。所以，充电电流成为依赖电源电压Vcc的实质上与电源电压Vcc成比例的电流。此处，通过调整各电流镜电路M1、M2、M3的MOSFET的各栅宽，用户可以得到所要求的充电电流。
另外，基准电压Vref，从电流镜电路M3的1对P沟道MOSFETP3、P4的栅电位得到。该基准电压Vref是降低P沟道MOSFET P3、P4的阈值电压大小的电压值，随着电源电压Vcc的降低而降低。另外，在后述的实施方式中，可以使用上述基准电压Vref作为第1基准电压Vref1，将电流镜电路M2的1对N沟道MOSFET N1、N2的栅电位(该MOSFET的阈值电压值)用作比第1基准电压Vref1低的第2基准电压Vref2。
以上述方式得到的依赖电源电压Vcc的电流，对电容器11进行充电，在比较器14的反相输入端子(P沟道MOSFET P5的栅)的电位成为大于等于基准电压Vref时，输出端子20的电压值，从作为电源电压电平的高电平反转成为作为接地电位的低电平。
此时的基准电压Vref的电位(P沟道MOSFET P3、P4的栅电位)和P沟道MOSFET P1的栅电位，在晶体管采取可以忽略由于晶体管的漏源间电压的变化而使有效沟道长度变化的沟道长度调制效应的结构时，成为相同电位。因此，在此电路结构中，输出端子20的电压的反转，是发生在利用依赖电源电压Vcc的充电电流进行充电的电容器11达到作为从电源电压Vcc减去P沟道MOSFET P1的阈值电压的电压值的基准电压Vref的时候。在各MOSFET的阈值电压为一定时，电源电压Vcc降低，取决于电源电压Vcc的充电电流也变小，同时，从电源电压Vcc降低了降低电压大小的基准电压Vref也变小，所以电容器11的电压在通过其充电实质上与经过时间成比例地上升，并且达到基准电压Vref为止的延迟时间几乎不变化。就是说，从投入电源到发生输出端子20的逻辑反转为止的延迟时间，不大会受到电源电压Vcc的变动的影响，并且充电电流的发生源，由于是由1个P沟道MOSFET P1和1个电阻Ra构成的，可以利用比较低的电压启动。就是说，可以提供即使是电源电压Vcc降低，也可以在保持定时器电路40的延迟时间的同时工作，并在从较低电压起的广阔范围的电源电压范围中稳定工作的定时器电路40。
图3为示出图2的定时器电路40的变形例40A的电路图。图3的定时器电路40A的特征为，与图2的定时器电路40相比较，在电流源12中省略电流镜电路M2、M3。在图3中的差异点为，充电电流从电源电压Vcc经P沟道MOSFET P2及电阻Rb流到电容器11。即使是以上的结构，图3的定时器电路40A，也与图2的定时器电路40的动作相同。
图4为示出图1的定时器电路40的另一具体例40B的电路图。图4的定时器电路40B的特征为，与图2的定时器电路40相比较，将由2个P沟道MOSFET P1、P2和1个电阻Ra构成的电路，由1个电阻Rc构成。即使是以上的结构，图4的定时器电路40B，也与图2的定时器电路40的动作相同。
如上所述，根据本发明实施方式1的半导体电路，即使电源电压Vcc下降，但因为一方面依赖电源电压Vcc的充电电流也变小，另一方面从电源电压Vcc下降了下降电压量的基准电压Vref也减小，所以电容器11的电压通过其充电实质上与经过时间成比例地上升，并且达到基准电压Vref为止的延迟时间几乎不变。就是说，即使是电源电压Vcc下降，也可以保持定时器电路40的延迟时间并且工作。所以，可以提供可以在从较低电压起的广阔范围的电源电压范围中稳定工作的定时器电路40、40A、40B。
(实施方式2)
图5为示出作为本发明的实施方式2的半导体电路的振荡电路40C的结构的电路图。本实施方式2的振荡电路40C，是由以图1的定时器电路40为基础的CMOS电路形成的振荡电路(实施方式3至5也是同样形成的CMOS电路的振荡电路)，其特征为，与图1的定时器电路40比较，代替具有基准电压源13的比较器14的是备有具有第1基准电压Vref1的基准电压源21的比较器17、备有具有第2基准电压Vref2的基准电压源22的比较器18、置位复位型触发器19及放电电路D1。另外，比较器17、18及置位复位型触发器19，例如，由CMOS电路形成。另外，基准电压源21、22也与实施方式1一样利用由CMOS形成的电流源12或12B产生，具体言之，是使用在图2及图4中图示的2个基准电压Vref1及基准电压Vref2。
在图5中，设电容器11的两端电压为电压V11，其两端分别与放电电路D1的端子T2、T3连接。电容器11的一端，与比较器17的非反相输入端子及比较器18的反相输入端子连接。从基准电压源21输出的基准电压Vref1施加于比较器17的反相输入端子，而从基准电压源22输出的基准电压Vref2施加于比较器18的非反相输入端子。另外，来自比较器17的输出信号的电压Vs输入到置位复位型触发器19的置位端子S，而来自比较器18的输出信号的电压Vr输入到置位复位型触发器19的复位端子R。其中，置位复位型触发器19具有非反相输出端子Q、反相输出端子/Q(在本申请说明书及附图中“/Q”中的“/”表示上侧条(bar)，表示低活动状态)，对置位信号回应而进行置位，对复位信号回应而进行复位，在上述置位后一直到复位为止在从非反相输出端子Q输出一个输出信号Vq的同时从反相输出端子/Q输出其反转信号。其中，从置位复位型触发器19的非反相输出端子Q发出的输出信号的电压Vq在输出到输出端子30的同时，作为放电开始信号施加于放电电路D1的控制端子T1。
其中，比较器17，在输入到非反相输入端子的电压V11变得大于等于基准电压Vref1时，输出高电平的脉冲信号，并且比较器18，在输入到非反相输入端子的电压V11变得小于等于基准电压Vref2时，输出高电平的脉冲信号。
图6为示出图5的振荡电路40C的第1具体例40Ca的结构的电路图。在图6中，振荡电路40Ca的特征为：是利用图2的电流源12和具有与图2的比较器14一样结构的2个比较器17、18构成的。
在图6中，电流源12的电源连接点12a与比较器17的电源端子连接而供给电源电压Vcc，并且也与比较器18的电源端子连接而供给电源电压Vcc。电流源12的P沟道MOSFET P3、P4的各栅电压作为基准电压Vref1施加于比较器17的反相输入端子，而电流源12的N沟道MOSFET N1、N2的各栅电压作为基准电压Vref2施加于比较器18的非反相输入端子。此外，电流源12的P沟道MOSFET P4的源经电阻Rb及电容器11接地，电容器11的两端电压V11施加于比较器17的非反相输入端子，施加于比较器18的反相输入端子，并施加于放电电路D1的端子T2。从比较器17发出的输出信号，输入到置位复位型触发器19的置位端子S。另外，从比较器18发出的输出信号，输入到置位复位型触发器19的复位端子R。此外，从置位复位型触发器19的非反相输出端子Q发出的输出信号输入到放电电路D1的控制端子T1。
图7为示出图5的振荡电路40C的第2具体例40Cb的结构的电路图。在图7中，振荡电路40Cb的特征为：是利用图4的电流源12B和具有与图4的比较器14一样结构的2个比较器17、18构成的。就是说，振荡电路40Cb，与图6的振荡电路40Ca比较，具有图4的电流源12B代替图2的电流源12，其他的结构与图6一样。
图8为示出图5至图7的放电电路D1的结构的电路图。放电电路D1，例如，如图8所示，由CMOS电路之中的1个N沟道MOSFET23构成，其栅与控制端子T1连接，漏与端子T2连接，而源与接地的端子T3连接。在如上构成的放电电路D1中，在高电平信号经控制端子T1施加于N沟道MOSFET23的栅时，N沟道MOSFET23接通，在端子T2和端子T3间构成具有规定的电阻值的放电电路。
图9为示出图5至图7的放电电路D1的变形例D1A的结构的电路图。图9的放电电路D1A的特征为，与图8的放电电路D1比较，其结构为在控制端子T1和N沟道MOSFET23的栅之间***了电流镜电路24，根据输入到控制端子T1的电压信号产生电流而以电流驱动N沟道MOSFET23。
图10为示出图5的振荡电路40C的动作的时序图。另外，在图5的振荡电路40C中，如图10所示，基准电压Vref1设定为从电源电压Vcc减去P沟道MOSFET的阈值电压Vthp的电压，而基准电压Vref2设定为比基准电压Vref1低的电压。
从图10可知，在开关SW接通后，电容器11充电，在电容器11的两端电压V11大于等于基准电压Vref1时，比较器17输出高电平的脉冲信号，结果，置位复位型触发器19置位，从非反相输出端子Q输出高电平信号Vq。此时，响应该高电平信号，放电电路D1接通，蓄积于电容器11上的电荷，利用由电容器11和放电电路D1的N沟道MOSFET23的电阻量确定的时间常数进行放电。于是，在电容器11的两端电压变得小于等于基准电压Vref2时，比较器18将高电平的脉冲信号输出到置位复位型触发器19的复位端子R。对此进行响应，置位复位型触发器19复位，而非反相输出端子Q发出的信号Vq成为低电平。结果，因为和放电电路D1的信号变为低电压，所以放电电路D1截止，放电电路D1的放电结束。接着，对电容器11的充电再次开始，重复上述的动作。所以，从图10可知，从输出端子30以规定的周期输出具有规定的脉冲宽度的高电平信号，即输出规定的振荡信号。
在如上构成的图5的振荡电路40C中，通过重复进行响应复位信号，电容器11的电压通过其充电实质上与经过时间成比例地从第2基准电压Vref2上升并达到第1基准电压Vref1之后，响应置位信号，通过电容器11的放电随着经过时间从第1基准电压Vref1下降并达到第2基准电压Vref2的动作，就可以使从置位复位型触发器19发出的输出信号作为具有规定周期的振荡信号输出。
如上所述，因为在本发明的实施方式2的半导体电路的振荡电路40C中，也是使用实施方式1的电流源12或12B发出的充电电流和从电流源12或12B发出的基准电压Vref1，执行包含实施方式1的定时器电路的动作的振荡电路的动作，所以电源电压Vcc下降，依赖电源电压Vcc的充电电流也变小的同时，从电源电压Vcc下降了下降电压量的基准电压Vref也减小。所以，电容器11的电压通过其充电从基准电压Vref2实质上与经过时间成比例地上升而达到基准电压Vref1为止的延迟时间几乎不变。就是说，即使是电源电压Vcc下降，振荡电路的振荡周期也可以保持并且工作。所以，可以提供可以在从较低电压起的广阔范围的电源电压范围中稳定工作的振荡电路。
(实施方式3)
图11为示出作为本发明的实施方式3的半导体电路的振荡电路40D的结构的电路图。图11的振荡电路40D的结构特征为，与图5的振荡电路40C比较，具有与2个电流源12-1、12-2分别对应的电容器11-1、11-2及放电电路D1、D2，并且具有分别使上述2个电流源12-1、12-2的动作通/断的2个开关SW1、SW2，且具有控制这2个开关SW1、SW2的通/断的控制器25。从图10可知，在上述图5的振荡电路40C中，在基准电压Vref1和基准电压Vref2设定为实质上相同电压时，振荡动作停止，但在图11的振荡电路40D中这一问题得到解决。另外，基准电压源21，与实施方式1一样，是由CMOS电路形成的电流源12、12A或12B生成，具体言之，是使用图2至图4中示出的基准电压Vref。另外，放电电路D1、D2也分别具有与上述的放电电路D1同样的结构。
在图11中，电流源12-1的一端经开关SW1接地，而电流源12-1的另一端经电容器11-1接地。另外，电流源12-2的一端经开关SW2接地，而电流源12-2的另一端经电容器11-2接地。电容器11-1的两端电压V11施加于放电电路D1及比较器17的非反相输入端子。另外，电容器11-2的两端电压V12施加于放电电路D2及比较器18的非反相输入端子。此外，在2个比较器17、18的各反相输入端子上施加来自基准电压源21的基准电压Vref。其中，比较器17、18，在施加于各非反相输入端子的电压V11、V12大于等于基准电压Vref时，分别输出高电平的脉冲信号。从比较器17发出的输出信号，以电压Vs输出到置位复位型触发器19的置位端子S，而从比较器18发出的输出信号，以电压Vr输出到置位复位型触发器19的复位端子R。此外，在从置位复位型触发器19的非反相输出端子Q输出的信号以电压Vq输出到输出端子30的同时，还输出到放电电路D1的控制端子T1。另外，以置位复位型触发器19的反相输出端子/Q输出的信号以电压Vqb输出到输出端子31的同时，还输出到放电电路D2的控制端子T1。另外，控制器25，在振荡电路40D的动作开始后，在开关SW1接通之后，延迟规定的时间间隔量而使开关SW2接通。
图12为示出图11的振荡电路40D的第1具体例40Da的结构的电路图。在图12中，振荡电路40Da的结构特征为使用与图2的电流源12结构相同的电流源12-1、12-2及与图2的比较器14结构相同的2个比较器17、18。
在图12中，电流源12-1具有由控制器25控制的开关SW1，而电流源12-2具有由控制器25控制的开关SW2。电流源12-1的电源连接点12a与比较器17的电源端子连接而供给电源电压Vcc。另外，电流源12-2的电源连接点12a与比较器18的电源端子连接而供给电源电压Vcc。电流源12-1的P沟道MOSFET P3、P4的各栅电压作为基准电压Vref施加于比较器17的反相输入端子，并且，电流源12-2的P沟道MOSFET P3、P4的各栅电压作为基准电压Vref施加于比较器18的反相输入端子。此外，电流源12-1的P沟道MOSFET P4的源经电阻Rb及电容器11-1接地，而电容器11-1的两端电压V11施加于比较器17的非反相输入端子和施加于放电电路D1的端子T2。电流源12-2的P沟道MOSFET P4的源经电阻Rb及电容器11-2接地，而电容器11-2的两端电压V12施加于比较器18的非反相输入端子和施加于放电电路D2的端子T2。发自比较器17的输出信号输入到置位复位型触发器19的置位端子S。另外，发自比较器18的输出信号输入到置位复位型触发器19的复位端子R。此外，发自置位复位型触发器19的非反相输出端子Q的输出信号输入到放电电路D1的控制端子T1，而发自置位复位型触发器19的反相输出端子/Q的输出信号输入到放电电路D2的控制端子T1。
图13为示出图11的振荡电路40D的第2具体例40Db的结构的电路图。在图13中，振荡电路40Db的结构特征为使用与图3的电流源12A结构相同的电流源12A-1、12A-2及与图3的比较器14结构相同的2个比较器17、18。就是说，振荡电路40Db，与图12的振荡电路40Da比较，具有图3的电流源12A代替图2的电流源12，其他的结构，除了以下几点之外与图12一样。电流源12A-1具有由控制器25控制的开关SW1，而电流源12A-2具有由控制器25控制的开关SW2。另外，电流源12A-1的P沟道MOSFET P1、P2的各栅电压作为基准电压Vref1施加于比较器17的反相输入端子，并且，电流源12A-2的P沟道MOSFET P1、P2的各栅电压作为基准电压Vref1施加于比较器18的反相输入端子。
图14为示出图11的振荡电路40D的第3具体例40Dc的结构的电路图。在图14中，振荡电路40Dc的结构特征为使用与图4的电流源12B结构相同的电流源12B-1、12B-2及与图4的比较器14结构相同的2个比较器17、18。就是说，振荡电路40Dc，与图12的振荡电路40Da比较，具有图4的电流源12B代替图2的电流源12，其他的结构，除了以下几点之外与图12一样。电流源12B-1具有由控制器25控制的开关SW1，而电流源12B-2具有由控制器25控制的开关SW2。
图15为示出图11的振荡电路40D的动作的时序图。在图15中，控制器25，在振荡电路40D的动作开始后，在开关SW1接通之后，延迟规定的时间间隔量使开关SW2接通。结果，首先，电容器11-1充电，在该两端电压V11大于等于基准电压Vref时，比较器17向置位复位型触发器19的置位端子S输出高电平的脉冲信号，结果，置位复位型触发器19置位，在从其非反相输出端子Q向输出端子30及放电电路D1的控制端子T1输出规定的高电平信号Vq的同时，从其反相输出端子/Q向输出端子31及放电电路D2的控制端子T1输出规定的低电平信号Vqb。此时，一方面，放电电路D1导通，蓄积于电容器11-1上的电荷放电，另一方面，放电电路D2断开，发自电流源12-2的电流流到电容器11-2，电荷进行蓄积。
于是，电容器11-2充电，在其两端电压V12大于等于基准电压Vref时，比较器18向置位复位型触发器19的复位端子R输出高电平的脉冲信号，结果，置位复位型触发器19复位，在从其非反相输出端子Q向输出端子30及放电电路D1的控制端子T1输出规定的低电平信号Vq的同时，从其反相输出端子/Q向输出端子31及放电电路D2的控制端子T1输出规定的高电平信号Vqb。此时，一方面放电电路D1断开，再次开始充电，另一方面放电电路D2接通，蓄积在电容器11-2的电荷进行放电。重复以上的动作，以规定的周期输出具有规定的脉冲宽度的高电平信号作为从输出端子30输出的信号Vq，即输出规定的振荡信号。
在如上构成的振荡电路中，通过把响应复位信号，电容器11-1的电压通过其充电实质上与经过时间成比例地上升并在达到基准电压Vref之后，响应置位信号，通过电容器11-1的放电，随着经过时间从基准电压Vref下降，同时，响应置位信号，电容器11-2的电压通过充电实质上与经过时间成比例地上升而达到基准电压Vref之后，响应复位信号，通过电容器11-2的放电，随着经过时间从基准电压Vref下降的动作重复进行，就可以使从置位复位型触发器19的2个输出信号Vq、Vqb分别作为具有规定周期的振荡信号输出。
如上所述，因为在本发明的实施方式3的半导体电路的振荡电路中，也是使用实施方式1的电流源12、12A或12B发出的充电电流和从电流源12、12A或12B发出的基准电压Vref，执行包含实施方式1的定时器电路的动作的振荡电路的动作，所以电源电压Vcc即使下降，但因为一方面依赖电源电压Vcc的充电电流也变小，另一方面从电源电压Vcc下降了下降电压量的基准电压Vref也减小。所以，电容器11-1、11-2的各电压通过充电实质上与经过时间成比例地上升而达到基准电压Vref为止的延迟时间几乎不变。就是说，即使是电源电压Vcc下降，振荡电路的振荡周期也可以保持并且工作。所以，可以提供可以在从较低电压起的广阔范围的电源电压范围中稳定工作的振荡电路。
(实施方式4)
图16为示出作为本发明的实施方式4的半导体电路的振荡电路40E的结构的电路图。图16的振荡电路40E的结构特征为，与图11的振荡电路40D比较，具有3个电流源12-1、12-2、12-3，3个反相器NOT1、NOT2、NOT3，3个置位复位型触发器FF1、FF2、FF3，及3个放电电路D1、D2、D3。另外，电流源12-1、12-2、12-3，与上述电流源12一样，是由CMOS电路构成的，放电电路D1、D2、D3也分别具有与上述的放电电路D1同样的结构。
在图16中，电流源12-1的一端经开关SW1接地，而电流源12-1的另一端经电容器C1接地。另外，电流源12-2的一端经开关SW2接地，而电流源12-2的另一端经电容器C2接地。此外，电流源12-3的一端经开关SW3接地，而电流源12-3的另一端经电容器C3接地。电容器C1的两端电压V1在施加于放电电路D3上的同时，经反相器NOT1作为电压Va输入到“或非”门NOR1的第1输入端子及“或非”门NOR2的第1输入端子。另外，电容器C2的两端电压V2在施加于放电电路D2的同时，经反相器NOT2作为电压Vb输出到“或非”门NOR2的第2输入端子及“或非”门NOR3的第2输入端子。此外，电容器C3的两端电压V3在施加于放电电路D1的同时，经反相器NOT3作为电压Vc输入到“或非”门NOR1的第2输入端子及“或非”门NOR3的第1输入端子。另外，各反相器NOT1、NOT2、NOT3输入信号大于等于规定的阈值电压时输出反转的低电平信号。这里，各反相器NOT1、NOT2、NOT3的阈值电压，优选是与上述实施方式一样，设定为从电源电压Vcc减去P沟道MOSFET的阈值电压Vthp量的值。
发自“或非”门NOR1的输出信号作为电压Vd输出到置位复位型触发器FF1的置位端子S及置位复位型触发器FF2的复位端子R。另外，从“或非”门NOR2发出的输出信号，作为电压Ve输出到置位复位型触发器FF1的复位端子R及置位复位型触发器FF3的置位端子S。此外，发自“或非”门NOR3的输出信号作为电压Vf输出到置位复位型触发器FF2的置位端子S及置位复位型触发器FF3的复位端子R。在发自置位复位型触发器FF1的非反相输出端子Q的输出信号作为电压Vq1输出到输出端子30的同时，输出到放电电路D1的控制端子T1。另外，发自置位复位型触发器FF2的非反相输出端子Q的输出信号作为电压Vq2输出到放电电路D2的控制端子T1。此外，发自置位复位型触发器FF3的非反相输出端子Q的输出信号作为电压Vq3输出到放电电路D3的控制端子T1。另外，控制器26，在该振荡电路40E的动作开始后，在开关SW1接通之后，延迟规定的时间间隔量而使开关SW2接通，此外，延迟上述相同时间间隔量使开关SW3接通。
图17为示出图16的振荡电路40E的第1具体例40Ea的结构的电路图。另外，图17只示出从振荡电路40E的控制器26起至反相器NOT1、NOT2、NOT3及放电电路D1、D2、D3为止的电路。图17的振荡电路40Ea的结构特征为，使用与图2的电流源12的结构相同的3个电流源12-1、12-2、12-3。
在图17中，电流源12-1具有由控制器26控制的开关SW1，电流源12-2具有由控制器26控制的开关SW2，而电流源12-3具有由控制器26控制的开关SW3。电流源12-1的P沟道MOSFET P4的源经电阻Rb及电容器C1接地，而电容器C1的两端电压V1施加于反相器NOT1及放电电路D3的端子T2。另外，电流源12-2的P沟道MOSFET P4的源经电阻Rb及电容器C2接地，而电容器C2的两端电压V2施加于反相器NOT2及放电电路D2的端子T2。此外，电流源12-3的P沟道MOSFET P4的源经电阻Rb及电容器C3接地，而电容器C3的两端电压V3施加于反相器NOT3及放电电路D1的端子T2。
图18为示出图16的振荡电路40E的第2具体例40Eb的结构的电路图。另外，图18只示出从振荡电路40E的控制器26起至反相器NOT1、NOT2、NOT3及放电电路D1、D2、D3为止的电路。图18的振荡电路40Eb的结构特征为，使用与图3的电流源12A的结构相同的3个电流源12A-1、12A-2、12A-3。在图18中，电流源12A-1具有由控制器26控制的开关SW1，电流源12A-2具有由控制器26控制的开关SW2，而电流源12A-3具有由控制器26控制的开关SW3。其他的结构，与图17一样。
图19为示出图16的振荡电路40E的第3具体例40Ec的结构的电路图。另外，图19只示出从振荡电路40E的控制器26起至反相器NOT1、NOT2、NOT3及放电电路D1、D2、D3为止的电路。图19的振荡电路40Ec的结构特征为，使用与图4的电流源12B的结构相同的3个电流源12B-1、12B-2、12B-3。在图19中，电流源12B-1具有由控制器26控制的开关SW1，电流源12B-2具有由控制器26控制的开关SW2，而电流源12B-3具有由控制器26控制的开关SW3。其他的结构，与图17及图18一样。
图20为示出图16的振荡电路40E的动作的时序图。在图20中，控制器26，在振荡电路40E的动作开始后，在将开关SW1接通之后，延迟规定的时间间隔量而使开关SW2接通，此外，延迟上述相同时间间隔量而使开关SW3接通。结果，首先，电容器C1充电，在其两端电压V1大于等于反相器NOT1的阈值电压时，从反相器NOT1输出低电平信号Va。接着，电容器C2充电，在两端电压V2变得大于等于反相器NOT2的阈值电压时，从反相器NOT2输出低电平信号Vb。于是，电容器C3充电，在两端电压V3变得大于等于反相器NOT3的阈值电压时，从反相器NOT3输出低电平信号Vc。其中，执行利用控制器26的启动时(电源投入时)的控制，使低电平信号Va和低电平信号Vb在规定的时间期间中重叠，并且使低电平信号Vb和低电平信号Vc在规定的时间期间中重叠，使低电平信号Vc和下一个循环的低电平信号Va在规定的时间期间中重叠。另外，在图20中，对于低电平信号Va、Vb、Vc，为使图示简单化，图示采用低活动信号的形式/Va、/Vb、/Vc。
如上所述，因为低电平信号Va、Vb、Vc是依次互相重叠输出，所以以“或非”门NOR2、NOR3、NOR1的顺序，依次在同一周期中依次输出高脉冲信号Ve、Vf、Vd。对此响应，依次输出发自置位复位型触发器FF3的高电平输出信号Vq3、发自置位复位型触发器FF2的高电平输出信号Vq2、发自置位复位型触发器FF1的高电平输出信号Vq1。其中，放电电路D3、D2、D1也依次重复放电的通/断。所以，如图20所示，重复以上的动作，作为从输出端子30输出的信号Vq1，以规定的周期输出具有规定的脉冲宽度的高电平信号，即输出规定的振荡信号。
在以上的实施方式4的图16的振荡电路40E中，示出的是使用3个电流源12-1、12-2、12-3的示例，但也可以使用4个以上的电流源和与其相对应的元件电路构成同样的振荡电路。
在该振荡电路中，对各电容器C1、C2、C3，通过互相错开时间间隔地重复以下的操作，即响应复位信号，各电容器C1、C2、C3的电压由于分别通过其充电实质上与经过时间成比例地上升并在达到基准电压Vref之后，响应置位信号，通过各电容器C1、C2、C3的放电，随着经过时间从基准电压Vref下降的操作，可以使从各置位复位型触发器FF1、FF2、FF3发出的输出信号分别作为具有规定的周期的振荡信号输出。
如上所述，因为在本发明的实施方式4的半导体电路的振荡电路中，也是使用实施方式1的电流源12、12A或12B发出的充电电流和从电流源12、12A或12B发出的基准电压Vref，执行包含实施方式1的定时器电路的动作的振荡电路的动作，所以电源电压Vcc即使下降，但因为一方面依赖电源电压Vcc的充电电流也变小，另一方面从电源电压Vcc下降了下降电压量的基准电压Vref也减小。所以，电容器C1、C2、C3的各电压通过充电实质上与经过时间成比例地上升而达到基准电压Vref为止的时间几乎不变。就是说，即使是电源电压Vcc下降，振荡电路的振荡周期也可以保持并且工作。所以，可以提供可以在从较低电压起的广阔范围的电源电压范围中稳定工作的振荡电路。
(实施方式5)
图21为示出本发明的实施方式5的半导体电路的振荡电路40F的结构的电路图。图21的振荡电路40F的特征为，与图16的振荡电路40E比较，具有阈值缓冲器THB1、THB2、THB3代替反相器NOT1、NOT2、NOT3，并且具有每个带有2个反相输入端子的“或”门OR1、OR2、OR3代替“或非”门NOR1、NOR2、NOR3。在如上构成的振荡电路40F中，除了输出信号Va、Vb、Vc与图16的振荡电路40E比较进行反转之外，与振荡电路40E同样地动作。
在以上的实施方式5的图21的振荡电路40F中，示出的是使用3个电流源12-1、12-2、12-3的示例，但也可以使用与4个以上的电流源和与其相对应的元件电路构成同样的振荡电路。
图22为示出图21的振荡电路40F的第1具体例40Fa的结构的电路图。另外，图22只示出从振荡电路40F的控制器26起至阈值缓冲器THB1、THB2、THB3及放电电路D1、D2、D3为止的电路。图22的振荡电路40Fa的结构特征为，使用与图2的电流源12的结构相同的3个电流源12-1、12-2、12-3。其中，图22的振荡电路40Fa，与图17的振荡电路40Ea比较，具有阈值缓冲器THB1、THB2、THB3分别代替反相器NOT1、NOT2、NOT3，只有这一点不同。
图23为示出图21的振荡电路40F的第2具体例40Fb的结构的电路图。另外，图23只示出从振荡电路40F的控制器26起至阈值缓冲器THB1、THB2、THB3及放电电路D1、D2、D3为止的电路。图23的振荡电路40Fb的结构特征为，使用与图3的电流源12A的结构相同的3个电流源12A-1、12A-2、12A-3。其中，图23的振荡电路40Fb，与图18的振荡电路40Eb比较，具有阈值缓冲器THB1、THB2、THB3分别代替反相器NOT1、NOT2、NOT3，只有这一点不同。
图24为示出图21的振荡电路40F的第3具体例40Fc的结构的电路图。图24只示出从振荡电路40F的控制器26起至阈值缓冲器THB1、THB2、THB3及放电电路D1、D2、D3为止的电路。图24的振荡电路40Fc的结构特征为，使用与图4的电流源12B的结构相同的3个电流源12B-1、12B-2、12B-3。其中，图24的振荡电路40Fc，与图19的振荡电路40Ec比较，具有阈值缓冲器THB1、THB2、THB3分别代替反相器NOT1、NOT2、NOT3，只有这一点不同。
如上所述，在本发明的实施方式5的半导体电路的振荡电路中，具有与实施方式4同样的作用效果，即使是电源电压Vcc下降，振荡电路的振荡周期也可以保持并且工作，可以提供可以在从较低电压起的广阔范围的电源电压范围中稳定工作的振荡电路。
如以上所详述，根据本发明的半导体电路，使用以电源电压驱动，输出依赖上述电源电压的电流的同时输出从上述电源电压下降了预定的下降电压量的基准电压的电流源对电容器进行充电，具有将上述电容器的电压与从上述电流源输出的基准电压进行比较，并在大于等于上述基准电压时，输出输出信号的比较器，构成从电源电压的供给的开始，上述电容器的电压通过上述电容器的充电实质上与经过时间成比例地上升，并且达到上述基准电压为止的延迟时间之后输出上述输出信号的定时器电路。因此，上述电源电压即使下降，但因为一方面依赖上述电源电压的充电电流也变小，另一方面从上述电源电压下降了上述下降电压量的基准电压也减小，所以上述电容器的电压通过上述电容器的充电，实质上与经过时间成比例地上升，并且达到上述基准电压为止的延迟时间几乎不变。就是说，即使是上述电源电压下降，定时器电路的延迟时间也可以保持并且工作。所以，可以提供可以在从较低电压起的广阔范围的电源电压范围中稳定工作的定时器电路及包含该定时器电路的振荡电路。

Claims (15)

1.一种半导体电路，其特征在于具有：
以电源电压驱动，输出依赖上述电源电压的电流，且输出从上述电源电压下降了预定的下降电压量的基准电压的电流源；
利用从上述电流源输出的电流进行充电的电容器；以及
将上述电容器的电压与从上述电流源输出的基准电压进行比较，并在大于等于上述基准电压时，输出输出信号的比较器，且
构成从电源电压供给的开始，上述电容器的电压通过上述电容器的充电实质上与经过时间成比例地上升，一直到达到上述基准电压为止的延迟时间之后输出上述输出信号的定时器电路。
2.如权利要求1所述的半导体电路，其特征在于：
上述电流源具有
包含第1和第2P沟道MOSFET的电流镜电路；
第1电阻；以及
第2电阻，
在上述电源电压和接地之间***上述第1P沟道MOSFET和上述第1电阻，
上述电流源将作为从上述电源电压下降了上述第1P沟道MOSFET的阈值电压量的电压值的上述第1电阻的两端的电压作为基准电压输出，
上述电流源从上述电源电压经上述第2P沟道MOSFET及上述第2电阻向上述电容器输出电流。
3.如权利要求1所述的半导体电路，其特征在于：
上述电流源具有
包含第1和第2N沟道MOSFET的第1电流镜电路；
包含第1和第2P沟道MOSFET的第2电流镜电路；
第1电阻；以及
第2电阻，
上述第1电流镜电路和上述第2电流镜电路级联连接，
在上述电源电压和接地之间***上述第1电阻和上述第1N沟道MOSFET，
上述电流源将作为从上述电源电压经上述第1电阻下降了的电压值的上述第1N沟道MOSFET的两端的电压，经上述第2N沟道MOSFET输出的电压作为基准电压输出，
上述电流源从上述电源电压经上述第2P沟道MOSFET及上述第2电阻向上述电容器输出电流。
4.如权利要求1所述的半导体电路，其特征在于：
上述电流源具有
包含第1和第2P沟道MOSFET的第1电流镜电路；
包含第1和第2N沟道MOSFET的第2电流镜电路；
包含第3和第4P沟道MOSFET的第3电流镜电路；
第1电阻；以及
第2电阻，
上述第1电流镜电路、上述第2电流镜电路和上述第3电流镜电路级联连接，
在上述电源电压和接地之间***上述第1P沟道MOSFET和上述第1电阻，
上述电流源将作为从上述电源电压下降了上述第1P沟道MOSFET的阈值电压量的值的上述第1电阻的两端的电压，经上述第2P沟道MOSFET及上述第2电流镜电路输出的电压作为基准电压输出，
上述电流源从上述电源电压经上述第4P沟道MOSFET及上述第2电阻向上述电容器输出电流。
5.一种半导体电路，其特征在于包括：
以电源电压驱动，输出依赖上述电源电压的电流，且输出从上述电源电压下降了预定的第1下降电压量的第1基准电压和从上述第1基准电压下降了预定的第2下降电压量的第2基准电压的电流源；
利用从上述电流源输出的电流进行充电的电容器；
将上述电容器的电压与上述第1基准电压进行比较，并在大于等于上述第1基准电压时，输出置位信号的第1比较器；
将上述电容器的电压与上述第2基准电压进行比较，并在小于等于上述第2基准电压时，输出复位信号的第2比较器；
响应上述置位信号进行置位，响应上述复位信号进行复位，在上述置位后一直到上述复位为止输出输出信号的置位复位型触发器；以及
响应上述置位信号使上述电容器放电的放电电路；
构成通过重复响应上述复位信号，上述电容器的电压通过上述电容器的充电从上述第2基准电压实质上与经过时间成比例地上升并且在达到上述第1基准电压之后，响应上述置位信号，通过上述电容器的放电从上述第1基准电压随着经过时间下降并且达到上述第2基准电压的动作，将来自上述置位复位型触发器的输出信号作为具有规定的周期的振荡信号输出的振荡电路。
6.如权利要求5所述的半导体电路，其特征在于：
上述电流源具有
包含第1和第2N沟道MOSFET的第1电流镜电路；
包含第1和第2P沟道MOSFET的第2电流镜电路；
第1电阻；以及
第2电阻，
上述第1电流镜电路和上述第2电流镜电路级联连接，
在上述电源电压和接地之间***上述第1电阻和上述第1N沟道MOSFET，
上述电流源将作为从上述电源电压经上述第1电阻而下降了的电压值的上述第1N沟道MOSFET的两端的电压作为上述第2基准电压输出，将经上述第2N沟道MOSFET输出的上述第2基准电压的电压作为第1基准电压输出，
上述电流源从上述电源电压经上述第2P沟道MOSFET及上述第2电阻向上述电容器输出电流。
7.如权利要求5所述的半导体电路，其特征在于：
上述电流源具有
包含第1和第2P沟道MOSFET的第1电流镜电路；
包含第1和第2N沟道MOSFET的第2电流镜电路；
包含第3和第4P沟道MOSFET的第3电流镜电路；
第1电阻；以及
第2电阻，
上述第1电流镜电路、上述第2电流镜电路和上述第3电流镜电路级联连接，
在上述电源电压和接地之间***上述第1P沟道MOSFET和上述第1电阻，
上述电流源将作为从上述电源电压下降了上述第1P沟道MOSFET的阈值电压量的值的上述第1电阻的两端的电压经上述第2P沟道MOSFET输出的电压作为第2基准电压输出，将经上述第2电流镜电路输出上述第2基准电压时得到的电压作为第1基准电压输出，
上述电流源从上述电源电压经上述第4P沟道MOSFET及上述第2电阻向上述电容器输出电流。
8.如权利要求5至7中任何一项所述的半导体电路，其特征在于上述放电电路是由N沟道MOSFET构成的。
9.一种半导体电路，其特征在于包括：
以电源电压驱动，输出依赖上述电源电压的电流，且输出从上述电源电压下降了预定的下降电压量的基准电压，互相以预定的时间间隔量延迟进行开始动作的大于等于3个的整数N个的电流源；
利用从上述N个电流源分别输出的电流进行充电的N个电容器；
响应置位信号进行置位，响应复位信号进行复位，在上述复位后一直到上述置位为止输出输出信号的N个置位复位型触发器；
在从上述N个电容器输出的信号电压变得大于等于规定阈值时将各个阈值结果信号输出的N个阈值元件；
将表示在上述N个阈值元件之中，来自各1对的阈值元件的阈值结果信号同时输出的同时输出信号，作为与上述N个置位复位型触发器之中的对应的各1对的置位复位型触发器的置位信号和复位信号输出的N个门元件；以及
响应从上述N个置位复位型触发器输出的输出信号使上述N个电容器分别放电的N个放电电路；
构成通过对上述各电容器，隔着上述时间间隔重复响应上述复位信号，上述各电容器的电压通过上述各电容器的充电实质上与经过时间成比例地上升并且在达到上述基准电压之后，响应上述置位信号，通过上述各电容器的放电从上述基准电压随着经过时间下降的动作，将来自上述各置位复位型触发器的输出信号作为具有规定的周期的振荡信号分别输出的振荡电路。
10.如权利要求9所述的半导体电路，其特征在于上述各阈值元件是反相器，上述各门元件是“或非”门。
11.如权利要求9所述的半导体电路，其特征在于上述各阈值元件是阈值缓冲器，上述各门元件是带有反相输入端子的“或”门。
12.如权利要求9至11中的任一项所述的半导体电路，其特征在于：
上述各电流源具有
包含第1和第2P沟道MOSFET的电流镜电路；
第1电阻；以及
第2电阻，
在上述电源电压和接地之间***上述第1P沟道MOSFET和上述第1电阻，
上述各电流源将作为从上述电源电压下降了上述第1P沟道MOSFET的阈值电压量的电压值的上述第1电阻的两端的电压作为基准电压输出，
上述各电流源从上述电源电压经上述第2P沟道MOSFET及上述第2电阻向上述电容器输出电流。
13.如权利要求9至11中的任一项所述的半导体电路，其特征在于：
上述各电流源具有
包含第1和第2N沟道MOSFET的第1电流镜电路；
包含第1和第2P沟道MOSFET的第2电流镜电路；
第1电阻；以及
第2电阻，
上述第1电流镜电路和上述第2电流镜电路级联连接，
在上述各电源电压和接地之间***上述第1电阻和上述第1N沟道MOSFET，
上述各电流源将作为从上述电源电压经上述第1电阻下降了的电压值的上述第1N沟道MOSFET的两端的电压，经上述第2N沟道MOSFET输出的电压作为基准电压输出，
上述各电流源从上述电源电压经上述第2P沟道MOSFET及上述第2电阻向上述电容器输出电流。
14.如权利要求9至11中的任一项所述的半导体电路，其特征在于：
上述各电流源具有
包含第1和第2P沟道MOSFET的第1电流镜电路；
包含第1和第2N沟道MOSFET的第2电流镜电路；
包含第3和第4P沟道MOSFET的第3电流镜电路；
第1电阻；以及
第2电阻，
上述第1电流镜电路、上述第2电流镜电路和上述第3电流镜电路级联连接，
在上述各电源电压和接地之间***上述第1P沟道MOSFET和上述第1电阻，
上述各电流源将作为从上述电源电压下降了上述第1P沟道MOSFET的阈值电压量的值的上述第1电阻的两端的电压经上述第2P沟道MOSFET及上述第2电流镜电路输出的电压作为基准电压输出，
上述各电流源从上述电源电压经上述第4P沟道MOSFET及上述第2电阻向上述电容器输出电流。
15.如权利要求9至11中的任一项所述的半导体电路，其特征在于上述各放电电路是由N沟道MOSFET构成的。
CN2005100228841A 2004-12-10 2005-12-09 半导体电路 Active CN1787369B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004357869 2004-12-10
JP2004357869A JP4568595B2 (ja) 2004-12-10 2004-12-10 半導体回路
JP2004-357869 2004-12-10

Publications (2)

Publication Number Publication Date
CN1787369A true CN1787369A (zh) 2006-06-14
CN1787369B CN1787369B (zh) 2013-04-03

Family

ID=36583515

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005100228841A Active CN1787369B (zh) 2004-12-10 2005-12-09 半导体电路

Country Status (5)

Country Link
US (1) US7486151B2 (zh)
JP (1) JP4568595B2 (zh)
KR (1) KR100825336B1 (zh)
CN (1) CN1787369B (zh)
DE (1) DE102005057980B4 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101262243B (zh) * 2007-02-16 2011-06-08 联发科技股份有限公司 具有自我载波泄露校正机制的混频器及载波泄露校正方法
CN101188412B (zh) * 2006-11-20 2012-01-11 冲电气工业株式会社 通电复位电路
CN102624363A (zh) * 2011-01-28 2012-08-01 英飞凌科技股份有限公司 具有供电电压无关的输出频率的张弛振荡器
CN103297028A (zh) * 2012-03-01 2013-09-11 瑞昱半导体股份有限公司 支持自动翻转功能的以太网络通信电路
CN105340179A (zh) * 2013-06-28 2016-02-17 精工电子有限公司 延迟电路、振荡电路及半导体装置
CN107925384A (zh) * 2015-09-02 2018-04-17 美光科技公司 用于温度独立振荡器的设备及方法
CN108399929A (zh) * 2017-02-06 2018-08-14 爱思开海力士有限公司 数据存储装置及其操作方法
CN110471320A (zh) * 2019-09-23 2019-11-19 重庆工商大学 机器人急停控制电路

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5535766B2 (ja) * 2010-05-27 2014-07-02 ラピスセミコンダクタ株式会社 タイマー回路
JP5375753B2 (ja) * 2010-06-17 2013-12-25 ミツミ電機株式会社 発振回路及びその動作電流制御方法
US9111750B2 (en) 2013-06-28 2015-08-18 General Electric Company Over-voltage protection of gallium nitride semiconductor devices
US9997507B2 (en) 2013-07-25 2018-06-12 General Electric Company Semiconductor assembly and method of manufacture
US9203390B1 (en) * 2014-08-15 2015-12-01 Himax Analogic, Inc. Functional device and test mode activation circuit of the same
JP6552908B2 (ja) * 2015-08-07 2019-07-31 株式会社東芝 発振器
US10720885B2 (en) * 2017-08-04 2020-07-21 Dialog Semiconductor (Uk) Limited Low power oscillator using flipped-gate MOS
US11796606B2 (en) 2021-04-20 2023-10-24 Texas Instruments Incorporated Pin-leakage compensation scheme for external resistor-based oscillators
US11848645B2 (en) * 2021-04-22 2023-12-19 Texas Instruments Incorporated Enabling an external resistor for an oscillator
US11437955B1 (en) 2021-08-05 2022-09-06 Texas Instruments Incorporated Switchover schemes for transition of oscillator from internal-resistor to external-resistor mode

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5545250A (en) * 1978-09-26 1980-03-29 Toshiba Corp Timer circuit
JPS5925493B2 (ja) 1978-12-21 1984-06-18 株式会社東芝 タイマ回路
DE3345852A1 (de) * 1983-12-19 1985-06-27 Philips Patentverwaltung Gmbh, 2000 Hamburg Monolithisch integrierter rc-oszillator
JPS6139718A (ja) * 1984-07-31 1986-02-25 Toshiba Corp 電圧検出回路
JPS61164471A (ja) 1985-01-14 1986-07-25 Matsushita Electric Works Ltd 集積回路の出力回路
JPS62152217A (ja) * 1985-12-26 1987-07-07 Matsushita Electric Ind Co Ltd 電子装置
US4868525A (en) * 1988-09-23 1989-09-19 Dallas Semiconductor Corporation Temperature-stabilized oscillator
JP3186267B2 (ja) * 1992-12-07 2001-07-11 日本電気株式会社 クロック発生回路
JPH08204527A (ja) * 1995-01-31 1996-08-09 Mitsumi Electric Co Ltd 遅延リセット回路
US5579356A (en) 1995-07-28 1996-11-26 Micron Quantum Devices, Inc. Timer circuit with programmable decode circuitry
KR0153866B1 (ko) * 1995-12-28 1998-12-15 김광호 타이머
US5990753A (en) * 1996-01-29 1999-11-23 Stmicroelectronics, Inc. Precision oscillator circuit having a controllable duty cycle and related methods
KR980012836A (ko) * 1996-07-25 1998-04-30 이형도 발진장치
JPH11120782A (ja) * 1997-10-09 1999-04-30 Hitachi Ltd 半導体集積回路装置
JPH11145808A (ja) * 1997-11-10 1999-05-28 Hitachi Ltd パワーオンリセット回路及びそれを用いた半導体集積回路装置
US6020792A (en) * 1998-03-19 2000-02-01 Microchip Technology Inc. Precision relaxation oscillator integrated circuit with temperature compensation
KR20010040690A (ko) * 1998-12-04 2001-05-15 씨. 필립 채프맨 온도 보상 및 다양한 동작 모드를 갖는 정밀 이완 발진기
GB2351619A (en) * 1999-07-01 2001-01-03 Ericsson Telefon Ab L M A frequency trimmable oscillator with insensitivity to power supply variations and parasitic capacitance
JP4607291B2 (ja) 2000-06-29 2011-01-05 三菱電機株式会社 半導体装置
JP3866545B2 (ja) 2000-08-04 2007-01-10 Ｎｅｃエレクトロニクス株式会社 タイマー回路および該タイマー回路を内蔵した半導体記憶装置
US6856566B2 (en) 2000-08-04 2005-02-15 Nec Electronics Corporation Timer circuit and semiconductor memory incorporating the timer circuit
JP2003332893A (ja) * 2002-05-16 2003-11-21 Mitsutoyo Corp クロック発生回路
WO2004055968A2 (en) * 2002-12-17 2004-07-01 Koninklijke Philips Electronics N.V. Temperature compensated r-c oscillator

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101188412B (zh) * 2006-11-20 2012-01-11 冲电气工业株式会社 通电复位电路
CN101262243B (zh) * 2007-02-16 2011-06-08 联发科技股份有限公司 具有自我载波泄露校正机制的混频器及载波泄露校正方法
CN102624363B (zh) * 2011-01-28 2016-05-11 英飞凌科技股份有限公司 具有供电电压无关的输出频率的张弛振荡器
CN102624363A (zh) * 2011-01-28 2012-08-01 英飞凌科技股份有限公司 具有供电电压无关的输出频率的张弛振荡器
CN103297028A (zh) * 2012-03-01 2013-09-11 瑞昱半导体股份有限公司 支持自动翻转功能的以太网络通信电路
CN103297028B (zh) * 2012-03-01 2016-01-20 瑞昱半导体股份有限公司 支持自动翻转功能的以太网络通信电路
CN105340179A (zh) * 2013-06-28 2016-02-17 精工电子有限公司 延迟电路、振荡电路及半导体装置
CN105340179B (zh) * 2013-06-28 2018-03-06 精工半导体有限公司 延迟电路、振荡电路及半导体装置
CN107925384A (zh) * 2015-09-02 2018-04-17 美光科技公司 用于温度独立振荡器的设备及方法
CN107925384B (zh) * 2015-09-02 2022-04-29 美光科技公司 用于温度独立振荡器的设备及方法
CN108399929A (zh) * 2017-02-06 2018-08-14 爱思开海力士有限公司 数据存储装置及其操作方法
CN108399929B (zh) * 2017-02-06 2021-10-22 爱思开海力士有限公司 数据存储装置及其操作方法
CN110471320A (zh) * 2019-09-23 2019-11-19 重庆工商大学 机器人急停控制电路

Also Published As

Publication number Publication date
CN1787369B (zh) 2013-04-03
DE102005057980B4 (de) 2014-10-02
JP4568595B2 (ja) 2010-10-27
JP2006166305A (ja) 2006-06-22
KR20060065557A (ko) 2006-06-14
KR100825336B1 (ko) 2008-04-28
DE102005057980A1 (de) 2006-09-14
US20060126238A1 (en) 2006-06-15
US7486151B2 (en) 2009-02-03

Similar Documents

Publication Publication Date Title
CN1787369A (zh) 半导体电路
US8537579B2 (en) Voltage conversion method in a continuously variable switched capacitor DC-DC voltage converter
CN1060298C (zh) 交错的开关变换器电路和开关变换器控制方法
CN1274084C (zh) 电荷泵电路
CN1357964A (zh) Dc－dc变换器
CN1042382C (zh) 电源变换***
CN101040421A (zh) 开关稳压器控制电路、使用它的开关稳压器和开关信号生成装置
CN1249922C (zh) 开关稳压器及应用它的lsi***
JP4631916B2 (ja) 昇圧形ｄｃ−ｄｃコンバータ
CN1447506A (zh) 电源电路及pwm电路
CN101065891A (zh) 开关电源及它的控制电路以及使用它的电子设备
CN1866706A (zh) 电子电路
CN102833908B (zh) 发光元件驱动电路
CN1617432A (zh) 可供给稳定的变换电压的电源装置
CN1773825A (zh) 开关电源
CN1434561A (zh) 开关电源装置
CN1210867C (zh) 用于产生周期信号的电路
US8194418B2 (en) Frequency-hopping control method and module, and DC/DC converter
CN1860668A (zh) Pfc控制器的乘除器电路
CN110677143B (zh) 一种锯齿波产生电路及升降压变换器
CN1700552A (zh) 自激式电源供应器的过功率保护装置
CN1183863A (zh) 电源装置
CN101031855A (zh) 定电压发生电路
JP6614818B2 (ja) 昇降圧ｄｃ／ｄｃコンバータ
CN1507142A (zh) 开关电源装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant