CN108399929B - 数据存储装置及其操作方法 - Google Patents

数据存储装置及其操作方法 Download PDF

Info

Publication number
CN108399929B
CN108399929B CN201710539151.8A CN201710539151A CN108399929B CN 108399929 B CN108399929 B CN 108399929B CN 201710539151 A CN201710539151 A CN 201710539151A CN 108399929 B CN108399929 B CN 108399929B
Authority
CN
China
Prior art keywords
operating voltage
voltage
control unit
data storage
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710539151.8A
Other languages
English (en)
Other versions
CN108399929A (zh
Inventor
朴振
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN108399929A publication Critical patent/CN108399929A/zh
Application granted granted Critical
Publication of CN108399929B publication Critical patent/CN108399929B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Human Computer Interaction (AREA)
  • Mathematical Physics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明提供一种数据存储装置，其包括：非易失性存储器装置；电压检测器，其适于检测非易失性存储器装置的操作电压；以及控制单元，其适于基于从电压检测器提供的操作电压从第一参考电压降低到第二参考电压的经过时间与第一参考时间的比较结果来初步确定操作电压是有意地下降还是无意地下降。

Description

数据存储装置及其操作方法
相关申请的交叉引用
本申请要求于2017年2月6日向韩国知识产权局提交的申请号为10-2017-0016212的韩国申请的优先权，其整体通过引用并入本文。
技术领域
各个实施例总体涉及使用非易失性存储器装置作为存储介质的数据存储装置。
背景技术
近来，用于计算机环境的范例已经转变至普适计算使得计算机***可以随时随地使用。由于此，诸如移动电话、数码相机和笔记本电脑的便携式电子装置的使用已经快速增长。通常，这种便携式电子装置使用数据存储装置，该数据存储装置使用存储器装置。数据存储装置被用于存储便携式电子装置中待使用的数据。
使用存储器装置的数据存储装置提供的优点在于，由于不存在机械驱动部件，因此稳定性和耐久性优良，信息访问速度高并且功耗小。具有这种优点的数据存储装置包括通用串行总线(USB)存储器装置、具有各种接口的存储卡、通用闪存(UFS)装置和固态硬盘(SSD)。
发明内容
各个实施例涉及一种能够确定非易失性存储器装置的操作电压是有意地下降还是无意地下降的数据存储装置及其操作方法。
在实施例中，数据存储装置可以包括：非易失性存储器装置；电压检测器，其适于检测非易失性存储器装置的操作电压；以及控制单元，其适于基于从电压检测器提供的操作电压从第一参考电压降低到第二参考电压的经过时间与第一参考时间的比较结果来初步确定操作电压是有意地下降还是无意地下降。
在实施例中，响应于来自主机装置的请求将数据存储在非易失性存储器装置中或将从非易失性存储器装置读出的数据提供给主机装置的数据存储装置的操作方法可以包括：确定非易失性存储器装置的操作电压是否下降到等于或低于第一参考电压；在操作电压下降到等于或低于第一参考电压的情况下，确定操作电压从第一参考电压下降到第二参考电压的经过时间是否短于第一参考时间；在经过时间短于第一参考时间的情况下，确定操作电压保持等于或低于第二参考电压的保持时间是否长于第二参考时间；以及在保持时间长于第二参考时间的情况下，确定操作电压有意地下降。
根据实施例，可以确定非易失性存储器装置的操作电压是有意地下降还是无意地下降。
附图说明
通过参照附图的以下具体实施方式，本发明的以上和其它特征及优点对于本发明所属领域的技术人员将变得更加显而易见，其中：
图1是示出根据本发明的实施例的数据存储装置的框图。
图2是示出根据本发明的实施例的电源管理单元和控制单元的框图。
图3是示出根据本发明的实施例的控制单元的第一确定操作的图。
图4是示出根据本发明的实施例的控制单元的第二确定操作的图。
图5是示出根据本发明的实施例的控制单元的确定操作的流程图。
图6是示出包括根据本发明的实施例的固态硬盘(SSD)的数据处理***的图。
图7是示出图6所示的控制器的示例性配置的图。
图8是示出包括根据本发明的实施例的数据存储装置的数据处理***的图。
图9是示出包括根据本发明的实施例的数据存储装置的数据处理***的图。
图10是示出包括根据本发明的实施例的数据存储装置的网络***的图。
图11是示出包括在根据本发明的实施例的数据存储装置中的非易失性存储器装置的框图。
具体实施方式
在本发明中，在阅读以下结合附图的示例性实施例之后，优点、特征和用于实现该优点和特征的方法将变得更加显而易见。然而，本发明可以以不同的形式实施并且不应被解释为限于本文阐述的实施例。相反，提供这些实施例以详细描述本发明达到本发明所属领域的技术人员能够容易地实施本发明的技术概念的程度。
在本文中应当理解的是，本发明的实施例不限于附图中所示的细节，并且附图不一定按比例绘制，并且在一些情况下可能会放大其比例，以便更清楚地描绘本发明的某些特征。虽然在本文中使用特定术语，但是应当理解的是，本文使用的术语仅用于描述特定实施例的目的，并不旨在限制本发明的范围。
如本文使用的，术语“和/或”包括一个或多个相关的所列项目的任何一个和所有组合。将理解的是，当一个元件被称为在另一元件“上”、“连接至”或“联接至”另一元件时，它可以直接在其它元件上、连接至或联接至其它元件，或可存在中间元件。如本文使用的，单数形式也旨在包括复数形式，除非上下文另有清楚地说明。将进一步理解的是，当在该说明书中使用术语“包括”和/或“包括有”时，它们指定至少一个阐述的特征、步骤、操作和/或元件的存在而不排除一个或多个其它特征、步骤、操作和/或其元件的存在或增加。
在下文中，以下将通过实施例的各个示例参照附图来描述数据存储装置及其操作方法。
图1是示出根据本发明的实施例的数据存储装置100的框图。
数据存储装置100可以存储待由诸如移动电话、MP3播放器、膝上型计算机、台式计算机、游戏机、TV、车载信息娱乐***等的主机装置(未示出)访问的数据。数据存储装置100也可以被称为存储器***。
数据存储装置100可以根据与主机装置联接的标准传输协议被制造为各种存储装置中的任意一种。例如，数据存储装置100可以被配置为诸如以下的各种存储装置中的任意一种：固态硬盘，MMC、eMMC、RS-MMC和微型MMC形式的多媒体卡，SD、迷你SD和微型SD形式的安全数字卡，通用串行总线(USB)存储装置，通用闪存(UFS)装置，个人计算机存储卡国际协会(PCMCIA)卡型存储装置，***组件互连(PCI)卡型存储装置，高速PCI(PCI-E)卡型存储装置，标准闪存(CF)卡，智能媒体卡，记忆棒等。
数据存储装置100可以被制造为各种封装中的任意一种。例如，数据存储装置100可以被制造为诸如以下的各种封装中的任意一种：堆叠封装(POP)、***级封装(SIP)、片上***(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶圆级制造封装(WFP)和晶圆级堆叠封装(WSP)。
数据存储装置100可以包括控制器200。控制器200可以包括主机接口单元210、控制单元220、工作存储器230、存储器控制单元240和电源管理单元250。
主机接口单元210可以接口连接主机装置和数据存储装置100。例如，主机接口单元210可以通过使用主机接口，即，诸如以下的标准传输协议中的任意一种与主机装置通信：通用串行总线(USB)协议、通用闪存(UFS)协议、多媒体卡(MMC)协议、并行高级技术附件(PATA)协议、串行高级技术附件(SATA)协议、小型计算机***接口(SCSI)协议、串列SCSI(SAS)协议、***组件互联(PCI)协议和高速PCI(PCI-E)协议。
控制单元220可以控制控制器200的一般操作。控制单元220可以驱动加载在工作存储器230中的代码类型的指令或算法，即软件，并且可以控制控制器200的内部功能块的操作。控制单元220可以包括驱动软件所需的功能块，例如计时器221。控制单元220可以由微控制单元(MCU)或中央处理单元(CPU)来配置。
工作存储器230可以存储待由控制单元220驱动的软件。并且，工作存储器230可以存储驱动软件所需的数据。工作存储器230可以由诸如动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)的随机存取存储器来配置。
存储器控制单元240可以根据控制单元220的控制来控制非易失性存储器装置300。存储器控制单元240也可以被称为存储器接口单元。存储器控制单元240可以将控制信号提供给非易失性存储器装置300以用于控制非易失性存储器装置300。控制信号可以包括命令、地址、控制信号等。存储器控制单元240可以将数据提供给非易失性存储器装置300，或者可以将从非易失性存储器装置300读出的数据提供给存储器控制单元240。
电源管理单元250可以通过电源、电源管理集成电路(PMIC)等来配置。电源管理单元250可以管理在数据存储装置100的操作中使用的电源。电源管理单元250可以根据控制单元220的控制来管理数据存储装置100的电源模式(例如，正常模式和省电模式)。并且，电源管理单元250可以根据电源模式来分配从例如主机装置的外部装置提供的操作电压。
例如，电源管理单元250可以将第一操作电压V1和第二操作电压V2提供到数据存储装置100的内部。电源管理单元250可以通过电源线(未示出)将控制器200的操作所需的第一操作电压V1提供给控制器200的内部块210至240。进一步地，电源管理单元250可以通过电源线(未示出)将非易失性存储器装置300的操作所需的第二操作电压V2提供给非易失性存储器装置300。
数据存储装置100可以包括非易失性存储器装置300。非易失性存储器装置300可以通过通道CH与控制器200联接。通道CH可以是能够传输命令、地址、控制信号和数据的一条信号线路或多条信号线路。非易失性存储器装置300可以用作数据存储装置100的存储介质。
非易失性存储器装置300可以由诸如以下的各种非易失性存储器装置中的任意一种来配置：NAND闪速存储器装置、NOR闪速存储器装置、使用铁电电容器的铁电随机存取存储器(FRAM)、使用隧穿磁阻(TMR)层的磁性随机存取存储器(MRAM)、使用硫族化物合金的相变随机存取存储器(PCRAM)和使用过渡金属氧化物的电阻式随机存取存储器(RERAM)。铁电随机存取存储器(FRAM)、磁性随机存取存储器(MRAM)、相变随机存取存储器(PCRAM)和电阻式随机存取存储器(RERAM)是能够随机访问存储器单元的非易失性随机存取存储器装置。非易失性存储器装置300可以由NAND闪速存储器装置和上述各种类型的非易失性随机存取存储器装置中的至少一种的组合来配置。
图2是示出根据本发明的实施例的电源管理单元250和控制单元220的框图。
电源管理单元250可以包括电压检测器251。电压检测器251可以检测第二操作电压V2的电压水平。电压检测器251可以将检测的第二操作电压V2的电压水平提供给控制单元220。例如，电压检测器251可将第二操作电压V2的电压水平从模拟值转换为数字值，并且将转换为数字值的第二操作电压V2的电压水平Vd提供给控制单元220。
控制单元220可以包括计时器221。计时器221可以根据控制单元220的控制来测量或计数时间。
控制单元220可以基于从电压检测器251提供的第二操作电压V2的电压水平Vd和计时器221的测量时间来确定第二操作电压V2是有意地下降还是无意地下降。第二操作电压V2的有意下降是指其中提供第二操作电压V2的外部装置，例如主机装置，因为必要性而使第二操作电压V2下降或切断第二操作电压V2的数据存储装置100的状态。相反，第二操作电压V2无意地下降可以表示主机装置所不希望的数据存储装置100的突然断电状态。
控制单元220的确定操作可以包括第一确定操作和第二确定操作，并且当第一确定操作确定第二操作电压V2有意地下降时，控制单元220可以执行第二确定操作。下面将参照图3描述控制单元220的第一确定操作，并且下面将参照图4来描述控制单元220的第二确定操作。
图3是示出根据本发明的实施例的控制单元220的第一确定操作的图。
图3所示的第一参考电压Vref1、第二参考电压Vref和第一参考时间Tref1的值可以由控制单元220预先设定。如果第二操作电压V2根据非易失性存储器装置300的种类而改变，则第一参考电压Vref1、第二参考电压Vref2和第一参考时间Tref1可以相应地改变。
如图3所示，第一参考电压Vref1、第二参考电压Vref2和第一参考时间Tref1可以定义参考斜率SL_REF。
参考斜率SL_REF可以由针对第一参考时间Tref1的电压降低量(即，从第一参考电压Vref1到第二参考电压Vref2的电压降低量)来确定。控制单元220可以在第二操作电压V2变得与第一参考电压Vref1相同时开始时间检查，测量直到第二操作电压V2变得与第二参考电压Vref2相同时的经过时间Te，并且确定针对经过时间Te的第二操作电压V2的电压下降斜率。
控制单元220可以基于第二操作电压V2的电压下降斜率来确定第二操作电压V2是有意地下降还是无意地下降。例如，在第二操作电压V2的电压下降斜率大于参考斜率SL_REF的情况下(即，在第二操作电压V2如同斜率SL_IT急剧降低的情况下)，控制单元220可以确定第二操作电压V2有意地下降。相反，在第二操作电压V2的电压下降斜率小于参考斜率SL_REF的情况下(即，在第二操作电压V2如同斜率SL_UIT缓慢降低的情况下)，控制单元220可以确定第二操作电压V2无意地下降。
换言之，控制单元220可以基于第二操作电压V2从第一参考电压Vref1减小到第二参考电压Vref2的经过时间Te来确定第二操作电压V2是有意地下降还是无意地下降。例如，在经过时间Te短于第一参考时间Tref1的情况下，这意味着第二操作电压V2的电压下降斜率大于参考斜率SL_REF，诸如图3中的斜率SL_IT，控制单元220可以确定第二操作电压V2有意地下降。相反，在经过时间Te长于第一参考时间Tref1的情况下，这意味着第二操作电压V2的电压下降斜率小于参考斜率SL_REF，诸如图3中的斜率SL_UIT，控制单元220可以确定第二操作电压V2无意地下降。
图4是示出根据本发明的实施例的控制单元220的第二确定操作的图。
如上所述，在第一确定操作确定第二操作电压V2有意地下降的情况下可以执行第二确定操作。可以执行第二确定操作以再次检查第二操作电压V2是否有意地下降。因此，在第一确定操作的初步确定结果和第二确定操作的二次确定结果相同的情况下，可以最终确定第二操作电压V2有意地下降。
控制单元220可以当第二操作电压V2变得与第二参考电压Vref2相同时开始时间检查，并且测量第二操作电压V2保持等于或低于第二参考电压Vref2的保持时间Th。
控制单元220可以基于保持时间Th来确定第二操作电压V2是有意地下降还是无意地下降。例如，在保持时间Th长于第二参考时间Tref2的情况下，控制单元220可以确定第二操作电压V2有意地下降。相反，在保持时间Th短于第二参考时间Tref2的情况下，控制单元220可以确定第二操作电压V2无意地下降。例如，如图4中的虚线所示，在第二参考时间Tref2经过之前第二操作电压V2增加到等于或高于第二参考电压Vref2的情况下，控制单元220可以确定第二操作电压V2无意地下降。
图5是示出根据本发明的实施例的控制单元的确定操作的流程图。
以上参照图3和图4描述的控制单元220的第一确定操作和第二确定操作可以通过以下步骤来配置。
在步骤S110中，控制单元220可以确定第二操作电压V2是否等于或低于第一参考电压Vref1。在第二操作电压V2超过第一参考电压Vref1(在步骤S110中为“否”)的情况下，可以结束进程。在第二操作电压V2等于或低于第一参考电压Vref1(在步骤S110中为“是”)的情况下，进程可以进行到步骤S120。
在步骤S120中，控制单元220可以确定第二操作电压V2是否等于或低于第二参考电压Vref2。在第二操作电压V2超过第二参考电压Vref2(在步骤S120中为“否”)的情况下，由于这意味着第二操作电压V2低于第一参考电压Vref1且高于第二参考电压Vref2，因此可以如在步骤S130中检查经过时间Te。
在步骤S130中，控制单元220可以确定经过时间Te是否超过第一参考时间Tref1。在经过时间Te超过第一参考时间Tref1(在步骤S130中为“是”)的情况下，控制单元220可以确定第二操作电压V2无意地下降。因此，如在步骤S140中，控制单元220可以执行用于处理无意的电压下降的操作。
为了处理无意的电压下降，控制单元220可以通知主机装置第二操作电压V2下降，并遵循主机装置引导的恢复过程。如果主机装置引导的恢复过程被执行，则控制单元220可以根据从主机装置提供的初始化命令或初始化信号来初始化非易失性存储器装置300，并且向控制单元220再次提供来自主机装置的未完成的请求(或未完成的请求和对应于该请求的数据)。
为了处理无意的电压下降，控制单元220可以在主机装置不参与的情况下自己执行恢复过程(在下文中，被称为数据存储装置引导的恢复过程)。如果执行数据存储装置引导的恢复过程，则控制单元220可以初始化非易失性存储器装置300，并且重新处理来自主机装置的未被处理的请求。例如，控制单元220可以通过将写入数据存储在非易失性存储器装置300中来重复写入请求，或者通过将从非易失性存储器装置300读出的数据提供给主机装置来重复读取请求。
再次参照步骤S120，在第二操作电压V2等于或低于第二参考电压Vref2(在步骤S120中为“是”)的情况下，由于这意味着第二操作电压V2在第一参考时间Tref1内从第一参考电压Vref1下降到第二参考电压Vref2，因此进程可以进行到步骤S150。
在步骤S150中，控制单元220可以确定保持时间Th是否等于或长于第二参考时间Tref2。在保持时间Th短于第二参考时间Tref2(在步骤S150中为“否”)的情况下，控制单元220可以确定第二操作电压V2无意地下降。因此，如在步骤S140中，控制单元220可以执行用于处理无意的电压下降的操作。在保持时间Th等于或长于第二参考时间Tref2(在步骤S150中为“是”)的情况下，控制单元220可以确定第二操作电压V2有意地下降。因此，如在步骤S160中，控制单元220可以执行用于处理有意的电压下降的操作。
为了处理有意的电压下降，在第二操作电压V2被恢复到正常状态之后(例如，在第二操作电压V2被稳定为等于或高于第一参考电压Vref1之后)，控制单元220可以初始化非易失性存储器装置300并处理从主机装置新接收的请求。
图6是示出包括根据本发明的实施例的固态硬盘(SSD)的数据处理***的图。参照图6，数据处理***1000可以包括主机装置1100和固态硬盘(SSD)1200。
SSD 1200可以包括控制器1210、缓冲存储器装置1220、非易失性存储器装置1231至123n、电源1240、信号连接器1250和电源连接器1260。
控制器1210可以控制SSD 1200的一般操作。
缓冲存储器装置1220可以临时存储待被存储在非易失性存储器装置1231至123n中的数据。进一步地，缓冲存储器装置1220可以临时存储从非易失性存储器装置1231至123n读出的数据。临时存储在缓冲存储器装置1220中的数据可以根据控制器1210的控制被传输到主机装置1100或非易失性存储器装置1231至123n。
非易失性存储器装置1231至123n可以用作SSD 1200的存储介质。非易失性存储器装置1231至123n可以通过多个通道CH1至CHn分别与控制器1210联接。一个或多个非易失性存储器装置可以联接到每个通道。联接到每个通道的非易失性存储器装置可以联接到相同的信号总线和数据总线。
电源1240可以将通过电源连接器1260输入的电力PWR提供到SSD1200的内部。电源1240可以包括辅助电源1241。当发生突然断电时，辅助电源1241可以供给电力以允许SSD1200正常地终止。辅助电源1241可以包括能够对电力PWR充电的大容量电容器。
控制器1210可以通过信号连接器1250与主机装置1100交换信号SGL。信号SGL可以包括命令、地址、数据等。根据主机装置1100和SSD 1200之间的接口方案，信号连接器1250可以由各种类型的连接器构造。
图7是示出图6所示的控制器的示例性配置的图。参照图7，控制器1210可以包括主机接口单元1211、控制单元1212、随机存取存储器1213、错误校正码(ECC)单元1214和存储器接口单元1215。
主机接口单元1211可以根据主机装置1100的协议来接口连接主机装置1100和SSD1200。例如，主机接口单元1211可以通过诸如以下的任意一种与主机装置1100通信：安全数字协议、通用串行总线(USB)协议、多媒体卡(MMC)协议、嵌入式MMC(eMMC)协议、个人计算机存储卡国际协会(PCMCIA)协议、并行高级技术附件(PATA)协议、串行高级技术附件(SATA)协议、小型计算机***接口(SCSI)协议、串列SCSI(SAS)协议、***组件互连(PCI)协议、高速PCI(PCI-E)协议和通用闪存(UFS)协议。另外，主机接口单元1211可以执行用于支持主机装置1100将SSD 1200识别为通用数据存储装置例如硬盘驱动器(HDD)的盘仿真功能。
控制单元1212可以分析和处理从主机装置1100输入的信号SGL。控制单元1212可以根据用于驱动SSD 1200的固件或软件来控制内部功能块的操作。随机存取存储器1213可以用作驱动这种固件或软件的工作存储器。
错误校正码(ECC)单元1214可以生成待被传输到非易失性存储器装置1231至123n的数据的奇偶校验数据。生成的奇偶校验数据可以与数据一起被存储在非易失性存储器装置1231至123n中。错误校正码(ECC)单元1214可以基于奇偶校验数据来检测从非易失性存储器装置1231至123n读出的数据的错误。如果检测的错误在可校正的范围内，则错误校正码(ECC)单元1214可以校正检测的错误。
存储器接口单元1215可以根据控制单元1212的控制将诸如命令和地址的控制信号提供给非易失性存储器装置1231至123n。此外，存储器接口单元1215可以根据控制单元1212的控制与非易失性存储器装置1231至123n交换数据。例如，存储器接口单元1215可以将被存储在缓冲存储器装置1220中的数据提供给非易失性存储器装置1231至123n，或将从非易失性存储器装置1231至123n读出的数据提供给缓冲存储器装置1220。
图8是示出包括根据本发明的实施例的数据存储装置的数据处理***的图。参照图8，数据处理***2000可以包括主机装置2100和数据存储装置2200。
主机装置2100可以诸如印刷电路板的板的形式被构造。虽然未示出，但是主机装置2100可以包括用于执行主机装置的功能的内部功能块。
主机装置2100可以包括诸如插座、插槽或连接器的连接端子2110。数据存储装置2200可以被安装到连接端子2110。
数据存储装置2200可以诸如印刷电路板的板的形式被构造。数据存储装置2200可以被称为存储器模块或存储卡。数据存储装置2200可以包括控制器2210、缓冲存储器装置2220、非易失性存储器装置2231和2232、电源管理集成电路(PMIC)2240和连接端子2250。
控制器2210可以控制数据存储装置2200的一般操作。控制器2210可以以与图6所示的控制器1210相同的方式来配置。
缓冲存储器装置2220可以临时存储待被存储在非易失性存储器装置2231和2232中的数据。进一步地，缓冲存储器装置2220可以临时存储从非易失性存储器装置2231和2232读出的数据。临时存储在缓冲存储器装置2220中的数据可以根据控制器2210的控制被传输到主机装置2100或非易失性存储器装置2231和2232。
非易失性存储器装置2231和2232可以用作数据存储装置2200的存储介质。
PMIC 2240可以将通过连接端子2250输入的电力提供到数据存储装置2200的内部。PMIC 2240可以根据控制器2210的控制来管理数据存储装置2200的电力。
连接端子2250可以联接到主机装置2100的连接端子2110。通过连接端子2250，诸如命令、地址、数据等的信号和电力可以在主机装置2100和数据存储装置2200之间传送。连接端子2250可以根据主机装置2100和数据存储装置2200之间的接口方案被构造成各种类型。连接端子2250可以被设置在数据存储装置2200的任意一侧上。
图9是示出包括根据本发明的实施例的数据存储装置的数据处理***的图。参照图9，数据处理***3000可以包括主机装置3100和数据存储装置3200。
主机装置3100可以诸如印刷电路板的板的形式被构造。虽然未示出，但是主机装置3100可以包括用于执行主机装置的功能的内部功能块。
数据存储装置3200可以表面安装型封装的形式被构造。数据存储装置3200可以通过焊球3250被安装到主机装置3100。数据存储装置3200可以包括控制器3210、缓冲存储器装置3220和非易失性存储器装置3230。
控制器3210可以控制数据存储装置3200的一般操作。控制器3210可以以与图6所示的控制器1210相同的方式来配置。
缓冲存储器装置3220可以临时存储待被存储在非易失性存储器装置3230中的数据。进一步地，缓冲存储器装置3220可以临时存储从非易失性存储器装置3230读出的数据。临时存储在缓冲存储器装置3220中的数据可以根据控制器3210的控制被传输到主机装置3100或非易失性存储器装置3230。
非易失性存储器装置3230可以用作数据存储装置3200的存储介质。
图10是示出包括根据本发明的实施例的数据存储装置的网络***的图。参照图10，网络***4000可以包括通过网络4500联接的服务器***4300和多个客户端***4410至4430。
服务器***4300可以响应于来自多个客户端***4410至4430的请求来服务数据。例如，服务器***4300可以存储从多个客户端***4410到4430提供的数据。又例如，服务器***4300可以将数据提供给多个客户端***4410至4430。
服务器***4300可以包括主机装置4100和数据存储装置4200。数据存储装置4200可以由图1所示的数据存储装置100、图6所示的数据存储装置1200、图8所示的数据存储装置2200或图9所示的数据存储装置3200来构造。
图11是示出包括在根据本发明的实施例的数据存储装置中的非易失性存储器装置的框图。参照图11，非易失性存储器装置300可以包括存储器单元阵列310、行解码器320、数据读取/写入块330、列解码器340、电压发生器350和控制逻辑360。
存储器单元阵列310可以包括布置在字线WL1至WLm和位线BL1至BLn彼此相交的区域处的存储器单元MC。
行解码器320可以通过字线WL1至WLm和例如漏极选择线和源极选择线(未示出)的选择线与存储器单元阵列310联接。行解码器320可以根据控制逻辑360的控制来操作。行解码器320可以解码从外部装置(未示出)提供的地址。行解码器320可以基于解码结果来选择并驱动字线WL1至WLm。例如，行解码器320可以将从电压发生器350提供的字线电压提供给字线WL1至WLm。
数据读取/写入块330可以通过位线BL1至BLn与存储器单元阵列310联接。数据读取/写入块330可以包括分别对应于位线BL1至BLn的读取/写入电路RW1至RWn。数据读取/写入块330可以根据控制逻辑360的控制来操作。数据读取/写入块330可以根据操作模式作为写入驱动器或读出放大器来操作。例如，数据读取/写入块330可以作为写入驱动器来操作，该写入驱动器在写入操作中将从外部装置提供的数据存储在存储器单元阵列310中。又例如，数据读取/写入块330可以作为读出放大器来操作，该读出放大器在读取操作中从存储器单元阵列310读出数据。
列解码器340可以根据控制逻辑360的控制来操作。列解码器340可以解码从外部装置提供的地址。列解码器340可以基于解码结果将分别对应于位线BL1至BLn的数据读取/写入块330的读取/写入电路RW1至RWn与数据输入/输出线路(或数据输入/输出缓冲器)联接。
电压发生器350可以产生待用于非易失性存储器装置300的内部操作的电压。由电压发生器350产生的电压可以被施加到存储器单元阵列310的存储器单元。例如，在编程操作中产生的编程电压可以被施加到待执行编程操作的存储器单元的字线。又例如，在擦除操作中产生的擦除电压可以被施加到待执行擦除操作的存储器单元的阱区。再例如，在读取操作中产生的读取电压可以被施加到待执行读取操作的存储器单元的字线。
控制逻辑360可以基于从外部装置提供的控制信号来控制非易失性存储器装置300的一般操作。例如，控制逻辑360可以控制非易失性存储器装置300的操作，诸如非易失性存储器装置300的读取操作、写入操作和擦除操作。
虽然上面已经描述各个实施例，但是本领域技术人员将理解，描述的实施例仅是示例。因此，本文描述的数据存储装置及其操作方法不应基于描述的实施例来限制。

Claims (16)

1.一种数据存储装置，其包括：
非易失性存储器装置；
电压检测器，其适于检测所述非易失性存储器装置的操作电压；以及
控制单元，其适于基于第一参考时间和所述操作电压从第一参考电压降低到第二参考电压的经过时间作出所述操作电压是有意地下降还是无意地下降的第一确定,
其中，所述操作电压的有意地下降是指所述操作电压被下降或切断的非易失性存储器装置的状态；所述操作电压的无意地下降是指非易失性存储器装置的突然断电状态。
2.根据权利要求1所述的数据存储装置，其中所述控制单元在所述经过时间短于所述第一参考时间的情况下确定所述操作电压有意地下降。
3.根据权利要求2所述的数据存储装置，其中所述控制单元基于第二参考时间和所述操作电压被保持等于或低于所述第二参考电压的保持时间作出所述操作电压是有意地下降还是无意地下降的第二确定。
4.根据权利要求3所述的数据存储装置，其中所述控制单元在所述保持时间长于所述第二参考时间的情况下确定所述操作电压有意地下降。
5.根据权利要求4所述的数据存储装置，其中所述控制单元在所述操作电压被稳定为等于或高于所述第一参考电压之后初始化所述非易失性存储器装置。
6.根据权利要求3所述的数据存储装置，其中所述控制单元在所述保持时间短于所述第二参考时间的情况下确定所述操作电压无意地下降。
7.根据权利要求1所述的数据存储装置，其中所述控制单元在所述经过时间长于所述第一参考时间的情况下确定所述操作电压无意地下降。
8.根据权利要求7所述的数据存储装置，其中所述控制单元通知主机装置所述操作电压下降，根据从所述主机装置提供的初始化命令或初始化信号来初始化所述非易失性存储器装置，并且向所述控制单元再次提供来自所述主机装置的未完成的请求。
9.根据权利要求7所述的数据存储装置，其中所述控制单元初始化所述非易失性存储器装置，并且重新处理来自主机装置的未被处理的请求。
10.根据权利要求1所述的数据存储装置，其中所述控制单元包括测量所述经过时间的计时器。
11.一种数据存储装置的操作方法，所述数据存储装置将数据存储在非易失性存储器装置中，所述方法包括：
确定所述非易失性存储器装置的操作电压是否下降到等于或低于第一参考电压；
在所述操作电压下降到等于或低于所述第一参考电压的情况下，确定所述操作电压从所述第一参考电压下降到第二参考电压的经过时间是否短于第一参考时间；
在所述经过时间短于所述第一参考时间的情况下，确定所述操作电压保持等于或低于所述第二参考电压的保持时间是否长于第二参考时间；以及
在所述保持时间长于所述第二参考时间的情况下，确定所述操作电压有意地下降。
12.根据权利要求11所述的方法，其中，在确定所述操作电压有意地下降的情况下，所述方法进一步包括：
将所述操作电压稳定为等于或高于所述第一参考电压；以及
初始化所述非易失性存储器装置。
13.根据权利要求11所述的方法，其进一步包括在所述经过时间长于所述第一参考时间的情况下，确定所述操作电压无意地下降。
14.根据权利要求13所述的方法，其进一步包括在确定所述操作电压无意地下降的情况下：
通知主机装置所述操作电压下降；
根据从所述主机装置提供的初始化命令或初始化信号来初始化所述非易失性存储器装置；以及
从所述主机装置接收未完成的请求。
15.根据权利要求13所述的方法，其进一步包括在确定所述操作电压无意地下降的情况下：
初始化所述非易失性存储器装置；以及
在主机装置不参与的情况下重新处理来自所述主机装置的未被处理的请求。
16.根据权利要求11所述的方法，其进一步包括在所述保持时间短于所述第二参考时间的情况下，确定所述操作电压无意地下降。
CN201710539151.8A 2017-02-06 2017-07-04 数据存储装置及其操作方法 Active CN108399929B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0016212 2017-02-06
KR1020170016212A KR20180091269A (ko) 2017-02-06 2017-02-06 데이터 저장 장치 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
CN108399929A CN108399929A (zh) 2018-08-14
CN108399929B true CN108399929B (zh) 2021-10-22

Family

ID=63037899

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710539151.8A Active CN108399929B (zh) 2017-02-06 2017-07-04 数据存储装置及其操作方法

Country Status (3)

Country Link
US (1) US10096371B2 (zh)
KR (1) KR20180091269A (zh)
CN (1) CN108399929B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10305470B1 (en) * 2018-07-09 2019-05-28 Winbond Electronics Corp. Circuit for recovering from power loss and electronic device using the same circuit and method thereof
CN110838312B (zh) * 2018-08-17 2023-03-24 华邦电子股份有限公司 用于电力损耗恢复的电路及使用此电路的装置与其方法
KR102623649B1 (ko) * 2021-12-17 2024-01-11 주식회사 현대케피코 공급 전원 이상 진단 장치 및 이를 이용한 진단 정보 유효성 판단 방법

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6101611A (en) * 1996-09-03 2000-08-08 Nec Corporation Portable terminal having controller for judging remaining capacity of a battery and for controlling the supply of power in response to a drive request and method related to same
CN1379535A (zh) * 2001-04-05 2002-11-13 富士通株式会社 电压发生器电路及其控制方法
KR20040015545A (ko) * 2002-08-13 2004-02-19 엘지전자 주식회사 텔레비전의 전원전압 보상회로 및 방법
CN1787369A (zh) * 2004-12-10 2006-06-14 三菱电机株式会社 半导体电路
CN101159167A (zh) * 2006-09-13 2008-04-09 意法半导体股份有限公司 确定评估时间或读取电荷电势与读取判定电压之差的方法
US7362143B2 (en) * 2005-12-09 2008-04-22 Analog Devices, Inc. Circuit and method for monitoring a supply voltage and providing an indication when the supply voltage falls below a predetermined threshold
CN102193890A (zh) * 2011-05-27 2011-09-21 上海华为技术有限公司 一种同步接口的时序调整方法及装置
CN103095278A (zh) * 2010-12-02 2013-05-08 瑞昱半导体股份有限公司 集成电路与其控制方法
CN103544990A (zh) * 2012-07-09 2014-01-29 智原科技股份有限公司 静态随机存取存储装置及其位线电压控制电路
CN105320620A (zh) * 2014-08-01 2016-02-10 群联电子股份有限公司 存储器存储装置及控制方法、存储器控制电路单元及模块

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4201629B2 (ja) * 2003-03-26 2008-12-24 三洋電機株式会社 誤書込み防止回路および該誤書込み防止回路を含む半導体装置
KR100562501B1 (ko) * 2003-05-02 2006-03-21 삼성전자주식회사 파워-온 초기화 회로 및 그를 포함하는 반도체 집적 회로장치
US7971076B2 (en) * 2007-09-28 2011-06-28 Infineon Technologies Ag Circuitry and method for monitoring a supply voltage

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6101611A (en) * 1996-09-03 2000-08-08 Nec Corporation Portable terminal having controller for judging remaining capacity of a battery and for controlling the supply of power in response to a drive request and method related to same
CN1379535A (zh) * 2001-04-05 2002-11-13 富士通株式会社 电压发生器电路及其控制方法
KR20040015545A (ko) * 2002-08-13 2004-02-19 엘지전자 주식회사 텔레비전의 전원전압 보상회로 및 방법
CN1787369A (zh) * 2004-12-10 2006-06-14 三菱电机株式会社 半导体电路
US7362143B2 (en) * 2005-12-09 2008-04-22 Analog Devices, Inc. Circuit and method for monitoring a supply voltage and providing an indication when the supply voltage falls below a predetermined threshold
CN101159167A (zh) * 2006-09-13 2008-04-09 意法半导体股份有限公司 确定评估时间或读取电荷电势与读取判定电压之差的方法
CN103095278A (zh) * 2010-12-02 2013-05-08 瑞昱半导体股份有限公司 集成电路与其控制方法
CN102193890A (zh) * 2011-05-27 2011-09-21 上海华为技术有限公司 一种同步接口的时序调整方法及装置
CN103544990A (zh) * 2012-07-09 2014-01-29 智原科技股份有限公司 静态随机存取存储装置及其位线电压控制电路
CN105320620A (zh) * 2014-08-01 2016-02-10 群联电子股份有限公司 存储器存储装置及控制方法、存储器控制电路单元及模块

Also Published As

Publication number Publication date
US20180226131A1 (en) 2018-08-09
US10096371B2 (en) 2018-10-09
KR20180091269A (ko) 2018-08-16
CN108399929A (zh) 2018-08-14

Similar Documents

Publication Publication Date Title
US20240096392A1 (en) Data storage device and operating method thereof
CN108694018B (zh) 数据存储装置及其操作方法
US10943639B2 (en) Data storage device and operating method thereof
CN109407966B (zh) 数据存储装置及其操作方法
TWI795466B (zh) 資料儲存設備及其操作方法
CN108399929B (zh) 数据存储装置及其操作方法
CN111459527B (zh) 存储器***及其操作方法
US11748025B2 (en) Nonvolatile memory device, data storage device including the same and operating method thereof
CN110047553B (zh) 数据处理***及其操作方法
US11036493B2 (en) Memory system and operating method thereof
CN108417232B (zh) 数据存储装置及其操作方法
CN107526694B (zh) 数据存储装置及其操作方法
CN107863120B (zh) 数据存储装置及其操作方法
CN109840222B (zh) 存储器***及其操作方法
CN108121502B (zh) 数据存储装置和数据处理***
CN111324302B (zh) 数据存储装置及其操作方法
US10719270B2 (en) Raising usage rates of memory blocks with a free MSB page list
CN110825654B (zh) 存储器***及其操作方法
US20190212946A1 (en) Data storage device and operating method thereof
CN113157200A (zh) 存储器***及包括存储器***的数据处理***

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant