CN1783706A - 具有共模反馈电路的跨导放大器及其操作方法 - Google Patents
具有共模反馈电路的跨导放大器及其操作方法 Download PDFInfo
- Publication number
- CN1783706A CN1783706A CNA2005101203837A CN200510120383A CN1783706A CN 1783706 A CN1783706 A CN 1783706A CN A2005101203837 A CNA2005101203837 A CN A2005101203837A CN 200510120383 A CN200510120383 A CN 200510120383A CN 1783706 A CN1783706 A CN 1783706A
- Authority
- CN
- China
- Prior art keywords
- level
- control signal
- trsanscondutance amplifier
- input signal
- nmos pass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/4578—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with BiFET transistors as the active amplifying circuit
- H03F3/45784—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with BiFET transistors as the active amplifying circuit by using feedback means
- H03F3/45789—Measuring at the loading circuit of the differential amplifier
- H03F3/45807—Controlling the loading circuit of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45251—Complementary Pl types having parallel inputs and being supplied in series
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45278—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using BiFET transistors as the active amplifying circuit
- H03F3/45282—Long tailed pairs
- H03F3/45286—Non-folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45424—Indexing scheme relating to differential amplifiers the CMCL comprising a comparator circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
具有共模反馈电路的互补跨导放大器包括第一类型跨导体、第二类型跨导体和共模反馈电路。第一类型跨导体在第一控制信号的控制下,响应于差动输入信号对生成第一差动输出信号对。第二类型跨导体在第二控制信号的控制下,响应于差动输入信号对生成第二差动输出信号对。共模反馈电路在共模控制信号的控制下,响应于第一和第二差动输出信号对生成第二控制信号。
Description
相关申请的交叉引用
本申请要求在2004年11月11日提交的韩国专利申请2004-91678的优先权,该优先申请的内容通用引用完全并入在此。
技术领域
本发明涉及跨导放大器,尤其涉及具有共模(common mode)反馈电路的互补跨导放大器以及放大该放大器的跨导的方法。
背景技术
跨导放大器是用预定增益放大电压信号的电路块。跨导放大器可以用于诸如Gm-C滤波器之类的应用。跨导放大器需要具有高工作频率、低工作电流、高线性度以及宽调谐范围。典型的跨导放大器具有差动放大器的结构并且具有控制可变增益的功能。
图1是说明传统的跨导放大器的示例的电路图,其在美国专利6,271,688中公开。参见图1,将输入电压VIP和VIM施加到NMOS晶体管MN1和MN2的栅级。连接在NMOS晶体管MN1和MN2的源极之间的NMOS晶体管MN3,在三极管区域中工作并且起可变电阻的作用。通过控制施加到NMOS晶体管MN3的栅级的控制电压VC,对表示为IO/VI的跨导(Gm)进行控制。图1中的跨导放大器包括共模反馈电路(CMFB)12以稳定输出的共模电压。
图2是说明传统的跨导放大器的另一个示例的电路图,而且其在美国专利5,332,937中公开。参见图2,施加了输入电压VIP和VIM的NMOS晶体管MN4和MN5在三极管区域中工作。响应于施加到双极晶体管Q1和Q2的基级的控制电压VC,控制NMOS晶体管MN4和MN5的漏级电压。因此,通过控制控制电压VC的方式控制跨导(Gm)。
图3是说明传统跨导放大器的又一个示例的电路图,而且其在作者为Martinez及其他人,IEEE J.Solid-State Circuits,2003年2月,第38卷第2期,第216-225页的“A 60-mW 200-MHz continuous time seventh-order linearphase filter with on-chip automatic tuning system”中进行了描述。图3中的跨导放大器具有互补结构。即使图3中的跨导(Gm)改变了,共模反馈电路32也能使输出共模电压具有常量。诸如图3中的跨导放大器的、具有互补结构的跨导放大器具有减少的电流消耗和噪声。
在图3跨导放大器中,包含NMOS晶体管MN6和MN7的N型跨导体的跨导由控制电压VCN所控制,而且包含PMOS晶体管MP1和MP2的P型跨导体的跨导由控制电压VCP所控制。在图3的跨导放大器中,控制电压VCP和VCN之一需要具有固定值,因为控制电压VCP和VCN是彼此独立的。因此,与图1中的跨导放大器相比较,图3中的跨导放大器的跨导(Gm)控制范围可以减少大约50%,而且可以减少在N型跨导体和P型跨导体之间的对称度。
因为放置在供电电压VDD和P型跨导体之间的电流源IP1和IP2,以及放置在地GND和N型跨导体之间的电流源IN1和IN2,可能增加图3中的跨导放大器的噪声。
与图1中具有NMOS晶体管MN4和MN5、在三极管区域工作的跨导放大器相比,图3中的跨导放大器可能具有较低的线性度,因为PMOS晶体管MP1和MP2以及NMOS晶体管MN1和MN2在饱和区域工作。
因此,需要具有增加了线性度、减少了工作电流、改善了噪声特性以及宽跨导调谐范围(Gm)的跨导放大器。
发明内容
依据本发明的示例实施例,一种跨导放大器包括第一类型跨导体、第二类型跨导体和共模反馈电路。
第一类型跨导体在第一控制信号的控制下,响应于差动输入信号对生成第一差动输出信号对。第二类型跨导体在第二控制信号的控制下,响应于差动输入信号对生成第二差动输出信号对。共模反馈电路在共模控制信号的控制下,响应于第一和第二差动输出信号对生成第二控制信号。
依据本发明的示例实施例,第一控制信号是从跨导放大器的外部接收的信号。
依据本发明的示例实施例,第一类型跨导体连接到第一供电电压,而且第二类型跨导体连接到与第一供电电压互补的第二供电电压。
依据本发明的示例实施例,一种放大跨导的方法包括:在第一控制信号的控制下,响应于差动输入信号对生成第一差动输出信号对;在第二控制信号的控制下,响应于差动输入信号对生成第二差动输出信号对;以及在共模控制信号的控制下,响应于第一和第二差动输出信号对生成第二控制信号。
附图说明
根据在附图中说明的优选实施例的描述,本发明将变得明显。附图没有必要是按比例的,相反重点是对本发明实施例的说明。在附图中,相同的参考字符涉及相同的元件。
图1是说明传统跨导放大器的示例的电路图。
图2是说明传统跨导放大器的另一个示例的电路图。
图3是说明传统跨导放大器的又一个示例的电路图。
图4是说明依据本发明示例实施例的跨导放大器的电路图。
图5是说明包括在图4中的共模反馈电路的示例的电路图。
图6是说明依据本发明示例实施例的跨导放大器的电路图。
图7是说明依据本发明示例实施例的跨导放大器的电路图。
图8A和图8B分别是说明图2中的传统跨导放大器和图4中的跨导放大器的跨导对比输入电压的图示。
图9是说明图4中的跨导放大器的输出电流对比输入电压的图示。
图10是说明图4中的跨导放大器的输入噪声电压对比频率的图示。
图11是说明依据本发明示例实施例的跨导放大器的电路图。
图12是说明用于图11中的跨导放大器的跨导对比输入电压的图示。
图13是说明用于图11中的跨导放大器的N型跨导体和P型跨导体的三阶微分系数对比输入电压的图示。
图14是说明用于图2中的传统跨导放大器和图11中的跨导放大器的2音(2-tone)三阶微分特征的图示。
图15是表示组合图4、图6、图7和图11中的跨导体的电路的框图。
图16是说明根据本发明的示例实施例、当将外部控制信号施加到P型跨导体时的跨导放大器的框图。
具体实施方式
此处公开了本发明的示例实施例。
图4是说明依据本发明的示例实施例的跨导放大器的电路图。参见图4,跨导放大器包括N型跨导体430、P型跨导体410、和共模反馈电路420。
N型跨导体430在控制信号VCN的控制下,响应于差动输入信号对VIP和VIM,生成第一差动输出信号对IOP1和IOM1。P型跨导体410在控制信号VCP的控制下,响应于差动输入信号对VIP和VIM,生成第二差动输出信号对IOP2和IOM2。共模反馈电路420在共模控制信号VCM的控制下,响应于第一差动输出信号对IOP1和IOM1、以及第二差动输出信号对IOP2和IOM2,生成控制信号VCP。
N型跨导体430包括NMOS晶体管MN10和MN11以及NPN晶体管Q3和Q4。NMOS晶体管MN10具有施加了输入信号VIP的栅级,以及连接到地的源极。NPN晶体管Q3具有施加了控制信号VCN的基级,连接到NMOS晶体管MN10的漏极的发射极,以及连接到第一输出端子TO1的集电极。NPN晶体管Q4具有施加了控制信号VCN的基级,连接到NMOS晶体管MN11的漏极的发射极,以及连接到第二输出端子TO2的集电极。
P型跨导体410包括PMOS晶体管MP3到MP6。PMOS晶体管MP3具有施加了输入信号VIP的栅级,和连接到供电电压VDD的源极。PMOS晶体管MP4具有施加了输入信号VIM的栅级,和连接到供电电压VDD的源极。PMOS晶体管MP5具有施加了控制信号VCP的栅级,连接到PMOS晶体管MP3的漏极的源极,以及连接到第一输出端子TO1的漏极。PMOS晶体管MP6具有施加了控制信号VCP的栅级,连接到PMOS晶体管MP4的漏极的源极,以及连接到第二输出端子TO2的漏极。
在下文中,参见图4,将描述依据本发明的示例实施例的跨导放大器的操作。
图4中的跨导放大器是包括N型跨导体430和P型跨导体410的互补跨导放大器。N型跨导体430包括NMOS晶体管MN10和MN11以及NPN晶体管Q3和Q4。P型跨导体410包括PMOS晶体管MP3到MP6。求和差动输出信号IOP1和差动输出信号IOP2,以生成第一输出电流IOP。求和差动输出信号IOM1和差动输出信号IOM2,以生成第二输出电流IOM。
共模反馈电路420基于第一输出电流IOP和第二输出电流IOM生成控制信号VCP。当两个信号IOP和IOM的共模分量增加时,控制信号VCP增加,而且从P型跨导体410输出的差动输出信号IOP2和IOM2减少。当两个信号IOP和IOM的共模分量减少时,控制信号VCP减少,而且差动输出信号IOP2和IOM2增加。共模反馈电路420负反馈共模分量。因而,当负反馈共模分量时,可以使输出端子TO1和TO2电压稳定。
图5是说明在图4中描述的共模反馈电路420的示例的电路图。参见图5,共模反馈电路420包括共模分量比较器422和电压电平限制电路424。共模分量比较器422将跨导放大器的第一输出信号IOP和第二输出信号IOM与共模控制信号VCM进行比较,并且输出比较结果。电压电平限制电路424限制共模分量比较器422输出信号的变化范围,以生成控制信号VCP。
共模分量比较器422包括PMOS晶体管MP9和MP10、NMOS晶体管MN12到MN14、以及NPN晶体管Q5和Q6。电压电平限制电路424包括PMOS晶体管MP7和MP8。
在下文中,将描述图5中的共模反馈电路的操作。
可以将施加到NPN晶体管Q5和Q6的栅级的参考电压VREF1设置为具有适当的电压电平。可以将施加到N型跨导体430的控制电压VCN用作参考电压VREF1。将差动输出信号IOP和IOM的共模分量与共模控制信号VCM进行比较。因为NMOS晶体管MN13和MN14并联连接,所以差动输出信号IOP和IOM的异模(differential mode)分量不会影响节点N51的电压电平。
当差动输出信号IOP和IOM的共模分量增加时,流过NPN型晶体管Q6的电流增加。因此,流过PMOS晶体管MP10的电流和流过作为与PMOS晶体管MP10连接的电流反射镜(current-mirror)的PMOS晶体管MP9的电流增加。因为共模控制信号VCM保持恒定电压电平,所以流过NPN型晶体管Q5的电流可不改变。因此,作为P型跨导体410的控制信号VCP的节点N51的电压增加了。当控制信号VCP增加时,P型跨导体410的差动输出信号对IOP2和IOM2减少。
当差动输出信号对IOP2和IOM2的共模分量减少时,流过NPN晶体管Q6的电流减少。因此,流过PMOS晶体管MP10的电流和流过作为与PMOS晶体管MP10连接的电流反射镜的PMOS晶体管MP9的电流减少了。因为共模控制信号VCM保持恒定电压电平,所以流过NPN晶体管Q5的电流可不改变。因此,作为P型跨导体410的控制信号VCP的节点N51的电压减少了。当控制信号VCP减少时,P型跨导体410的差动输出信号对IOP2和IOM2增加了。
依据本发明的示例实施例的图4中的跨导放大器可以使用共模反馈电路420稳定在输出端子TO1和TO2上的电压。此外,图4中的跨导放大器仅仅从外部源接收一个控制信号VCN,以控制N型跨导体430,而且共模反馈电路420的输出信号用作P型跨导体430的控制电压VCP。因此,在图4所示的依据本发明示例实施例的跨导放大器中,即使跨导(Gm)改变了,也可以保持对称度。
图6是说明依据本发明的示例实施例的跨导放大器的电路图。图6中的跨导放大器是包括N型跨导体440和P型跨导体410的互补跨导放大器。
参见图6,N型跨导体440包括NMOS晶体管MN10、MN11,以及NMOS晶体管MN15和MN16。输入信号VIP施加到NMOS晶体管MN10的栅级,而且NMOS晶体管MN10的源极连接到地GND。输入信号VIM施加到NMOS晶体管MN11的栅级,而且NMOS晶体管MN11的源极连接到地GND。NMOS晶体管MN15具有施加了控制信号VCN的栅级,连接到NMOS晶体管MN10的漏极的源极,以及连接到第一输出端子TO1的漏极。NMOS晶体管MN16具有施加了控制信号VCN的栅级,连接到NMOS晶体管MN11的漏极的源极,以及连接到第二输出端子TO2的漏极。
图6中的跨导放大器可以在使用CMOS制造工艺的半导体集成电路中实现,这是因为N型跨导体440、P型跨导体410和共模反馈电路420由MOS晶体管组成。图6中的跨导放大器的操作实质上类似于图4中的跨导放大器的操作。因此,省略了有关图6中的跨导放大器的具体操作的详细说明。
图7是说明依据本发明的示例实施例的跨导放大器的电路图。图7中的跨导放大器是包括N型跨导体430和P型跨导体450的互补跨导放大器。
参见图7,P型跨导体450包括PMOS晶体管MP3和MP4以及PNP晶体管Q7和Q8。输入信号VIP施加到PMOS晶体管MP3的栅级,而且PMOS晶体管MP3的源极连接到供电电压VDD。输入信号VIM施加到PMOS晶体管MP4的栅级,而且PMOS晶体管MP4的源极连接到供电电压VDD。PNP晶体管Q7具有施加了控制信号VCP的基级,连接到PMOS晶体管MP3的漏极的发射极,以及连接到第一输出端子TO1的集电极。PNP晶体管Q8具有施加了控制信号VCP的栅级,连接到PMOS晶体管MP4的漏极的发射级,以及连接到第二输出端子TO2的集电极。
在图7的跨导放大器中,施加了差动输入信号VIP和VIM的NMOS晶体管MN10和MN11的每个漏级电压,都具有对应于控制信号VCN的电压电平减去NPN型晶体管Q3和Q4的基级-发射极电压(Vbe)的电压电平。施加了差动输入信号VIP和VIM的PMOS晶体管MP3和MP4的每个漏级电压,都具有对应于控制信号VCP的电压电平加上PNP晶体管Q7和Q8的基级-发射极电压(Vbe)的电压电平。因此,可以使施加了差动输入信号VIP和VIM的MOS晶体管MN10、MN11、MP3和MP4的漏级电压稳定。
图8A和图8B分别是说明用于图2中的传统跨导放大器和图4中的跨导放大器的跨导对比输入电压的图示。
图8A是说明当偏置电流改变时,使用图2中的传统跨导放大器构造的Gm-C滤波器的仿真结果的图示。图8B是说明当偏置电流改变时,使用图4中的跨导放大器构造的Gm-C滤波器的仿真结果的图示。参见图8A和图8B,图4中的跨导放大器的线性度可能类似于图2中的传统跨导放大器的线性度。然而,在基本上实现相同跨导(Gm)时,图4中的跨导放大器的偏置电流I_bias低于图2中的传统跨导放大器的偏置电流I_bias。参见图8A和图8B,实现30μS(微西门子(Siemens))的Gm所需要的偏置电流I_bias,对于图2中的传统跨导放大器为大约67μA,而对于图4中的跨导放大器为大约34μA。依据本发明示例实施例的跨导放大器的偏置电流I_bias可以减少到传统跨导放大器的偏置电流I_bias的大约一半。
图9是说明用于图4中的跨导放大器的输出电流Iout对比输入电压Vi的图示。参见图9,N型跨导体的输出电流与P型跨导体的输出电流一致,并且保持互补特性。
图10是说明用于图4中的跨导放大器的输入噪声电压对比频率的图示。参见图10,图4中的跨导放大器的噪声电压小于图2中的传统跨导放大器的噪声。该仿真结果代表图4中的跨导放大器的噪声电压大约为图2中的传统跨导放大器的噪声的65%。
图11是说明依据本发明的示例实施例的跨导放大器的电路图。在图11的跨导放大器中,N型跨导体430和P型跨导体460没有彼此完全对称。参见图11,跨导放大器包括N型跨导体430、P型跨导体460、和共模反馈电路420。P型跨导体460包括PMOS晶体管MP7到MP10以及电阻R1和R2。PMOS晶体管MP7具有施加了控制信号VCP的栅级,和连接到供电电压VDD的源极。PMOS晶体管MP8具有施加了控制信号VCP的栅级,和连接到供电电压VDD的源极。电阻R1的第一端连接到PMOS晶体管MP7的漏级。电阻R2的第一端连接到PMOS晶体管MP8的漏级。PMOS晶体管MP9具有施加了输入信号VIP的栅级,连接到电阻R1的第二端的源极,以及连接到第一输出端子TO1的漏极。PMOS晶体管MP10具有施加了输入信号VIM的栅级,连接到电阻R2的第二端的源极,以及连接到第二输出端子TO2的漏极。
在下文中,将描述图11中的跨导放大器的操作。
在图11的电路中,N型跨导体430中的输入晶体管对MN10和MN11由工作在三极管区域中的NMOS晶体管组成,而且P型跨导体460中的输入晶体管对MP9和MP10由工作在饱和区域中的、源极退化(source-degenerate)的PMOS晶体管组成。电阻R1和R2用于使三极管区域中的PMOS晶体管MP7和MP8的工作稳定,并且提高P型跨导体460的线性度。此外,电阻R1和R2用于控制P型跨导体460的跨导Gm响应于控制信号VCN的变化量。通过使用彼此不对称的P型跨导体460和N型跨导体430,图11中的互补跨导放大器可以消除两个跨导体430和460之间生成的非线性。
图12是说明用于图11中的跨导放大器的跨导对比输入电压的图示。参见图11,保持跨导Gm基本上不变所需要的输入电压Vi的范围窄于代表图4中的跨导放大器的跨导Gm的图8B中的情况。输入电压Vi的范围较窄是因为P型跨导体460的输入晶体管对MP9和MP10在饱和区域中工作。
在图11的跨导放大器中,N型跨导体430中的输入晶体管对MN10和MN11工作在三极管区域中,且P型跨导体460中的输入晶体管对MP9和MP10工作在饱和区域中。因而,当彼此互补的两个跨导体工作在不同区域中时,可以消除在每个跨导体中生成的三阶非线性。在Morozov等人在IEEETrans.Circuit and Systems,2001年9月,第48卷第9期,第1138-1141页的“A realization of low-distortion CMOS transconductor amplifier”中描述了这个原理。在Morozov等人的文章中,公开了其中在两个并联连接的N型跨导体中非线性分量彼此偏移、而且这两个跨导体每个工作在不同工作区域内的示例。
图13是说明用于图11中的跨导放大器的N型跨导体430和P型跨导体460的三阶微分系数对比输入电压的图示。在图13中,当输入电压Vi是0V时的输出电流Iout代表该输出电流Iout的三阶非线性系数。参见图13,对于N型跨导体430,三阶非线性系数大约为2×10-6,而对于P型跨导体460,该三阶非线性系数大约为-2×10-6。也就是说,N型跨导体的三阶非线性系数具有与P型跨导体的三阶非线性系数基本上相同的绝对值,但是符号相反。
因此,包括N型跨导体430和P型跨导体460的跨导放大器的三阶非线性系数大约为“0”(零)。此外,当施加可接受电平的2音输入电压时,图11中的跨导放大器可以具有低三阶互调积(inter-modulation product)(IM3)。
图14是说明用于图2中的传统跨导放大器和图11中的跨导放大器的2音三阶微分特征的图示。参见图14,与图2中的传统跨导放大器的IM3相比,依据本发明示例实施例的图11中的互补跨导放大器的IM3具有更低的值。
图15是表示图4、图6、图7和图11中的跨导体的框图。
参见图15,跨导放大器包括N型跨导体530、P型跨导体510、和共模反馈电路520。N型跨导体530具有输入端子对Vi+和Vi-、输出端子对IO+和IO-和控制端子CONT。通过输入端子对Vi+和Vi-接收输入信号VIP和VIM,并且通过输出端子对IO+和IO-输出输出信号IO+和IO-。通过控制端子CONT接收控制信号VCN。P型跨导体510具有输入端子对Vi+和Vi-、输出端子对IO+和IO-和控制端子CONT。通过输入端子对Vi+和Vi-接收输入信号VIP和VIM,并且通过输出端子对IO+和IO-输出输出信号IO+和IO-。通过控制端子CONT接收控制信号VCP。共模反馈电路520在共模控制信号VCM的控制下,响应于差动输出信号对IOP和IOM,生成控制信号VCP。如图15所示,依据本发明示例实施例的跨导放大器是在供电电压VDD和地电压GND之间具有N型跨导体530和P型跨导体510的互补跨导放大器。
图16是说明了根据本发明的示例实施例,当将外部控制信号施加到P型跨导体时的跨导放大器的框图。
在图16的跨导放大器中,控制信号VCP施加到P型跨导体510,而且共模反馈电路520的输出信号作为控制信号VCN施加到N型跨导体530的控制端子CONT。图16的剩余部分基本上类似于图15,而且图16中的电路的操作基本上类似于图15。因此,省略图16中的电路的具体操作。
如上所述,依据本发明示例实施例的跨导放大器具有互补结构,提高了线性度并且降低了能量消耗。此外,与传统的跨导放大器相比较,依据本发明示例实施例的跨导放大器的跨导调节范围可以变宽。
虽然已经详细描述了本发明的示例实施例,但是应该理解,可以在此处进行各种改变、置换和变化而不背离本发明的范围。
Claims (20)
1、一种跨导放大器,包含:
第一类型跨导体,用于在第一控制信号的控制下,响应于差动输入信号对,生成第一差动输出信号对;
第二类型跨导体,用于在第二控制信号的控制下,响应于差动输入信号对,生成第二差动输出信号对;以及
共模反馈电路,用于在共模控制信号的控制下,响应于第一和第二差动输出信号对,生成第二控制信号。
2、如权利要求1所述的跨导放大器,其中,从该跨导放大器的外部提供第一控制信号。
3、如权利要求1所述的跨导放大器,其中,第一类型跨导体连接到第一供电电压,而且第二类型跨导体连接到与第一供电电压互补的第二供电电压。
4、如权利要求3所述的跨导放大器,其中,第一供电电压是较低的供电电压,而且第二供电电压是较高的供电电压。
5、如权利要求4所述的跨导放大器,其中,第一类型跨导体是包括至少一个NMOS晶体管的N型跨导体,而且第二类型跨导体是包括至少一个PMOS晶体管的P型跨导体。
6、如权利要求5所述的跨导放大器,其中第一类型跨导体包括:
第一NMOS晶体管,其栅级上施加差动输入信号对中的第一输入信号,而且源级连接到第一供电电压;
第二NMOS晶体管,其栅级上施加差动输入信号对中的第二输入信号,而且源极连接到第一供电电压;
第三NMOS晶体管,其栅级上施加第一控制信号,源级连接到第一NMOS晶体管的漏级,而且漏级连接到第一输出端子;以及
第四NMOS晶体管,其栅级上施加第一控制信号,源级连接到第二NMOS晶体管的漏级极,而且漏级连接到第二输出端子。
7、如权利要求6所述的跨导放大器,其中第二类型跨导体包括:
第一PMOS晶体管,其栅级上施加第一输入信号而且源级连接到第二供电电压;
第二PMOS晶体管,其栅级上施加第二输入信号而且源级连接到第二供电电压;
第三PMOS晶体管,其栅级上施加第二控制信号,源级连接到第一PMOS晶体管的漏级,而且漏级连接到第一输出端子;以及
第四PMOS晶体管,其栅级上施加第二控制信号,源级连接到第二PMOS晶体管的漏级,而且漏级连接到第二输出端子。
8、如权利要求4所述的跨导放大器,其中,第一类型跨导体包括至少一个NMOS晶体管和至少一个NPN型晶体管,而且第二类型跨导体包括至少一个PMOS晶体管和至少一个PNP型晶体管。
9、如权利要求8所述的跨导放大器,其中第一类型跨导体包括:
第一NMOS晶体管,其栅级上施加差动输入信号对中的第一输入信号,而且源级连接到第一供电电压;
第二NMOS晶体管,其栅级上施加差动输入信号对中的第二输入信号,而且源极连接到第一供电电压;
第一NPN型晶体管,其基级上施加第一控制信号,发射级连接到第一NMOS晶体管的漏级,而且集电极连接到第一输出端子;以及
第二NPN型晶体管,其基级上施加第一控制信号,发射级连接到第二NMOS晶体管的漏级,而且集电极连接到第二输出端子。
10、如权利要求9所述的跨导放大器,其中第二类型跨导体包括:
第一PMOS晶体管,其栅级上施加第一输入信号而且源级连接到第二供电电压;
第二PMOS晶体管,其栅级上施加第二输入信号而且源级连接到第二供电电压;
第一PNP型晶体管,其基级上施加第二控制信号,发射级连接到第一PMOS晶体管的漏级,而且集电极连接到第一输出端子;以及
第二PNP型晶体管,其基级上施加第二控制信号,发射级连接到第二PMOS晶体管的漏级,而且集电极连接到第二输出端子。
11、如权利要求4所述的跨导放大器,其中,第一类型跨导体包括至少一个NMOS晶体管和至少一个NPN双极晶体管,而且第二类型跨导体包括至少一个PMOS晶体管。
12、如权利要求11所述的跨导放大器,其中第一类型跨导体包括:
第一NMOS晶体管,其栅级上施加第一输入信号,而且源级连接到第一供电电压;
第二NMOS晶体管,其栅级上施加第二输入信号,而且源级连接到第一供电电压;
第一NPN型晶体管,其基级上施加第一控制信号,发射级连接到第一NMOS晶体管的漏级,而且集电极连接到第一输出端子;以及
第二NPN型晶体管,其基级上施加第一控制信号,发射级连接到第二NMOS晶体管的漏级,而且集电极连接到第二输出端子。
13、如权利要求12所述的跨导放大器,其中第二类型跨导体包括:
第一PMOS晶体管,其栅级上施加第一输入信号而且源级连接到第二供电电压;
第二PMOS晶体管,其栅级上施加第二输入信号而且源级连接到第二供电电压;
第三PMOS晶体管,其栅级上施加第二控制信号,源级连接到第一PMOS晶体管的漏级,而且漏级连接到第一输出端子;以及
第四PMOS晶体管,其栅级上施加第二控制信号,源级连接到第二PMOS晶体管的漏级,而且漏级连接到第二输出端子。
14、如权利要求4所述的跨导放大器,其中,第一类型跨导体包括至少一个NMOS晶体管和至少一个NPN型双极晶体管,而且第二类型跨导体包括至少一个PMOS晶体管和至少一个电阻。
15、如权利要求14所述的跨导放大器,其中第一类型跨导体包括:
第一NMOS晶体管,其栅级上施加差动输入信号对中的第一输入信号,而且源级连接到第一供电电压;
第二NMOS晶体管,其栅级上施加差动输入信号对中的第二输入信号,而且源极连接到第一供电电压;
第一NPN型晶体管,其基级上施加第一控制信号,发射级连接到第一NMOS晶体管的漏级,而且集电极连接到第一输出端子;以及
第二NPN型晶体管,其基级上施加第一控制信号,发射级连接到第二NMOS晶体管的漏级,而且集电极连接到第二输出端子。
16、如权利要求15所述的跨导放大器,其中第二类型跨导体包括:
第一PMOS晶体管,其栅级上施加第二输入信号而且源级连接到第二供电电压;
第二PMOS晶体管,其栅级上施加第二控制信号,而且源级连接到第二供电电压;
第一电阻,其第一端连接到第一PMOS晶体管的漏级;
第二电阻,其第一端连接到第二PMOS晶体管的漏级;
第三PMOS晶体管,其栅级上施加第一输入信号,源极连接到第一电阻的第二端,而且漏级连接到第一输出端子;以及
第四PMOS晶体管,其栅级上施加第二输入信号,源极连接到第二电阻的第二端,而且漏级连接到第二输出端子。
17、如权利要求4所述的跨导放大器,其中共模反馈电路包括:
共模分量比较器,用于基于跨导放大器的第一输出信号和第二输出信号与共模控制信号的比较,生成比较输出信号;以及
电压电平限制电路,用于限制比较输出信号的变化范围以生成第二控制信号。
18、一种放大跨导的方法,包含:
在第一控制信号的控制下,响应于差动输入信号对,生成第一差动输出信号对;
在第二控制信号的控制下,响应于差动输入信号对,生成第二差动输出信号对;以及
在共模控制信号的控制下,响应于第一和第二差动输出信号对,生成第二控制信号。
19、如权利要求18所述的方法,其中,从外部向跨导放大器提供第一控制信号,用于执行放大跨导的方法。
20、如权利要求18所述的方法,其中生成第二控制信号包括:
通过将跨导放大器的第一输出信号和第二输出信号与共模控制信号进行比较,生成比较输出信号;以及
限制比较信号的变化范围,以生成第二控制信号。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR91678/04 | 2004-11-11 | ||
KR1020040091678A KR100638487B1 (ko) | 2004-11-11 | 2004-11-11 | 공통모드 피드백 회로를 구비한 상보형 트랜스컨덕턴스증폭기 및 트랜스컨덕턴스 증폭방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1783706A true CN1783706A (zh) | 2006-06-07 |
CN100555847C CN100555847C (zh) | 2009-10-28 |
Family
ID=36315727
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005101203837A Expired - Fee Related CN100555847C (zh) | 2004-11-11 | 2005-11-11 | 跨导放大器及放大跨导的方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7323935B2 (zh) |
JP (1) | JP2006141014A (zh) |
KR (1) | KR100638487B1 (zh) |
CN (1) | CN100555847C (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103095231A (zh) * | 2011-11-06 | 2013-05-08 | 复旦大学 | 一种新型的共模反馈电路 |
CN105991094A (zh) * | 2015-03-17 | 2016-10-05 | 瑞昱半导体股份有限公司 | 加法放大器及其方法 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7155185B2 (en) * | 2004-06-09 | 2006-12-26 | Theta Microelectronics, Inc. | Apparatus and methods for eliminating DC offset in a wireless communication device |
US7368993B2 (en) * | 2006-02-10 | 2008-05-06 | Mediatek Inc. | Transconductance circuit with improved linearity |
KR100851528B1 (ko) * | 2007-07-25 | 2008-08-11 | 전자부품연구원 | 무선통신 시스템에서의 차동 트랜스컨덕턴스 회로와 그를이용한 채널선택필터 |
EP2466745A1 (en) | 2010-12-17 | 2012-06-20 | Dialog Semiconductor GmbH | Amplifier common-mode control methods |
JP5848679B2 (ja) * | 2012-09-04 | 2016-01-27 | ルネサスエレクトロニクス株式会社 | 差動出力回路および半導体装置 |
JP6115991B2 (ja) * | 2013-03-15 | 2017-04-19 | 国立大学法人東京工業大学 | 差動増幅器 |
US9077331B1 (en) * | 2013-06-26 | 2015-07-07 | Maxim Integrated Products, Inc. | Harmonic distortion reduction in continuous time filters |
JP6565325B2 (ja) * | 2015-05-20 | 2019-08-28 | 株式会社ソシオネクスト | セレクタ回路、イコライザ回路、受信回路、及び半導体集積回路 |
US9826291B2 (en) * | 2015-10-09 | 2017-11-21 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Low distortion single-to-differential wide-band variable gain amplifier for optical communications |
US10797655B2 (en) | 2016-11-04 | 2020-10-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Wireless receiver |
KR20210121688A (ko) | 2020-03-31 | 2021-10-08 | 에스케이하이닉스 주식회사 | 기준 전압 회로 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1252392B (it) | 1991-11-13 | 1995-06-12 | Sgs Thomson Microelectronics | Stadio transconduttore perfezionato per filtri ad alta frequenza |
DE69428888T2 (de) | 1994-06-30 | 2002-07-04 | Stmicroelectronics S.R.L., Agrate Brianza | Verfahren zum Löschen eines Gleichtaktstromsignals und Transkonduktanzschaltung mit einem solchen Verfahren |
KR100284024B1 (ko) * | 1997-07-29 | 2001-03-02 | 윤종용 | 저전압 씨모오스 연산 증폭기 회로 및 그것을 구비한 샘플 앤드 홀드 회로 |
US5936466A (en) * | 1997-08-04 | 1999-08-10 | International Business Machines Corporation | Differential operational transconductance amplifier |
US6272688B1 (en) | 2001-01-08 | 2001-08-14 | Toney Hugh Wilson | High visibility detached safety sleeve and method of manufacture |
US6577183B1 (en) | 2001-06-15 | 2003-06-10 | Analog Devices, Inc. | Offset correction circuit |
JP2003017955A (ja) | 2001-07-04 | 2003-01-17 | Fujitsu Ltd | Otaおよびフィルタ回路 |
KR100423494B1 (ko) | 2002-03-07 | 2004-03-18 | 삼성전자주식회사 | 교차쌍 구조의 트랜스 컨덕터 |
KR100450755B1 (ko) | 2002-06-04 | 2004-10-01 | 한국전자통신연구원 | 고선형성 및 고이득을 갖는 트랜스컨덕터 증폭기 |
KR100892584B1 (ko) | 2002-08-26 | 2009-04-08 | 삼성전자주식회사 | 전원공급장치와 이를 갖는 백라이트 어셈블리 및 액정표시 장치 |
-
2004
- 2004-11-11 KR KR1020040091678A patent/KR100638487B1/ko not_active IP Right Cessation
-
2005
- 2005-11-08 JP JP2005324183A patent/JP2006141014A/ja active Pending
- 2005-11-10 US US11/271,455 patent/US7323935B2/en not_active Expired - Fee Related
- 2005-11-11 CN CNB2005101203837A patent/CN100555847C/zh not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103095231A (zh) * | 2011-11-06 | 2013-05-08 | 复旦大学 | 一种新型的共模反馈电路 |
CN103095231B (zh) * | 2011-11-06 | 2016-03-30 | 复旦大学 | 一种共模反馈电路 |
CN105991094A (zh) * | 2015-03-17 | 2016-10-05 | 瑞昱半导体股份有限公司 | 加法放大器及其方法 |
CN105991094B (zh) * | 2015-03-17 | 2019-04-05 | 瑞昱半导体股份有限公司 | 加法放大器及其方法 |
Also Published As
Publication number | Publication date |
---|---|
CN100555847C (zh) | 2009-10-28 |
KR20060043939A (ko) | 2006-05-16 |
KR100638487B1 (ko) | 2006-10-26 |
US20060097788A1 (en) | 2006-05-11 |
US7323935B2 (en) | 2008-01-29 |
JP2006141014A (ja) | 2006-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1783706A (zh) | 具有共模反馈电路的跨导放大器及其操作方法 | |
US4958133A (en) | CMOS complementary self-biased differential amplifier with rail-to-rail common-mode input-voltage range | |
KR101333421B1 (ko) | 저전압 저전력 a/b급 출력단 | |
JP2008543178A (ja) | 高速整定、低ノイズ、低オフセットの演算増幅器および方法 | |
CN1719722A (zh) | 自偏置差分放大器 | |
US20070241818A1 (en) | Class ab folded cascode stage and method for low noise, low power, low-offset operational amplifier | |
JPH08512446A (ja) | 複合入れ子型ミラー補償構造を備えた多段増幅器 | |
JPH02206210A (ja) | コモンベース方式のソース駆動式差動増幅器 | |
JPH10303664A (ja) | 可変利得増幅器 | |
Prokopenko et al. | High-speed operational amplifier with differentiating transient correction circuits | |
Green et al. | A 1.5 V CMOS VGA based on pseudo-differential structures | |
JP3332115B2 (ja) | 多入力トランジスタおよび多入力トランスコンダクタ回路 | |
US7315210B2 (en) | Differential operational amplifier | |
CN108964619B (zh) | 可提升负载电流与输入电压差间线性度的运算放大器电路 | |
CN114253341B (zh) | 一种输出电路和电压缓冲器 | |
Kai et al. | A 168 dB high gain folded cascode operational amplifier for Delta-Sigma ADC | |
CN111835304A (zh) | 一种用于传感器模拟前端的跨导运算放大器 | |
JP4721928B2 (ja) | 可変トランスコンダクタ | |
Shama | 170 MHz GBW, two stage CMOS operational amplifier with high slew rate using 180 nm technology | |
CN1138340C (zh) | 数字工艺的电流模式步进增益控制电路 | |
CN106712731B (zh) | 一种运算放大器 | |
JP3655290B2 (ja) | 演算増幅回路 | |
US7113040B2 (en) | Differential amplifier | |
US7245162B1 (en) | Apparatus and method for headroom compensation using dynamic transconductance enhancement | |
JP2003243947A (ja) | オペレーショナルトランスコンダクタンスアンプ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091028 Termination date: 20141111 |
|
EXPY | Termination of patent right or utility model |