JP3655290B2 - 演算増幅回路 - Google Patents
演算増幅回路 Download PDFInfo
- Publication number
- JP3655290B2 JP3655290B2 JP2003090835A JP2003090835A JP3655290B2 JP 3655290 B2 JP3655290 B2 JP 3655290B2 JP 2003090835 A JP2003090835 A JP 2003090835A JP 2003090835 A JP2003090835 A JP 2003090835A JP 3655290 B2 JP3655290 B2 JP 3655290B2
- Authority
- JP
- Japan
- Prior art keywords
- cascode
- transistor
- cascode stage
- differential pair
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【発明の属する技術分野】
本発明は、トランジスタを用いた演算増幅回路に関する。
【0002】
【従来の技術】
演算増幅回路の利得は、入力段のトランスコンダクタンス(gm)に出力段の出力インピーダンス(Ro)を掛けた値で決まる。演算増幅回路の利得を上げるために従来では出力インピーダンスをカスコード段で増強したフォルデッドカスコード型演算増幅回路が用いられている。この演算増幅器路では、正負カスコード段出力のトランジスタのペア性が完全に取れているとし、トランジスタ1つ当たりの出力インピーダンスをroとすると、出力段の出力インピーダンスは、入力差動対と同じ導電型のトランジスタを用いたカスコード段、入力差動対とは異なる導電型のトランジスタを用いたカスコード段の並列接続になる。
【0003】
さらに、入力差動対とは異なる導電型のトランジスタを用いたカスコード段の、電源VDDに接続されたトランジスタには、並列に入力差動対の出力抵抗が接続されるので、Ro={gm3・ro3・(ro1//ro10)}//(gm5・ro5・ro7)となる。
【0004】
また、フォルデッドカスコード型よりも、さらに出力インピーダンスを増強するために、ネガティブフィードバックがかかるように、入力差動対と同じ導電型のトランジスタを用いたカスコード段、入力差動対と異なる導電型のトランジスタを用いたカスコード段のそれぞれにブーストアンプを付加したレギュレーテッドカスコード型演算増幅回路が提案されている(IEEEJSSC,vol.25,no.1,Feb.1990)。これは、フォルデッドカスコード型と比べると出力インピーダンスが、ブーストアンプの利得倍になっており、入力差動対と同じ導電型のトランジスタを用いたカスコード段、入力差動対と異なる導電型のトランジスタを用いたカスコード段、それぞれに付加されるアンプの利得をAl、A2とすると、出力インピーダンスは、Ro={A1・gm3・ro3・(ro1//ro10)}//(A2・gm5・ro5・ro7)となる。
【0005】
【発明が解決しようとする課題】
上記従来のフォルデッドカスコード型演算増幅回路では十分な利得が得られない。また、レギュレーテッドカスコード型演算増幅回路はカスコード段にそれぞれブーストアンプが設けられるので消費電力がかかってしまう。
【0006】
本発明の目的は消費電力を増加させることなく利得を増強させる演算増幅回路を提供することにある。
【0007】
【課題を解決するための手段】
本発明の局面によると、ゲート端子が入力端子となるトランジスタ差動対と、出力インピーダンスを増強するブーストアンプを含み、前記トランジスタ差動対とは異なる導電型のトランジスタを用いた第1のカスコード段と、ブーストアンプを含まなく、前記トランジスタ差動対と同じ導電型のトランジスタを用いた第2のカスコード段とから成り、前記第2のカスコード段の前記トランジスタのゲート面積が前記第1のカスコード段の前記トランジスタのゲート面積よりも大きいことを特徴とする演算増幅回路を提供する。
【0008】
本発明によると、第2のカスコード段のトランジスタのゲート面積を第1のカスコード段のトランジスタのゲート面積よりも大きくすることにより消費電力を増加させることなく利得を増強させることができる。
【0009】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
【0010】
(第1の実施形態)
図1は、第1の実施形態に従ったフォルデッドカスコード型演算増幅回路を示している。この演算増幅回路には、第1および第2のカスコード段11,12並びに差動対13が設けられる。第1のカスコード段11は、カスコード接続された二対のPMOSトランジスタM1,M2およびM3,M4により構成されている。PMOSトランジスタM1,M2のソースは電源VDDに接続され、ゲートは互いに接続されて制御電源Vcmfbに接続され、ドレインはPMOSトランジスタM3,M4のソースにそれぞれ接続され、かつブーストアンプAの反転入力端子および非反転入力端子にそれぞれ接続される。PMOSトランジスタM3,M4のドレインは出力端子OUT−,OUT+にそれぞれ接続され、ゲートはブーストアンプAの非反転出力端子および反転出力端子にそれぞれ接続される。
【0011】
第2のカスコード段12は、カスコード接続された二対のNMOSトランジスタM5,M6およびM7,M8により構成されている。NMOSトランジスタM5,M6のドレインは出力端子OUT1,OUT2にそれぞれ接続され、ゲートは互いに接続されて制御電源Vb2に接続され、ソースはNMOSトランジスタM7,M8のドレインにそれぞれ接続される。PMOSトランジスタM7,M8のソースは接地され、ゲートは互いに接続される。第2のカスコード段12の二対のNMOSトランジスタM5、M6のゲート面積は第1のカスコード段11の二対のPMOSトランジスタM3、M4のゲート面積よりも大きく設定されている。
【0012】
差動対13は一対のNMOSトランジスタM9,M10によって構成される。NMOSトランジスタM9,M10のソースはNMOSトランジスタM11を介して接地され、ゲートは入力端子IN−,IN+にそれぞれ接続され、ドレインはブーストアンプAの非反転入力端子と反転入力端子にそれぞれ接続される。NMOSトランジスタM7,M8,M11のゲートはバイアス電源IBiasに接続される。
【0013】
上記回路構成の演算増幅回路においては、ブーストアンプAが第1のカスコード段11にだけ設けられ、第2のカスコード段12では、NMOSトランジスタM5、M6のゲート面積が第1のカスコード段11のPMOSトランジスタM3、M4のゲート面積よりも大きく設定されている。
【0014】
電流を一定としたときgmは(W/L)1/2に比例し、roはゲート長Lに比例するので、gm・roは(W・L)1/2となり、カスコードトランジスタM2,M5のゲート面積の平方根に比例する。従って、上記のように第2のカスコードトランジスタのゲート面積を大きく、それ以外のトランジスタのLを長くする調整をすることによって、出力インピーダンスを大きくすることができる。ところが、このことを第1のカスコード段に当て嵌めると、次のような3つの問題がある。
【0015】
(1)トランジスタMl,M2は、入力差動対13にバイアス電流を流すことになるためにトランジスタM7,M8に比べ約2倍の電流がトランジスタMl,M2に流れる。アーリー電圧をva、ドレイン電流をIdとすると、トランジスタ1つ当たりの出力インピーダンスはva/Idとなり、トランジスタ1つ当たりの出力インピーダンスは低下する。この結果、カスコード段の出力インピーダンスも低下してしまう。さらに、入力段の差動対13の出力インピーダンスも並列に見える。入力の差動対13は大きなgmを得るようにゲート幅Wとゲート長Lの比、即ちW/L比を大きくとるため、Lも短くしてある。そのため、入力段の差動対13の出力インピーダンスは他のトランジスタのものより小さい。これも、カスコード段のインピーダンスを低下させる要因となる。
【0016】
(2)トランジスタM1,M2の1つ当たりの出力インピーダンスを上げるためにゲート長Lを長くするとMOSトランジスタのオーバードライブ電圧Vovは、Vov=(2/K‘・L/W・Id)1/2であるため、アクティブで動作できるドレイン・ソース間電圧も限られて、ダイナミックレンジが減少する。K′は伝達コンダクタンスパラメータである。
【0017】
(3)カスコード接続トランジスタM3,M4のgm・roを大きくするために、ゲート面積を大きくするとゲート容量も大きくなり、それが2番目の極を低域の周波数に移すことになるので回路動作の安定性が悪くなる。
【0018】
上記の理由から、第1のカスコード段11には、出力インピーダンス増強のためには、ブーストアンプAは不可欠である。これに対して、入力差動対13と同じ導電型のトランジスタを用いた第2のカスコード段12のカスコードトランジスタM5,M6はゲート面積を第1のカスコードトランジスタM3,M4よりも大きく、トランジスタM7,M8のLも長くすることによって、第2のカスコード段の出力インピーダンスを上げることが可能となる。従って、ブーストアンプも省くことができる。
【0019】
また、前述の通り出力インピーダンスは第1、第2のカスコード段の並列接続になるので、提案回路の出力抵抗RoはRo={A1・gm3・ro3・(ro1//ro10)}//(gm5・ro5・ro7)となる。例えば、第2のカスコード段12がブーストアンプAを付加した第1のカスコード段11と出力インピーダンスが同等になるまで、トランジスタM5のゲート面積をトランジスタM3に比べ大きくできる。ゆえに、トランジスタM5の面積はトランジスタM3のゲート面積に比べ{A1(ro1//ro10)/ro7}2倍程度にまで大きくすることができる。
【0020】
(第2の実施形態)
図2は、第2の実施形態に従った演算増幅回路を示している。この第2の実施形態では、差動対13のMOSトランジスタM9,M10が第1の実施形態の差動対13のNMOSトランジスタM9,M10とは導電型が異なるPMOSトランジスタにより構成される。この結果、第1,第2のカスコード段11、12のMOSトランジスタの導電型も第1の実施形態とは逆になる。従って、第1のカスコード段11のNMOSトランジスタM1,M2のソースが接地され、第2のカスコード段12のPMOSトランジスタM7,M8のソースが電源VDDに接続される。この第2の実施形態の場合も、PMOSトランジスタM5、M6のゲート面積が第1のカスコード段11のNMOSトランジスタM3、M4のゲート面積よりも大きく設定されている。
【0021】
【発明の効果】
以上説明したように、本発明によれば、第1のカスコード段だけにブーストアンプを用いて出力インピーダンスを補強し、第2のカスコード段のトランジスタのゲート面積を第1のカスコード段のトランジスタのゲート面積よりも大きく設定することにより、大きな消費電力の増加を伴わずに、利得を増強させることが出来る演算増幅回路が実現できる。
【図面の簡単な説明】
【図1】 本発明の第1の実施形態に係る演算増幅回路の回路図。
【図2】 本発明の第2の実施形態に係る演算増幅回路の回路図。
【符号の説明】
11…第1のカスコード段、12…第2のカスコード段、13…差動対、M1〜M11…MOSトランジスタ、VDD…電源、OUT−,OUT+…出力端子、IBias…バイアス端子
Claims (3)
- ゲート端子が入力端子となるトランジスタ差動対と;出力インピーダンスを増強するブーストアンプを含み、前記トランジスタ差動対とは異なる導電型のトランジスタを用いた第1のカスコード段と;ブーストアンプを含まなく、前記トランジスタ差動対と同じ導電型のトランジスタを用いた第2のカスコード段とから成り、前記第2のカスコード段の前記トランジスタのゲート面積が前記第1のカスコード段の前記トランジスタのゲート面積よりも大きいことを特徴とする演算増幅回路。
- 前記トランジスタ差動対は一対のNMOSトランジスタにより構成され、前記第1のカスコード段はカスコード接続された二対のPMOSトランジスタにより構成され、前記第2のカスコード段はカスコード接続された二対のNMOSトランジスタにより構成されることを特徴とする請求項1記載の演算増幅回路。
- 前記トランジスタ差動対は一対のPMOSトランジスタにより構成され、前記第1のカスコード段はカスコード接続された二対のNMOSトランジスタにより構成され、前記第2のカスコード段はカスコード接続された二対のPMOSトランジスタにより構成されることを特徴とする請求項1記載の演算増幅回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003090835A JP3655290B2 (ja) | 2003-03-28 | 2003-03-28 | 演算増幅回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003090835A JP3655290B2 (ja) | 2003-03-28 | 2003-03-28 | 演算増幅回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004297718A JP2004297718A (ja) | 2004-10-21 |
JP3655290B2 true JP3655290B2 (ja) | 2005-06-02 |
Family
ID=33404357
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003090835A Expired - Fee Related JP3655290B2 (ja) | 2003-03-28 | 2003-03-28 | 演算増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3655290B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006279487A (ja) * | 2005-03-29 | 2006-10-12 | Mitsumi Electric Co Ltd | 増幅回路 |
KR100804637B1 (ko) | 2006-11-02 | 2008-02-20 | 삼성전자주식회사 | 저전압 연산 증폭기 및 연산 증폭 방법 |
-
2003
- 2003-03-28 JP JP2003090835A patent/JP3655290B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004297718A (ja) | 2004-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101333421B1 (ko) | 저전압 저전력 a/b급 출력단 | |
US6437645B1 (en) | Slew rate boost circuitry and method | |
CN100555847C (zh) | 跨导放大器及放大跨导的方法 | |
EP0996996B1 (en) | A high speed and high gain operational amplifier | |
JPH07307624A (ja) | 低電圧高速動作のcmos演算増幅器 | |
JPH10303664A (ja) | 可変利得増幅器 | |
Akbari et al. | 0.4-V tail-less quasi-two-stage OTA using a novel self-biasing transconductance cell | |
JP2004222015A (ja) | 増幅回路 | |
JP3655290B2 (ja) | 演算増幅回路 | |
JP2004222238A (ja) | 可変時定数回路及びこれを用いたフィルタ回路 | |
WO2007049386A1 (ja) | オペアンプの開放利得調整回路 | |
JP4785243B2 (ja) | カスコード増幅回路及びフォールデッド・カスコード増幅回路 | |
JPH07283660A (ja) | 多入力トランジスタおよび多入力トランスコンダクタ回路 | |
JP3959040B2 (ja) | チューニング回路付きトランスコンダクタ | |
JP4180411B2 (ja) | トランスコンダクタンス増幅器 | |
JP3442613B2 (ja) | 可変利得増幅器 | |
Panigrahi et al. | Design of 0.5 V voltage-combiner based OTA with 60 dB gain 250 kHz UGB in CMOS | |
JP4862694B2 (ja) | Fetアンプおよびそのバイアス回路 | |
US7482872B2 (en) | Methods and apparatus for process invariant transconductance | |
JP4867066B2 (ja) | 増幅回路 | |
US20040017258A1 (en) | Operational amplifier | |
Vincence et al. | A high-swing MOS cascode bias circuit for operation at any current level | |
Anand et al. | Gain and Gain-bandwidth Enhancement of Recyclic Folded Cascode OTA using Floating Voltage Source | |
Vaidya et al. | Fully differential operation amplifier using self cascode mosfet structure for high slew rate applications | |
Rodovalho et al. | Inverter-Based Amplifier with Active Frequency Compensation and Adaptive Voltage Scaling |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050222 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050302 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080311 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120311 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140311 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |