CN1771598A - 集成电路芯片i/o单元 - Google Patents

集成电路芯片i/o单元 Download PDF

Info

Publication number
CN1771598A
CN1771598A CNA2004800094982A CN200480009498A CN1771598A CN 1771598 A CN1771598 A CN 1771598A CN A2004800094982 A CNA2004800094982 A CN A2004800094982A CN 200480009498 A CN200480009498 A CN 200480009498A CN 1771598 A CN1771598 A CN 1771598A
Authority
CN
China
Prior art keywords
pad
chip
metal
insulating barrier
metal structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800094982A
Other languages
English (en)
Other versions
CN100435326C (zh
Inventor
哈罗德·A·唐尼
苏珊·H·唐尼
詹姆士·W·米勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN1771598A publication Critical patent/CN1771598A/zh
Application granted granted Critical
Publication of CN100435326C publication Critical patent/CN100435326C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48233—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种集成电路芯片(103)，包括输入/输出(I/O)单元(203)。I/O单元包括在衬底中的有源I/O电路(211)，多层金属互连层(316、314)，绝缘层、第一焊盘(206)、和第二焊盘(208)。在衬底上形成多层金属互连层。在多层金属互连层上形成绝缘层。第二焊盘(208)形成在绝缘层上并且直接位于多个互连层的最终金属层中的至少两个金属结构(213、215)上。通过在绝缘层(203)中至少有一个开孔(211)将焊盘至少选择性地连接到两个金属结构之一。

Description

集成电路芯片I/O单元
技术领域
本发明通常涉及一种集成电路(IC)芯片(die)以及特别是用于IC芯片的I/O电路。
背景技术
IC芯片包括位于其表面、用于连接IC芯片电路到外部结构的连接焊盘。在封装IC的一个例子中，IC芯片的连接焊盘是通过连接线连接到封装衬底的连接指状元件。连接指状元件连接位于封装IC表面上的球，例如球栅阵列(BGA)封装IC。
随着集成电路的发展，需要增加芯片中电路的数量，增加芯片电路的运行速度，以及减小芯片的尺寸。与运行速度增加一起增加电路的数量可以推动在芯片上产生更多连接焊盘，其中芯片尺寸的减小，减小了可用于这些连接焊盘的空间数量。
而且，增加电路的数量和减小芯片尺寸，设计IC芯片的工艺变得更复杂。为了增加IC芯片设计的效率，利用多个标准化设计的电路模块设计IC芯片电路。例如，可通过I/O单元的标准化设计模块设计IC芯片的I/O单元。
需要有效的芯片设计，其中能利用标准化设计模块用于I/O单元设计同时增加连接焊盘布图的效率。
附图说明
通过附图使得本发明更好理解，并且本发明的很多目的、特征以及优点对于本领域技术人员来说变得显而易见。
图1是根据本发明的附着于封装衬底上的IC芯片的一个实施例的俯视图。
图2是根据本发明的IC芯片一个实施例的部分俯视图。
图3是根据本发明图2的IC芯片的部分截面图。
图4是根据本发明另一个IC芯片的部分截面图。
图5是根据本发明的IC芯片另一个实施例的部分俯视图。
除了另外说明，在附图中使用相同的参考符号表示同样的项目。
具体实施方式
以下详细说明用于实现本发明的方式。说明书对于本发明是说明性的，而不是限制性的。
图1是包括封装IC 101的一个实施例的俯视图，其中封装芯片101包括在封装IC芯片103前将IC芯片103连接到封装衬底105。在所示的实施例中，衬底105是球栅阵列(BGA)衬底。然而，可以使用其它类型的封装衬底。位于IC芯片103***的是用于连接芯片103(在图1中未示出)电路到连接指状元件(例如123)的连接焊盘(例如111、113、114以及116)以及封装衬底105上的电源供应环119和121。在图1中，成直线安排连接焊盘在一对电路中。例如，外部焊盘114与内部焊盘111成直线以形成成直线的对。外部焊盘114位于比内部焊盘111更近的IC芯片103的边缘。每个成直线的对是部分I/O单元。连接焊盘对的内部焊盘(例如111、116)是用于向和/或从芯片103输送I/O信号的信号焊盘。信号焊盘通过连接线(例如135)连接到连接指状元件123。连接指状元件123连接到导电孔125，其连接到位于封装衬底105反面的球(未示出)上。球(未示出)提供用于封装IC的外部电连接。I/O单元包括用于处理输入信号和/或输出信号的有源I/O电路(例如在图2中的211)。
外部连接焊盘(例如113和114)是用于连接IC芯片103到位于封装衬底105上的接地环119或VDD电源环121的电源焊盘(例如电源或接地)。以下更充分描述，每个IC芯片103的电源焊盘直接位于芯片103的最终金属互连层(例如图3中的316)中的多个导电结构上以及通过在钝化层开孔(例如芯片103的303)选择性地连接到一个导电结构。
在图1的实施例中，因为接地环119和电源环121位于封装衬底105的连接指状元件(例如123)中，电源焊盘(例如113和114)位于成直线的一对焊盘的外部焊盘的位置中以便引线接合。在替换实施例中，电源焊盘位于内部焊盘位置以及信号焊盘设置在成直线的连接焊盘对的外部焊盘位置。
接地环119和VDD电源环121分别连接到位于衬底105反面的接地球(未示出)和电源球(未示出)。焊盘113连接到接地环119以及焊盘114连接到电源环121。在一些实施例中，分割接地环119和电源环121以便允许外部信号线(未示出)穿过在衬底105上的环。在其它实施例中，使用分割的环的每一段以便提供不同电位到芯片103。其它实施例包括具有设定为提供不同电位到芯片103的三个或更多环。在一些实施例中，外部焊盘可以连接到位于封装衬底105上的连接指状元件。
在图1的实施例中，外部(电源)连接焊盘被交替设定成在IC芯片103周围的电源焊盘和接地焊盘。在替换实施例中，可将在两个相邻的I/O单元中的外部连接焊盘设定成接地焊盘，接着两个具有外部焊盘的I/O单元设定成电源焊盘。然后该图案可以重复用于每一四个I/O单元的组。其它替换实施例的接地和电源焊盘可以使用在其它实施例中。在一些实施例中，仅仅接地焊盘和电源焊盘的一个子集线连接到在衬底上的导电结构。
图2是芯片103的部分俯视图。如图2所示，I/O单元203位于在单元203左边和右边的相邻I/O单元205和207之间的芯片103的***上。在一个实施例中，通过相同标准化设计模块设置I/O单元205和207作为I/O单元203。I/O单元203包括安排成直线的连接焊盘208和连接焊盘206。连接焊盘208作为电源焊盘既可以连接到电源总线又可以连接到芯片103的接地总线。焊盘206作为信号焊盘。在最终金属互连层316(见图3)中的芯片103表面下是电源总线213、214和215(以虚线示出)。在一个实施例中，电源线213、214和215是导体，其延伸在互连层中芯片103***的至少一部分，以便提供电源和接地电压到在芯片103衬底中的I/O单元和有源核心电路(例如图5中的520)。在一个实施例中，标准化设计模块包括用于位于I/O单元中的部分总线213、214和215的总线分割。在一些实施例中，总线可以位于芯片103的下金属互连层中。
在示出的实施例中，焊盘208通过在钝化层(图3中303)中的位置221中填充四个相似的开孔连接到总线213。在一个实施例中，开孔是3X3微米。开孔的尺寸和数量随着不同的实施例变化。例如，在其它实施例中，焊盘通过一个开孔(例如10×50微米的开孔)连接到最终金属互连层中的结构。连接焊盘206通过在位置232中填充四个相似的开孔连接到信号导体231，其也位于最终金属互连层中。
包括有源I/O电路211(断续长度的虚线所示)的单元203位于芯片103衬底中的互连层下。有源I/O电路211可以包括输出电路(例如与前级驱动电路关联的上拉与下拉输出驱动器)，输入电路，静电放电(ESD)保护电路，以及自测试电路(所有都未示出)。在其它实施例中，有源I/O电路包括其它类型的常规I/O电路。有源I/O电路与信号焊盘206相连。
在一个实施例中，如图2所示，I/O单元的区域对应于仅需要包含连接焊盘206、连接焊盘208、电源、地线和信号导体，以及有源I/O电路211的区域。在图2所示的实施例中，I/O单元203、205以及207邻接，但是不重叠。因此，在该实施例中，尽管连接焊盘206和208在I/O单元203的有源I/O电路211上，但它们不在任何无关的有源I/O电路上(例如在I/O单元205、207中的有源I/O电路或芯片103的有源核心电路)。在替换实施例中，焊盘206和208的部分可以部分与无关的有源I/O电路重叠。而且，焊盘206的部分可以与有源核心电路(例如IC芯片103)重叠。例如见图5的实施例。
在图2的实施例中，连接焊盘208与焊盘206成直线以便形成成直线焊盘对。在替换实施例中，在I/O单元203中，焊盘208可以相对于焊盘206偏移。在图2中，焊盘206和208尺寸上相似。在替换实施例中，焊盘206和208尺寸不同。
图3是图2的部分剖面图。焊盘206和208位于钝化层303上。在一个实施例中钝化层303是包括氮化硅的绝缘层。位于层303之下的是金属互连层312，金属互连层314和最终金属互连层316，其位于绝缘层345、343和341以及钝化层303之间。不同的实施例中金属互连层的数量可以不同。例如一个IC芯片的实施例可以包括6层金属互连层。电源总线215、接地总线213和电源总线214位于最终金属互连层316中。而且位于最终金属互连层316中的是导体233和231。在每层互连层中的导体结构通过穿过中间绝缘层(例如343)延伸的导电孔(例如323)连接。在一些实施例中，绝缘层303可以包括不同材料的多个层。金属互连层和绝缘层位于衬底302中的有源I/O电路211上。
焊盘206直接位于在最终金属互连层316中的信号导体231和电源总线214上。焊盘206通过在位置232的相似的填充孔连接到信号导体231上。焊盘208直接位于总线215、总线213和导体233上，三者都位于最终互连层316中。导体233通过孔313、导体315、孔317、导体321、孔323、导体325以及孔327连接到总线214。如图3所示，焊盘208通过直接在总线213上的钝化层303中的开孔(例如在位置221)选择性地连接到接地总线213。利用通过相同标准化设计模块设计的芯片103的其它I/O单元作为I/O单元203，电源焊盘(例如208)可以选择性地通过位置349(在图3中用虚线示出)的钝化层303中的多个开孔(或在一些实施例中的单个开孔)连接到总线215，，或通过在位置347的钝化层303中的开孔连接到总线214。在一个实施例中，使用绝缘层掩模(未示出)图案化绝缘层303。层303是可编程掩模，用于选择性地连接焊盘208到总线213、总线215或导体233之一。
在一个实施例中，通过在层303上溅射沉积铝层以及然后通过选择性蚀刻铝层形成焊盘206和208。溅射沉积铝相似地填充在钝化层303中的开孔(例如在位置221和232)。在一个实施例中，在金属互连层312、314和316中的导电结构(例如213、315和321)由铜组成。在一些实施例中，薄导电阻挡层(例如包括钽)可以位于在钝化层303(例如在位置221)开孔中的铝与最终金属互连层316的铜之间，以便避免扩散以及增加不相似和相邻金属(例如焊盘208的铝和总线213的铜)之间的附着力。在其它的实施例中，金属互连层和/或连接焊盘可以由其它材料例如金、铜或铝组成。在其它实施例中，可以使用其它类型的导电孔。
提供具有连接焊盘的I/O单元设计可以允许用于通用的I/O单元设计，具有连接焊盘的I/O单元设计可以通过选择性地在绝缘层中设置开孔来选择性地连接到最终金属互连层中的导电结构，对通用的I/O单元设计编程以连接到多个导电结构中的任意一个。因为使用相同的标准化I/O单元设计模块可以设计所有(或至少绝大多数)的I/O单元，所以该优点可以允许减小IC芯片设计的复杂性。
而且，选择性连接到在两个I/O单元中的多个导电结构所使用的焊盘可以有利地提供用于具有更大芯片使用空间的芯片，从而允许每个IC芯片中更多I/O单元的可能性。在一些例子中，一个焊盘连接到信号以及第二焊盘可以选择性地连接到电源或接地导体，从而允许单个I/O焊盘单元与电源焊盘或接地焊盘合并以便最大化用于在I/O单元组中的电源和接地位置的灵活性。
在其它实施例中，在最终金属互连层中的一些导电结构可以连接到信号线以便焊盘208可以选择性连接到一个或多个信号线之一。在其它实施例中，焊盘直接位于其上的最终金属互连层中的导电结构数量可以变化。在一个实施例中，焊盘208直接位于多个导电结构上，每个导电结构与不同的IC芯片电源电位相连接。在该实施例中，焊盘208可以连接到供给IC芯片103的电源电位之一。在该实施例的一个例子中，焊盘208选择性地连接到+3.3V总线、-3.3V总线、+1.8V总线或接地总线。
在其它的实施例中，连接直接在焊盘下的每个导电结构以便提供不同信号。通过在钝化层中形成至少一个开孔连接焊盘到选择信号导体，焊盘可以选择性地连接到任何一个信号。例如，焊盘位于两个结构上，其中连接一个结构以便提供一对不同信号中的一个，且连接另一结构以便提供一对不同信号中的另一个。
在其它实施例中，焊盘206直接位于多个导电结构上，其中焊盘206通过在钝化层303中的至少一个开孔选择性地连接到一个导电结构。在一个实施例中，配置导电结构以便运送信号。在其它实施例中，至少一个导电结构连接到电源导体。
图4是根据本发明的另一个IC芯片的部分剖面图。芯片401的连接焊盘包括在最终金属互连层416中形成的部分和铝帽。例如，I/O单元402包括在最终金属互连层416中分别形成的具有部分407和409的焊盘406和408，其在一个实施例中由铜组成。而且，分别包含铝帽418和419的连接焊盘406和408覆盖形成在层316中的每个焊盘部分(例如407和409)，其中层316是通过在钝化层403中的开孔暴露。使用铝帽(例如418和419)可以改善引线连接的产量和可制造性。在一些实施例中，焊盘406和408可以包括在铝帽的铝和层416的铜之间的阻挡层(未示出)。然而，根据本发明的其它IC芯片的连接焊盘可以不包括该帽。
I/O单元402可以包括位于焊盘406和408下的有源I/O电路411。上述有源I/O电路411是第一金属互连层412、第二金属互连层414以及最终金属互连层416。在一个实施例中，金属互连层412、414和416由铜形成。在替换实施例中，金属互连层可以主要由铝形成。三层金属互连层位于绝缘层445、443、441和钝化层403之间。在一些实施例中，绝缘层445、443、441和钝化层403可以包括不同材料的多个层。在一个实施例，钝化层403是包括氮化硅的绝缘层。
尽管在图4中示出三层金属互连层，但在不同的实施例中金属互连层的数量可变化。在图4的实施例中，接地总线413、电源线415和信号导体433位于金属互连层414中。而且位于金属互连层414中的是信号导体432和信号导体431。在一个互连层中的金属导体可以通过延伸穿过绝缘层(例如443)的导电孔(例如461、463)连接到另一个实施例中的金属导体。
焊盘406直接在信号导体431和信号导体432上，信号导***于金属互连层414中。所示焊盘406通过在位置467的绝缘层441开孔中的导电孔465选择性地连接到信号导体431。利用从相同标准化设计模块设计的芯片401的其它I/O单元作为I/O单元402，焊盘406可以通过位置468(用虚线示出)的绝缘层441的开孔中的导电孔选择性地连接到电源总线432。
焊盘408直接位于在金属互连层414中的电源总线415、接地总线413和信号导体433的部分上。所示焊盘408通过在位置422的绝缘层441开孔中的导电孔421连接到接地总线413。利用从相同标准化设计模块设计的芯片401的其它I/O单元作为I/O单元402，焊盘408可以通过位置449(用虚线示出)的绝缘层441的开孔中的导电孔选择性地连接到电源总线415，或通过位置447的绝缘层441开孔中的导电孔选择性地连接到信号导体433。因此，连接焊盘408可以选择性地连接到接地总线413、电源总线415或信号导体433。因此标准化I/O单元中的外部(电源)连接焊盘408可配置为提供电压电位、接地电位或到芯片401的信号通道。
连接焊盘408可以连接到金属互连层416、414和412的其它导电结构。例如所示在第一金属互连层412中的导体450通过导电孔421、总线413和导电孔430连接到焊盘408。在一些实施例中，IC芯片的电源总线和接地总线可位于其它金属互连层中(例如412)。
在图4所示的实施例中，所示导电孔421直接位于通过钝化层403中开孔暴露的焊盘部分408下面部分。在替换实施例中，这些开孔直接设置在不通过在钝化层403中的开孔暴露焊盘部分408的下面部分，
在如图4所示的实施例中，在绝缘层441中，通过分别设置在位置422、449或447的导电孔，外部(电源)连接焊盘408可以选择性地连接到接地总线413、电源总线415或信号导体433。因为这些位置中的每一个是在相同的绝缘层441中，在IC芯片401的设计和布图期间，编程用于图案层441的掩模以便选择性地将外部连接焊盘408连接到总线413、总线415或导体433之一。因此根据其下导电孔的位置将焊盘408编程连接到电源导体或信号导体。
图5是根据本发明另一个实施例IC芯片的部分俯视图。IC芯片500包括位于IC芯片500***的I/O单元501。I/O单元501包括外部连接焊盘503和内部连接焊盘505。每个连接焊盘503和连接焊盘505包括用于连接线到焊盘的引线连接区(分别是513和509)。每个连接焊盘503和连接焊盘505包括用于接收探针的探针区(分别是511和507)用于测试目的。焊盘503和505在IC芯片500衬底中的有源I/O电路506上。焊盘505也在位于IC芯片500衬底中的核心电路520上延伸。
在其它实施例中，在单个焊盘I/O单元或具有两个以上焊盘的I/O单元中实现直接位于金属互连层的多个导电结构和选择性连接到任何一个这些导电结构的焊盘。在其它实施例中，在交错排列焊盘的IC芯片中使用该焊盘。
而且在其它实施例中，在具有包括例如倒装晶片IC芯片的其它类型结构的IC芯片的其它类型上实现焊盘，其中焊盘选择性地连接到任何一个直接位于其下互连层的多个导电结构。利用倒装晶片布图，即使在封装IC中，IC芯片焊盘位于IC芯片的互连层上，IC芯片定位在具有向下的焊盘的表面，且互连层定位在上述位置中的封装IC中。
在本发明的一个方面，集成电路(IC)包括多个输入/输出(I/O)单元。大多数I/O单元中的每一个包括位于IC芯片的衬底中的有源I/O电路以及形成在衬底上的多层金属互连层。多层金属互连层包括第一电源导体、第二电源导体、以及信号导体。每个I/O单元也包括形成在多层金属互连层上的绝缘层，形成在绝缘层上并且连接到信号导体的第一焊盘，以及形成在绝缘层上的第二焊盘。在多层金属互连层的顶金属层中，第二焊盘直接在至少两个金属结构上。第二焊盘穿过在绝缘层中的至少一个开孔选择性地连接到至少两个金属结构之一。
在本发明的另一个方面，集成电路(IC)芯片包括输入/输出(I/O)单元。I/O单元包括位于IC芯片衬底中的有源I/O电路，在衬底上形成的多层金属互连层，以及在多层金属互连层上形成绝缘层。I/O单元也包括形成在绝缘层上的并且穿过在绝缘层中的至少一个开孔连接到多层金属互连层的第一金属结构的第一焊盘以及形成在绝缘层上的第二焊盘。在多层金属互连层的顶金属层中，第二焊盘直接在至少两个金属结构上。第二焊盘穿过直接在至少两个金属结构之一上的绝缘层中的至少一个开孔选择性地连接到至少两个金属结构之一。
在本发明的另一个方面，一种IC芯片的制造方法包括提供用于半导体芯片I/O单元的标准化设计模块。I/O单元包括金属互连层，在金属互连层上形成的绝缘层，输送信号的第一焊盘，以及输送电源电位的第二焊盘。第二焊盘直接形成在金属互连层中的至少两个金属结构上。绝缘层包括多个位置。至少两个金属结构的每个金属结构对应于多个位置。至少两个金属结构的第一个是用于输送第一电源电位的导体，且至少两个金属结构的第二个是用于输送第二电源电位的导体。该方法包括编程掩模以便穿过对应于至少两个金属结构之一的多个位置的至少一个开孔而选择性将第二焊盘连接到至少两个金属结构之一。该方法也包括使用掩模图案化绝缘层。
尽管本发明的特别实施例已经示出和描述，但根据这里的教导，本领域技术人员在不脱离本发明和更广的方面可以做进一步改变和修改，因此权利要求希望包含本发明实际的精神和范围，同样希望包含所有这些改变和修改的范围。

Claims (34)

1.一种集成电路(IC)芯片，包括多个输入/输出(I/O)单元，每个I/O单元包括：
位于IC芯片的衬底中的有源I/O电路；
在衬底上形成的多层金属互连层，该多层金属互连层包括第一电源导体、第二电源导体以及信号导体；
在多层金属互连层上形成的绝缘层；
形成在绝缘层上并且连接到信号导体的第一焊盘；以及
形成在绝缘层上的第二焊盘，该第二焊盘直接在多层金属互连层的顶金属层中的两个金属结构上，其中，第二焊盘通过在绝缘层中的至少一个开孔选择性地连接到至少两个金属结构之一。
2.根据权利要求1的IC芯片，其中，第二焊盘实质上与第一焊盘安排成直线。
3.根据权利要求1的IC芯片，其中，至少两个金属结构中的第一个连接到第一电源导体，该第一电源导体配置成输送第一电源电位，至少两个金属结构中的第二个连接到第二电源导体，该第二电源导体配置成输送第二电源电位。
4.根据权利要求3的IC芯片，其中，第二焊盘通过在绝缘层中的至少一个开孔选择性地连接到至少两个金属结构中的第一个或至少两个金属结构中的第二个。
5.根据权利要求3的IC芯片，其中，对于多个I/O单元的第一个，第二焊盘选择性地连接到至少两个金属结构中的第一个，以及对于多个I/O单元的第二个，第二焊盘选择性地连接到至少两个金属结构中的第二个。
6.根据权利要求1的IC芯片，其中，绝缘层包括钝化层。
7.根据权利要求1的IC芯片，其中，至少两个金属结构中的第一个是用于提供电压电位的导体，以及至少两个金属结构中的第二个是提供接地电位的导体。
8.根据权利要求1的IC芯片，其中，通过利用第二焊盘金属相似地填充至少一个穿过绝缘层的开孔，将第二焊盘连接到至少两个金属结构之一。
9.根据权利要求1的IC芯片，其中，通过穿过绝缘层的至少一个开孔中每一个中的导电孔将第二焊盘连接到至少两个金属结构之一。
10.根据权利要求1的IC芯片，其中，多层金属互连层包括铜，第一和第二焊盘包括铝。
11.根据权利要求1的IC芯片，其中，第一焊盘的一部分在与I/O单元的有源I/O电路无关的有源线路上延伸。
12.根据权利要求1的IC芯片，其中，第一和第二焊盘的特征为引线连接焊盘。
13.根据权利要求1的IC芯片，其中，绝缘层使用绝缘层掩模来进行图案化，并且是可编程的掩模，用于选择性地将第二焊盘通过直接在至少两个金属结构之一上的绝缘层中预定位置处的至少一个开孔，连接到至少两个金属结构之一。
14.根据权利要求1的IC芯片，其中，至少两个金属结构中的一个金属结构连接到不直接在第二焊盘下的电源总线。
15.根据权利要求1的IC芯片，每个I/O单元进一步包括：
在绝缘层上形成的最终金属互连层，其中，第一焊盘的至少一部分和第二焊盘的至少一部分位于最终金属互连层中。
16.根据权利要求15的IC芯片，其中，第一焊盘和第二焊盘的每个都包括铝帽。
17.一种封装IC，包括权利要求1的IC芯片。
18.根据权利要求1的IC芯片，其中，第二焊盘距离IC芯片的芯片边缘比距离第一焊盘更近。
19.一种集成电路(IC)芯片，包括输入/输出(I/O)单元，该I/O单元包括：
位于IC芯片的衬底中的有源I/O电路；
在衬底上形成的多层金属互连层；
在多层金属互连层上形成的绝缘层；
形成在绝缘层上并且通过在绝缘层中的至少一个开孔连接到多层金属互连层的第一金属结构的第一焊盘；以及
形成在绝缘层上的第二焊盘，该第二焊盘直接在多层金属互连层的顶金属层中的至少两个金属结构上，其中，第二焊盘通过直接在至少两个金属结构之一上的绝缘层中的至少一个开孔而选择性地连接到至少两个金属结构之一。
20.根据权利要求19的IC芯片，其中，第一金属结构连接到有源I/O电路并且配置成输送信号。
21.根据权利要求19的IC芯片，其中，至少两个金属结构中的第一个用于传导第一电源电位，以及至少两个金属结构中的第二个用于传导第二电源电位。
22.根据权利要求21的IC芯片，其中，至少两个金属结构中的第一个用于传导电压电位，以及至少两个金属结构中的第二个用于传导接地电位。
23.根据权利要求19的IC芯片，其中，绝缘层包括钝化层。
24.根据权利要求19的IC芯片，其中，第一和第二焊盘的特征为引线连接焊盘。
25.根据权利要求19的IC芯片，其中，第一和第二焊盘中的一个或两个包括探针区。
26.根据权利要求19的IC芯片，其中，绝缘层使用绝缘层掩模来进行图案化，并且是可编程的掩模，用于选择性地将第二焊盘通过直接在至少两个金属结构之一上的绝缘层中预定位置处的至少一个开孔，连接到至少两个金属结构之一。
27.根据权利要求19的IC芯片，其中，第一焊盘的一部分在与I/O单元的有源I/O电路无关的有源电路上延伸。
28.根据权利要求19的IC芯片，其中，第一焊盘和第二焊盘不在与I/O单元的有源I/O电路无关的有源电路上延伸。
29.根据权利要求19的IC芯片，其中，第一焊盘和第二焊盘不在相邻I/O单元的有源I/O电路上延伸。
30.根据权利要求19的IC芯片，该I/O单元进一步包括：
在绝缘层上形成的最终金属互连层，其中，第一焊盘的至少一部分和第二焊盘的至少一部分位于最终金属互连层中。
31.一种封装IC，包括权利要求19的IC芯片。
32.根据权利要求19的IC芯片，其中，至少两个金属结构包括第二金属结构和第三金属结构，第二金属结构连接到信号导体，第三金属结构连接到电源导体。
33.根据权利要求19的IC芯片，其中，至少两个金属结构包括第二金属结构和第三金属结构，第二金属结构连接到第一信号导体，第三金属结构连接到第二信号导体。
34.一种IC芯片的制造方法，包括：
提供用于半导体芯片的I/O单元的标准化设计模块，该I/O单元包括金属互连层，在金属互连层上形成的绝缘层，输送信号的第一焊盘，以及输送电源电位的第二焊盘，该第二焊盘直接形成在金属互连层中的至少两个金属结构上，绝缘层包括多个位置，其中，至少两个金属结构的每个金属结构对应于多个位置中的位置，其中，至少两个金属结构中的第一个是用于输送第一电源电位的导体以及至少两个金属结构中的第二个是用于输送第二电源电位的导体；
对掩模编程，以选择性地将第二焊盘通过对应于至少两个金属结构之一的多个位置中的位置处的至少一个开孔，连接到至少两个金属结构之一；
使用掩模图案化绝缘层。
CNB2004800094982A 2003-04-09 2004-04-08 集成电路芯片i/o单元及其制造方法 Expired - Lifetime CN100435326C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/409,766 US6717270B1 (en) 2003-04-09 2003-04-09 Integrated circuit die I/O cells
US10/409,766 2003-04-09

Publications (2)

Publication Number Publication Date
CN1771598A true CN1771598A (zh) 2006-05-10
CN100435326C CN100435326C (zh) 2008-11-19

Family

ID=32030641

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800094982A Expired - Lifetime CN100435326C (zh) 2003-04-09 2004-04-08 集成电路芯片i/o单元及其制造方法

Country Status (6)

Country Link
US (1) US6717270B1 (zh)
JP (1) JP4647594B2 (zh)
KR (1) KR101054665B1 (zh)
CN (1) CN100435326C (zh)
TW (1) TWI337773B (zh)
WO (1) WO2004093188A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101540316B (zh) * 2008-03-21 2011-04-20 联发科技股份有限公司 集成电路芯片
CN101582412B (zh) * 2008-05-12 2011-11-30 台湾积体电路制造股份有限公司 输入/输出垫结构
CN101697344B (zh) * 2009-10-28 2012-10-31 上海宏力半导体制造有限公司 一种降低芯片电源焊盘键合引线上电流的方法
CN103367295A (zh) * 2012-03-27 2013-10-23 瑞萨电子株式会社 半导体器件及其制造方法
CN102136462B (zh) * 2010-01-27 2013-10-30 晨星软件研发(深圳)有限公司 通用输出入单元及相关装置与方法
CN104882431A (zh) * 2014-02-27 2015-09-02 爱思开海力士有限公司 半导体器件
CN107112280A (zh) * 2014-10-24 2017-08-29 株式会社索思未来 半导体集成电路装置

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4170103B2 (ja) * 2003-01-30 2008-10-22 Ｎｅｃエレクトロニクス株式会社 半導体装置、および半導体装置の製造方法
TWI220565B (en) * 2003-02-26 2004-08-21 Realtek Semiconductor Corp Structure of IC bond pad and its formation method
JP4357862B2 (ja) * 2003-04-09 2009-11-04 シャープ株式会社 半導体装置
US7566964B2 (en) * 2003-04-10 2009-07-28 Agere Systems Inc. Aluminum pad power bus and signal routing for integrated circuit devices utilizing copper technology interconnect structures
WO2004093191A1 (ja) * 2003-04-11 2004-10-28 Fujitsu Limited 半導体装置
CN100426481C (zh) * 2003-04-15 2008-10-15 富士通株式会社 半导体装置及其制造方法
US20050082677A1 (en) * 2003-10-15 2005-04-21 Su-Chen Fan Interconnect structure for integrated circuits
JP4242336B2 (ja) * 2004-02-05 2009-03-25 パナソニック株式会社 半導体装置
US6900541B1 (en) * 2004-02-10 2005-05-31 United Microelectronics Corp. Semiconductor chip capable of implementing wire bonding over active circuits
US7208837B2 (en) * 2004-02-10 2007-04-24 United Microelectronics Corp. Semiconductor chip capable of implementing wire bonding over active circuits
US7071561B2 (en) * 2004-06-08 2006-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture thereof with two or more bond pad connections for each input/output cell
US20060022353A1 (en) * 2004-07-30 2006-02-02 Ajuria Sergio A Probe pad arrangement for an integrated circuit and method of forming
US20060060845A1 (en) * 2004-09-20 2006-03-23 Narahari Ramanuja Bond pad redistribution layer for thru semiconductor vias and probe touchdown
CN100362657C (zh) * 2004-12-22 2008-01-16 中芯国际集成电路制造(上海)有限公司 半导体集成电路的内连焊盘
JP2006229186A (ja) * 2005-01-18 2006-08-31 Matsushita Electric Ind Co Ltd 半導体集積回路およびその製造方法
DE102006008454B4 (de) * 2005-02-21 2011-12-22 Samsung Electronics Co., Ltd. Kontaktstellenstruktur, Kontaktstellen-Layoutstruktur, Halbleiterbauelement und Kontaktstellen-Layoutverfahren
JP4449824B2 (ja) * 2005-06-01 2010-04-14 カシオ計算機株式会社 半導体装置およびその実装構造
KR100610025B1 (ko) * 2005-07-12 2006-08-08 삼성전자주식회사 멀티 패드 레이아웃구조 및 그를 구비하는 반도체 장치
JP4671814B2 (ja) 2005-09-02 2011-04-20 パナソニック株式会社 半導体装置
US7531903B2 (en) * 2005-09-02 2009-05-12 United Microelectronics Corp. Interconnection structure used in a pad region of a semiconductor substrate
US8319343B2 (en) * 2005-09-21 2012-11-27 Agere Systems Llc Routing under bond pad for the replacement of an interconnect layer
US7952206B2 (en) * 2005-09-27 2011-05-31 Agere Systems Inc. Solder bump structure for flip chip semiconductor devices and method of manufacture therefore
US7741716B1 (en) * 2005-11-08 2010-06-22 Altera Corporation Integrated circuit bond pad structures
US8552560B2 (en) * 2005-11-18 2013-10-08 Lsi Corporation Alternate pad structures/passivation inegration schemes to reduce or eliminate IMC cracking in post wire bonded dies during Cu/Low-K BEOL processing
JP4995455B2 (ja) * 2005-11-30 2012-08-08 ルネサスエレクトロニクス株式会社 半導体装置
US20070194451A1 (en) * 2006-02-22 2007-08-23 Chih-Hung Wu Apparatus for integrated input/output circuit and verification method thereof
KR100834828B1 (ko) * 2006-03-17 2008-06-04 삼성전자주식회사 정전방전 특성을 강화한 반도체 장치
JP2009537988A (ja) * 2006-05-16 2009-10-29 フリースケール セミコンダクター インコーポレイテッド パッド及び入力／出力（ｉ／ｏ）セルを有する集積回路
US7808117B2 (en) * 2006-05-16 2010-10-05 Freescale Semiconductor, Inc. Integrated circuit having pads and input/output (I/O) cells
JP5208936B2 (ja) * 2006-08-01 2013-06-12 フリースケール セミコンダクター インコーポレイテッド チップ製造および設計における改良のための方法および装置
US7589945B2 (en) * 2006-08-31 2009-09-15 Freescale Semiconductor, Inc. Distributed electrostatic discharge protection circuit with varying clamp size
US7749885B2 (en) * 2006-12-15 2010-07-06 Micron Technology, Inc. Semiconductor processing methods, methods of forming contact pads, and methods of forming electrical connections between metal-containing layers
JP2008198916A (ja) * 2007-02-15 2008-08-28 Spansion Llc 半導体装置及びその製造方法
US7847404B1 (en) * 2007-03-29 2010-12-07 Integrated Device Technology, Inc. Circuit board assembly and packaged integrated circuit device with power and ground channels
US20090051050A1 (en) * 2007-08-24 2009-02-26 Actel Corporation corner i/o pad density
US7777998B2 (en) 2007-09-10 2010-08-17 Freescale Semiconductor, Inc. Electrostatic discharge circuit and method therefor
US7888257B2 (en) * 2007-10-10 2011-02-15 Agere Systems Inc. Integrated circuit package including wire bonds
EP2195837A1 (en) * 2007-10-31 2010-06-16 Agere Systems Inc. Bond pad support structure for semiconductor device
JP4585564B2 (ja) * 2007-12-13 2010-11-24 ルネサスエレクトロニクス株式会社 半導体装置
US9379059B2 (en) * 2008-03-21 2016-06-28 Mediatek Inc. Power and ground routing of integrated circuit devices with improved IR drop and chip performance
US20090294977A1 (en) * 2008-06-02 2009-12-03 Che-Yuan Jao Semiconductor die and bond pad arrangement method thereof
US7932744B1 (en) 2008-06-19 2011-04-26 Actel Corporation Staggered I/O groups for integrated circuits
JP5467736B2 (ja) * 2008-06-23 2014-04-09 ルネサスエレクトロニクス株式会社 半導体集積回路
US20100148218A1 (en) * 2008-12-10 2010-06-17 Panasonic Corporation Semiconductor integrated circuit device and method for designing the same
WO2011033599A1 (ja) * 2009-09-21 2011-03-24 株式会社 東芝 半導体装置
US20110186899A1 (en) * 2010-02-03 2011-08-04 Polymer Vision Limited Semiconductor device with a variable integrated circuit chip bump pitch
US8549447B2 (en) * 2010-04-24 2013-10-01 Robert Eisenstadt Integrated circuits with multiple I/O regions
JP5485132B2 (ja) * 2010-12-28 2014-05-07 パナソニック株式会社 半導体装置
US8982574B2 (en) * 2010-12-29 2015-03-17 Stmicroelectronics S.R.L. Contact and contactless differential I/O pads for chip-to-chip communication and wireless probing
US8549257B2 (en) * 2011-01-10 2013-10-01 Arm Limited Area efficient arrangement of interface devices within an integrated circuit
US20120241972A1 (en) * 2011-03-24 2012-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Layout scheme for an input output cell
US8896124B2 (en) 2011-04-04 2014-11-25 Nxp B.V. Via network structures and method therefor
US20130320522A1 (en) * 2012-05-30 2013-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Re-distribution Layer Via Structure and Method of Making Same
JP5968713B2 (ja) 2012-07-30 2016-08-10 ルネサスエレクトロニクス株式会社 半導体装置
JP2016139711A (ja) * 2015-01-28 2016-08-04 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9922947B2 (en) * 2016-04-28 2018-03-20 Stmicroelectronics S.R.L. Bonding pad structure over active circuitry
US10410934B2 (en) * 2017-12-07 2019-09-10 Micron Technology, Inc. Apparatuses having an interconnect extending from an upper conductive structure, through a hole in another conductive structure, and to an underlying structure
JP2019169525A (ja) * 2018-03-22 2019-10-03 東芝メモリ株式会社 半導体記憶装置
US20200006122A1 (en) * 2018-06-27 2020-01-02 Qualcomm Incorporated Integrated circuits (ics) made using extreme ultraviolet (euv) patterning and methods for fabricating such ics

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2584259A1 (fr) * 1985-06-26 1987-01-02 Gen Ceramics Inc Procede de fabrication d'un substrat ceramique multicouche comportant un circuit et le substrat ainsi obtenu
JPH03148132A (ja) * 1989-11-04 1991-06-24 Ricoh Co Ltd スタンダードセル方式の半導体集積回路装置
JP2900555B2 (ja) * 1990-07-30 1999-06-02 日本電気株式会社 半導体集積回路
WO1995028005A2 (en) 1994-04-07 1995-10-19 Vlsi Technology, Inc. Staggered pad array
US5514892A (en) 1994-09-30 1996-05-07 Motorola, Inc. Electrostatic discharge protection device
JP3493118B2 (ja) 1997-07-25 2004-02-03 沖電気工業株式会社 半導体素子及び半導体装置
JP3022819B2 (ja) 1997-08-27 2000-03-21 日本電気アイシーマイコンシステム株式会社 半導体集積回路装置
JP3259763B2 (ja) * 1997-11-14 2002-02-25 日本電気株式会社 半導体ｌｓｉ
EP0923126A1 (en) * 1997-12-05 1999-06-16 STMicroelectronics S.r.l. Integrated electronic device comprising a mechanical stress protection structure
US6124198A (en) * 1998-04-22 2000-09-26 Cvc, Inc. Ultra high-speed chip interconnect using free-space dielectrics
US6242814B1 (en) 1998-07-31 2001-06-05 Lsi Logic Corporation Universal I/O pad structure for in-line or staggered wire bonding or arrayed flip-chip assembly
US6174803B1 (en) * 1998-09-16 2001-01-16 Vsli Technology Integrated circuit device interconnection techniques
JP2000252363A (ja) * 1999-03-01 2000-09-14 Kawasaki Steel Corp 半導体集積回路
JP4037561B2 (ja) * 1999-06-28 2008-01-23 株式会社東芝 半導体装置の製造方法
US6329278B1 (en) 2000-01-03 2001-12-11 Lsi Logic Corporation Multiple row wire bonding with ball bonds of outer bond pads bonded on the leads
US6291898B1 (en) 2000-03-27 2001-09-18 Advanced Semiconductor Engineering, Inc. Ball grid array package
US6476506B1 (en) 2001-09-28 2002-11-05 Motorola, Inc. Packaged semiconductor with multiple rows of bond pads and method therefor
JP2003289104A (ja) * 2002-03-28 2003-10-10 Ricoh Co Ltd 半導体装置の保護回路及び半導体装置
KR100476900B1 (ko) * 2002-05-22 2005-03-18 삼성전자주식회사 테스트 소자 그룹 회로를 포함하는 반도체 집적 회로 장치

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101540316B (zh) * 2008-03-21 2011-04-20 联发科技股份有限公司 集成电路芯片
CN102163593B (zh) * 2008-03-21 2013-03-27 联发科技股份有限公司 集成电路芯片
CN101582412B (zh) * 2008-05-12 2011-11-30 台湾积体电路制造股份有限公司 输入/输出垫结构
CN101697344B (zh) * 2009-10-28 2012-10-31 上海宏力半导体制造有限公司 一种降低芯片电源焊盘键合引线上电流的方法
CN102136462B (zh) * 2010-01-27 2013-10-30 晨星软件研发(深圳)有限公司 通用输出入单元及相关装置与方法
CN103367295A (zh) * 2012-03-27 2013-10-23 瑞萨电子株式会社 半导体器件及其制造方法
CN104882431A (zh) * 2014-02-27 2015-09-02 爱思开海力士有限公司 半导体器件
CN104882431B (zh) * 2014-02-27 2019-08-27 爱思开海力士有限公司 半导体器件
CN107112280A (zh) * 2014-10-24 2017-08-29 株式会社索思未来 半导体集成电路装置

Also Published As

Publication number Publication date
KR101054665B1 (ko) 2011-08-08
KR20060004930A (ko) 2006-01-16
CN100435326C (zh) 2008-11-19
TW200501380A (en) 2005-01-01
TWI337773B (en) 2011-02-21
WO2004093188A1 (en) 2004-10-28
US6717270B1 (en) 2004-04-06
JP2006523036A (ja) 2006-10-05
JP4647594B2 (ja) 2011-03-09

Similar Documents

Publication Publication Date Title
CN100435326C (zh) 集成电路芯片i/o单元及其制造方法
US7623364B2 (en) Semiconductor device
CN101593742B (zh) 半导体器件及其制造方法
KR101566026B1 (ko) 반도체장치의 제조방법 및 반도체장치
JP3657246B2 (ja) 半導体装置
JP4570868B2 (ja) 半導体装置
CN1802742A (zh) 具有最优化的线接合配置的半导体封装
CN1934704A (zh) 芯片层叠型半导体装置
KR20160091831A (ko) 반도체 장치
CN107301956B (zh) 晶片封装制程
CN1540754A (zh) 半导体器件
JP2005150248A (ja) 半導体集積回路装置
CN1274020C (zh) 半导体集成电路装置
JP5467736B2 (ja) 半導体集積回路
US20070164446A1 (en) Integrated circuit having second substrate to facilitate core power and ground distribution
US9966279B2 (en) Method for manufacturing semiconductor device
US7648903B2 (en) Modular bonding pad structure and method
KR100900239B1 (ko) 스택 패키지 및 그의 제조방법
CN112750839B (zh) 半导体装置
US20050161792A1 (en) Junction member and multichip package using same
US11626374B1 (en) Semiconductor device
CN219658704U (zh) 基板及封装结构
US20100244275A1 (en) Contact structure for an electronic circuit substrate and electronic circuit comprising said contact structure
US6674176B2 (en) Wire bond package with core ring formed over I/O cells
CN117790465A (zh) 电力分配网络和半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: NXP USA, Inc.

Address before: Texas in the United States

Patentee before: FREESCALE SEMICONDUCTOR, Inc.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20081119