CN1695255A - 半导体部件及其制造方法 - Google Patents

半导体部件及其制造方法 Download PDF

Info

Publication number
CN1695255A
CN1695255A CNA038248158A CN03824815A CN1695255A CN 1695255 A CN1695255 A CN 1695255A CN A038248158 A CNA038248158 A CN A038248158A CN 03824815 A CN03824815 A CN 03824815A CN 1695255 A CN1695255 A CN 1695255A
Authority
CN
China
Prior art keywords
semiconductor region
semiconductor
region
electricity
unsteady
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038248158A
Other languages
English (en)
Other versions
CN100423289C (zh
Inventor
维舒努·赫姆卡
维嘉·帕撒萨拉丝
朱荣华
阿米塔瓦·博斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN1695255A publication Critical patent/CN1695255A/zh
Application granted granted Critical
Publication of CN100423289C publication Critical patent/CN100423289C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

半导体部件包括一RESURF晶体管(100，200，300，400，500)，该晶体管包括具有第一导电类型的第一半导体区(110，210，310，410，510)和位于第一半导体区上面并具有第二导电类型的电浮动半导体区(115，215，315，415，515，545)。RESURF晶体管进一步包括位于电浮动半导体区上面并具有第一导电类型的第二半导体区(120，220，320，420，520)，位于第二半导体区上面并具有第一导电类型的第三半导体区(130，230)，和第二半导体区上面并具有第二导电类型的第四半导体区(140，240，340，440，540)。在一个特定实施例中，当在第三半导体区和第四半导体区之间施加反向偏压时，第四半导体区和电浮动半导体区使第二半导体区耗尽。

Description

半导体部件及其制造方法
技术领域
本发明一般涉及半导体部件，尤其涉及场效应晶体管及其制造方法。
背景技术
功率器件是被构造的承受强电流和强电压的电子元件，它存在于功率应用领域(power applications)，如运动控制、气囊部署和自动燃料喷射器驱动器。功率横向双扩散金属-氧化物-半导体(LDMOS)场效应晶体管(FET)器件，这里指功率LDMOS器件，正逐渐流行于功率应用领域。随着功率技术的发展，功率应用领域需要越来越小的功率LDMOS器件。然而，在深亚微米(sub-micron)技术中功率LDMOS器件难于设计，部分原因是局限的外延层的厚度和局限的热平衡。而且，功率LDMOS器件必须被构造成在“高压配置”(high-side configuration)中运行，在高压配置中所有的器件终端相对于衬底电势电平偏移(level shift)。可以在高压配置中运行的器件即所谓的“能承受高压”(high-side capable)。能承受高压的功率LDMOS器件被构造成阻止从功率LDMOS器件的本体区到下面的重掺杂的衬底的直接穿通通路。被限定的外延层厚度使此高压端能力成为问题，因为随外延层厚度的降低穿通问题变得越坏。
现有技术试图通过利用具有减弱的表面场效应(RESURF)(reduced surface field)结构的功率LDMOS器件来满足高击穿电压的需要。具有RESURF结构的功率LDMOS器件包括用作RES URF区并具有一种导电类型的第一半导体区和用作漂移区并具有不同导电类型的第二半导体区。RESURF区使漂移区耗尽，这样减弱漂移区的电场并允许功率LDMOS器件的高击穿电压。刚刚所述的RESURF结构在这里指“单RESURF”(single RESURF)结构。
另一方面，“双RESURF”(double RESURF)结构包括用作双RESURF区并具有一种导电类型的第一、第三半导体区和用作漂移区并具有不同的导电类型的第二半导体区。在“双RESURF”结构中，各个双RESURF区使漂移区耗尽，这样减弱漂移区电场的程度比单RESURF结构可能达到的程度更大。包括功率LDMOS器件和双极结晶体管并具有单或双RESURF结构的晶体管在这里作为“RESURF晶体管”提及。
典型的RESURF晶体管在本体区和重掺杂衬底之间具有低穿通电压，从而不能承受高压。试图提高穿通电压带来进一步的问题。例如，在本体区下面形成有与漏极或源极端短路的离子注入区以降低穿通问题，但是该区负面干扰击穿电压和特定的导通电阻(Rdson)(on-resistance)。例如，为了在P型本体区吸收更多电场在P型本体区下面的离子注入区提高N型掺杂降低了击穿电压和提高了Rdson。因此，存在这样的需要，即实现高击穿电压而没有引入附加的工艺复杂性或负面影响Rdson的RESURF晶体管。
附图说明
阅读下面的详细描述连同附图会更好地理解本发明，附图中：
图1是根据本发明的一个实施例的晶体管的部分断面图；
图2是根据本发明的另一个实施例的晶体管的部分断面图；
图3是根据本发明的再一个实施例的晶体管的部分断面图；
图4是根据本发明的再一个实施例的晶体管的部分断面图；
图5是根据本发明的又一个实施例的晶体管的部分断面图；
图6是根据本发明的一个实施例制造半导体部件的方法的流程图。
为了叙述的简单和清晰，附图图解了构造的一般方式，为了避免不必要地使本发明变得繁复晦暗，省略了已知特征和技术的描述和细节。另外，附图中的元件不一定按比例绘制。例如，为了有助于对本发明实施例的理解，图中一些元件的尺寸可能相对于其它元件放大。不同附图中相同的标号表示相同的元件。
在说明书和权利要求书中术语“第一”、“第二”、“第三”、“第四”和类似的术语，如果存在，用于在相同元件间加以区别，不一定用于描述一个特定的前后顺序或时间顺序。可以理解，这样使用的术语在适当的场合相互转变，以便这里所描述的本发明的实施例能，如，顺次进行而不是以那些图解的顺序或这里描述的顺序。进一步，术语“包括”、“包含”、“具有”和它们的任何变体意欲表示非穷举性包括，以便包括一列元件的工艺、方法、产品(article)或装置不一定限于那些元件，而可能包括其它没有明确列出或这些工艺、方法、产品或装置固有的元件。
在说明书和权利要求书中的术语“左”、“右”、“前”、“后”、“顶”、“底”、“在上面”、“在下面”和类似术语，如果存在，用于描述的目的，不一定用于描述永久的相对位置。可以理解，这样使用的术语在适当的场合相互交换，以便这里描述的本发明的实施例，如，能以其它的方向进行，而不是图解的那些方向或这里描述的其它方向。这里使用的术语“耦合”定义以电或非电方式为直接或间接相连。
具体实施方式
在本发明的一个实施例中，半导体部件包括一RESURF晶体管，该RESURF晶体管包括具有第一导电类型的第一半导体区和位于第一半导体区上面的具有第二导电类型的电浮动半导体区(electrically-floating semiconductor region)。该RESURF晶体管进一步包括位于电浮动半导体区的具有第一导电类型的第二半导体区，位于第二半导体区上面的具有第一导电类型的第三半导体区，和位于第二半导体区上面的具有第二导电类型的第四半导体区。在一个特定的实施例中，当在第三半导体区和第四半导体区之间施加反向偏压时，第四半导体区和电浮动半导体区使第二半导体区耗尽。
现在参照图1进行说明，图1是根据本发明的一个实施例的部分晶体管的断面图，RESURF晶体管100是半导体部件的一部分。作为一个例子，半导体部件可以是分立的部件或者是集成电路。
RESURF晶体管100包括一个半导体区或半导体衬底110，位于半导体衬底110上面的半导体外延层111，位于半导体衬底110和半导体外延层111中的电浮动半导体区115，位于半导体外延层111中和电浮动半导体区115上面的半导体区120，位于半导体外延层111中和半导体区120上面的半导体区130，和位于半导体外延层111中和半导体区120上面的半导体区140。半导体衬底110、半导体区120、和半导体区130具有第一导电类型。电浮动半导体区115和半导体区140具有第二导电类型。作为RESURF晶体管100的一个特定实施例的例子，半导体衬底110包含P型半导体衬底，半导体外延层111包括P型外延层，电浮动半导体区115包括重掺杂的N型埋置层，半导体区120可以包括P型半导体外延层111的原始部分，半导体区130包括P型本体区，和半导体区140包括N型漂移区。
电浮动半导体区115位于RESURF晶体管100的有源区域145的下面。有源区域145包括半导体区130的部分和半导体区140的部分。在图1所示的实施例中，位于RESURF晶体管100的所有有源区域145下面的电浮动半导体区115是连续的。引入电浮动半导体区115阻止从半导体区130到半导体区110的直接穿通现象，这样使RESURF晶体管100能承受高压。
当在半导体区130和半导体区140之间施加反向偏压时，半导体区140和电浮动半导体区115使半导体区120耗尽。电浮动半导体区115和半导体区140使半导体区120耗尽的事实意味着RESURF晶体管100具有双RESURF结构。一包括RESURF晶体管100的RESURF晶体管，包含电浮动半导体区，例如电浮动半导体区115，在这里可以称为浮动RESURF(FRESURF)晶体管。
RESURF晶体管100进一步包括源极区150、栅电极160和漏极区170。RESURF晶体管100进一步还包括氧化物区180和本体接触区190。半导体区130可以称为本体区，半导体区140可以称为漂移区。RESURF晶体管100也包括漂移长度155、位于半导体区140和半导体区120之间的结121、位于电浮动半导体区115和半导体区120之间的结124和位于半导体区130和半导体区140之间的结135。源极区150和漏极区170具有第二导电类型，和本体接触区190具有第一导电类型。
RESURF晶体管100的反向偏置击穿电压受控于位于RESURF晶体管100中的各区之间的反向偏置击穿电势。更为具体地，当向具有第一导电类型的第一区施加电压和向具有第二导电类型的第二区施加不同的电压时，在两个区之间建立了压差。压差通常称为电势差。反向偏置击穿电势是会引起击穿的最低电势差，指会引起电流在被反向偏置的两个区之间流动的最低电势差。当反向偏置击穿电势存在于两个区之间时，其中一个区外接线，器件可能停止运行，且可能被毁坏。对于RESURF晶体管100，外接线的区域是分别经过本体接触区190和漏极区170的半导体区130和半导体区140。
如果存在反向偏置击穿电势的两个区中的一个区接地，器件的反向偏置击穿电压等于反向偏置电势。作为一个例子，器件的一个P型区可以被接地，意味着其裸压被固定在零伏。一个N型区可以被施加，例如20V的偏压，这样两个区之间的电势差是20V。假设此20V的电势差是会引起在区间流动的反向偏压电流的最低电势差。然后此20V电势差成为区间的击穿电势。最后，反向偏置击穿电压也会是20V，因为在此例中这是能加在非接地N型区上的会引起器件反向偏置击穿的最低电压。
因此，对于图1的RESURF晶体管100漏极对源极反向偏置击穿电压可能受控于位于结121(即在半导体区120和140之间)、结135(即在半导体区130和140之间)或结124(即在半导体区115和120之间)处的反向偏置击穿电压。在一个实施例中，RESURF晶体管100漏极对源极反向偏置击穿电压取决于结135处的反向偏置击穿电压。所以，在反向偏压击穿结135前，由于某种原因不能达到或实现反向偏压击穿结121。为了提高RESURF晶体管100的漏极对源极的击穿电压，可以通过提高如氧化物区180的尺寸提高漂移长度155。
RESURF晶体管100的半导体区140被半导体区130和半导体区120在两维方向发生耗尽。在一个实施例中，半导体区140完全耗尽，在结135击穿前通过结121的击穿实现RESURF晶体管100漏极对源极的击穿电压。本领域技术人员会理解，这不一定表明结135的击穿电压高于结121的击穿电压。相反，当施加到漏极区170的电势提高时，结135的电场没有提高到足以达到击穿电压，漏极对源极击穿电压受控于结121承受的最大电压。
提高半导体区120的掺杂浓度可以引起半导体区140以一导致漏极对源极击穿电压下降的速率耗尽。另一方面，降低半导体区120的掺杂浓度可以导致半导体区120不能使半导体区140最优地耗尽，导致漏极对源极电压的降低。
提高半导体区120的掺杂浓度也会产生两个其它的效果。第一，RESURF晶体管100的Rdson被提高，和第二，半导体区120的穿通电压也被提高。Rdson的提高有害于RESURF晶体管100的电性能。在下面的段落中详细解释半导体区120的穿通电压。
半导体区120具有一定厚度，结121在半导体区120中具有反向偏置击穿耗尽宽度(reverse bias breakdown depletion width)。如果漏极区170和半导体区130和120各自在相同的电压或电势下被施加偏压或者各自电浮动，然后半导体区140会使半导体区120的一部分从结121发生耗尽，和电浮动半导体区115会使半导体区120的一部分从结124发生耗尽。当漏极区170在某电压或电势下被施加偏压，该电压或电势高于对半导体区130和120施加偏压的电压或电势(即结121是反向偏压)，半导体区140将使半导体区120的一部分从结121发生耗尽。
如果在相对于半导体区130和120(如结121被施以高反向偏压)的电势足够高的电势下对漏极区170施加偏压，来自结121和124的两个耗尽区会汇合或在半导体区120中合并。在此条件下，半导体区120在位于漏极区170下的至少一个区完全发生耗尽。会引起此完全耗尽的条件产生的漏极区170的电压或电势称为“穿通电压”(punch-through voltage)。对于解释穿通电压的其余说明是，假设半导体区130和120和源极区150在地电势或零电压下各自被施加偏压。
当达到穿通电压时，由于半导体区120完全耗尽，电浮动半导体区115与半导体区140产生电耦合。因此，如果高于击穿电压的电压被施加于RESURF晶体管100的漏极区170，电浮动半导体区115不再是电浮动，电浮动半导体区115的电势相对漏极区170的电势被偏移一个与穿通电压大致相等的固定偏移电势。
如果结121的反向偏置击穿电压低于半导体区120的穿通电压，然后不会发生电浮动半导体区115与半导体区140的电耦合。然而，如果结121的反向偏置击穿电压高于半导体区120的穿通电压，然后会发生电浮动半导体区115与半导体区140的电耦合，不会发生结121的击穿。为了保证穿通电压低于反向偏置击穿电压，半导体区120的厚度可以减小到预定的厚度，在此厚度下，在结121击穿前，两个前述的耗尽区汇合在半导体区120中。当半导体区120具有此预定厚度时，结121不会击穿。因此，半导体区120的预定厚度小于半导体区120中的反向偏置击穿电压耗尽宽度。
可以独立地增加半导体区120的掺杂浓度和漂移长度155以提高漏极对源极的击穿电压，而半导体区120的厚度的选择，如上面的解释，是为了保证半导体区120的穿通电压保持低于结121的反向偏置击穿电压。利用具有预定厚度的半导体区120，由半导体区120和电浮动半导体区115(如结124的击穿电压)之间的击穿电势和偏移电势之和，来定义RESURF晶体管100的漏极对源极反向偏置击穿电压。如果电浮动半导体区115不是电浮动而代替以电偏置，例如对漏极区170电偏置，漏极对源极的反向偏置击穿电压会成为结124的击穿电压，不会增加相当于偏移电势的值。这样RESURF晶体管100具有非常高的漏极对源极反向偏置击穿电压，其使RESURF晶体管100适合于高电压和大功率的用途。
在具有这些特征的RESURF晶体管100的一个实施例中，半导体区140可能具有大约1.0μm(micron)的厚度和大约2.4×1012原子/cm2的N型电荷密度；半导体区120可能具有大约1.0μm的厚度和大约2.4×1012原子/cm2的P型电荷密度；电浮动半导体区115可能具有大约2.0μm(micron)的厚度和大约1.0×1019原子/cm2的N型电荷密度；漂移长度155可能具有大约2.5μm的长度。在此实施例中，偏移电势(即穿通电压)大约是35V，结124的击穿电压大约是55V。因此，在此实施例中，RESURF晶体管100可以具有大约90V的漏极对源极反向偏置击穿电压。相比之下，如果电浮动半导体区115不是电浮动而代替以与漏极区170电耦合，击穿电压仅有55V。RESURF晶体管100的这种提高的漏极对源极击穿电压可以被实现而没有任何费用、尺寸、外延层厚、工艺复杂性或RESURF晶体管100的Rdson的代价。
现在参照图2进行说明，图2是根据本发明的另一实施例的晶体管的一部分的断面视图，RESURF晶体管200是半导体部件的一部分，其可以是分立的部件或是集成电路。RESURF晶体管200包括半导体区或半导体衬底210，位于半导体衬底210上面的半导体外延层211，位于半导体衬底210和半导体外延层211中的电浮动半导体区215，位于半导体外延层211中和电浮动半导体区215上面的半导体区220，位于半导体外延层211中和半导体区220上面的半导体区230，和位于半导体外延层211中和半导体区220上面的半导体区240。电浮动半导体区215位于RESURF晶体管200的有源区域245的下面。有源区域245包括半导体区230的部分和半导体区240的部分。在图2的实施例中，电浮动半导体区215在RESURF晶体管200的所有有源区域245下面是连续的。半导体区220包括第一部分221，至少第一部分221的大部分位于半导体区230的下面，和第二部分222，至少第二部分的大部分位于半导体区240的下面。在一个实施例中，通过形成半导体区230和半导体区240以及通过半导体区220中的掺杂浓度界定第一部分221。
RESURF晶体管200进一步包括源极区250、栅电极260和漏极区270。RESURF晶体管200还进一步包括氧化物区280和本体接触区290。半导体区230可以称为本体区，半导体区240可以称为漂移区。RESURF晶体管200具有漂移长度255。
半导体衬底210、半导体区220、半导体区230和本体接触区290具有第一导电类型。电浮动半导体区215、半导体区240、源极区250和漏极区270具有第二导电类型。当分别经由本体接触区290和漏极区270在半导体区230和半导体区240之间施加反向偏压时，半导体区240和电浮动半导体区215使半导体区220的第二部分222发生耗尽。电浮动半导体区215和半导体区240使半导体区220的第二部分222发生耗尽的事实意味着RESURF晶体管200具有双RESURF结构。
在RESURF晶体管200的一个特定实施例中，半导体衬底210包含P型半导体衬底，半导体外延层211包括P型外延层，电浮动半导体区215包括重掺杂的N型埋置层，半导体区220可以包括P型半导体区，半导体区230包括P型本体区，和半导体区240包括N型漂移区。第一部分221可以是半导体外延层211的原始部分。第二部分222可以包括位于半导体外延层211中的P型阱(半导体区)。在一个实施例中，第一部分221的掺杂浓度低于第二部分222的掺杂浓度。第二部分221的低掺杂浓度提高了位于半导体区220和电浮动半导体区215之间的结224的击穿电压，而第二部分222的高掺杂浓度为半导体区220提供了高穿通电压。
RESURF晶体管200以类似于前述的图1的RESURF晶体管100的方式运行。在一个实施例中，第二部分222的厚度223具有一预定值以至于在半导体区240和第二部分222之间的反向偏置击穿开始时，该厚度223低于第二部分222的耗尽宽度。在此实施例中，在半导体区220的第二部分222在直接位于漏极区270下面的至少一个区中完全耗尽后，电浮动半导体区215与半导体区240电耦合。换句话说，在第二部分222完全耗尽后，电浮动半导体区215不再电浮动，电浮动半导体区215的电势相对半导体区240的电势被偏移一个偏移电势。偏移电势大致等于半导体区220的击穿电压。
如果漏极区270的电压被升高到本体接触区290的电压之上，结果将是穿过RESURF晶体管200的反向偏压。在一个实施例中，其中漏极区270的电压被提高到本体接触区290的电压之上，RESURF晶体管200的漏极对源极反向偏置击穿电压是位于半导体区220的第一部分和电浮动半导体区215之间的击穿电势，或结224的击穿电势，和偏移电势之和。
现在参照图3进行说明，其是根据本发明的另一实施例的晶体管的一部分的断面图，RESURF晶体管300是半导体部件的一部分，其可以是分立的部件或是集成电路。RESURF晶体管300包括半导体区或半导体衬底310，位于半导体衬底310上面的半导体外延层311，位于半导体衬底310上和半导体外延层311中的一组电浮动半导体区315，位于半导体外延层311中的半导体区320，其在至少一个电浮动半导体区315上面具有至少一部分，和位于半导体外延层311中和半导体区320上面的半导体区340。半导体区320包括第一部分321和第二部分322。作为一个例子，半导体外延层311可以类似于图1的半导体外延层111和图2的半导体外延层211。作为另一个例子，半导体衬底310类似于图1的半导体衬底110和图2的半导体衬底210。作为又一个例子，电浮动半导体区315可以类似于图1的电浮动半导体区115和图2的电浮动半导体区215。作为另一个例子，半导体区320可以类似于图1的半导体区120和图2的半导体区220。作为又一个例子，第一部分321和第二部分322可以分别类似于图2的第一部分221和第二部分222。作为另一个例子，半导体区340可以类似于图1的半导体区140和图2的半导体区240。
电浮动半导体区315位于RESURF晶体管300的有源区域的下面。有源区域包括半导体区340的部分。半导体衬底310和半导体区320具有第一导电类型，电浮动半导体区315和半导体区340具有第二导电类型。在一个特定的实施例中，半导体衬底310是P型半导体衬底，半导体外延层311是P型外延层，第一部分是半导体区320的原始部分，第二部分322是在半导体外延层311中的P型区，电浮动半导体区315和半导体区340是N型半导体区。
对RESURF晶体管100(图1)和RESURF晶体管200(图2)中的相应区域来说，这是正确的，即半导体区340和电浮动半导体区315使第二部分322发生耗尽，意味着RESURF晶体管300具有双RESURF结构。在图3所示的实施例中，每一个电浮动半导体区315与每一个另外的电浮动半导体区315电隔离，由此为RESURF晶体管300提供多个电隔离的电浮动半导体材料的岛。电浮动半导体区315在RESURF晶体管300的所有有源区域下不是连续的。
在图3所示的一个实施例中，电浮动半导体区315组的第一部分和电浮动半导体区315组的第二部分在平行于半导体衬底310的顶面的平面中并排排列。在半导体区340和电浮动半导体区315之间不具有单个穿通电压，而是RESURF晶体管300可以在一个实施例中有多个穿通电压。作为一个例子，第一穿通电压可以存在半导体区340和电浮动半导体区315的第一部分之间。第二穿通电压可以存在于电浮动半导体区315和电浮动半导体区315的第二部分之间。不同的穿通电压可以存在于电浮动半导体区315的其它对之间。电浮动半导体区315中的特定一个(其至少一部分位于半导体区320的第一部分321中)可以是达到其穿通电压的电浮动半导体区315中的最后一个。在特定一个电浮动半导体区315和半导体区340之间的偏移电压等于不同电浮动半导体区315之间的所有穿通电压和位于第一电浮动半导体区315和半导体区340之间的穿通电压之和。
现在参照图4进行说明，其是根据本发明的另一实施例的晶体管的一部分的断面图，RESURF晶体管400是半导体部件的一部分，其可以是单独的或集成电路。RESURF晶体管400包括半导体衬底410，位于半导体衬底410上面的半导体外延层411，位于半导体衬底410上和半导体外延层411中的电浮动半导体区415组，位于半导体外延层411中的半导体区420，其具有位于半导体衬底410上面的至少一部分，和位于半导体外延层411中和半导体区420上面的半导体区440。作为一个例子，半导体衬底410类似于图1的半导体衬底110、图2的半导体衬底210和图3的半导体衬底310。作为又一个例子，半导体外延层411可以类似于图1的半导体外延层111、图2的半导体外延层211和图3的半导体外延层311。作为又一个例子，电浮动半导体区415可以类似于图1的电浮动半导体区115、图2的电浮动半导体区215和图3的电浮动半导体区315。作为另一个例子，半导体区420可以类似于图1的半导体区120、图2的半导体区220和图3的半导体区320。作为又一个例子，半导体区440可以类似于图1的半导体区140、图2的半导体区240和图3的半导体区340。
在图4所示的一个实施例中，电浮动半导体区415分布于整个半导体区420，位于RESURF晶体管400的有源区域下面。有源区域包括半导体区440的部分。电浮动半导体区415的每一个与其它电浮动半导体区415的每一个电隔离。对于图4的实施例的有关击穿电压的细节、有源区域、导电类型和RESURF晶体管的运行基本上类似于图3实施例所述的部分。电浮动半导体区415在RESURF晶体管400的所有有源区域下不是连续的。
现在参照图5进行说明，其是根据本发明的另一实施例的晶体管的一部分的断面图，RESURF晶体管500是半导体部件的一部分，其可以是独立的或是集成电路。RESURF晶体管500包括半导体衬底510，位于半导体衬底510上面的半导体外延层511，位于半导体衬底510上和半导体外延层511中的电浮动半导体区515组，位于半导体外延层511中和电浮动半导体区515上面的半导体区520的一部分521，位于半导体外延层511中和电浮动半导体区515上面的半导体区520的一部分522，位于半导体外延层511中和部分522上面的电浮动半导体区545，位于半导体外延层511中和电浮动半导体区545上面的半导体区520的一部分523，和位于半导体外延层511中和部分523上面的半导体区540。作为一个例子，半导体衬底510类似于图1的半导体衬底110、图2的半导体衬底210、图3的半导体衬底310和图4的半导体衬底410。作为又一个例子，半导体外延层511可以类似于图1的半导体外延层111、图2的半导体外延层211、图3的半导体外延层311和图4的半导体外延层411。作为又一个例子，电浮动半导体区515和545可以类似于图1的电浮动半导体区115、图2的电浮动半导体区215、图3的电浮动半导体区315和图4的电浮动半导体区415。作为另一个例子，半导体区520可以类似于图1的半导体区120、图2的半导体区220、图3的半导体区320和图4的半导体区420，而部分521可以类似于图2的第一部分221和图3的第一部分321。作为又一个例子，部分522和523可以类似于图2的第二部分222和图3的第二部分322。作为又一个例子，半导体区540可以类似于图1的半导体区140、图2的半导体区240、图3的半导体区340和图4的半导体区440。
电浮动半导体区515和电浮动半导体区545位于RESURF晶体管500的有源区域下面。有源区域包括半导体区540的至少一部分。半导体衬底510和半导体区520具有第一导电类型。电浮动半导体区515、电浮动半导体区545和半导体区540具有第二导电类型。在一个实施例中，半导体衬底510是P型半导体衬底，半导体外延层511是P型外延层，电浮动半导体区515是重掺杂N型埋置层，电浮动半导体区545是N型半导体区，和半导体区540是N型漂移区，而半导体区520包括一个P型半导体区。
在图5所示的一个实施例中，电浮动半导体区545包括电浮动半导体材料的电隔离岛。本领域技术人员会理解，RESURF晶体管500的其它实施例可以包括多于一个电浮动半导体材料的电隔离岛，电浮动半导体岛或区的最终组以图5所示的方式一个在另一个上面地垂直排列。
现在参照图6进行说明，其是图解根据本发明的实施例制造半导体部件的方法600的流程图。方法600的步骤610是提供具有第一导电类型的半导体部件。作为一个例子，步骤610的半导体衬底可以类似于图1的半导体衬底110、图2的半导体衬底210、图3的半导体衬底310、图4的半导体衬底410和图5的半导体衬底510。
方法600的步骤620是提供位于半导体衬底上的具有第一导电类型的半导体外延层。作为一个例子，半导体外延层可以类似于图1的半导体外延层111、图2的半导体外延层211、图3的半导体外延层311、图4的半导体外延层411和图5的半导体外延层511。
方法600的步骤630是在半导体外延层中和可任选地在半导体衬底中形成具有第二导电类型的至少一个电浮动半导体区。作为一个例子，电浮动半导体区可以类似于图1的电浮动半导体区115、图2的电浮动半导体区215、图3的电浮动半导体区315、图4的电浮动半导体区415的一部分和图5的电浮动半导体区515。为了形成附加的电浮动半导体区，如图4的半导体区415的余下部分和图5的电浮动半导体区545可以执行附加的步骤。方法600的步骤640是在半导体外延层中形成具有第二导电类型的第一半导体区以在半导体外延层中限定具有第一导电类型并位于第一半导体区和电浮动半导体区之间的第二半导体区。第二半导体区的一部分具有一定厚度。作为一个例子，第一半导体区可以类似于图1的半导体区140、图2的半导体区240、图3的半导体区340、图4的半导体区440和图5的半导体区540。作为一个例子，第二半导体区可以类似于图1的半导体区120、图2的半导体区220、图3的半导体区320、图4的半导体区420和图5的半导体区520。可以执行附加的步骤在第二半导体区中形成部分半导体区，其中此部分半导体区可以类似于图2的第二部分222、图3的第二部分332和图5的部分522和523。
方法600的步骤650是在第二半导体区上面形成具有第一导电类型的第三半导体区。作为一个例子，第三半导体区可以类似于图1的半导体区130和图2的半导体区230。
方法600的步骤660是在第三半导体区上面形成具有第二导电类型的源极区和在第一半导体区上面形成具有第二导电类型的漏极区。作为一个例子，源极区可以类似于图1的源极区150和图2的源极区250。作用另一个例子，漏极区可以类似于图1的漏极区170和图2的漏极区270。
方法600的步骤670是在第三半导体区上面形成具有第一导电类型的本体接触区。作为一个例子，本体接触区可以类似于图1的本体接触区190和图2的本体接触区290。
方法600的步骤680是在第一半导体区上面形成氧化物区。作为一个例子，氧化物区可以类似于图1的氧化物区180和图2的氧化物区280。
方法600的步骤690是在至少部分第一半导体区的上面、至少部分第三半导体区的上面和至少部分氧化物区的上面形成栅电极。作为一个例子，栅电极可以类似于图1的栅电极160和图2的栅电极260。
在方法600的一个实施例中，步骤640进一步包括形成第二半导体区，该第二半导体区的厚度小于在第二半导体区中的反向偏置击穿电压耗尽宽度。
在方法600的相同的或另一个实施例中，步骤640进一步包括在第三半导体区下形成第二半导体区的第一部分。步骤640的前述的附加步骤可以进一步包括在第一半导体区下面形成第二半导体区的第二部分，和还可以进一步包括提供具有比第二半导体区的第一部分的掺杂浓度高的掺杂浓度的第二半导体区的第二部分。
在方法600的相同或另一个实施例中，步骤630进一步包括形成电浮动半导体区，该半导体区包括位于半导体部件的所有有源区域下面的连续半导体材料层。有源区域包括第一半导体区的部分和第三半导体区。
尽管参照特定的实施例对本发明进行了描述，本领域技术人员可以理解可以进行各种改变而没有脱离本发明的精神和保护范围。前面的描述已经给出了此种改变的多个例子。因此，本发明的实施例意欲解释本发明的保护范围而不是限定保护范围。本发明的保护范围应当仅由附带的权利要求书限定。例如，对于本领域技术人员来说，显然这里讨论的半导体部件可以用于各种实施例中，前述对特定实施例的讨论不一定代表所有对可能的实施例的全部描述。
另外，参照特定的实施例描述了利益、其它的优点和问题的解决办法。然而，这些利益、优点、问题的解决办法和可以带来任何利益、优点、将发生或变得明显的解决部分的一个部件或多个部件不会被解释为任何或所有的权利要求书的严格的、必须的或基本的特征或部件。
而且，如果实施例和/或限定(1)没有清楚地在权利要求书中记载和(2)是或潜在地是等同于在等同原则下的权利要求书的明确的部件和/或限定，这里所揭示的实施例和限定没有在公开的原则下致力于公开。

Claims (10)

1.一种半导体部件，包括：
一RESURF晶体管(100，200)，它包括：
一具有第一导电类型的第一半导体区(110，210)；
一位于第一半导体区上面并具有第二导电类型的第一电浮动半导体区(115，215)；
一位于第一电浮动半导体区上面并具有第一导电类型的第二半导体区(120，220)；
一位于第二半导体区上面并具有第一导电类型的第三半导体区(130，230)；和
一位于第二半导体区上面并具有第二导电类型的第四半导体区(140，240)；
其特征在于：
当在第三半导体区和第四半导体区之间施加反向偏压时，第四半导体区和第一电浮动半导体区使第二半导体区耗尽。
2.如权利要求1所述的半导体部件，其特征在于：
第三半导体区的部分和第四半导体区的部分形成用于RESURF晶体管的有源区域；和
第一电浮动半导体区在所有有源区域下是连续的。
3.如权利要求1所述的半导体部件，其特征在于：
RESURF晶体管进一步包括：
包括第一电浮动半导体区的一组电浮动半导体区(315，415)；和
电浮动半导体区组中的每个半导体区与该电浮动半导体组中的另外的每个半导体区电隔离。
4.如权利要求1所述的半导体部件，其特征在于：
具有第一部分(221)和第二部分(222)的第二半导体区(220)；
至少第一部分的大部分位于第三半导体区(230)的下面；
至少第二部分的大部分位于第四半导体区(240)的下面；和
第一部分的掺杂浓度低于第二部分的掺杂浓度。
5.一种半导体部件，包括：
一RESURF晶体管(200，100)，它包括：
具有一个表面的半导体衬底(110，210)；
在半导体衬底的上述表面上面的半导体外延层(110，210)；
在半导体外延层中的第一N型电浮动半导体区(115，215)；和
在半导体外延层中和第一N型电浮动半导体区上面的P型半导体区(120，220)，
其特征在于：
将P型半导体区配置成在RESURF晶体管上施加反向偏压时被耗尽。
6.如权利要求5所述的半导体部件，进一步包括：
位于P型半导体区和第一N型电浮动半导体区之间的结(224，124)；
位于P型半导体区上面的P型本体区；
位于P型半导体区上面的N型漂移区(240，140)；
位于N型漂移区上面的N型漏极区(270，170)；
位于P型本体区上面的N型源极区(250，150)；
位于N型漂移区上面的氧化物区(280，180)；和
位于至少部分的N型漂移区、P型本体区和氧化物区上面的栅电极(260，160)，
其中：当在N型漏极区和P型本体区上施加反向偏压时第一N型电浮动半导体区和N型漂移区使P型半导体区被耗尽。
7.一种制造半导体部件的方法，该方法包括：
提供一在半导体衬底上面包括半导体外延层的复合物衬底，该复合物衬底具有第一导电类型(610)；
在半导体外延层中形成RESURF晶体管的、具有第二导电类型的至少一个电浮动半导体区(630)；
在半导体外延层中形成RESURF晶体管的第一半导体区，以在半导体外延层中限定位于第一半导体区和至少一个电浮动半导体区之间的第二半导体区，该第一半导体区具有第二导电类型，该第二半导体区具有第一导电类型并具有一定厚度(640)；
在第二半导体区上面形成具有第一导电类型的第三半导体区；和
在第一半导体区上面形成具有第二导电类型的第四半导体区(650)，
其中：当在第三半导体区和第四半导体区之间施加反向偏压时，第四半导体区和所述至少一个电浮动半导体区使第二半导体区被耗尽。
8.如权利要求7所述的方法，其特征在于：
形成第一半导体区的步骤进一步包括：
将第二半导体区的厚度限定得小于位于第二半导体区和所述至少一个电浮动半导体区之间的结在第二半导体区中的击穿电压耗尽宽度。
9.如权利要求7所述的方法，其特征在于：
形成第一半导体区的步骤进一步包括：
在第三半导体区下面限定第二半导体区的第一部分；
在第一半导体区的下面形成第二半导体区的第二部分。
10.如权利要求7所述的方法，其特征在于：
形成至少一个电浮动半导体区的步骤进一步包括：
形成电浮动半导体区组，其包括所述至少一个电浮动半导体区，
其中：各电浮动半导体区与每个另外的电浮动半导体区电隔离。
CNB038248158A 2002-10-31 2003-09-23 半导体部件及其制造方法 Expired - Lifetime CN100423289C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/286,169 2002-10-31
US10/286,169 US6882023B2 (en) 2002-10-31 2002-10-31 Floating resurf LDMOSFET and method of manufacturing same

Publications (2)

Publication Number Publication Date
CN1695255A true CN1695255A (zh) 2005-11-09
CN100423289C CN100423289C (zh) 2008-10-01

Family

ID=32175367

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038248158A Expired - Lifetime CN100423289C (zh) 2002-10-31 2003-09-23 半导体部件及其制造方法

Country Status (7)

Country Link
US (1) US6882023B2 (zh)
EP (1) EP1559143A2 (zh)
JP (1) JP4744146B2 (zh)
KR (1) KR101030923B1 (zh)
CN (1) CN100423289C (zh)
AU (1) AU2003273366A1 (zh)
WO (1) WO2004042826A2 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101969074A (zh) * 2010-10-28 2011-02-09 电子科技大学 一种高压ldmos器件
CN102082177A (zh) * 2010-12-08 2011-06-01 四川长虹电器股份有限公司 体内场调制的体硅ldmos器件
CN102306659A (zh) * 2011-09-08 2012-01-04 浙江大学 一种基于体电场调制的ldmos器件
CN103872054A (zh) * 2012-12-17 2014-06-18 北大方正集团有限公司 一种集成器件及其制造方法、分立器件、cdmos
CN104716180A (zh) * 2013-12-12 2015-06-17 上海华虹宏力半导体制造有限公司 射频ldmos器件及工艺方法
TWI566410B (zh) * 2014-12-12 2017-01-11 漢磊科技股份有限公司 半導體元件、終端結構及其製造方法

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7315067B2 (en) * 2004-07-02 2008-01-01 Impinj, Inc. Native high-voltage n-channel LDMOSFET in standard logic CMOS
US8264039B2 (en) 2004-04-26 2012-09-11 Synopsys, Inc. High-voltage LDMOSFET and applications therefor in standard CMOS
US7145203B2 (en) * 2004-04-26 2006-12-05 Impinj, Inc. Graded-junction high-voltage MOSFET in standard logic CMOS
US20050242371A1 (en) * 2004-04-30 2005-11-03 Khemka Vishnu K High current MOS device with avalanche protection and method of operation
JP4387865B2 (ja) * 2004-05-14 2009-12-24 パナソニック株式会社 半導体装置
TWI229933B (en) * 2004-06-25 2005-03-21 Novatek Microelectronics Corp High voltage device for electrostatic discharge protective circuit and high voltage device
US8159001B2 (en) * 2004-07-02 2012-04-17 Synopsys, Inc. Graded junction high voltage semiconductor device
JP2006066788A (ja) * 2004-08-30 2006-03-09 Mitsubishi Electric Corp 半導体装置
US7468537B2 (en) * 2004-12-15 2008-12-23 Texas Instruments Incorporated Drain extended PMOS transistors and methods for making the same
JP4927340B2 (ja) * 2005-02-24 2012-05-09 オンセミコンダクター・トレーディング・リミテッド 半導体装置
US7439584B2 (en) * 2005-05-19 2008-10-21 Freescale Semiconductor, Inc. Structure and method for RESURF LDMOSFET with a current diverter
US7466006B2 (en) * 2005-05-19 2008-12-16 Freescale Semiconductor, Inc. Structure and method for RESURF diodes with a current diverter
US7329566B2 (en) 2005-05-31 2008-02-12 Freescale Semiconductor, Inc. Semiconductor device and method of manufacture
US7244989B2 (en) * 2005-06-02 2007-07-17 Freescale Semiconductor, Inc. Semiconductor device and method of manufacture
US7180158B2 (en) * 2005-06-02 2007-02-20 Freescale Semiconductor, Inc. Semiconductor device and method of manufacture
JP4907920B2 (ja) * 2005-08-18 2012-04-04 株式会社東芝 半導体装置及びその製造方法
JP5017926B2 (ja) * 2005-09-28 2012-09-05 株式会社デンソー 半導体装置およびその製造方法
US7276419B2 (en) * 2005-10-31 2007-10-02 Freescale Semiconductor, Inc. Semiconductor device and method for forming the same
DE102006053145B4 (de) * 2005-11-14 2014-07-10 Denso Corporation Halbleitervorrichtung mit Trennungsbereich
US7550804B2 (en) 2006-03-27 2009-06-23 Freescale Semiconductor, Inc. Semiconductor device and method for forming the same
US8106451B2 (en) * 2006-08-02 2012-01-31 International Rectifier Corporation Multiple lateral RESURF LDMOST
US7436025B2 (en) * 2006-09-29 2008-10-14 Freescale Semiconductor, Inc. Termination structures for super junction devices
DE102007013803A1 (de) 2007-03-22 2008-10-09 Austriamicrosystems Ag MOS Transistor mit verbessertem Driftgebiet
US7790589B2 (en) * 2007-04-30 2010-09-07 Nxp B.V. Method of providing enhanced breakdown by diluted doping profiles in high-voltage transistors
JP2009164460A (ja) * 2008-01-09 2009-07-23 Renesas Technology Corp 半導体装置
US8389366B2 (en) * 2008-05-30 2013-03-05 Freescale Semiconductor, Inc. Resurf semiconductor device charge balancing
JP4595002B2 (ja) * 2008-07-09 2010-12-08 株式会社東芝 半導体装置
US9484454B2 (en) 2008-10-29 2016-11-01 Tower Semiconductor Ltd. Double-resurf LDMOS with drift and PSURF implants self-aligned to a stacked gate “bump” structure
US9330979B2 (en) 2008-10-29 2016-05-03 Tower Semiconductor Ltd. LDMOS transistor having elevated field oxide bumps and method of making same
JP5534298B2 (ja) * 2009-06-16 2014-06-25 ルネサスエレクトロニクス株式会社 半導体装置
US8338872B2 (en) 2010-03-30 2012-12-25 Freescale Semiconductor, Inc. Electronic device with capcitively coupled floating buried layer
US8344472B2 (en) 2010-03-30 2013-01-01 Freescale Semiconductor, Inc. Semiconductor device and method
US8330220B2 (en) 2010-04-29 2012-12-11 Freescale Semiconductor, Inc. LDMOS with enhanced safe operating area (SOA) and method therefor
CN101872786B (zh) * 2010-06-11 2012-06-27 东南大学 带浮置埋层的碳化硅高压n型金属氧化物半导体管及方法
US8623732B2 (en) 2010-06-17 2014-01-07 Freescale Semiconductor, Inc. Methods of making laterally double diffused metal oxide semiconductor transistors having a reduced surface field structure
EP2402998B1 (en) * 2010-07-01 2020-04-08 ams AG Method of producing a p-channel LDMOS transistor
US8384184B2 (en) 2010-09-15 2013-02-26 Freescale Semiconductor, Inc. Laterally diffused metal oxide semiconductor device
KR101228369B1 (ko) * 2011-10-13 2013-02-01 주식회사 동부하이텍 Ｌｄｍｏｓ 소자와 그 제조 방법
US8541862B2 (en) 2011-11-30 2013-09-24 Freescale Semiconductor, Inc. Semiconductor device with self-biased isolation
JP5784512B2 (ja) * 2012-01-13 2015-09-24 株式会社東芝 半導体装置
JP2013247188A (ja) * 2012-05-24 2013-12-09 Toshiba Corp 半導体装置
US9490322B2 (en) 2013-01-23 2016-11-08 Freescale Semiconductor, Inc. Semiconductor device with enhanced 3D resurf
JP6120586B2 (ja) 2013-01-25 2017-04-26 ローム株式会社 ｎチャネル二重拡散ＭＯＳ型トランジスタおよび半導体複合素子
US9543379B2 (en) 2014-03-18 2017-01-10 Nxp Usa, Inc. Semiconductor device with peripheral breakdown protection
CN103928526A (zh) * 2014-04-28 2014-07-16 重庆大学 一种横向功率mos高压器件
KR102177431B1 (ko) * 2014-12-23 2020-11-11 주식회사 키 파운드리 반도체 소자
US9553142B2 (en) * 2015-06-12 2017-01-24 Macronix International Co., Ltd. Semiconductor device having buried layer
US9508845B1 (en) 2015-08-10 2016-11-29 Freescale Semiconductor, Inc. LDMOS device with high-potential-biased isolation ring
CN105206675A (zh) * 2015-08-31 2015-12-30 上海华虹宏力半导体制造有限公司 Nldmos器件及其制造方法
US9728600B2 (en) * 2015-09-11 2017-08-08 Nxp Usa, Inc. Partially biased isolation in semiconductor devices
US10217860B2 (en) 2015-09-11 2019-02-26 Nxp Usa, Inc. Partially biased isolation in semiconductor devices
US10297676B2 (en) 2015-09-11 2019-05-21 Nxp Usa, Inc. Partially biased isolation in semiconductor device
US9680011B2 (en) 2015-10-29 2017-06-13 Nxp Usa, Inc. Self-adjusted isolation bias in semiconductor devices
US9825169B2 (en) 2015-12-16 2017-11-21 Nxp Usa, Inc. Partial, self-biased isolation in semiconductor devices
JP6591312B2 (ja) 2016-02-25 2019-10-16 ルネサスエレクトロニクス株式会社 半導体装置
US9614074B1 (en) 2016-03-21 2017-04-04 Nxp Usa, Inc. Partial, self-biased isolation in semiconductor devices
US9871135B2 (en) 2016-06-02 2018-01-16 Nxp Usa, Inc. Semiconductor device and method of making
US9761707B1 (en) 2016-08-19 2017-09-12 Nxp Usa, Inc. Laterally diffused MOSFET with isolation region
US10177252B2 (en) 2016-11-10 2019-01-08 Nxp Usa, Inc. Semiconductor device isolation with RESURF layer arrangement
US9905687B1 (en) 2017-02-17 2018-02-27 Nxp Usa, Inc. Semiconductor device and method of making
US9941350B1 (en) 2017-03-10 2018-04-10 Nxp Usa, Inc. Semiconductor device isolation via depleted coupling layer
US10014408B1 (en) * 2017-05-30 2018-07-03 Vanguard International Semiconductor Corporation Semiconductor devices and methods for forming the same
JP6920137B2 (ja) * 2017-08-31 2021-08-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN110120414B (zh) 2018-02-07 2022-05-24 联华电子股份有限公司 晶体管结构
TWI659539B (zh) * 2018-06-28 2019-05-11 立錡科技股份有限公司 高壓元件及其製造方法
CN110690267B (zh) * 2018-07-06 2023-03-24 立锜科技股份有限公司 高压元件及其制造方法
US11348997B2 (en) * 2018-12-17 2022-05-31 Vanguard International Semiconductor Corporation Semiconductor devices and methods for fabricating the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04245437A (ja) * 1991-01-30 1992-09-02 Nec Corp 半導体装置
US5146298A (en) 1991-08-16 1992-09-08 Eklund Klas H Device which functions as a lateral double-diffused insulated gate field effect transistor or as a bipolar transistor
TW218424B (zh) * 1992-05-21 1994-01-01 Philips Nv
EP0879481B1 (de) 1996-02-05 2002-05-02 Infineon Technologies AG Durch feldeffekt steuerbares halbleiterbauelement
KR100532367B1 (ko) * 1998-09-16 2006-01-27 페어차일드코리아반도체 주식회사 보호 다이오드를 내재한 수평형 확산 모스 트랜지스터 및 그 제조방법
KR100751100B1 (ko) * 1999-09-16 2007-08-22 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 반도체 디바이스
JP3448015B2 (ja) * 2000-07-26 2003-09-16 松下電器産業株式会社 半導体装置及びその製造方法
JP4526179B2 (ja) * 2000-11-21 2010-08-18 三菱電機株式会社 半導体装置
US6573562B2 (en) 2001-10-31 2003-06-03 Motorola, Inc. Semiconductor component and method of operation

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101969074A (zh) * 2010-10-28 2011-02-09 电子科技大学 一种高压ldmos器件
CN101969074B (zh) * 2010-10-28 2012-07-04 电子科技大学 一种高压ldmos器件
US8598658B2 (en) 2010-10-28 2013-12-03 University Of Electronic Science And Technology Of China High voltage LDMOS device
CN102082177A (zh) * 2010-12-08 2011-06-01 四川长虹电器股份有限公司 体内场调制的体硅ldmos器件
CN102306659A (zh) * 2011-09-08 2012-01-04 浙江大学 一种基于体电场调制的ldmos器件
CN102306659B (zh) * 2011-09-08 2013-06-19 浙江大学 一种基于体电场调制的ldmos器件
CN103872054A (zh) * 2012-12-17 2014-06-18 北大方正集团有限公司 一种集成器件及其制造方法、分立器件、cdmos
CN103872054B (zh) * 2012-12-17 2016-07-06 北大方正集团有限公司 一种集成器件及其制造方法、分立器件、cdmos
CN104716180A (zh) * 2013-12-12 2015-06-17 上海华虹宏力半导体制造有限公司 射频ldmos器件及工艺方法
TWI566410B (zh) * 2014-12-12 2017-01-11 漢磊科技股份有限公司 半導體元件、終端結構及其製造方法

Also Published As

Publication number Publication date
JP2006505136A (ja) 2006-02-09
EP1559143A2 (en) 2005-08-03
AU2003273366A1 (en) 2004-06-07
JP4744146B2 (ja) 2011-08-10
KR101030923B1 (ko) 2011-04-27
US20040084744A1 (en) 2004-05-06
KR20050052546A (ko) 2005-06-02
AU2003273366A8 (en) 2004-06-07
US6882023B2 (en) 2005-04-19
WO2004042826A2 (en) 2004-05-21
CN100423289C (zh) 2008-10-01
WO2004042826A3 (en) 2004-07-29

Similar Documents

Publication Publication Date Title
CN1695255A (zh) 半导体部件及其制造方法
US7635621B2 (en) Lateral double-diffused metal oxide semiconductor (LDMOS) device with an enhanced drift region that has an improved Ron area product
CN1240136C (zh) 横向半导体器件
US6849880B1 (en) Power semiconductor device
US5844275A (en) High withstand-voltage lateral MOSFET with a trench and method of producing the same
CN101840935B (zh) Soi横向mosfet器件
CN1244160C (zh) 半导体器件
US20020053695A1 (en) Split buried layer for high voltage LDMOS transistor
CN1851923A (zh) 集成抗esd二极管的soi ligbt器件单元
CN1540770A (zh) 半导体器件及其制造方法
CN1520616A (zh) 具有防止基区穿通的横向延伸基区屏蔽区的功率半导体器件及其制造方法
CN1124408A (zh) 一种用于半导体器件的表面耐压区
CN104201206A (zh) 一种横向soi功率ldmos器件
CN1130776C (zh) 具有线性电流电压特性的半导体元件
CN107871778B (zh) 带有电位浮动型场板的横向双扩散金属氧化物半导体场效应管
CN1663049A (zh) 横向半导体器件
CN107275388B (zh) 一种横向高压器件
US7683425B2 (en) Trench gate-type MOSFET device and method for manufacturing the same
CN107564965B (zh) 一种横向双扩散mos器件
CN1606173A (zh) 半导体装置及其制造方法
CN1890815A (zh) Ldmos晶体管
US11049938B2 (en) P-type lateral double diffused MOS transistor and method of manufacturing the same
CN106972047B (zh) 一种ldmos器件
CN107546274B (zh) 一种具有阶梯型沟槽的ldmos器件
CN112993021B (zh) 横向双扩散金属氧化物半导体场效应管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: NXP USA, Inc.

Address before: Texas in the United States

Patentee before: FREESCALE SEMICONDUCTOR, Inc.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20081001