CN102082177A - 体内场调制的体硅ldmos器件 - Google Patents

Abstract

本发明涉及半导体功率器件的技术。本发明解决了现有常规体硅LDMOS器件只关注该器件表面电场优化的问题，提供了一种体内场调制的体硅LDMOS器件，其技术方案可概括为：体内场调制的体硅LDMOS器件，其在第一型杂质衬底中水平设置有第二型杂质浮空层，第二型杂质浮空层与第二型杂质外延层之间的垂直距离大于零。本发明的有益效果是，其在第一型杂质衬底中引入第二型杂质浮空层电荷，所引入的电荷与第一型杂质衬底相互作用会增加该器件的表面场，同时其促使耗尽层向第一型杂质衬底延伸，减小该器件纵向电场强度，且第二型杂质浮空层能够对于器件漂移区中横向电场与纵向电场进行调制，适用于体硅LDMOS器件。

Description

体内场调制的体硅LDMOS器件

技术领域

本发明涉及半导体功率器件的技术，特别涉及体硅LDMOS器件。

背景技术

随着半导体行业的迅猛发展，功率集成电路(PIC)不断在多个领域中使用，如电机控制、平板显示驱动控制、电脑外设的驱动控制等等，电路中所使用的功率器件中，LDMOS高压器件具有工作电压高、工艺简单、易于同低压CMOS电路在工艺上兼容等特点而受到广泛关注。SOI材料或SiC材料的LDMOS受到了广泛的关注和大量的研究，但是受到工艺技术或材料本身的一些限制，它们难以应用到PIC中，并且目前国内还没有基于这两种材料的工艺流水线，而基于体硅材料的流水加工工艺已经相当成熟，同时体硅LDMOS器件在制作成本上也相对有较大优势，因此体硅LDMOS器件同样受到广泛的研究，常规体硅LDMOS器件剖视图如图1，其包括源极、漏极、第一型杂质衬底1及第二型杂质外延层3，所述第二型杂质外延层3包括第一型杂质背栅接触区7、源极第二型杂质欧姆接触区6、第二型杂质器件漂移区5及漏极第二型杂质欧姆接触区4，所述第一型杂质衬底1设置在水平面上，第二型杂质器件漂移区5设置在第一型杂质衬底1上，第一型杂质背栅接触区7及源极第二型杂质欧姆接触区6相并列，设置在第二型杂质器件漂移区5上表面靠近源极的位置，所述漏极第二型杂质欧姆接触区4设置在第二型杂质器件漂移区5上表面靠近漏极的位置，其中第一型杂质为p型杂质或n型杂质，第二型杂质为n型杂质或p型杂质(p型杂质的导电类型为空隙型，n型杂质的导电类型为电子型)，传统的体硅LDMOS技术，受功率器件表面结曲率效应的影响，功率器件雪崩击穿常发生在表面，因此国际国内的同行主要关注的是器件表面电场的优化，器件表面电场的峰值可以通过RESURF(REduced SURface Field)技术和一些表面终端技术，如浮空场限环，漂移区变掺杂等技术来降低。

发明内容

本发明的目的是克服目前常规体硅LDMOS器件只关注该器件表面电场优化的缺点，提供一种体内场调制的体硅LDMOS器件。

本发明解决其技术问题，采用的技术方案是，体内场调制的体硅LDMOS器件，包括源极、漏极、第一型杂质衬底及第二型杂质外延层，所述第一型杂质衬底设置在水平面，第二型杂质外延层设置在第一型杂质衬底上，其特征在于，还包括第二型杂质浮空层，所述第二型杂质浮空层水平设置在第一型杂质衬底中，第二型杂质浮空层与第二型杂质外延层之间的垂直距离大于零，所述第二型杂质浮空层与第二型杂质外延层的导电类型相同。

具体的，所述第一型杂质为p型杂质或n型杂质，第二型杂质为n型杂质或p型杂质。

进一步的，所述第二型杂质浮空层从漏极的一端到源极的一端之间间断的分为n个区域，每两个相邻区域之间具有大于零的间距。

具体的，所述n个区域的长度相同且每两个相邻区域之间的间距相同。

再进一步的，所述间距长度为2μm到8μm。

具体的，所述第二型杂质浮空层的一端位于漏极，另一端与源极具有一定的水平距离，所述水平距离大于两个区域加上这两个区域之间的间距的长度。

再进一步的，所述n个区域的长度不相同且每两个相邻区域之间的间距也不相同。

具体的，所述间距从第二型杂质浮空层的漏极的一端到源极的一端依次增大，所述区域长度从第二型杂质浮空层的漏极的一端到源极的一端依次减小。

再进一步的，所述第二型杂质浮空层的浓度为1e16cm^-3到2e17cm^-3，其厚度为1μm到5μm，其与第二型杂质外延层的垂直距离为5μm到20μm。

本发明的有益效果是，通过上述体内场调制的体硅LDMOS器件，其在第一型杂质衬底中引入第二型杂质浮空层电荷，所引入的电荷与第一型杂质衬底相互作用会增加该器件的表面场，同时其促使耗尽层向第一型杂质衬底延伸，减小该器件纵向电场强度，且第二型杂质浮空层能够对于第二型杂质器件漂移区中横向电场与纵向电场进行调制，相比常规LDMOS器件，其能够在相同漂移区长度上获得更大击穿电压，实现更大的功率优值。

附图说明

图1为常规体硅LDMOS器件剖视图；

图2为本实施例的体内场调制的体硅LDMOS器件第二型杂质浮空层区域长度及间隔相同时的剖视图；

图3为本实施例的体内场调制的体硅LDMOS器件第二型杂质浮空层的一端位于漏极，另一端与源极具有一定的水平距离时的剖视图；

图4为本实施例的体内场调制的体硅LDMOS器件第二型杂质浮空层的间距从第二型杂质浮空层的漏极的一端到源极的一端依次增大，区域长度从第二型杂质浮空层的漏极的一端到源极的一端依次减小时的剖视图；

图5为常规体硅LDMOS器件击穿时等势线分布图；

图6本实施例的第二型杂质浮空层的一端位于漏极，另一端与源极具有一定的水平距离时的体内场调制的体硅LDMOS器件击穿时等势线分布图；

图7为常规体硅LDMOS器件与本实施例的第二型杂质浮空层的一端位于漏极，另一端与源极具有一定的水平距离时的体内场调制的体硅LDMOS器件击穿时表面场分布特性曲线；

图8为常规体硅LDMOS器件与本实施例的第二型杂质浮空层的一端位于漏极，另一端与源极具有一定的水平距离时的体内场调制的体硅LDMOS器件击穿时特性曲线；

其中，1为第一型杂质衬底，2为第二型杂质浮空层，3为第二型杂质外延层，4为漏极第二型杂质欧姆接触区，5为第二型杂质器件漂移区，6源极第二型杂质欧姆接触区，7为第一型杂质背栅接触区。

具体实施方式

下面结合附图及实施例，详细描述本发明的技术方案。

本发明所述的体内场调制的体硅LDMOS器件，其在第一型杂质衬底1中水平设置有第二型杂质浮空层2，第二型杂质浮空层2与第二型杂质外延层3之间的垂直距离大于零，其中，第二型杂质浮空层与第二型杂质外延层的导电类型相同，由于其在第一型杂质衬底1中引入第二型杂质浮空层2电荷，所引入的电荷与第一型杂质衬底1相互作用会增加该器件的表面场，同时其促使耗尽层向第一型杂质衬底1延伸，减小该器件纵向电场强度，且第二型杂质浮空层2能够对于第二型杂质器件漂移区5中横向电场与纵向电场进行调制。

实施例

本例的体内场调制的体硅LDMOS器件的第二型杂质浮空层2从源极的一端到漏极的一端之间间断的分为n个区域，每两个相邻区域之间具有大于零的间距，其第二型杂质浮空层区域长度及间隔相同时的剖视图如图2，其第二型杂质浮空层的一端位于漏极，另一端与源极具有一定的水平距离时的剖视图如图3，其第二型杂质浮空层的间距从第二型杂质浮空层的漏极的一端到源极的一端依次增大，区域长度从第二型杂质浮空层的漏极的一端到源极的一端依次减小时的剖视图如图4，常规体硅LDMOS器件击穿时等势线分布图如图5，本实施例的第二型杂质浮空层的一端位于漏极，另一端与源极具有一定的水平距离时的体内场调制的体硅LDMOS器件击穿时等势线分布图如图6，常规体硅LDMOS器件与本实施例的第二型杂质浮空层的一端位于漏极，另一端与源极具有一定的水平距离时的体内场调制的体硅LDMOS器件击穿时表面场分布特性曲线如图7，常规体硅LDMOS器件与本实施例的第二型杂质浮空层的一端位于漏极，另一端与源极具有一定的水平距离时的体内场调制的体硅LDMOS器件击穿时特性曲线如图8。

该体内场调制的体硅LDMOS器件在第一型杂质衬底1中水平设置有第二型杂质浮空层2，第二型杂质浮空层2与第二型杂质外延层3之间的垂直距离大于零，其中，第二型杂质浮空层与第二型杂质外延层的导电类型相同，当第一型杂质为p型杂质时，第二型杂质为n型杂质，当第一型杂质为n型杂质时，第二型杂质为p型杂质，其第二型杂质浮空层2从源极的一端到漏极的一端之间间断的分为n个区域，每两个相邻区域之间具有大于零的间距，其中，n个区域的长度可以相同或不相同，每两个相邻区域之间的间距也可以相同或不相同，当n个区域的长度相同且每两个相邻区域之间的间距也相同时，其间距长度为2μm到8μm，还可以将第二型杂质浮空层2的一端设置在漏极位置，另一端设置在与源极具有一定的水平距离的位置，该水平距离大于两个区域加上这两个区域之间的间距的长度，当n个区域的长度不相同且每两个相邻区域之间的间距也不相同时，还可以使间距从第二型杂质浮空层2的漏极的一端到源极的一端依次增大，其增大幅度可以是相同的，区域长度从第二型杂质浮空层的漏极的一端到源极的一端依次减小，其减小幅度也可以是相同的，其中，第二型杂质浮空层的浓度为1e16cm^-3到2e17cm^-3，其厚度为1μm到5μm，其与第二型杂质外延层的垂直距离为5μm到20μm。

常规体硅LDMOS器件击穿时等势线分布图如图5，其相邻等势线电压差为10V，从图5中可以看出其第二型杂质器件漂移区5中电场稀疏，且第二型杂质器件漂移区5中电场弯曲量较大，该LDMOS器件未能达到第二型杂质器件漂移区5的充分利用；本实施例的第二型杂质浮空层的一端位于漏极，另一端与源极具有一定的水平距离时的体内场调制的体硅LDMOS器件击穿时等势线分布图如图6，其相邻等势线电压差为10V，从图6可以看出由于第二型杂质浮空层2存在的因素，其第二型杂质器件漂移区5的等势线被纵向拉直，直到第二型杂质浮空层2处其等势线才开始展现出常规LDMOS器件的弯曲形状，所以本实施例提供的体内场调制的体硅LDMOS器件具有更为均匀的表面场分布，同时由于第二型杂质浮空层2与第二型杂质外延层3间的电场较直，其纵向分量较少，所以其耗尽层比常规LDMOS器件更为向纵向方向扩展，使所设计出的LDMOS器件无纵向耐压限制，在较薄的第二型杂质外延层3情况下，其耐压同样相当可观；常规体硅LDMOS器件与本实施例的第二型杂质浮空层的一端位于漏极，另一端与源极具有一定的水平距离时的体内场调制的体硅LDMOS器件击穿时表面场分布特性曲线如图7，其中，X轴代表水平方向距离，Y轴代表电场，从图7上可以看出本实施例所提供的体内场调制的体硅LDMOS器件由于第二型杂质浮空层2的作用，其表面场相比常规LDMOS器件分布更为均匀；常规体硅LDMOS器件与本实施例的第二型杂质浮空层的一端位于漏极，另一端与源极具有一定的水平距离时的体内场调制的体硅LDMOS器件击穿时特性曲线如图8，其中，X轴代表漏极电压，Y轴代表漏极电流，从图8上可以看出由于本实施例的体内场调制的体硅LDMOS器件获得了560V击穿电压，而常规体硅LDMOS器件击穿电压却仅有440V。

Claims (10)

1.体内场调制的体硅LDMOS器件，包括源极、漏极、第一型杂质衬底及第二型杂质外延层，所述第一型杂质衬底设置在水平面，第二型杂质外延层设置在第一型杂质衬底上，其特征在于，还包括第二型杂质浮空层，所述第二型杂质浮空层水平设置在第一型杂质衬底中，第二型杂质浮空层与第二型杂质外延层之间的垂直距离大于零，所述第二型杂质浮空层与第二型杂质外延层的导电类型相同。

2.根据权利要求1所述体内场调制的体硅LDMOS器件，其特征在于，所述第一型杂质为p型杂质或n型杂质，第二型杂质为n型杂质或p型杂质。

3.根据权利要求2所述体内场调制的体硅LDMOS器件，其特征在于，所述第二型杂质浮空层从漏极的一端到源极的一端之间间断的分为n个区域，每两个相邻区域之间具有大于零的间距。

4.根据权利要求3所述体内场调制的体硅LDMOS器件，其特征在于，所述n个区域的长度相同且每两个相邻区域之间的间距相同。

5.根据权利要求4所述体内场调制的体硅LDMOS器件，其特征在于，所述间距长度为2μm到8μm。

6.根据权利要求4或5所述体内场调制的体硅LDMOS器件，其特征在于，所述第二型杂质浮空层的一端位于漏极，另一端与源极具有一定的水平距离，所述水平距离大于两个区域加上这两个区域之间的间距的长度。

7.根据权利要求6所述体内场调制的体硅LDMOS器件，其特征在于，所述第二型杂质浮空层的浓度为1e16cm^-3到2e17cm^-3，其厚度为1μm到5μm，其与第二型杂质外延层的垂直距离为5μm到20μm。

8.根据权利要求3所述体内场调制的体硅LDMOS器件，其特征在于，所述n个区域的长度不相同且每两个相邻区域之间的间距也不相同。

9.根据权利要求8所述体内场调制的体硅LDMOS器件，其特征在于，所述间距从第二型杂质浮空层的漏极的一端到源极的一端依次增大，所述区域长度从第二型杂质浮空层的漏极的一端到源极的一端依次减小。

10.根据权利要求1或2或3或4或5或8或9所述体内场调制的体硅LDMOS器件，其特征在于，所述第二型杂质浮空层的浓度为1e16cm^-3到2e17cm^-3，其厚度为1μm到5μm，其与第二型杂质外延层的垂直距离为5μm到20μm。

Images