CN1695252A - 具有增加的导通电阻的沟槽mosfet器件 - Google Patents

具有增加的导通电阻的沟槽mosfet器件 Download PDF

Info

Publication number
CN1695252A
CN1695252A CNA028232461A CN02823246A CN1695252A CN 1695252 A CN1695252 A CN 1695252A CN A028232461 A CNA028232461 A CN A028232461A CN 02823246 A CN02823246 A CN 02823246A CN 1695252 A CN1695252 A CN 1695252A
Authority
CN
China
Prior art keywords
groove
substrate
epitaxial loayer
conduction
mosfet device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028232461A
Other languages
English (en)
Other versions
CN100474616C (zh
Inventor
石甫渊
苏根政
约翰·E·阿马托
崔炎曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Semiconductor Inc
Original Assignee
General Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Semiconductor Inc filed Critical General Semiconductor Inc
Publication of CN1695252A publication Critical patent/CN1695252A/zh
Application granted granted Critical
Publication of CN100474616C publication Critical patent/CN100474616C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7812—Vertical DMOS transistors, i.e. VDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种沟槽MOSFET器件，包括：第一导电类型的衬底(200)；第一导电类型的外延层；其中该外延层具有比衬底更低的多数载流子浓度；延伸到外延区中的沟槽；沟槽内的绝缘导电区(211)；在沟槽底部和衬底之间的外延层内形成的第一导电类型的掺杂区(206)，其中该掺杂区具有比衬底低和比外延层高的多数载流子浓度；在外延层的上部内且邻近沟槽形成的第二导电类型的体区(204)；其中体区从外延层的上表面延伸的深度比沟槽小；体区内的源区(212)。

Description

具有增加的导通电阻的沟槽MOSFET器件
技术领域
本发明涉及沟槽MOSFET器件，更具体涉及具有增加的导通电阻的沟槽MOSFET器件。
背景技术
沟槽MOSFET(金属-氧化物-半导体场-效应晶体管)是一种晶体管，其中垂直地形成沟道以及在源区和漏区之间延伸的沟槽中形成栅极。内衬薄绝缘层(如氧化层)以及填充导体(如多晶硅(即，多晶的硅))的沟槽允许更小地压缩电流，且由此提供更低的具体导通电阻值。例如，美国专利5,072,266、5,541,425以及5,866,931中公开了沟槽MOSFET晶体管的实例，在此通过引用将其结合进来。
作为具体例子，图1图示了美国专利5,072,266中公开的半个六角形沟槽MOSFET结构21。该结构包括n+衬底23，其上生长预定深度depi的轻掺杂n外延层25。在外延层25中设置p体区27(p，p+)。在所示的设计图中，p体区27基本上是平坦的(除中心区外)，且一般位于外延层的顶面下面，与外延层的顶面相距dmin。覆盖大部分p体区27的另一层28(n+)用作器件的源极。在外延层中设置了一系列六角形沟槽29，朝顶部开口且具有预定深度dtr。沟槽29一般内衬氧化物并填充导电的多晶硅，形成MOSFET器件的栅极。沟槽29限定的单元区31在水平剖面也是六角形。在单元区31内，p体区27向上延伸到外延层的顶面且在单元区31的顶面的水平截面中形成露出的图形33。在图示的具体设计图中，p体区27的p+中心部在外延层的表面下延伸至深度dmax，该深度dmax大于晶体管单元的沟槽深度dtr，以致击穿电压远离沟槽表面进入半导体材料的主体中。
一般的MOSFET器件包括在单个芯片(即，半导体晶片的一部分)内平行制造的许多单个MOSFET单元。因此，图1中示出的芯片包含许多六角形单元31(图示这些单元的五个部分)。通常使用除六角形结构以外的单元结构，包括正方形结构。在图1示出的设计图中，衬底区23担当所有单个MOSFET单元31的公共漏极接触。尽管未图示，MOSFET单元31的所有源极一般通过金属源极接触短接在一起，金属源极接触布置在n+源区28的顶上。绝缘区，如硼磷硅玻璃(未示出)，一般被放置在沟槽29中的多晶硅和金属源极接触之间，以防止栅极区与源区短路。因此，为了制造栅极接触，沟槽29内的多晶硅一般延伸到MOSFET单元31外的终止区，在终止区在多晶硅上设置金属栅极接触。由于多晶硅栅极区通过沟槽彼此互连，因此该布置为器件的所有栅极区设置单个栅极接触。由于该设计，尽管芯片包含单个晶体管单元31的矩阵，但是这些单元31相当于单个大的晶体管。
沟槽MOSFET器件仍然要求不断地降低的导通电阻。减小导通电阻的一种方法将减小外延层的厚度。结果，位于体区和衬底之间的外延层区(参见图1中的标记25)的厚度减小。由于该区具有较高的电阻率，因此器件的导通电阻减小。但是，作为公知技术，当外延层变得更薄时，增加击穿的风险，特别在更易受击穿影响的终止区。
发明内容
根据本发明的一个实施例，提供一种沟槽MOSFET器件。该器件包括：(a)第一导电类型的衬底(优选n-型导电硅衬底)；(b)衬底上的第一导电类型的外延层，其中该外延层具有比衬底更低的多数载流子浓度；(c)从外延区的上表面延伸到外延区中的沟槽；(d)内衬至少部分沟槽的绝缘层(优选氧化层)；(e)在邻近绝缘层的沟槽内的导电区(优选，掺杂的多晶硅区)；(f)在沟槽底部和衬底之间的外延层内形成的第一导电类型的掺杂区；其中该掺杂区具有比衬底低以及比外延层高的多数载流子浓度；(g)在外延层的上部内且邻近沟槽形成的第二导电类型(优选p型导电)的体区，其中体区从外延层的上表面延伸的深度比沟槽的深度小；以及(h)在体区的上部内且邻近沟槽形成的第一导电类型的源区。
在沟槽的底部和衬底之间存在的掺杂区(基于它形成的优选模式有时称为“沟槽底部注入区”)用来减小器件导通电阻。优选该区延伸的距离超过从所述沟槽底部到所述衬底的距离的50％，更优选是从所述沟槽底部到所述衬底距离的100％。
根据本发明的另一实施例，提供一种形成沟槽MOSFET的方法。该方法包括：(a)提供第一导电类型的衬底；(b)在衬底上淀积第一导电类型的外延层，其中该外延层具有比衬底更低的多数载流子浓度；(c)在外延层的上部内形成第二导电类型的体区；(d)刻蚀从外延层的上表面延伸到外延区的沟槽，以致沟槽从外延层的上表面延伸的深度大于体区的深度；(e)在沟槽底部和衬底之间形成第一导电类型的掺杂区，以致掺杂区具有低于衬底和高于外延层的多数载流子浓度；(f)形成内衬至少部分沟槽的绝缘层；(g)在邻近绝缘层的沟槽内形成导电区；(h)在体区的上部内且邻近沟槽形成第一导电类型的源区。
优选通过一种方法形成掺杂区，该方法包括将第一导电类型的掺杂剂注入外延区，且在高温下扩散第一导电类型的掺杂剂。更优选，通过一种方法形成与沟槽连接的掺杂区，该方法包括：(a)在外延层上形成沟槽掩模；(b)通过沟槽掩模刻蚀沟槽；(c)通过沟槽掩模注入第一导电类型的掺杂剂；以及(c)在高温下扩散掺杂剂。更加优选，在沿沟槽壁生长牺牲氧化物的同时进行扩散步骤。
沟槽底部注入区先前已用来解决由器件引起的问题，该器件具有延伸至比沟槽更大深度的体区(如图1的深体区)。更具体地，美国专利5,929,481涉及具有深体区的沟槽MOSFET器件，该体区延伸深度比沟槽大。设置这些深体区以避免沟槽拐角电击穿，但是，在沟槽底部产生寄生JFET的问题。为了减小该寄生JFET，在沟槽的底部设置掺杂的沟槽底部注入区，该区延伸到周围的漂移区中。与周围漂移区相比沟槽底部注入区具有相同的掺杂类型，但是更高度地掺杂。但是，与美国专利5,929,481相反，本发明的沟槽MOSFET器件不设置这种深体区。本发明的器件的沟槽延伸至比体区更大的深度。
本发明的一个优点是提供一种具有增加的导通电阻的沟槽MOSFET单元。
本发明的另一个优点是提供具有增加的导通电阻的沟槽MOSFET单元，而不显著的增加设计和工艺复杂性。
本发明的另一个优点是可以提供一种沟槽MOSFET单元，该单元在沟槽底部和衬底之间的外延层中具有减小的阻抗。以此方式，减小导通电阻而不减薄外延层且不危及终止区内的击穿特性。
所属领域的普通技术人员在阅读下面的详细描述和权利要求书后，将立即明白本发明的这些及其他实施方案和优点。
附图说明
图1是现有技术中的沟槽MOSFET器件的示意性剖面图。
图2是根据本发明的实施例的沟槽MOSFET器件的示意性剖面图。
图3示出了由图2的线A-A′(曲线a)和B-B′(曲线b)限定的截面的上部的浓度与距离(以任意单位和刻度)的大致曲线图。
图4A至4D图示了根据本发明的实施例制造图2的沟槽MOSFET器件的方法的示意性剖面图。
具体实施方式
在下文中参考附图更完全地描述本发明，其中示出本发明的优选实施例。但是，本发明可以以不同的方式体现，不应该认为局限于在此阐述的实施例。
本发明涉及新的沟槽MOSFET结构，其中在沟槽底部和衬底之间设置较高的多数载流子浓度区(基于它形成的优选模式有时称为“沟槽底部注入区”)。与这种沟槽MOSFET结构有关的一个优点是增加导通电阻。
图2A图示了根据本发明的实施例的沟槽MOSFET。在所示的沟槽MOSFET中，在N+衬底200上设置外延层201。
在该具体实例中的N+衬底200是硅衬底，具有例如10至25密耳的厚度范围，以及具有例如1×1019至1×1020cm-3的净掺杂浓度范围。
在外延层201的下部发现N-区202。在该实例中，该区具有例如2至5微米的厚度范围和具有例如4×1015至8×1016cm-3的净掺杂浓度范围。
在外延层201的上部发现P-体区204。在所示的实例中，这些P-体区204具有例如1至2微米的厚度范围，以及具有例如1×1017至1×1018cm-3的净掺杂浓度范围。
在外延层201内形成的沟槽内衬有绝缘体210，并用导体211填充，绝缘体210诸如是氧化物，导体211如掺杂的多晶硅，提供器件的栅电极功能。沟槽一般具有约1.5至约2.5微米的深度。氧化硅(一般是二氧化硅)用作绝缘体210的话，它可以是例如500至700埃的厚度。多晶硅用作导体211的话，它可以具有例如1至15Ω/sq的电阻率。沟槽之间的区域基于它们的形状常常称为“台面”或“沟槽台面”。在平面图中这些区域通常是正方形或六角形。
根据本发明，在沟槽底部和N+衬底之间设置N区206(在此也指“沟槽底部注入区”)。N区206具有例如1×1018至5×1019cm-3的净掺杂浓度范围。这些区域206优选延伸从沟槽底部至N+衬底200的整个距离，如图所示，但如果希望，也可以部分地桥接该距离。一般，这些区域具有1至6微米的深度范围。
图2的沟槽MOSFET器件也包含N+源区212，在图示的实施例中N+源区212从外延层表面延伸0.3至0.5微米的深度，以及具有例如从5×1019至5×1020cm-3的净掺杂浓度范围。
通过金属源极接触218电接触N+源区212。绝缘区，如BPSG(硼磷硅玻璃)区216，防止与栅电极有关的掺杂多晶硅区211通过源极接触218短路到N+源区212。分开的金属栅接触(未示出)一般连接到位于沟槽MOSFET单元的区域外面的多晶硅211的栅极延伸(runner)部分。一般也邻近N+衬底200设置金属漏接触(未示出)。
图3所示的曲线是沿图2的线A-A′部分发现的大致掺杂分布图，该曲线在沟槽底部开始且延伸到衬底200。曲线a的左侧部分对应于N区206，而右侧部分对应于N+衬底200。为了比较，图3所示的曲线b是沿图2中的线B-B′的平行部分发现的大致掺杂分布图。曲线b的左侧部分对应于N-外延区202，而右侧部分对应于N+衬底200。
尽管不希望被理论约束，但认为在p-体区204和栅极的多晶硅区211之间产生电位差时，在邻近栅氧化层210的p-体区内电容性地感应电荷，导致在p-体区204内形成沟道。当在源区212和N+衬底200(对应于漏区)之间提供另一个电位差时，电流从源区212通过邻近栅氧化层210的P-体区204中形成的沟道流到N+衬底200，沟槽MOSFET被认为处于电源接通状态。进一步认为图2的器件具有增加的导通电阻，因为当晶体管处于接通电源状态时，在沟槽的基体处形成的N区206提供降低电流从源区212流到漏区(N+衬底200)的阻抗的通路。
现在根据本发明的一个实施例，结合图4A至图4C描述用于制造图2所示的沟槽MOSFET的方法。
现在转向图4A，在N+掺杂的衬底200上最初生长N掺杂的外延层201。N+掺杂衬底200可以例如从10至25密耳，以及具有例如1×1019至1×1020cm-3的净掺杂浓度范围。外延层301例如可以具有4×1015至8×1016cm-3的净n-型掺杂浓度，以及可以具有3至10微米的厚度。
然后视情况而定使用掩模，通过注入和扩散，在外延层201中形成P型区204。例如，外延层201可以注入硼，接着在高温下扩散以制造P型区204，P型区204可以是1至2微米的厚度以及具有例如1×1017至1×1018cm-3的净p-型掺杂浓度范围。在该步骤之后，外延层201的N-部分202可以剩下2至5微米厚度。N-部分202具有上述的外延层201的n-型掺杂浓度。
然后在提供构图的沟槽掩模(未示出)之后，淀积掩模氧化层203，例如通过化学气相淀积，以及通过反应离子刻蚀法刻蚀。图4A中示出了所得的结构。
然后通过构图掩模氧化层203中的孔，一般通过反应离子刻蚀法刻蚀沟槽。在该实例中的沟槽深度约为1.5至2.5微米。由于该沟槽-形成步骤而建立不连续的P-体区204。
此时，使用沟槽掩模作为注入掩模将n-型掺杂剂(优选磷)注入该结构中。在该实例中，在80至100keV时注入5×1015至1×1017cm-3剂量的磷。图4B中示出了所得的结构。沟槽底部下面的虚线说明在结构内存在磷。
根据优选实施例，尽管此时通过简单地加热结构注入的n-型掺杂剂(例如磷)可以扩散到结构中，但是在形成牺牲氧化层的同时进行掺杂剂扩散。具体，一般通过900至1150℃时进行20至60分钟干氧化，此时在沟槽内生长牺牲氧化层。结果，除形成牺牲氧化区205之外，该升温步骤推动注入的n-型掺杂剂到外延层的N-型区202中，形成N区206。图4C中图示了所得的结构。
随后，完成沟槽MOSFET，以形成图2中示出的结构。例如，优选通过湿刻蚀从沟槽除去图4C中看到的牺牲氧化区205。然后例如通过900至1100℃时进行20至60分钟干氧化，在沟槽底部上生长氧化层，氧化层优选是500至700埃的厚度。这些氧化层部分最终形成用于完成器件的栅氧化区210。
然后用多晶硅层覆盖结构的表面并填充沟槽，优选使用CVD。多晶硅一般掺杂N-型，以减小它的电阻率。例如可以在用氯化磷的CVD过程中或通过用砷或磷注入进行N-型掺杂。然后例如通过反应离子刻蚀法刻蚀多晶硅层。由于涉及刻蚀均匀性，沟槽部分内的多晶硅层通常被略微过刻蚀，因此形成的多晶硅栅极区211一般具有在外延层204的相邻表面下0.1至0.2微米的顶面。
然后设置构图的掩模层以及经由注入和扩散工序通过掩模层在外延层的上部形成n+源区212，n+源区212优选从外延层表面延伸0.3至0.5微米的深度以及具有例如从5×1019至5×1020cm-3的净掺杂浓度范围。优选通过注入氧化物进行注入以避免在源区的形成过程中的注入-沟道效应、注入损坏以及重金属污染。
然后例如通过PECVD在整个结构上形成BPSG(硼磷硅玻璃)层。在设置具有构图的光刻胶层的结构之后，一般通过反应离子刻蚀法刻蚀该结构，以除去结构的所选部分上的BPSG和氧化层，形成BPSG区216。然后除去构图的光刻胶层，淀积金属接触层，形成源极接触218。一般也设置栅极和漏极接触(未示出)。所得的结构与图2的相同。
尽管在此具体地图示和描述了各种实施例，应当理解，在不脱离本发明的精神和想要的范围条件下对本发明的改进和改变都被上述教导所覆盖，且落在所附权利要求的范围内。作为一个具体例子，本发明的方法可以用来形成各个半导体区的导电性与在此描述的那些相反的结构。

Claims (27)

1.一种沟槽MOSFET器件，包括：
第一导电类型的衬底；
在所述衬底上的所述第一导电类型的外延层，所述外延层具有比所述衬底更低的多数载流子浓度；
从所述外延层的上表面延伸到所述外延区中的沟槽；
内衬至少部分所述沟槽的绝缘层；
在邻近所述绝缘层的所述沟槽内的导电区；
在所述沟槽底部和所述衬底之间的所述外延层内形成的所述第一导电类型的掺杂区，所述掺杂区具有低于所述衬底和高于所述外延层的多数载流子浓度；
在所述外延层的上部内且邻近所述沟槽形成的第二导电类型的体区，所述体区从所述外延层的所述上表面延伸的深度小于所述沟槽延伸的深度；和
在所述体区的上部内且邻近所述沟槽形成的所述第一导电类型的源区。
2.如权利要求1所述的沟槽MOSFET器件，其中，所述掺杂区延伸的距离超过从所述沟槽底部到所述衬底的距离的50％。
3.如权利要求2所述的沟槽MOSFET器件，其中，所述掺杂区延伸的距离是从所述沟槽底部到所述衬底距离的100％。
4.如权利要求1所述的沟槽MOSFET器件，其中，所述第一导电类型是n-型导电，所述第二导电类型p-型导电性。
5.如权利要求4所述的沟槽MOSFET器件，其中，所述掺杂区用磷掺杂。
6.如权利要求4所述的沟槽MOSFET器件，其中，所述衬底是N+衬底，所述外延层是N-外延层，所述掺杂区是N区，所述体区是P区，所述源区是N+区，和。
7.如权利要求1所述的沟槽MOSFET器件，其中，所述沟槽MOSFET器件是硅器件。
8.如权利要求7所述的沟槽MOSFET器件，其中，所述第一绝缘层是氧化硅层。
9.如权利要求7所述的沟槽MOSFET器件，其中，所述导电区是掺杂的多晶硅区。
10.如权利要求1所述的沟槽MOSFET器件，其中，所述掺杂区的厚度范围从1至6微米。
11.如权利要求4所述的沟槽MOSFET器件，其中，所述掺杂区具有1×1018至5×1019cm-3的净n-型载流子浓度范围。
12.如权利要求1所述的沟槽MOSFET器件，其中，所述沟槽限定多个正方形或六角形的MOSFET单元。
13.一种沟槽MOSFET器件，包括：
n-型导电的硅衬底；
在所述衬底上的n-型导电的硅外延层，所述外延层具有比所述衬底更低的多数载流子浓度；
从所述外延层的上表面延伸到所述外延区中的沟槽；
内衬至少部分所述沟槽的氧化硅绝缘层；
在邻近所述氧化硅层的所述沟槽内的掺杂多晶硅区；
在所述沟槽的底部和所述衬底之间设置的n-型导电的掺杂区，所述掺杂区具有低于所述衬底和高于所述外延层的多数载流子浓度；
在所述外延层的上部内且邻近所述沟槽形成的p-型导电的体区，所述体区从所述外延层的所述上表面延伸的深度小于所述沟槽延伸的深度；和
在所述体区的上部内且邻近所述沟槽形成的n-型导电的源区。
14.如权利要求13所述的沟槽MOSFET器件，其中，所述掺杂区延伸的距离是从所述沟槽底部到所述衬底距离的100％。
15.如权利要求13所述的沟槽MOSFET器件，其中，所述掺杂区用磷掺杂。
16.如权利要求13所述的沟槽MOSFET器件，其中，所述掺杂区的厚度范围从1至6微米。
17.如权利要求13所述的沟槽MOSFET器件，其中，所述掺杂区具有1×1018至5×1019cm-3的净n-型载流子浓度范围。
18.一种形成沟槽MOSFET器件的方法，包括：
设置第一导电类型的衬底；
在所述衬底上淀积所述第一导电类型的外延层，所述外延层具有比所述衬底更低的多数载流子浓度；
在所述外延层的上部内形成第二导电类型的体区；
刻蚀从所述外延层的上表面延伸到所述外延区的沟槽，所述沟槽从所述外延层的所述上表面延伸的深度大于所述体区延伸的深度；
在所述沟槽底部和所述衬底之间形成所述第一导电类型的掺杂区，所述掺杂区具有低于所述衬底和高于所述外延层的多数载流子浓度；
形成内衬至少部分所述沟槽的绝缘层；
在邻近所述绝缘层的所述沟槽内形成导电区；和
在所述体区的上部内且邻近所述沟槽形成所述第一导电类型的源区。
19.如权利要求18所述的方法，其中，所述的形成所述掺杂区的步骤包括：
(a)将所述第一导电类型的掺杂剂注入所述外延区中；和
(b)在升高的温度扩散所述第一导电类型的掺杂剂。
20.如权利要求19所述的方法，其中，所述掺杂剂被扩散直到掺杂区延伸的距离超过从所述沟槽底部到所述衬底的距离的50％。
21.如权利要求19所述的方法，其中，所述掺杂剂被扩散直到掺杂区延伸的距离是从所述沟槽底部到所述衬底距离的100％。
22.如权利要求19所述的方法，其中，所述第一导电类型是n-型导电，所述第二导电类型p-型导电。
23.如权利要求22所述的方法，其中，所述掺杂剂是磷。
24.如权利要求18所述的方法，其中，所述的形成所述沟槽和形成所述掺杂区的步骤包括：(a)在所述外延层上形成沟槽掩模；(b)通过所述沟槽掩模刻蚀所述沟槽；(c)通过所述沟槽掩模注入所述第一导电类型的掺杂剂；以及(c)在升高的温度扩散所述第一导电类型的所述掺杂剂。
25.如权利要求24所述的方法，其中，通过沿所述沟槽壁生长牺牲氧化物的步骤来提供所述的升高的温度。
26.如权利要求18所述的方法，其中，所述沟槽MOSFET器件是硅器件。
27.如权利要求18所述的方法，还包括：
邻近所述半导体衬底形成金属漏极接触，
邻近所述源区的上表面形成金属源极接触，和
邻近远离所述源区的所述导电区的上表面形成金属栅极接触。
CNB028232461A 2001-11-21 2002-11-20 具有增加的导通电阻的沟槽mosfet器件 Expired - Fee Related CN100474616C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/999,116 US6657254B2 (en) 2001-11-21 2001-11-21 Trench MOSFET device with improved on-resistance
US09/999,116 2001-11-21

Publications (2)

Publication Number Publication Date
CN1695252A true CN1695252A (zh) 2005-11-09
CN100474616C CN100474616C (zh) 2009-04-01

Family

ID=25545922

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028232461A Expired - Fee Related CN100474616C (zh) 2001-11-21 2002-11-20 具有增加的导通电阻的沟槽mosfet器件

Country Status (8)

Country Link
US (2) US6657254B2 (zh)
EP (1) EP1454360A4 (zh)
JP (1) JP2005510881A (zh)
KR (1) KR100957584B1 (zh)
CN (1) CN100474616C (zh)
AU (1) AU2002348308A1 (zh)
TW (1) TW200300593A (zh)
WO (1) WO2003046997A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101673673A (zh) * 2009-09-22 2010-03-17 上海宏力半导体制造有限公司 外延片形成方法及使用该方法形成的外延片
CN101834205A (zh) * 2009-03-13 2010-09-15 三垦电气株式会社 半导体装置及其制造方法
CN102244095A (zh) * 2010-05-11 2011-11-16 力士科技股份有限公司 一种功率半导体器件
CN101997030B (zh) * 2009-08-17 2012-07-04 力士科技股份有限公司 具有浅沟槽结构的沟槽mosfet及其制造方法
CN102945843A (zh) * 2012-11-30 2013-02-27 上海宏力半导体制造有限公司 检测结构和电阻测量方法
CN105793987A (zh) * 2013-10-03 2016-07-20 德克萨斯仪器股份有限公司 沟槽栅极沟槽场板半垂直半横向mosfet
CN107342226A (zh) * 2017-07-19 2017-11-10 无锡新洁能股份有限公司 超小单元尺寸纵向超结半导体器件的制造方法
CN113745339A (zh) * 2021-09-07 2021-12-03 无锡新洁能股份有限公司 高可靠性功率半导体器件及其制作方法
CN114613848A (zh) * 2022-05-10 2022-06-10 南京微盟电子有限公司 一种低压沟槽栅功率器件及其制造方法
CN117727776A (zh) * 2023-12-19 2024-03-19 深圳市创飞芯源半导体有限公司 沟槽型mosfet器件及制备方法、电子设备及制备方法

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7033876B2 (en) * 2001-07-03 2006-04-25 Siliconix Incorporated Trench MIS device having implanted drain-drift region and thick bottom oxide and process for manufacturing the same
US7009247B2 (en) * 2001-07-03 2006-03-07 Siliconix Incorporated Trench MIS device with thick oxide layer in bottom of gate contact trench
US20060038223A1 (en) * 2001-07-03 2006-02-23 Siliconix Incorporated Trench MOSFET having drain-drift region comprising stack of implanted regions
US7291884B2 (en) * 2001-07-03 2007-11-06 Siliconix Incorporated Trench MIS device having implanted drain-drift region and thick bottom oxide
US6784505B2 (en) * 2002-05-03 2004-08-31 Fairchild Semiconductor Corporation Low voltage high density trench-gated power device with uniformly doped channel and its edge termination technique
US6919599B2 (en) * 2002-06-28 2005-07-19 International Rectifier Corporation Short channel trench MOSFET with reduced gate charge
US7576388B1 (en) 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US7652326B2 (en) 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP3954541B2 (ja) * 2003-08-05 2007-08-08 株式会社東芝 半導体装置及びその製造方法
KR100541139B1 (ko) * 2003-10-02 2006-01-11 주식회사 케이이씨 트렌치 모스 및 그 제조 방법
US7368777B2 (en) 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
US7045857B2 (en) * 2004-03-26 2006-05-16 Siliconix Incorporated Termination for trench MIS device having implanted drain-drift region
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
US7262111B1 (en) * 2004-09-07 2007-08-28 National Semiconductor Corporation Method for providing a deep connection to a substrate or buried layer in a semiconductor device
KR100582374B1 (ko) * 2004-09-08 2006-05-22 매그나칩 반도체 유한회사 고전압 트랜지스터 및 그 제조 방법
JP2006156461A (ja) * 2004-11-25 2006-06-15 Shindengen Electric Mfg Co Ltd 半導体装置及びその製造方法
AT504998A2 (de) 2005-04-06 2008-09-15 Fairchild Semiconductor Trenched-gate-feldeffekttransistoren und verfahren zum bilden derselben
CN102738239A (zh) * 2005-05-26 2012-10-17 飞兆半导体公司 沟槽栅场效应晶体管及其制造方法
CN103094348B (zh) 2005-06-10 2016-08-10 飞兆半导体公司 场效应晶体管
JP2007173675A (ja) * 2005-12-26 2007-07-05 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法
CN101443889B (zh) * 2006-05-12 2012-08-29 维西埃-硅化物公司 功率金属氧化物半导体场效应晶体管触点金属化
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
US7750398B2 (en) * 2006-09-26 2010-07-06 Force-Mos Technology Corporation Trench MOSFET with trench termination and manufacture thereof
JP4294050B2 (ja) * 2006-12-27 2009-07-08 三洋電機株式会社 半導体装置およびその製造方法
US7615847B2 (en) * 2007-03-23 2009-11-10 Infineon Technologies Austria Ag Method for producing a semiconductor component
DE102007014038B4 (de) 2007-03-23 2015-02-12 Infineon Technologies Austria Ag Verfahren zur Herstellung eines Halbleiterbauelements
DE102007029121B3 (de) 2007-06-25 2008-11-20 Infineon Technologies Austria Ag Verfahren zur Herstellung eines Halbleiterbauelements, sowie Halbleiterbauelement
KR101630734B1 (ko) 2007-09-21 2016-06-16 페어차일드 세미컨덕터 코포레이션 전력 소자
US7772668B2 (en) 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
KR100988776B1 (ko) * 2007-12-27 2010-10-20 주식회사 동부하이텍 리세스드 게이트 트랜지스터의 제조 방법
DE102009021485B4 (de) * 2009-05-15 2017-10-05 Globalfoundries Dresden Module One Llc & Co. Kg Halbleiterbauelement mit Metallgate und einem siliziumenthaltenden Widerstand, der auf einer Isolationsstruktur gebildet ist sowie Verfahren zu dessen Herstellung
JP5730529B2 (ja) * 2009-10-21 2015-06-10 株式会社半導体エネルギー研究所 半導体装置
KR20110052226A (ko) * 2009-11-12 2011-05-18 삼성전자주식회사 Ｒｃｔ 소자 및 그 ｒｃｔ 소자를 포함하는 디스플레이 장치
US8319290B2 (en) 2010-06-18 2012-11-27 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
TWI453827B (zh) * 2010-08-20 2014-09-21 Csmc Technologies Fab1 Co Ltd Vertical NPN transistor and its manufacturing method
US20120126341A1 (en) * 2010-11-23 2012-05-24 Microchip Technology Incorporated Using low pressure epi to enable low rdson fet
US8823090B2 (en) 2011-02-17 2014-09-02 International Business Machines Corporation Field-effect transistor and method of creating same
JP5729331B2 (ja) * 2011-04-12 2015-06-03 株式会社デンソー 半導体装置の製造方法及び半導体装置
US8492903B2 (en) 2011-06-29 2013-07-23 International Business Machines Corporation Through silicon via direct FET signal gating
KR101108697B1 (ko) * 2011-09-29 2012-01-25 주식회사 코아스 결속장치 및 이를 구비한 침대
US9006063B2 (en) * 2013-06-28 2015-04-14 Stmicroelectronics S.R.L. Trench MOSFET
JP5976137B2 (ja) * 2015-01-14 2016-08-23 ソフトバンク株式会社 移動通信システムにおけるドップラースペクトルを用いた移動局速度推定方法
US11018253B2 (en) * 2016-01-07 2021-05-25 Lawrence Livermore National Security, Llc Three dimensional vertically structured electronic devices
DE102017124872B4 (de) * 2017-10-24 2021-02-18 Infineon Technologies Ag Verfahren zur Herstellung eines IGBT mit dV/dt-Steuerbarkeit
CN114597130B (zh) * 2022-04-02 2022-12-27 致瞻科技(上海)有限公司 一种基于***栅的碳化硅mosfet器件及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4893160A (en) 1987-11-13 1990-01-09 Siliconix Incorporated Method for increasing the performance of trenched devices and the resulting structure
US5072266A (en) 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
JP2635828B2 (ja) * 1991-01-09 1997-07-30 株式会社東芝 半導体装置
JPH0621468A (ja) * 1992-06-29 1994-01-28 Toshiba Corp 絶縁ゲート型半導体装置
US5410170A (en) 1993-04-14 1995-04-25 Siliconix Incorporated DMOS power transistors with reduced number of contacts using integrated body-source connections
JP3400846B2 (ja) 1994-01-20 2003-04-28 三菱電機株式会社 トレンチ構造を有する半導体装置およびその製造方法
US5424231A (en) * 1994-08-09 1995-06-13 United Microelectronics Corp. Method for manufacturing a VDMOS transistor
US6084268A (en) * 1996-03-05 2000-07-04 Semiconductor Components Industries, Llc Power MOSFET device having low on-resistance and method
EP2043158B1 (en) * 1996-07-19 2013-05-15 SILICONIX Incorporated Trench DMOS transistor with trench bottom implant
JP3915180B2 (ja) * 1997-07-03 2007-05-16 富士電機デバイステクノロジー株式会社 トレンチ型ｍｏｓ半導体装置およびその製造方法
US6262453B1 (en) * 1998-04-24 2001-07-17 Magepower Semiconductor Corp. Double gate-oxide for reducing gate-drain capacitance in trenched DMOS with high-dopant concentration buried-region under trenched gate
JP2000269487A (ja) * 1999-03-15 2000-09-29 Toshiba Corp 半導体装置及びその製造方法
JP2001036071A (ja) * 1999-07-16 2001-02-09 Toshiba Corp 半導体装置の製造方法
JP2001102576A (ja) * 1999-09-29 2001-04-13 Sanyo Electric Co Ltd 半導体装置
US6285060B1 (en) * 1999-12-30 2001-09-04 Siliconix Incorporated Barrier accumulation-mode MOSFET

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101834205B (zh) * 2009-03-13 2012-08-08 三垦电气株式会社 半导体装置及其制造方法
CN101834205A (zh) * 2009-03-13 2010-09-15 三垦电气株式会社 半导体装置及其制造方法
CN101997030B (zh) * 2009-08-17 2012-07-04 力士科技股份有限公司 具有浅沟槽结构的沟槽mosfet及其制造方法
CN101673673A (zh) * 2009-09-22 2010-03-17 上海宏力半导体制造有限公司 外延片形成方法及使用该方法形成的外延片
CN102244095B (zh) * 2010-05-11 2013-05-22 力士科技股份有限公司 一种功率半导体器件
CN102244095A (zh) * 2010-05-11 2011-11-16 力士科技股份有限公司 一种功率半导体器件
CN102945843A (zh) * 2012-11-30 2013-02-27 上海宏力半导体制造有限公司 检测结构和电阻测量方法
CN102945843B (zh) * 2012-11-30 2016-12-21 上海华虹宏力半导体制造有限公司 检测结构和电阻测量方法
CN105793987A (zh) * 2013-10-03 2016-07-20 德克萨斯仪器股份有限公司 沟槽栅极沟槽场板半垂直半横向mosfet
CN105793987B (zh) * 2013-10-03 2019-11-22 德克萨斯仪器股份有限公司 沟槽栅极沟槽场板半垂直半横向mosfet
CN107342226A (zh) * 2017-07-19 2017-11-10 无锡新洁能股份有限公司 超小单元尺寸纵向超结半导体器件的制造方法
CN113745339A (zh) * 2021-09-07 2021-12-03 无锡新洁能股份有限公司 高可靠性功率半导体器件及其制作方法
CN114613848A (zh) * 2022-05-10 2022-06-10 南京微盟电子有限公司 一种低压沟槽栅功率器件及其制造方法
CN114613848B (zh) * 2022-05-10 2022-07-19 南京微盟电子有限公司 一种低压沟槽栅功率器件及其制造方法
CN117727776A (zh) * 2023-12-19 2024-03-19 深圳市创飞芯源半导体有限公司 沟槽型mosfet器件及制备方法、电子设备及制备方法

Also Published As

Publication number Publication date
JP2005510881A (ja) 2005-04-21
CN100474616C (zh) 2009-04-01
TW200300593A (en) 2003-06-01
EP1454360A1 (en) 2004-09-08
US7094640B2 (en) 2006-08-22
KR20040053339A (ko) 2004-06-23
US20030094624A1 (en) 2003-05-22
KR100957584B1 (ko) 2010-05-13
WO2003046997A1 (en) 2003-06-05
EP1454360A4 (en) 2008-12-17
US6657254B2 (en) 2003-12-02
US20040113203A1 (en) 2004-06-17
AU2002348308A1 (en) 2003-06-10

Similar Documents

Publication Publication Date Title
CN100474616C (zh) 具有增加的导通电阻的沟槽mosfet器件
CN1171318C (zh) 具有低导通电阻的高压功率金属氧化物半导体场效应晶体管
CN100477255C (zh) 具有较低栅极电荷结构的沟槽mosfet
KR100305978B1 (ko) 트랜지스터의표면에저농도로도핑된에피택셜영역을갖는전계효과트렌치트랜지스터
CN1220273C (zh) 具有双扩散体分布的沟槽mosfet器件及制造方法
KR100270796B1 (ko) 자기정렬셀을 가진 mos게이트소자의 제조방법
CN100375293C (zh) 具有多晶硅源极接触结构的沟槽mosfet器件
JP4743744B2 (ja) フローティングアイランド電圧維持層を有する半導体パワーデバイス
KR100990294B1 (ko) 도핑된 칼럼들을 포함하는 고전압 전력 ｍｏｓｆｅｔ
CN1227722C (zh) 制造沟槽栅dmos晶体管的方法
US20030075760A1 (en) Semiconductor device and method of manufacturing the same
US6750104B2 (en) High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching using an etchant gas that is also a doping source
CN1109358C (zh) 制造双扩散mos晶体管的方法
CN1610964A (zh) 用于制造具有包括用快速扩散形成的掺杂柱体的电压维持区的高压功率mosfet的方法
CN110518056A (zh) 横向扩散金属氧化物半导体器件及其制造方法
CN1565051A (zh) 具有带易于浮岛形成的台阶式沟槽的电压维持层的功率半导体器件的制造方法
CN1539169A (zh) 对称沟槽mosfet器件及其制造方法
CN106571394A (zh) 功率器件及其制造方法
CN1552105A (zh) 具有深植入结的功率mosfet
CN1274028C (zh) 具有减小导通电阻的双扩散场效应晶体管
CN1701425A (zh) 具有低导通电阻的高电压功率mosfet
KR100948663B1 (ko) 복수의 트렌치 ｍｏｓｆｅｔ 셀들을 포함하는 디바이스를 형성하는 방법, 및 얕은 및 깊은 도펀트 주입물 형성 방법
CN1132238C (zh) 半导体元件及其制造方法
CN101136436A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090401

Termination date: 20171120