CN1661918A - 时钟占空系数校正电路 - Google Patents
时钟占空系数校正电路 Download PDFInfo
- Publication number
- CN1661918A CN1661918A CN2004100619516A CN200410061951A CN1661918A CN 1661918 A CN1661918 A CN 1661918A CN 2004100619516 A CN2004100619516 A CN 2004100619516A CN 200410061951 A CN200410061951 A CN 200410061951A CN 1661918 A CN1661918 A CN 1661918A
- Authority
- CN
- China
- Prior art keywords
- signal
- unit
- internal clock
- clock signal
- occupation efficiency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims description 27
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 19
- 238000006243 chemical reaction Methods 0.000 claims description 18
- 230000000630 rising effect Effects 0.000 claims description 12
- 230000007423 decrease Effects 0.000 claims description 10
- 230000000295 complement effect Effects 0.000 claims description 9
- 230000001915 proofreading effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 4
- 230000001105 regulatory effect Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 101100232433 Arabidopsis thaliana IDD6 gene Proteins 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L5/00—Automatic control of voltage, current, or power
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
- H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Dc-Dc Converters (AREA)
- Pulse Circuits (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
Abstract
本发明公开一种校正内部时钟信号的占空系数为1∶1的时钟占空系数校正电路。该时钟占空系数校正电路包含一时钟缓冲器单元、一电荷泵单元、一比较控制单元、一电压比较单元、一计数器及一D/A转换器。该时钟占空系数校正电路将一差分内部时钟信号转换为与该差分内部时钟信号的脉冲宽度相对应的电压电平，且比较该电压电平以产生一计数信号。此外，该时钟占空系数校正电路响应该计数信号而依一预定比率分配一参考电压，以产生占空系数校正信号，且通过使用该占空系数校正信号的电压电平差来校正该差分内部时钟信号的占空系数。
Description
技术领域
本发明概括地说涉及一种用于维持一时钟信号以具有1∶1占空系数(duty ratio)的时钟占空系数校正电路，且更具体地涉及一种时钟占空系数校正电路，其用于以电方式转换一内部时钟信号，且接着通过使用已转换的电信号的一电平差产生具有1∶1的预定占空系数的内部时钟信号，而与一外部施加时钟信号无关。
背景技术
在一半导体器件中精确地控制一时钟信号的占空系数以使用该时钟信号输入/输出数据是很重要的。
一般而言，一具有50％占空系数的时钟信号已广泛地使用在一诸如半导体集成电路的数字时钟应用领域中。该50％占空系数意指该时钟信号的一高电平和该时钟信号的一低电平时间相同。
因此，占空系数校正电路用以在一半导体器件中产生一具有50％占空系数的时钟信号。如果该占空系数校正电路接收一具有除50％外的其他占空系数的时钟信号时，其会将该时钟信号转换以具有一50％占空系数。
图1为一公开于美国专利第6,518,809号中的一时钟占空系数校正电路的方块图。图2是图1的详细电路图。
时钟占空系数校正电路包含一高脉冲至电荷转换器11、一低脉冲至电荷转换器12、一电荷差分器13、一数字转换器逻辑电路14及一解码器15。
脉冲至电荷转换器11和12将自一时钟驱动电路(未示出)输出的时钟信号CLK_OUT的一高电平脉冲宽度和一低电平脉冲宽度，分别转换成电压电平。将被转换成电压电平的时钟信号与一先前在电荷差分器13中设定的一参考电压VREF比较。电荷差分器13产生驱动信号START和STOP响应该比较结果，以驱动数字转换器逻辑电路14。数字转换器逻辑电路14响应驱动信号START和STOP施行一二进制计数操作，且输出一具有多个位的计数信号至解码器15。解码器15根据一计数值输出一用于校正该时钟信号CLK_OUT的占空系数的控制信号PU/UD到时钟驱动电路(未示出)。控制信号PU/PD会通/断(on/off)该时钟驱动电路的一PU/PD MOS(未示出)，且控制该时钟信号CLK_OUT使其具有50％的占空系数。
常规时钟占空系数校正电路通过控制在用于产生一时钟信号的时钟驱动单元中MOS晶体管的大小(size)，来调节占空系数。然而，控制MOS晶体管大小的方法会使校正解析度降低，且其应用在一用于接收差分时钟信号的***中不适当。
此外，图1的时钟占空系数校正电路具有比一直接比较方法更多的比较差错，因为其以先前设定的参考电压比较至电荷转换器11和12的该脉冲该脉冲输出电压。同时，图1的时钟占空系数校正电路具有较大的功率消耗，因为其通过使用二比较器比较电压，如图2所示。
发明内容
因此，本发明的一目的在于提供一改进的时钟占空系数校正电路，用于在一使用差分时钟信号的半导体器件中，以低功率消耗校正高解析度的占空系数，因而使得该半导体器件即使在高频下也能够稳定地操作。
在一实施例中，一时钟占空系数校正电路包含一时钟缓冲器单元、一电荷泵(charge pump)单元、一比较控制单元、一电压比较单元、一计数器及一D/A转换器。
该时钟缓冲器单元通过使用占空系数校正信号的电压电平差，校正一差分内部时钟信号的占空系数。该电荷泵单元响应一泵控制信号，将该差分内部时钟信号转换为一与该差分内部时钟信号的脉冲宽度对应的电压电平。该比较控制单元响应该差分内部时钟信号，输出该泵控制信号和一比较控制信号。该电压比较单元响应该比较控制信号，通过比较从该电荷泵单元输出的信号的电压电平而激励(activate)一计数控制信号。该计数器响应该计数控制信号，以一预定单位增加或减少多个位计数器信号。该D/A转换器响应该计数器信号，依一预定比率分配一参考电压，且输出该占空系数校正信号。
附图说明
在阅读以上详细说明且参考附图后，将可明了将可明了本发明的其他方面和优点，其中：
图1为一常规时钟占空系数校正电路的方块图；
图2为图1的详细电路图；
图3为根据本发明一实施例的时钟占空系数校正电路的方块图；
图4为图3的上升(rising)时钟缓冲器的详细电路图；
图5为图3的电荷泵单元的详细电路图；
图6为图3的电压比较单元的详细电路图；
图7为图3的D/A转换器的详细电路图；及
图8为表示根据本发明一实施例的时钟占空系数校正电路的操作示意图。
具体实施方式
本发明将参考附图详细说明。
图3为根据本发明一实施例的时钟占空系数校正电路的方块图。
在一实施例中，时钟占空系数校正电路包括：一上升时钟缓冲器100、一下降(falling)时钟缓冲器200、一电荷泵单元300、一比较控制单元400、一电压比较单元500、一计数器600和一D/A转换器700。
上升时钟缓冲器100和下降时钟缓冲器200根据由D/A转换器700施加的占空系数校正信号RVREF/FVREF的电压电平，校正差分内部时钟信号iRCLK和iFCLK以具有1∶1的占空系数，而与从外部输入的差分时钟信号CLK与CLKB的占空系数无关。接着，时钟缓冲器100和200通过使用该占空系数校正信号RVREF/FVREF的电压电平差，改变串联至一用于接收差分时钟信号CLK和CLKB的NMOS晶体管的一NMOS晶体管的逻辑阈值。结果，流过对应NMOS晶体管的电流量受控制，且该差分内部时钟信号iRCLK和iFCLK的占空系数得以校正。上述上升时钟缓冲器100和下降时钟缓冲器200缓冲时钟信号CLK和CLKB。虽然上升时钟缓冲器100的配置和下降时钟缓冲器200相同，但占空系数校正信号RVREF/FVREF和差分时钟信号CLK/CLKB施加到不同位置。
当作为泵控制信号的一启用信号(enable signal)EN和一重置信号RST被激励时，电荷泵单元300将由时钟缓冲器100和200输出的差分内部时钟信号iRCLK和iFCLK，转换为与信号iRCLK和iFCLK的脉冲宽度对应的电压电平RCKVO和FCKVO。电荷泵单元300预充电该输出信号以具有相同电压电平。
比较控制单元400响应内部时钟信号iRCLK，按一预定周期产生泵控制信号EN和RST及一比较控制信号CMP_PU，且分别输出该信号至电荷泵单元300和比较单元500。如果差分内部时钟信号iRCLK和iFCLK的占空系数匹配完成，比较控制单元400改变泵控制信号EN和RST及比较控制信号CMP_PU的产生周期。
当比较控制信号CMP_PU被激励时，电压比较单元500比较来自电荷泵单元300而被转换为电压电平的输出信号RCKVO和FCKVO，且视比较结果选择性地激励计数控制信号INC或DEC。
计数器600响应计数控制信号INC和DEC，输出一具有多个位N的计数信号CNT<0:N-1>，且施行一二进制计数操作，用于以“1”增加或减少计数信号CNT<0:N-1>的大小。即，如果在计数控制信号INC被激励至一高电平时，计数器600以“1”加入计数信号CNT，且如果计数信号DEC激励至一高电平时，以“1”减少计数信号CNT。
D/A转换器700，响应由计数器600提供的N位计数信号CNT<0:N-1>，将参考电压VDD依一预定比率分配且输出经分配的信号至转换器100和200，该信号为具有模拟电压电平的占空系数校正信号RVREF/FVREF。接着，D/A转换器700响应计数信号CNT<0:N-1>，选择性地通/断多个并联的无源电阻装置，以输出2N个电压电平。结果，流过该无源电阻装置的电流量受控制，且占空系数校正信号RVREF和FVREF的模拟电压电平得以调节。
图4为图3的上升时钟缓冲器100的详细电路图。
上升时钟缓冲器100包括传输门电路TG1和TG2、NMOS晶体管N1至N5，及反相器IV1。连接在电源电压端VDD和输出节点A之间的传输门电路TG1，响应启用信号EN和一节点B的信号而通/断。连接在在电源电压端VDD和输出节点B之间的传输门电路TG2，响应节点B的信号和启用信号EN而通/断。串联在输出节点A和C间的NMOS晶体管N1和N2，其具有栅极以分别接收时钟信号CLK和占空系数校正信号RVREF。串联在输出节点B和C间的NMOS晶体管N3和N4，其具有栅极以分别接收时钟信号CLKB和占空系数校正信号FVREF。在节点C和一接地电源间连接的NMOS晶体管N5具有栅极以接收启用信号EN。反相器IV1反相输出节点A的信号，且输出该内部时钟信号iRCLK。
下降时钟缓冲器200具有与上升时钟缓冲器100相同的配置。然而，在下降时钟缓冲器200中，差分时钟信号CLK/CLKB与占空系数校正信号RVREF/FVREF以彼此相反的方向提供。因此，下降时钟缓冲器200在此并未示出。
图5为图3的电荷泵单元300的详细电路图。
电荷泵单元300包含一AND门(与门)AD1、一第一电压转换单元302、一第二电压转换单元304及一输出电压等效单元306。
AND门AD1响应作为泵控制信号的启用信号EN和重置信号RST，激励第一电压转换单元302和第二电压转换单元304。AND门AD1对启用信号EN和一已反相的重置信号/RST施行一AND操作，且将操作结果输出至第一电压转换单元302和第二电压转换单元304。
当来自AND门AD1的输出信号被激励时，第一电压转换单元302将内部时钟信号iRCLK转换为与信号iRCLK的脉冲宽度相对应的电压电平RCKVO。第一电压转换单元302包括电阻R1与R2、NMOS晶体管N6和N7、及一电容器C1。电阻R1连接在电源电压端VDD和节点D之间。串联在节点D和一接地电压端间的NMOS晶体管N6和N7，具有栅极以接收内部时钟信号iRCLK和来自AND门AD1的输出信号。电阻R2连接在节点D和输出节点E间。电容器C1连接在输出节点E和接地电压端之间。
当来自AND门AD1的输出信号被激励时，第二电压转换单元304将内部时钟信号iFCLK转换为与信号iFCLK的脉冲宽度相对应的电压电平FCKVO。第二电压转换单元304包含电阻R3和R4、NMOS晶体管N8和N9、及一电容器C2。电阻R3连接电源电压端VDD和节点F间。串联在节点F和一接地电压端间的NMOS晶体管N8和N9具有栅极以分别接收内部时钟信号iFCLK和来自AND门AD1的输出信号。电阻R4连接在节点F和输出节点G间。电容C2连接在输出节点G和接地电压端之间。
当来自AND门AD1的输出信号被去激励时，输出电压等效单元306预充电该输出节点E和G的电压至相同的电平。输出电压等效单元306包含一用于反相来自AND门AD1的输出信号的反相器IV2、及一NMOS晶体管N10，其在输出节点E和G间连接，且具有栅极以接收来自反相器IV2的输出信号。
图6为图3的电压比较单元500的详细电路图。
电压比较单元500包括一比较器CMP1、NAND门ND1和ND2及反相器IV3和IV4。比较器CMP1比较来自电荷泵单元300的输出信号的电压电平RCKVO和FCKVO。NAND(与非)门ND1对比较控制信号CMP_PU和比较器CMP1的输出信号施行一NAND操作。NAND门ND2对比较控制信号CMP_PU和来自比较器CMP1已反相的输出信号施行一NAND操作。反相器IV3将来自NAND门ND1的一输出信号反相，且输出计数控制信号INC用于以“1”增加计数器600的计数操作。反相器IV4将来自NAND门ND2的一输出信号反相，且输出计数控制信号DEC用于以“1”减少计数器600的计数操作。因此，当比较控制信号CMP_PU被激励时，如果电压电平RCKVO高于电压电平FCKVO，计数控制信号INC被激励至一高电平；且如果电压电平FCKVO高于电压电平RCKVO，计数控制信号DEC被激励至一高电平。
图7为图3的D/A转换器700的详细电路图。
D/A转换器700包含一第一校正信号产生单元710和一第二校正信号产生单元720。第一校正信号产生单元710响应计数信号CNT<0:N-1>/CNTB<0:N-1>和计数信号CNT<0:N-1>/CNTB<0:N-1>的互补信号(complement)，控制无源电阻装置的通/断操作，且输出占空系数校正信号RVREF。第二校正信号产生单元720响应计数信号CNT<0:N-1>/CNTB<0:N-1>和计数信号CNT<0:N-1>/CNTB<0:N-1>的互补信号，控制和第一校正信号产生单元710相反的无源电阻装置的通/断操作，且输出占空系数校正信号FVREF。
第一校正信号产生单元710包含一第一分压单元712和一第二分压单元714，及一校正信号输出单元716。第一分压单元712响应计数信号CNT<0:N-1>/CNTB<0:N-1>，控制串联的无源电阻装置的通/断操作。第二分压单元714响应计数信号CNT<0:N-1>/CNTB<0:N-1>的互补信号，控制串联的无源电阻装置的通/断操作。校正信号输出单元716根据第一分压单元712和第二分压单元714所分配的参考电压，将占空系数校正信号RVREF输出。
第一分压单元712包含电阻R5至R10、传输门电路TG3至TG7及NMOS晶体管N11。电阻R5至R10串联在电源电压端VDD和一节点I间，且各电阻比基本电阻R大1(20)、2(21)、4(22)、8(23)，...，2N-1倍。在此，串联电阻的数目根据计数器600的计数信号CNT<0:N-1>/CNTB<0:N-1>的位数而决定。在本发明一实施例中，使用5位的计数信号CNT<0:N-1>/CNTB<0:N-1>。传输门电路TG3至TG7和电阻R5至R9一对一对应地并联，且响应计数信号CNT<0:4>和CNTB<0:4>而通/断，以调节电源电压端VDD和节点I间的电阻。例如，当计数信号CNT<0:4>为“01111”时，传输门电路TG3至TG6开通，但传输门电路TG7关断。结果，在电源电压端VDD和节点I间的电阻为16R+32R＝48R。
第二分压单元714包含电阻R11至R16及传输门电路TG8至TG12。电阻R11至R14串联在节点I和J间，且位置与围绕节点I的电阻R5至R10对称，且各电阻比基本电阻R大1(20)、2(21)、4(22)、8(23)，...，2N-1倍。传输门电路TG8至TG12和电阻R11至R15一对一对应地并联，且响应计数信号CNT<0:4>和CNTB<0:4>而通/断，以调节该节点I和J间的电阻。在此，传输门电路TG8至TG12接收与传输门电路TG3至TG7相反的计数信号CNT<0:4>及CNTB<0:4>，且施行与传输门电路TG3至TG7相反的通/断操作。例如，当计数信号CNT<0:4>为“01111”时，传输门电路TG8至TG11关断，但传输门电路TG12开通。结果，在节点I和J间的电阻为8R+4R+2R+R+32R＝47R。
因此，当计数信号CNT<0:4>为“01111”时，从第一校正信号产生单元710输出的占空系数校正信号RVREF的电压，成为(47R/(48R+47R))×VDD＝0.495VDD。连接在节点J和接地电压端间的NMOS晶体管N11具有栅极以接收一启用信号DCCEN。该启用信号DCCEN在DRAM的一自行更新模式(IDD6模式)中被去激励至一低电平，且中断了流经电阻R5至R16的电流。
校正信号输出单元716包括一电阻R17及一电容器C3。电阻R17连接在节点I和一输出节点间，且电容器C3连接在该输出节点和接地电压端间。
在与第一校正信号产生单元710相比较，第二校正信号产生单元720施行与第一校正信号产生单元710相反的通/断操作。其他配置与操作原理与第一校正信号产生单元710相同。
当计数信号CNT<0:4>为“01111”时，从第二校正信号产生单元720输出的占空系数校正信号FVREF，成为(48R/(48R+47R))×VDD＝0.505VDD。
依此方式，D/A转换器700通过调节介于电源电压VDD和节点I间以及节点I和J间的电阻，控制占空系数校正信号RVREF和FVREF，响应计数信号CNT<0:4>/CNTB<0:4>与它们的互补信号。
图8为表示根据本发明一实施例的时钟占空系数校正电路的操作的示意图。
当按0.55×tCK占空系数施加该外部时钟信号CLK时，在时钟占空系数校正电路的初始操作中，从上升时钟缓冲器100和下降时钟缓冲器200输出的内部时钟信号iRCLK和iFCLK分别成为0.55×tCK和0.45×tCK。
当启用信号EN被激励成“高”且重置信号RST被激励成“低”，如果将内部时钟信号iRCLK和iFCLK施加到电荷泵单元300时，取决于内部时钟信号iRCLK和iFCLK的脉冲宽度，NMOS晶体管N6开通的周期和NMOS晶体管N8开通的周期将不同。结果，相对应的电容器C1和C2的电压不同。即，因为由NMOS晶体管N6和N8泄漏的电流量有差异，泄漏大量电流的第一电压转换单元302的电压电平RCKVO，变得比第二电压转换单元304的电压电平FCKVO低。结果，比较器CMP1的输出变“低”。
因为比较器CMP1的输出为“低”，当比较控制信号CMP_PU被激励成“高”时，计数控制信号INC变“低”且计数控制信号DEC变“高”，且该信号INC和DEC被提供至计数器600。
计数器600根据计数控制信号DEC的激励将计数减少“1”。
例如，当计数器600的初始计数信号CNT<0:4>为“01111”时，计数控制信号DEC的施加将计数信号CNT<0:4>变成“01110”，如图8中所示。
当计数信号CNT<0:4>为“01111”时，在第一分压单元712中的传输门电路TG3至TG6开通且传输门电路TG7关断，用于接收计数信号CNT<0:4>，且在电源电压端VDD和节点I间的电阻成为48R(16R+32R)。在用于接收计数信号CNT<0:4>的互补信号的第二分压单元714中，传输门电路TG8至TG11关断且传输门电路TG12开通，而在节点I和J间的电阻变成47R(8R+4R+2R+1R+32R)。结果，占空系数校正信号RVREF的初始电压电平变成47R/(48R+47R)×VDD＝0.495VDD。
然而，因为第二校正信号产生单元720的传输门电路施行与第一校正信号产生单元710相反的通/断操作，占空系数校正信号FVREF的初始电压电平变成(48R/(48R+47R))×VDD＝0.505VDD。
以此方法，虽然占空系数校正信号FVREF和RVREF的初始电压差显示为0.01VDD，在图8中所示的电压电平几乎相同。
然而，如果计数控制信号DEC的施加将计数信号CNT<0:4>变成“01110”时，传输门电路TG4至TG6开通且传输门电路TG3和TG7关断，且在电源电压端和节点I间的电阻增加成为49R(16R+1R+32R)。接着，传输门电路TG9至TG11关断且传输门电路TG8和TG12开通，而在节点I和J间的电阻增加成46R(8R+4R+2R+32R)。结果，占空系数校正信号RVREF的电压电平变成(46R/(49R+46R))×VDD＝0.484VDD，而占空系数校正信号FVREF的电压电平变成(49R/(49R+46R))×VDD＝0.516VDD。二信号的电压电平差增加至0.032VDD。
如果在上升时钟缓冲器100中占空系数校正信号RVREF的电压电平降低，NMOS晶体管N2的阈值电压变低，且内部时钟信号iRCLK的脉冲宽度会减少一些。另一方面，在下降时钟缓冲器200中占空系数校正信号FVREF的电压电平增加，且内部时钟信号iFCLK的脉冲宽度增加一些。因此，内部时钟信号iRCLK和iFCLK的占空系数被校正一点。
然而，因为内部时钟信号iRCLK和iFCLK的占空系数未完全校正，在电荷泵单元300的输出电压RCKVO和FCKVO中的电平差变小，但计数控制信号DEC持续按该电平差以一高脉冲产生。
由于计数控制信号DEC持续地激励，计数信号CNT<0:4>持续地减少“1”。计数信号CNT<0:4>的减少，会逐渐增加占空系数校正信号FVREF和RVREF的电压电平差。在占空系数校正信号FVREF和RVREF电平差的增加会持续，直到内部时钟信号iRCLK和iFCLK的占空系数被完全校正。
如果占空系数校正完成，比较控制单元400改变泵控制信号EN、RST及比较控制信号CMP_PU的产生周期。
如果与初始状态相反，内部时钟信号iFCLK的脉冲宽度变得比内部时钟信号iRCLK大，电荷泵单元300的电压电平RCKVO会变得比电压电平FCKVO大。结果，计数控制信号INC被激励至一高脉冲，以“1”增加计数信号CNT<0:4>，且再度调节占空系数校正信号FVREF和RVREF的电压电平以校正占空系数。
在本发明一实施例中，调节串联至用于接收时钟信号CLK/CLKB的NMOS晶体管的NMOS晶体管的阈值电压。结果，内部时钟信号iRCLK和iFCLK的占空系数被经常地维持着，而不受外部时钟信号CLK/CLKB的占空系数的影响。
如先前的讨论，根据本发明一实施例的一时钟占空系数校正电路以电方式转换内部时钟信号，且通过使用已转换电信号的电平差来产生具有1∶1的占空系数的内部时钟信号，不受外部施加时钟信号的影响。因此，能在一半导体器件中通过使用一差分时钟信号以低功率消耗校正高解析度的占空系数，因而使得该半导体器件即使在高频下亦能稳定地操作。
虽然在本文中已通过以举例方式在图中表示及详细说明特定实施例，可对本发明进行各种修改及有替代性形式。然而，应了解本发明不局限于所公开的特定形式。而是本发明涵盖落入由随附权利要求所界定的本发明精神与范畴内的所有修改、等效物及替代物。
Claims (7)
1.一种时钟占空系数校正电路，其包含：
一时钟缓冲器单元，其用于通过使用占空系数校正信号的电压电平差校正一差分内部时钟信号的占空系数；
一电荷泵单元，其用于响应一泵控制信号，将该差分内部时钟信号转换成一与该差分内部时钟信号的脉冲宽度对应的电压电平；
一比较控制单元，其用于响应该差分内部时钟信号，输出该泵控制信号和一比较控制信号；
一电压比较单元，其用以响应该比较控制信号，通过比较来自该电荷泵单元转换的该电压电平，激励一计数控制信号；
一计数器，其用于响应该计数控制信号，按一预定单位增加或减少多个位计数器信号；及
一D/A转换器，其用于响应该计数器信号，依一预定比率分配一参考电压且输出该占空系数校正信号。
2.如权利要求1所述的电路，其中该时钟缓冲单元通过根据该占空系数校正信号的电压电平差，来改变一第二MOS晶体管的阈值电压，该第二MOS晶体管串联至一用于接收一外部输入差分时钟信号的第一MOS晶体管，且控制流经该第一MOS晶体管和该第二MOS晶体管的电流量，以校正该差分内部时钟信号的占空系数。
3.如权利要求2所述的电路，其中该时钟缓冲器单元包含：
一上升时钟缓冲器，其用于根据该占空系数校正信号的电压电平差，校正该差分内部时钟信号的一第一内部时钟信号的占空系数；及
一下降时钟缓冲器，其用于根据该占空系数校正信号的电压电平差，校正该差分内部时钟信号的一第二内部时钟信号的占空系数。
4.如权利要求1所述的电路，其中该电荷泵单元包含：
一第一电压转换单元，其用于当该泵控制信号被激励时，将该差分内部时钟信号的一第一内部时钟信号转换成与该第一内部时钟信号的该脉冲宽度对应的电压电平；
一第二电压转换单元，其用于当该泵控制信号被激励时，将该差分内部时钟信号的一第二内部时钟信号转换成与该第二内部时钟信号的该脉冲宽度对应的电压电平；及
一输出电压等效单元，其用于当该泵控制信号被去激励时，预充电该第一电压转换单元的一输出电平，使其与该第二电压转换单元的输出电平相等。
5.如权利要求1所述的电路，其中该比较控制单元在该差分内部时钟信号的该占空系数被校正后，改变该泵控制信号与该比较控制信号的产生周期。
6.如权利要求1所述的电路，其中该D/A转换器包含：
一第一校正信号产生单元，其用于通过根据该计数信号和该计数信号的一互补信号，而控制无源电阻装置的通/断操作来输出一第占空系数校正信号；及
一第二校正信号产生单元，其用于通过根据该计数信号和该计数信号的一互补信号，而控制与该第一校正信号产生单元相反的无源电阻装置的通/断操作来输出一第二占空系数校正信号。
7.如权利要求6所述的电路，其中各该第一校正信号产生单元和该第二校正信号产生单元包含：
一第一分压单元，其包含多个串联的第一电阻装置及多个与该第一电阻装置一对一对应的传输门电路，该多个传输门电路与该相对应的电阻装置并联且响应该计数信号而通/断，且用于控制流经该第一电阻装置的电流量；
一第二分压单元，其包含多个串联的第二电阻装置及多个与该第二电阻装置一对一对应的传输门电路，该多个传输门电路与该相对应的电阻装置并联且响应该计数信号的一互补信号而通/断，且用于控制流经该第二电阻装置的电流量；及
一校正信号输出单元，其用于根据由该第一分压单元和该第二分压单元所分配的一参考电压来输出该占空系数校正信号。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR0011936/2004 | 2004-02-23 | ||
| KR0011936/04 | 2004-02-23 | ||
| KR1020040011936A KR100557580B1 (ko) | 2004-02-23 | 2004-02-23 | 클럭 듀티비 보정 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1661918A true CN1661918A (zh) | 2005-08-31 |
| CN1326322C CN1326322C (zh) | 2007-07-11 |
Family
ID=34858803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100619516A Expired - Fee Related CN1326322C (zh) | 2004-02-23 | 2004-06-29 | 时钟占空系数校正电路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7142028B2 (zh) |
| KR (1) | KR100557580B1 (zh) |
| CN (1) | CN1326322C (zh) |
| TW (1) | TWI260859B (zh) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100753036B1 (ko) * | 2005-09-29 | 2007-08-30 | 주식회사 하이닉스반도체 | 펄스 제어 장치 |
| KR100701423B1 (ko) * | 2005-09-29 | 2007-03-30 | 주식회사 하이닉스반도체 | 듀티 보정 장치 |
| US20070252622A1 (en) * | 2006-04-13 | 2007-11-01 | Hector Saenz | A System for Threshold Reference Voltage Compensation in Pseudo-Differential Signaling |
| KR100890041B1 (ko) * | 2006-12-29 | 2009-03-25 | 주식회사 하이닉스반도체 | 반도체 소자의 클럭 버퍼 회로 |
| US7532033B2 (en) * | 2007-01-12 | 2009-05-12 | Himax Technologies Limited | Source driver and level shifting apparatus thereof |
| US7724056B2 (en) * | 2007-02-08 | 2010-05-25 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device operating in synchronism with clock and method for controlling duty of clock |
| US7656745B2 (en) | 2007-03-15 | 2010-02-02 | Micron Technology, Inc. | Circuit, system and method for controlling read latency |
| US7612598B2 (en) * | 2007-04-27 | 2009-11-03 | Semiconductor Energy Laboratory Co., Ltd. | Clock signal generation circuit and semiconductor device |
| KR20090089500A (ko) | 2008-02-19 | 2009-08-24 | 주식회사 하이닉스반도체 | 듀티 싸이클 보정 회로 |
| CN102111130B (zh) * | 2009-12-28 | 2015-01-07 | 无锡中星微电子有限公司 | 占空比纠正电路 |
| KR101053543B1 (ko) * | 2010-04-30 | 2011-08-03 | 주식회사 하이닉스반도체 | 클럭 듀티 보정회로 |
| KR101818505B1 (ko) | 2011-07-11 | 2018-01-15 | 삼성전자 주식회사 | 듀티비 보정 회로 |
| JP5854673B2 (ja) * | 2011-07-12 | 2016-02-09 | キヤノン株式会社 | 固体撮像装置 |
| TWI551029B (zh) * | 2015-03-13 | 2016-09-21 | 晶致半導體股份有限公司 | 具有馬達停轉設定之馬達驅動裝置及其驅動方法 |
| US9813067B2 (en) * | 2015-06-10 | 2017-11-07 | Micron Technology, Inc. | Clock signal and supply voltage variation tracking |
| KR20170046389A (ko) * | 2015-10-21 | 2017-05-02 | 삼성전자주식회사 | 듀티 사이클 정정 회로, 이를 포함하는 반도체 장치 및 듀티 사이클 정정 회로의 동작방법 |
| US9865317B2 (en) | 2016-04-26 | 2018-01-09 | Micron Technology, Inc. | Methods and apparatuses including command delay adjustment circuit |
| JP6652707B2 (ja) * | 2016-06-24 | 2020-02-26 | 富士通株式会社 | 判定帰還型等化回路及び半導体集積回路 |
| US9997220B2 (en) | 2016-08-22 | 2018-06-12 | Micron Technology, Inc. | Apparatuses and methods for adjusting delay of command signal path |
| US10224938B2 (en) | 2017-07-26 | 2019-03-05 | Micron Technology, Inc. | Apparatuses and methods for indirectly detecting phase variations |
| US10270429B1 (en) | 2017-12-20 | 2019-04-23 | Micron Technology, Inc. | Internal clock distortion calibration using DC component offset of clock signal |
| US10833656B2 (en) | 2018-04-30 | 2020-11-10 | Micron Technology, Inc. | Autonomous duty cycle calibration |
| CN110995216B (zh) * | 2019-11-18 | 2023-05-30 | 芯创智（北京）微电子有限公司 | 一种高速时钟校准电路 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04364603A (ja) | 1991-06-12 | 1992-12-17 | Nec Corp | 半導体集積回路におけるデューティ補正回路 |
| US5315164A (en) * | 1993-05-26 | 1994-05-24 | Nec America, Inc. | Adaptive clock duty cycle controller |
| WO1995022202A1 (en) * | 1994-02-15 | 1995-08-17 | Rambus, Inc. | Amplifier with active duty cycle correction |
| JP3463727B2 (ja) * | 1997-05-09 | 2003-11-05 | 株式会社アドバンテスト | クロックパルス伝送回路 |
| US6169434B1 (en) * | 1997-09-05 | 2001-01-02 | Rambus Inc. | Conversion circuit with duty cycle correction for small swing signals, and associated method |
| US6060922A (en) * | 1998-02-20 | 2000-05-09 | Industrial Technology Research Institute | Duty cycle control buffer circuit with selective frequency dividing function |
| JP3314710B2 (ja) | 1998-03-19 | 2002-08-12 | 日産自動車株式会社 | デューティソレノイド弁の駆動制御装置 |
| JP3745123B2 (ja) | 1998-08-24 | 2006-02-15 | 三菱電機株式会社 | デューティ比補正回路及びクロック生成回路 |
| US6285226B1 (en) * | 1999-10-25 | 2001-09-04 | Xilinx, Inc. | Duty cycle correction circuit and method |
| JP3753925B2 (ja) | 2000-05-12 | 2006-03-08 | 株式会社ルネサステクノロジ | 半導体集積回路 |
| KR100384781B1 (ko) | 2000-12-29 | 2003-05-22 | 주식회사 하이닉스반도체 | 듀티 사이클 보정 회로 |
| US6518809B1 (en) * | 2001-08-01 | 2003-02-11 | Cypress Semiconductor Corp. | Clock circuit with self correcting duty cycle |
| KR100401522B1 (ko) | 2001-09-20 | 2003-10-17 | 주식회사 하이닉스반도체 | 듀티 보정 회로 |
| US6670838B1 (en) * | 2002-11-05 | 2003-12-30 | Chrontel, Inc. | Digital clock adaptive duty cycle circuit |
-
2004
- 2004-02-23 KR KR1020040011936A patent/KR100557580B1/ko active IP Right Grant
- 2004-06-21 TW TW093117968A patent/TWI260859B/zh not_active IP Right Cessation
- 2004-06-29 CN CNB2004100619516A patent/CN1326322C/zh not_active Expired - Fee Related
- 2004-06-30 US US10/879,183 patent/US7142028B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1326322C (zh) | 2007-07-11 |
| US7142028B2 (en) | 2006-11-28 |
| US20050184780A1 (en) | 2005-08-25 |
| KR100557580B1 (ko) | 2006-03-03 |
| TWI260859B (en) | 2006-08-21 |
| TW200529561A (en) | 2005-09-01 |
| KR20050083423A (ko) | 2005-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1661918A (zh) | 时钟占空系数校正电路 | |
| CN1113362C (zh) | 减少其输入缓冲电路所消耗的电流的同步型半导体存储器 | |
| TWI630617B (zh) | 電壓感知適應性靜態隨機存取記憶體寫入輔助電路 | |
| CN1242475C (zh) | 电平移动器 | |
| CN1945738A (zh) | 用于动态随机存取内存(dram)局部字符线驱动器的电路 | |
| CN1790541A (zh) | 堆积式体结构的半导体存储器件和驱动该器件字线的方法 | |
| CN1519853A (zh) | 用于降低单片直流电流的片上终接电路、方法及存储*** | |
| CN1585271A (zh) | 半导体集成电路 | |
| CN1210341A (zh) | 带有对用于选择存储单元的辅助字线的控制的半导体存储器件 | |
| CN1100388C (zh) | 输入/输出电压检测型衬底电压发生电路 | |
| CN1591683A (zh) | 数据输出驱动器 | |
| US9473163B1 (en) | Preamplifier circuit and SAR ADC using the same | |
| CN1968014A (zh) | 校准电路和备有校准电路的半导体装置 | |
| CN110892481A (zh) | 用于向表示数据的多电平信号提供另外的驱动的设备和方法 | |
| CN1758375A (zh) | 内部电压提供电路 | |
| CN1236558C (zh) | 脉冲信号转变延迟调节电路 | |
| CN1097343C (zh) | 接口电路和设定其确定电平的方法 | |
| CN1992072A (zh) | 用于半导体存储器件的片上终端电路与方法 | |
| US7206876B2 (en) | Input/output interface of an integrated circuit device | |
| CN1921012A (zh) | 用于在非易失性存储器器件中产生提升电压的电路 | |
| CN1101081C (zh) | 半导体存储装置的输入电路 | |
| CN1236451C (zh) | 电容耦合的驱动电路 | |
| US20210103430A1 (en) | Power supplier circuit and operation method | |
| US9093167B2 (en) | Oscillator circuit with location-based charge pump enable and semiconductor memory including the same | |
| CN1643766A (zh) | 利用mos晶体管的电压转换器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070711 Termination date: 20160629 |