CN1100388C - 输入/输出电压检测型衬底电压发生电路 - Google Patents

输入/输出电压检测型衬底电压发生电路 Download PDF

Info

Publication number
CN1100388C
CN1100388C CN97119055A CN97119055A CN1100388C CN 1100388 C CN1100388 C CN 1100388C CN 97119055 A CN97119055 A CN 97119055A CN 97119055 A CN97119055 A CN 97119055A CN 1100388 C CN1100388 C CN 1100388C
Authority
CN
China
Prior art keywords
output
cmos inverter
signal
voltage
data input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN97119055A
Other languages
English (en)
Other versions
CN1197332A (zh
Inventor
许英道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of CN1197332A publication Critical patent/CN1197332A/zh
Application granted granted Critical
Publication of CN1100388C publication Critical patent/CN1100388C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开一种改进的输入/输出电压检测型衬底电压发生电路，它通过检测数据输入/输出端的输入电位而改变衬底电压发生电路的驱动能力，能够有效地防止衬底电位提高。该电路包括：一可变周期型振荡器，用来接收第一、第二和第三个信号作为输入并改变其周期；以及一电荷泵，用来根据一驱动信号将电荷泵给衬底，该驱动信号就是来自可变周期型振荡器的输出信号。

Description

输入/输出电压检测型 衬底电压发生电路
技术领域
本发明涉及一种输入/输出电压检测型衬底电压发生电路，具体说来，涉及一种改进的输入/输出电压检测型衬底电压发生电路，其通过对数据输入/输出端的输入电位进行检测而改变衬底电压发生电路的驱动能力，能够有效地防止衬底电位提高。
背景技术
图1表示常规衬底电压发生电路的方框图。如图所示，常规的衬底电压发生电路包括：一检测衬底40电压用的衬底电压传感器10；一受衬底电压传感器10和外部的行址选通(RASB)信号驱动的振荡器20，以及用来根据振荡器20的输出激励电荷并将该电荷供给衬底40的电荷泵30。
图2表示该常规衬底电压发生电路的电路原理图。如图所示，衬底电压传感器10包括：串联在电源电压VCC和衬底电压VBB之间的PMOS晶体管11和NMOS晶体管12和13；以及将来自PMOS晶体管11和NMOS晶体管12的漏极之间共联节点“a”的输出倒相用的反相器14。PMOS晶体管11的源极和衬底区共联，如同NMOS晶体管13的栅极和漏极一样。
PMOS晶体管11和NMOS晶体管12的栅极与接地电压VSS共联。
振荡器20包括：“与非”门21，用来对外加的RASB信号和来自衬底电压传感器10中反相器14的输出进行与非运算；彼此级联的“与非”门22，23和24，其中每一“与非”门均接收“与非”门21的输出；以及串联在一起的反相器25和26，依次用于将来自“与非”门24而且又被反馈进入“与非”门22另一输入端的输出倒相。
电荷泵30则包括：PMOS晶体管激励电容器31，其本体与VCC相联，其源极和漏极在节点“b”处与振荡器20中反相器26的输出共联，以便根据来自振荡器20的反相器26的时钟信号激励VCC或-VCC；NMOS晶体管32，用于将来自PMOS晶体管激励电容器31栅极的输出放电至VSS节点，且被配置成象二极管一样工作；以及NMOS晶体管33，用来将被激励的电荷发送给衬底电压VBB节点。
现在将参照附图解释该衬底电压发生电路的工作。
首先，衬底电压传感器10中输出节点“a”处的电位，根据衬底电压VBB的变化被确定如下。
也就是说，当VSS＞VBB+2Vtn(其中VBB表示衬底电压，而且Vtn表示NMOS晶体管的阈值电压)时，NMOS晶体管12和1 3被导通，因而通过一电流I1，从而使输出节点“a”处的电位下降到反相器14的逻辑阈值点，而且反相器14的输出变成高电平。
当VSS＜VBB+2Vtn时，输出节点“a”处的电位被提升到VCC，而且反相器14的输出变成低电平。
如图3C所示当衬底的电压为0伏时，输出节点“a”处的电位被提升到VCC，如图3B所示，而且反相器14的输出变成低电平。
因此，当低电平的RASB信号从外部输入时，或者当衬底电压VBB提高即由衬底电压传感器10输出一低电平信号时，振荡器20工作。所以，振荡器20将输出一具有预定周期的脉冲信号“b”，如图3A所示。
电荷泵30则根据来自振荡器20中节点“b”的时钟信号激励电荷，并将如此被激励的电荷输出给衬底电压VBB节点，从而使提高的衬底电压VBB下降。
即，当电平为VCC的时钟信号由节点“b”输入时，电荷泵30中的激励电容器3 1便将节点“C”处的电位激励到电平VCC。与此同时，由于NMOS晶体管32的漏极和栅极是互联的，故此NMOS晶体管32根据被激励的电压VCC被接通。
因此，在节点“c”处被激励到VCC的电位将被放电到VSS节点，直到其电位到达NMOS晶体管32的阈值电压Vt1为止。
当来自振荡器20中节点“b”的时钟信号为低电平时，激励电容器3 1将节点“c”处的电位激励到—VCC。首先，节点“c”处的电位由于NMOS晶体管32上的阈值电压Vt1而下降到—Vcc+Vt1，并在NMOS晶体管33上提高到阈值电压Vt2，因而变成—Vt2。与此同时，衬底电压VBB为0伏。
电荷泵30根据来自振荡器20的时钟信号重复进行激励操作。当节点“c”的电位变成—Vcc+Vt1+Vt2时，便获得VSS＞VBB+Vt1+Vt2，而且NMOS晶体管12和13被接通。振荡器20不受来自衬底电压传感器10的高电平信号控制，而且此激励操作便停止。图4表示常规的数据输入/输出端子。
如图所示，常规的数据输入/输出端子包括：“与非”门34和35，其中每一“与非”门的一输入端接收使能信号EN，且其另一输入端分别接收输出数据DO和DOB；反相器36和37，分别用来将“与非”门34及35的输出倒相；以及串联在电源电压VCC和接地电压VSS之间的NMOS晶体管38和39，它们的栅极分别接收反相器36和37的输出。
NMOS晶体管38和39的本体区是和衬底电压VBB相联的。
在此数据输入/输出端子按数据写入方式工作期间，当输入到数据输入/输出该端子的低电平电压由于噪声等等因素下降到-Vtn以下时，NMOS晶体管38被导通，而且电源Ids从VCC流向输入/输出端I/O。
因而便产生衬底电流Isub，并由于电流Ids的作用通过本体区注入部供给衬底，从而使衬底电压提高。
然而在常规的衬底电压发生电路中，衬底电压发生电路根据衬底电压检测信号或外加的RAS信号驱动，然后将电荷供给衬底。与此同时，当以数据输入/输出端的电流Isub为基础提高该衬底电压发生电路的驱动能力时，其驱动能力在正常工作区中可能过分提高，而且耗电量可能增加。
除此而外，相对于以数据输入/输出端的电流变化为基础的衬底电压变化来说，这种衬底电压发生电路是不稳定的。
发明内容
因此，本发明的目的在于提供一种输入/输出电压检测型衬底电压发生电路，它能够克服常规技术中遇到的上述难题。
本发明的另一个目的，在于提供一种改进的输入/输出电压检测型衬底电压发生电路，它通过对数据输入/输出端的输入电位检测而改变衬底电压发生电路的驱动能力，能够有效地防止衬底电位提高。
为了达到上述目的，本发明一种数据输入/输出检测型衬底电压发生电路，它包括：
用于检测衬底电压的衬底电压传感器；
用于检测数据输入/输出端电压的数据输入/输出电压检测单元；
一按照行址选通(RASB)信号和衬底电压传感器的输出信号受到驱动的可变周期型振荡器，用来根据数据输入/输出电压检测单元的输出信号来改变驱动信号的周期；以及
一电荷泵，用来根据如此受控的驱动信号的周期将电荷泵给衬底，
其特征在于，所述可变周期型振荡器包括：
与非门，其接收RASB信号和衬底电压传感器的输出信号；
第一和第二传输门，其能够根据数据输入/输出电压检测单元的输出信号进行工作；
第四CMOS反相器，其接收第一和第二传输门的输出；
第五CMOS反相器，其根据与非门的输出信号来接收第四CMOS反相器的输出；
第六CMOS反相器，其根据与非门的输出信号来接收第五CMOS反相器的输出；
第七CMOS反相器，其接收第六CMOS反相器的输出；以及
第八CMOS反相器，其接收第七CMOS反相器的输出，从而第一和第二传输门接收第六和第八CMOS反相器的输出，而且第六CMOS反相器的输出成为驱动信号。
本发明的更多优点、目的和特性，由以下的描述将变得更加清楚。
附图说明
从以下所作的详细描述和附图中将能更充分地理解本发明，而给出这些附图仅为了说明的目的，因而不是对本发明的限定，其中，
图1为表示常规衬底电压发生电路的方框图；
图2为表示常规衬底电压发生电路的详细电路图；
图3A至3C为图2中电路的电压波形图；
图4为表示常规数据输入/输出端子的电路图；
图5为表示根据本发明的输入/输出电压检测型衬底电压发生电路的方框图；
图6为表示图5电路中数据输入/输出电压检测单元的详细电路图，以及
图7为表示图5电路中可变周期型振荡器的详细电路图。
具体实施方式
图5表示根据本发明的输入/输出电压检测型衬底电压发生电路。
在本发明中，除了图1表示的常规电路中的衬底电压传感器10和电荷泵30之外，进一步提供有：数据输入/输出电压检测单元100，用来检测数据输入/输出端子的电压；以及可变周期型振荡器200，用来接收外加的RASB信号和来自数据输入/输出电压检测单元100及衬底电压传感器10的输出，并且改变其时钟信号的周期。
如图6所示，数据输入/输出电压检测单元100包括：-PMOS晶体管49，其源极与接地电压VSS相连接，其栅极与数据输入/输出端子相连接，漏极与其衬底本体区相连接；由PMOS晶体管51和NMOS晶体管52组成的第一CMOS反相器，用来接收经过节点“d”的来自PMOS晶体管49的漏极电压；由PMOS晶体管54和NMOS晶体管55组成的第二CMOS反相器，用来接收由晶体管51和52组成的第一CMOS反相器的输出；以及由晶体管56和57组成的第三CMOS反相器，用来接收第二CMOS反相器54及55的输出并且输出一个检测信号SE。
如图7所示的可变周期型振荡器200，包括：第一传输门61和第二传输门62，它们可以根据来自数据输入/输出电压检测单元100的检测信号SE和来自反相器69的被倒相的检测信号进行工作；一“与非”门63，用来对衬底电压传感器10的输出信号和外部输入的RASB信号进行“与非”运算；一个第四CMOS反相器64，用来将通过第一传输门61输入的驱动信号DRV的信号电平倒相；一个第五CMOS反相器65和一个第六CMOS反相器66，受来自“与非”门63的输出信号驱动，依次将来自CMOS反相器64的输出信号倒相并输出一新的驱动信号；用来将驱动信号DRV的信号电平倒相的第七CMOS反相器67；以及第八CMOS反相器68，用来将第七CMOS反相器67的输出信号倒相，并且将被倒相的输出信号通过第二个传输门62传送给第四CMOS反相器64作为其输入。
第四、第七和第八CMOS反相器64、67和68，是由串联在电源电压VCC和接地电压VSS之间的PMOS晶体管和NMOS晶体管组成的，它们的栅极共连在一起。第五和第六CMOS反相器65和66，其中每一反相器均包括两个PMOS晶体管和两个NMOS晶体管，这些PMOS晶体管的相应栅极相连，分别接收“与非”门63的输出信号和来自前一级的CMOS反相器的输出信号，且其漏极共连在一起；两个NMOS晶体管被串联在PMOS晶体管的漏极和接地电压VSS之间，其栅极分别相连，以分别接收“与非”门63的输出信号和前一极CMOS反相器的输出信号。
现在将对本发明的数据输入/输出电压检测型衬底电压发生器的运作进行解释。
首先，当数据输入/输出端子的电位降到预定的电平以下时，数据输入/输出电压检测单元100输出一高电平的检测信号SE；当数据输入/输出端子的电位高于预定的电平时，该电压检测单元100输出一低电平的检测信号SE，而且衬底电压传感器10对于衬底电压VBB进行检测。
因此，可变周期振荡器200是由衬底电压传感器10的输出信号驱动的，并根据来自数据输入/输出电压检测单元100的输出电平加长或者缩短对于电荷泵30驱动信号DRV的周期，从而控制电荷泵30的激励，以便有可能防止衬底电压在短时间内升高。
也就是说，当图6所示数据输入/输出端的电位降到—Vtp时(Vtp表示PMOS晶体管49的阈值电压)，此PMOS晶体管49被导通，因而流过电流I2。与此同时，NMOS晶体管42，44和48以及PMOS晶体管41，43，45，46和47保持在闭合状态。
因此，当节点d处的电位降低而且PMOS晶体管51被接通时，NMOS晶体管55和PMOS晶体管56依次被接通，并且在高电平的电源电压VCC下通过输出端输出一高电平的检测信号SE。
此外，当数据输入/输出端子的电位超过—Vtp时，通过输出端输出一低电平的检测信号SE。
当数据输入/输出端的电位降到—Vtp而且高电平的检测信号SE由数据输入/输出电压检测单元100中输出时，如图7所示，第一传输门61被导通，而且来自可变周期振荡器200的驱动信号DRV的确定周期的通道便按照三列结构形成，即由第四、第五和第六CMOS反相器64，65和66形成，从而使该衬底电压发生电路的驱动能力提高。
此外，当输入一低电平的外部RASB信号或者衬底电压VBB提高(即当由衬底电压传感器10输出一低电平信号时)时，  “与非”门63将输出一高电平信号，从而驱动第五和第六CMOS反相器65和66。
因此，保持高电平或者低电平的驱动信号DRV，通过第一传输门61依次被第四、第五和第六CMOS反相器64，65和66倒相，然后输出，从而使该驱动信号DRV的周期缩短。
反之，当数据输入/输出端的电位超过—Vtp而且低电平的检测信号SE由数据输入/输出电压检测单元100中输出时，第二传输门62被导通，而且来自可变周期振荡器200的驱动信号DRV的确定周期的通道便按照五列结构形成，即由第四、第五、第六、第七和第八CMOS反相器64，65，66，67和68来形成。
因此，保持为高电平或者低电平的驱动信号DRV，将通过第二传输门62依次被第四、第五、第六、第七和第八CMOS反相器64，65，66，67和68倒相并且输出，从而使驱动信号DRV的周期延长(拉长)。
此后，当驱动信号DRV的周期根据来自可变周期振荡器200的驱动信号DRV变短时，电荷泵30将提高激励的电荷数，且当周期变长时，将减少激励的电荷致。
最后，在本发明中，当衬底电压开始升高时，来自可变周期振荡器200的驱动信号DRV的周期缩短，从而使单位时间内激励的电荷的次数提高，由此可能防止衬底电压升高。
如上所述，在本发明中，该衬底电压发生电路是根据外部输入的RASB信号或者衬底电压(VBB)检测信号被驱动的，仅当数据输入/输出端子的电位下降时该电压发生电路的驱动能力才提高，从而使该电路对于降低电耗量更加有效。
此外，有可能更加迅速地解决衬底电压由于数据输入/输出端电位变化而发生变化的问题，并且直接通过检测该数据输入/输出端的电位和根据变化了的驱动信号控制电荷激励操作的次数，能将升高的衬底电压稳定。
尽管本发明的最佳实施例是为了说明目的进行公开的，然而本领域的技术熟练人员将会理解，各种变换、增加和替换都是可能的，而不离开本发明所附权利要求中列举的范围和精神。

Claims (3)

1.一种数据输入/输出检测型衬底电压发生电路，它包括：
用于检测衬底电压的衬底电压传感器；
用于检测数据输入/输出端电压的数据输入/输出电压检测单元；
一按照行址选通(RASB)信号和衬底电压传感器的输出信号受到驱动的可变周期型振荡器，用来根据数据输入/输出电压检测单元的输出信号来改变驱动信号的周期；以及
一电荷泵，用来根据如此受控的驱动信号的周期将电荷泵给衬底，
其特征在于，所述可变周期型振荡器包括：
与非门，其接收RASB信号和衬底电压传感器的输出信号；
第一和第二传输门，其能够根据数据输入/输出电压检测单元的输出信号进行工作；
第四CMOS反相器，其接收第一和第二传输门的输出；
第五CMOS反相器，其根据与非门的输出信号来接收第四CMOS反相器的输出；
第六CMOS反相器，其根据与非门的输出信号来接收第五CMOS反相器的输出；
第七CMOS反相器，其接收第六CMOS反相器的输出；以及
第八CMOS反相器，其接收第七CMOS反相器的输出，从而第一和第二传输门接收第六和第八CMOS反相器的输出，而且第六CMOS反相器的输出成为驱动信号。
2.如权利要求1所述的电路，其中，当数据输入/输出电压检测单元的输出信号为低电平时，所述驱动信号通过一五列结构的确定周期通道被输出，其中，第四到第八CMOS反相器串联在该通道中；当数据输入/输出电压检测单元的输出信号为高电平时，所述驱动信号由一三列结构的确定周期通道中输出，其中，第四到第六CMOS反相器串联在该通道中。
3.如权利要求1所述的电路，其中所述的数据输入/输出电压检测单元的输出信号是从一组器件输出的，这组器件包括：PMOS晶体管，其源极与接地电压连接，其栅极与数据输入/输出电压连接，其漏极与衬底连接；第一CMOS反相器，用来接收PMOS晶体管的漏极电位；第二CMOS反相器，用来接收第一CMOS反相器的输出；以及第三CMOS反相器，用来接收第二CMOS反相器的输出。
CN97119055A 1997-04-22 1997-10-17 输入/输出电压检测型衬底电压发生电路 Expired - Fee Related CN1100388C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019970014968A KR100273210B1 (ko) 1997-04-22 1997-04-22 데이터 입출력 감지형 기판전압 발생회로
KR14968/1997 1997-04-22

Publications (2)

Publication Number Publication Date
CN1197332A CN1197332A (zh) 1998-10-28
CN1100388C true CN1100388C (zh) 2003-01-29

Family

ID=19503558

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97119055A Expired - Fee Related CN1100388C (zh) 1997-04-22 1997-10-17 输入/输出电压检测型衬底电压发生电路

Country Status (5)

Country Link
US (1) US5952872A (zh)
JP (1) JP2932433B2 (zh)
KR (1) KR100273210B1 (zh)
CN (1) CN1100388C (zh)
DE (1) DE19749602C2 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6194954B1 (en) * 1997-12-31 2001-02-27 Hyundai Electronics Industries Co., Ltd. Voltage controlled generator for semiconductor devices
KR100300034B1 (ko) * 1998-02-07 2001-09-06 김영환 반도체소자의기판전압인가회로
KR100309459B1 (ko) * 1998-04-13 2001-12-17 김영환 반도체장치의기판전압발생기
US6078211A (en) * 1998-10-14 2000-06-20 National Semiconductor Corporation Substrate biasing circuit that utilizes a gated diode to set the bias on the substrate
US6380571B1 (en) 1998-10-14 2002-04-30 National Semiconductor Corporation CMOS compatible pixel cell that utilizes a gated diode to reset the cell
KR100307525B1 (ko) * 1998-11-26 2001-11-15 김영환 기판전압감지제어회로
KR100300077B1 (ko) * 1999-07-28 2001-11-01 김영환 가변 오실레이션 주기를 갖는 차지펌프회로
JP4087544B2 (ja) * 2000-02-28 2008-05-21 三菱電機株式会社 バッファ回路およびホールド回路
JP2001332696A (ja) 2000-05-24 2001-11-30 Nec Corp 基板電位検知回路及び基板電位発生回路
KR100567533B1 (ko) * 2004-03-03 2006-04-03 주식회사 하이닉스반도체 차지 펌프 회로
KR100576922B1 (ko) * 2004-04-19 2006-05-03 주식회사 하이닉스반도체 고전압 발생 회로
KR100604657B1 (ko) * 2004-05-06 2006-07-25 주식회사 하이닉스반도체 최적화된 내부전압을 공급할 수 있는 전원공급회로를구비하는 반도체 메모리 장치
KR100780619B1 (ko) * 2006-08-31 2007-11-30 주식회사 하이닉스반도체 반도체 장치
KR100900785B1 (ko) * 2007-05-14 2009-06-02 주식회사 하이닉스반도체 반도체 소자의 내부전압 발생기 및 발생방법
KR100897300B1 (ko) * 2008-03-11 2009-05-14 주식회사 하이닉스반도체 반도체 메모리 장치의 펌핑 전압 생성 회로
KR20100026728A (ko) * 2008-09-01 2010-03-10 주식회사 하이닉스반도체 내부전압 생성회로
FR2942396B1 (fr) 2009-02-25 2012-06-22 Hill Rom Ind Sa Dispositif support de tete ou d'avant-bras gonflable
CN101976940A (zh) * 2010-10-12 2011-02-16 上海交通大学 开关电源转换器开关管驱动自举电路
KR101950322B1 (ko) * 2012-12-11 2019-02-20 에스케이하이닉스 주식회사 전압 생성회로
CN103944553B (zh) * 2014-04-18 2017-10-24 京东方科技集团股份有限公司 一种输出缓冲器、栅极驱动电路及其控制方法
CN104317343B (zh) * 2014-09-30 2016-04-27 山东华芯半导体有限公司 一种保持mos管阈值电压恒定的电路及方法
CN112331248B (zh) * 2019-08-05 2024-05-14 上海复旦微电子集团股份有限公司 用于建立nor存储器读电压的电荷泵电路和nor存储器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5179535A (en) * 1991-05-20 1993-01-12 Mitsubishi Denki Kabushiki Kaisha Substrate bias voltage generating circuit including an internal frequency divider and driven by an externally applied clock signal
US5483486A (en) * 1994-10-19 1996-01-09 Intel Corporation Charge pump circuit for providing multiple output voltages for flash memory

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5157278A (en) * 1990-10-30 1992-10-20 Samsung Electronics Co., Ltd. Substrate voltage generator for semiconductor device
JP3510335B2 (ja) * 1994-07-18 2004-03-29 株式会社ルネサステクノロジ 半導体記憶装置、内部電源電圧発生回路、内部高電圧発生回路、中間電圧発生回路、定電流源、および基準電圧発生回路
KR0142403B1 (ko) * 1994-12-20 1998-07-15 김광호 반도체 메모리장치의 전원승압회로
KR0179845B1 (ko) * 1995-10-12 1999-04-15 문정환 메모리의 기판전압 공급제어회로
KR100223770B1 (ko) * 1996-06-29 1999-10-15 김영환 반도체 장치의 문턱전압 제어회로

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5179535A (en) * 1991-05-20 1993-01-12 Mitsubishi Denki Kabushiki Kaisha Substrate bias voltage generating circuit including an internal frequency divider and driven by an externally applied clock signal
US5483486A (en) * 1994-10-19 1996-01-09 Intel Corporation Charge pump circuit for providing multiple output voltages for flash memory

Also Published As

Publication number Publication date
CN1197332A (zh) 1998-10-28
US5952872A (en) 1999-09-14
JPH10303369A (ja) 1998-11-13
KR100273210B1 (ko) 2000-12-15
KR19980077728A (ko) 1998-11-16
DE19749602C2 (de) 2003-02-27
DE19749602A1 (de) 1998-10-29
JP2932433B2 (ja) 1999-08-09

Similar Documents

Publication Publication Date Title
CN1100388C (zh) 输入/输出电压检测型衬底电压发生电路
US6765428B2 (en) Charge pump device for semiconductor memory
CN1116683C (zh) 读出放大器电路
CN1149737C (zh) 半导体集成电路
US20020014908A1 (en) Device for voltage multiplication with high efficiency, combination of the device with a battery-operated apparatus, and low-power loss generation of a programming voltage
CN1026543C (zh) 信号延迟电路
CN1107955C (zh) 半导体存储器件的增压电路
CN1392568A (zh) 半导体存储器件的字线驱动器
CN1114991C (zh) 振荡电路及延迟电路
JP3337344B2 (ja) Ｃｍｏｓ回路
CN1212435A (zh) 具有三态逻辑门电路的半导体集成电路
CN1585271A (zh) 半导体集成电路
CN1773823A (zh) 电荷泵浦电路及使用其的直流转换设备
CN1161790C (zh) 升压电路
CN1921007A (zh) 高温度灵敏性地生成负偏压的方法
CN1280413A (zh) 升压电路
CN1130022C (zh) 与时钟信号同步工作的半导体电路装置
CN1716740A (zh) 升降压电路
CN1249726C (zh) 用于半导体存储器器件的高压发生电路
CN1838325A (zh) 非易失性存储装置的高电压开关电路
CN1090407C (zh) 模式设定电路
US6831500B2 (en) Noise-reduced voltage boosting circuit
CN1703779A (zh) 半导体集成电路
CN1236558C (zh) 脉冲信号转变延迟调节电路
CN1650522A (zh) 具有全电压摆动运行的低功率动态逻辑门电路

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030129

Termination date: 20131017