CN1551353A - 包括金属互连和金属电阻器的半导体器件及其制造方法 - Google Patents
包括金属互连和金属电阻器的半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN1551353A CN1551353A CNA200410059562XA CN200410059562A CN1551353A CN 1551353 A CN1551353 A CN 1551353A CN A200410059562X A CNA200410059562X A CN A200410059562XA CN 200410059562 A CN200410059562 A CN 200410059562A CN 1551353 A CN1551353 A CN 1551353A
- Authority
- CN
- China
- Prior art keywords
- insulating barrier
- lower interconnect
- layer
- cap layer
- metal resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 181
- 239000002184 metal Substances 0.000 title claims abstract description 181
- 239000004065 semiconductor Substances 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 229910052802 copper Inorganic materials 0.000 claims abstract description 36
- 239000010949 copper Substances 0.000 claims abstract description 36
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 33
- 230000004888 barrier function Effects 0.000 claims description 106
- 238000000034 method Methods 0.000 claims description 54
- 230000015572 biosynthetic process Effects 0.000 claims description 36
- 239000003990 capacitor Substances 0.000 claims description 32
- 239000000203 mixture Substances 0.000 claims description 17
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 15
- 238000005516 engineering process Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 7
- HWEYZGSCHQNNEH-UHFFFAOYSA-N silicon tantalum Chemical compound [Si].[Ta] HWEYZGSCHQNNEH-UHFFFAOYSA-N 0.000 claims description 7
- 229910052715 tantalum Inorganic materials 0.000 claims description 7
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 7
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 150000001879 copper Chemical class 0.000 claims 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 description 138
- 238000005530 etching Methods 0.000 description 22
- 239000007772 electrode material Substances 0.000 description 3
- 230000003628 erosive effect Effects 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 206010037660 Pyrexia Diseases 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000027950 fever generation Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种包括金属互连和金属电阻器的半导体器件及其制造方法，使得金属电阻器可靠地电连接于金属互连。该制造方法包括步骤：在绝缘层中形成铜的下部互连，在绝缘层上形成帽盖层以覆盖并保护下部互连，在帽盖层中形成窗口以选择性地露出下部互连的上表面，并在帽盖层上形成通过窗口与下部互连的上表面接触的金属电阻器。然后在绝缘层中形成电接触。可选择地，可以在电接触形成后在绝缘层上形成金属电阻器。
Description
技术领域
本发明涉及一种制造半导体器件的方法。具体来说，本发明涉及一种包括电连接于金属互连的金属电阻器的半导体器件及其制造方法。
背景技术
近年来，随着有线和无线通讯***的重大发展，芯片上***(system-onchip，SOC)半导体器件的设计有了显著的发展，其中SOC半导体器件用来处理模拟或混合信号。同样，目前的SOC半导体器件需要高质量的电阻器。特别是，半导体器件需要电阻器之间的良好匹配特性。
图1是传统半导体器件的电路图，说明了电阻器的特性。
参考图1，需要电阻器11和13之间的良好匹配特性以使传统半导体器件具有提高的操作特性。更具体地，如果得到的电阻器11和13具有匹配特性，则电阻器图形必须制造得一致。最重要的，电阻值必须不受电阻器形成后所进行的其它半导体器件制造工艺的影响。
通常，半导体器件的电阻器由多晶硅或者利用有源区构成。然而，由于难以形成具有高精确度的电阻器图形，因此难以控制由这类电阻器提供的电阻值。并且，电阻器图形的特性容易受其形成后其它制造工艺的影响。因此，已经提出各种形状的金属电阻器以克服由多晶硅或利用有源区构成的电阻器所造成的限制。例如，日期为2002年8月16日、名称为“Method ofManufacturing Semiconductor Device(制造半导体器件的方法)”的日本专利特许公开公报No.2002-231891披露了一种连接于铝合金层的金属电阻器的形成方法。
然而，在高质量半导体器件的制造中形成金属电阻器仍然存在问题。例如，典型的高质量半导体器件需要多层之间的电连接。通过在层之间延伸的接触孔中形成接触来提供电连接。然而，难以获得这种接触与形成在层上的金属电阻器之间的可靠连接。例如，通过蚀刻工艺形成接触孔。由于在形成接触孔时的过蚀刻，可能将大大损坏或完全损失金属电阻器。
图2到4说明了将金属电阻器与接触连接时可能产生的问题。
参考图2到4，为了形成典型的多层半导体器件，穿过第一绝缘层21形成第一互连31，在第一绝缘层21上形成保护层41，并在保护层41上形成金属电阻器50。接下来，形成蚀刻停止层45以覆盖金属电阻器50并在第一互连31上延伸。在蚀刻停止层45上形成第二绝缘层25。然后，通过蚀刻第二绝缘层25形成接触孔27和29。接触孔27和29穿透第二绝缘层25。第一接触孔27与第一互连31对准并设置于其上，第二接触孔29将用于连接金属电阻器50和互连。
当这个蚀刻工艺完成时，设置在金属电阻器50上的蚀刻停止层45的一部分首先被露出，如图2所示。此时，第一接触孔27和第二接触孔29被蚀刻到相同的深度。然而，第一互连31的上表面必须由第一接触孔27露出。因此，还要进一步进行蚀刻工艺，如图3所示，直到第一接触孔27也露出蚀刻停止层45。然后，甚至进一步进行蚀刻工艺以选择性去除蚀刻停止层45。结果，第二接触孔29开始露出金属电阻器50。
一旦除去了蚀刻停止层45，第一接触孔27露出保护层41但不是第一互连31。因此，继续进行蚀刻工艺，直到最终露出第一互连31。这种延长的蚀刻工艺严重侵蚀了露出的金属电阻器。结果，由第二接触孔29露出的金属电阻器50的部分53变薄甚至完全被去除。
形成第一接触37和第二接触39以分别填充接触孔27和29。在第二绝缘层25上形成第三绝缘层28。然后穿过第三绝缘层28形成与接触37和39连接的第二互连35，如图4所示。这样，第二互连35通过第二接触39经由金属电阻器50的薄部分53与金属电阻器50电连接。虽然第二接触39与金属电阻器50的薄部分53的主表面接触，但是大量电流从第二接触39流过金属电阻器50的侧部55。
换言之，第二接触39和金属电阻器50之间流过大电流的有效接触区域受到限制，并且电流被集中到金属电阻器50的侧部55上。电流在侧部55的集中会使侧部55局部发热，从而造成侧部55与第二接触39之间的接触失效。在这种情况下，金属电阻器50与第二接触39之间的电连接变得不可靠，甚至造成它们之间的短路。因此，必须避免在接触孔27和29的形成期间对金属电阻器50的侵蚀。然而，这在实践中是难以做到的。
而且，在半导体器件中使用的金属电阻器50的薄层电阻应为几百欧姆/cm2或更高。为此，形成金属电阻器50的金属层应具有不大于1000的厚度。然而，由薄金属层形成金属电阻器50使其更加有可能发生接触的失效。也就是说，需要约500的蚀刻裕度以完成接触孔27和29的形成。然而，这样的蚀刻裕度很可能使金属电阻器50的露出部分被严重侵蚀。另一方面，如果金属电阻器50不薄，则金属电阻器50的电阻值就不会足够高。
因此，半导体器件中金属电阻器的使用受到形成器件时使用的典型工艺的相关问题的限制。
发明内容
本发明要解决的技术问题是提供一种包括可靠地电连接于金属互连的金属电阻器的半导体器件。
本发明要解决的另一技术问题是提供一种制造具有金属电阻器的半导体器件的方法，该方法避免了在形成连接金属电阻器和金属互连的接触期间对金属电阻器的一部分的侵蚀或去除。
根据本发明的一个方面，一种半导体器件包括：被绝缘层包围的铜互连；覆盖并保护该互连的帽盖层；以及通过帽盖层中的窗口与互连的上表面接触的金属电阻器。
根据本发明的另一方面，半导体器件包括：互连，覆盖互连的绝缘层，贯穿绝缘层并电连接于互连的诸如接触拴的电接触，以及在绝缘层上延伸并接触电接触的金属电阻器。
半导体器件还可以包括设置在绝缘层上的MIM电容器。优选地，金属电阻器由与MIM电容器的下电极或上电极相同的材料构成。
根据本发明的另一方面，提供一种制造半导体器件的方法，包括：形成绝缘层，形成被绝缘层包围的铜的下部互连，在绝缘层上形成帽盖层以覆盖并保护下部互连，在帽盖层中形成窗口以选择性露出下部互连的上表面，以及在帽盖层上形成金属电阻器以通过窗口与下部互连的上表面接触。
根据本发明的又一方面，提供一种制造半导体器件的方法，包括：形成绝缘层；形成被绝缘层包围的铜的第一下部互连和第二下部互连，在绝缘层上形成帽盖层以覆盖并保护第一下部互连和第二下部互连，在帽盖层中形成窗口以选择性地露出第一下部互连的上表面，在帽盖层上形成金属电阻器以通过窗口与第一下部互连的上表面接触，形成第二绝缘层以覆盖金属电阻器，形成贯穿第二绝缘层的电接触以便接触第二下部互连，以及形成电连接于接触的上部互连。
根据本发明的又一方面，提供一种制造半导体器件的方法，包括：形成绝缘层，形成被绝缘层包围的铜的第一下部互连和第二下部互连，在绝缘层上形成帽盖层以覆盖并保护第一下部互连和第二下部互连，在帽盖层中形成窗口以选择性地露出第一下部互连的上表面，在帽盖层上形成通过窗口与第一下部互连的上表面接触的金属层，构图金属层以形成MIM电容器的金属电极和通过窗口与第一下部互连接触的金属电阻器，形成第二绝缘层以覆盖金属电阻器和电容器，形成贯穿第二绝缘层的电接触以接触第二下部互连，以及形成电连接于接触的上部互连。
下部互连的形成可以包括：在绝缘层中形成沟槽，在绝缘层上形成铜层以填充沟槽，并平面化铜层直到露出绝缘层的上表面。结果，下部互连呈现出沟槽的形状。
并且，帽盖层可以由氮化硅或碳化硅构成。金属电阻器可以由钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)或氮化硅钽(TaSiN)构成。电接触和上部互连可以采用镶嵌工艺由铜层构成。
与金属电阻器同时形成的金属电极(即由相同金属层构成的金属电极)可以是电容器的上电极。在这种情况下，帽盖层可以在上电极的下面延伸起到电容器介电层的作用。本发明的方法还可包括在帽盖层下面与上电极相对地形成下电极。例如，与第一下部互连和第二下部互连同时可在绝缘层中形成下电极。
可选择地，本发明的方法可以包括在该帽盖层上形成下电极。在这种情况下，在下电极上形成不连续的介电层。
尽管如此，与金属电阻器同时形成的金属电极(即由相同金属层构成的金属电极)可以是电容器的下电极。在这种情况下，形成介电层以覆盖下电极，并在介电层上与下电极相对地形成上电极。
根据本发明的又一方面，提供一种制造半导体器件的方法，包括：形成绝缘层，形成被绝缘层包围的铜的第一下部互连、第二下部互连和第三下部互连，在绝缘层中形成帽盖层以覆盖并保护互连，在帽盖层中形成第一窗口以选择性地露出第一下部互连的上表面，在帽盖层上形成下电极层以通过第一窗口与第一下部互连的上表面接触，构图下电极层以形成MIM电容器的下电极和通过第一窗口与第一下部互连接触的第一金属电阻器，形成介电层以覆盖第一金属电阻器和第一下电极，在介电层和帽盖层中形成第二窗口以选择性地露出第二下部互连的上表面，在介电层上形成上电极层以通过第二窗口与第二下部互连的上表面接触，构图上电极层以形成与下电极相对的上电极和通过第二窗口与第二下部互连接触的第二金属电阻器，形成第二绝缘层以覆盖第二金属电阻器和上电极层，形成贯穿第二绝缘层并与第三互连的上表面接触的电接触，以及形成电连接于该接触的上部互连。
根据本发明的又一方面，提供一种制造半导体器件的方法，包括：形成互连，形成绝缘层以覆盖互连，形成贯穿绝缘层并电连接于互连的电接触，以及在绝缘层上形成接触电接触的金属电阻器。
接触可以由铜体构成。在这种情况下，该方法还可以包括在金属电阻器的下面形成帽盖层以覆盖并保护铜接触体的表面，以及在帽盖层中形成窗口以露出铜接触体的表面。
附图说明
本发明的上述以及其它目的、特征和优点将通过以下结合附图对优选实施例的详细描述而变得更加明显，其中：
图1是具有电阻器特性的传统半导体器件的电路图；
图2到4是半导体器件结构的横截面图，说明了制造包括金属电阻器的传统多层半导体器件的方法；
图5到10是说明根据本发明的半导体器件制造方法第一实施例的半导体器件结构的横截面图，其中金属电阻器电连接于金属互连；
图11A和11B是根据本发明半导体器件的金属电阻器的平面图；
图12到14是说明根据本发明的半导体器件制造方法第二实施例的半导体器件结构的横截面图，其中金属电阻器电连接于金属互连；
图15到18是说明根据本发明的半导体器件制造方法第三实施例的半导体器件结构的横截面图，其中金属电阻器电连接于金属互连；
图19到22是说明根据本发明的半导体器件制造方法第四实施例的半导体器件结构的横截面图，其中金属电阻器电连接于金属互连；
图23是说明根据本发明的半导体器件制造方法第五实施例的半导体器件结构的横截面图，其中金属电阻器电连接于金属互连；以及
图24是说明根据本发明的半导体器件制造方法第六实施例的半导体器件结构的横截面图，其中金属电阻器电连接于金属互连。
具体实施方式
将参考附图更加全面地描述本发明。在附图中，为清楚起见，层的厚度被放大，并且在所有附图中相同的附图标记用于表示相同的元件。
实施例1
参考图5，形成下部互连210和230以穿过第一绝缘层110延伸。第一绝缘层形成在半导体衬底100上，并在半导体衬底和第一绝缘层110之间设置能使半导体器件(例如，晶体管)运行的器件。半导体器件可以是处理模拟或混合信号的SOC半导体器件。更通常地，衬底100优选地具有包括上介电层的上部分。该上部分可以包括已嵌入有导体或线的金属间介电层(inter metal dielectric，IMD)或层间介电层(interlevel dielectric，ILD)。由此，可以认为半导体衬底包括半导体晶片、形成在晶片中的有源和无源器件以及形成在晶片上的绝缘层和导电层。无论如何，术语衬底的“上部分”可以指半导体晶片上的最上层，例如绝缘层和/或导线层。
并且，为说明的目的，第一下部互连210指那些连接金属电阻器的下部互连，而第二下部互连230指那些通过通路接触连接上部互连的下部互连。下部互连210和230可以是铜互连，优选采用镶嵌工艺形成。例如，在衬底上形成第一绝缘层110后，在第一绝缘层110中形成第一沟槽111，并通过电镀第一绝缘层110形成铜层以填充第一沟槽111。在这种情况下，可以在铜层下设置金属阻挡层和籽晶层。然后，采用化学机械抛光(chemicalmechanical polishing，CMP)将铜层平面化，从而形成下部互连210和230。
虽然由铜层构成的下部互连210和230具有约1.7μΩ·μm的高电导率，并且具有优良的电特性，但是铜层本身容易被大气损坏。具体来说，当其暴露在大气中时，下部互连210和230会被氧化或污染。
因此，在下部互连210和230上形成薄的帽盖层300，如图6所示，以防止下部互连210和230被氧化或污染。帽盖层300可以由绝缘材料构成，如氮化硅(SiN)和碳化硅(SiC)。由于仅需要防止下部互连210和230的上表面暴露在空气中，因此帽盖层300形成诸如仅几百的厚度。
参考图7，选择性蚀刻帽盖层300，从而形成露出第一下部互连210上表面的窗口301。这些窗口301将用于连接金属电阻器与第一下部互连210。因此，仅在第一下部互连210上形成窗口301。
参考图8，在帽盖层300上形成金属电阻器层，该金属电阻器层具有约30到1000的厚度以与第一下部互连210的上表面接触。金属电阻器层可以由各种材料构成，如钛、氮化钛、钽、氮化钽和氮化硅钽。金属电阻器层制作得尽量薄以便由其形成的金属电阻器提供高电阻。优选地，金属电阻器层形成约500或更小的厚度，例如，30到300。具有约500以下厚度的金属电阻器400可具有比由多晶硅或利用有源区构成的传统电阻器更高的电阻。
参考图9，采用光刻和蚀刻工艺构图金属电阻器层以便具有非常精确的轮廓。光刻和蚀刻工艺可以使用或不使用硬掩模。采用光刻和蚀刻工艺确保精确地形成金属电阻器400的图形。并且，金属电阻器400不受后续工艺的影响。这是由于后续工艺(即那些金属互连形成之后的工艺)通常不包括其它可能影响图形的线宽或金属电阻器的特性的高温热处理。由此，金属电阻器400能够具有精确到所设计的电阻器的电阻。因此，容易制造出具有匹配特性的电阻器，并且得到的半导体器件能够以高度的可靠性操作。
而且，金属电阻器400的图形可以用于获得所期望的电阻。例如，金属电阻器层的构图可以产生具有直线形状的金属电阻器451，如图11A所示，或具有在第一下部互连210之间的一系列弯曲或波状的金属电阻器453，如图11B所示。具有一系列弯曲的金属电阻器453(如图11B所示)提供比具有直线形状的相应金属电阻器451更高的电阻。
现在参考图10，形成第二绝缘层150以覆盖金属电阻器400。然后，穿过第二绝缘层150形成通路接触孔151。接触孔151对准第二下部互连230形成。因此，在形成接触孔151的蚀刻工艺中不存在对金属电阻器400的侵蚀或去除。
同时，在形成接触孔151的蚀刻工艺中，可用帽盖层300作为蚀刻停止层。如上所述，帽盖层300由氮化硅或碳化硅构成，氮化硅或碳化硅相对于用来形成第二绝缘层150的氧化硅具有高蚀刻选择性。因此，本发明无需使用参考图2到4的现有技术所述的蚀刻停止层。
在形成接触孔151后，形成接触(栓)510以填充接触孔151。接触510可以由金属构成，如铜或钨，优选为铜。
接下来，形成第三绝缘层190以覆盖接触510，然后采用镶嵌工艺在第三绝缘层190中形成第二沟槽191。随后，形成上部互连590以填充第二沟槽191，从而完成多层半导体器件结构。在这种情况下，类似于下部互连210和230，上部互连590可以由金属构成，优选为铜。
实施例2
在第二实施例中，在形成MIM电容器的上电极的同时形成金属电阻器，即无需额外的淀积和构图工艺。
参考图12，并如以上参考图5到7所述，采用镶嵌工艺在第一绝缘层110中形成下部互连210和230。并且，在形成下部互连210和230的同时，在将形成电容器的位置上形成下电极250。也就是说，在第一沟槽111的形成期间形成第三沟槽115，形成铜层以填充第一和第三沟槽111和115，然后将铜层平面化。
随后，如以上参考图6所述，在第一绝缘层110上形成帽盖层300，并在帽盖层300中形成窗口301。然后，在帽盖层300上形成上电极层410以通过窗口301与第一下部互连210接触。上电极层410可以由各种电极材料构成。例如，类似于第一实施例中的金属电阻器层，上电极层410可以由钛、氮化钛、钽、氮化钽或氮化硅钽构成。
参考图13，构图上电极层410以形成金属电阻器400和上电极411。由此，将设置在上电极411与下电极250之间的帽盖层300的部分用作电容器的介电层。
参考图14，形成第二绝缘层150以覆盖金属电阻器400和上电极411，然后形成接触510和上部互连590，如参考图10所述。
实施例3
在第三实施例中，在MIM电容器的下电极的形成期间形成金属电阻器。
参考图15，如参考图5到7所述，采用镶嵌工艺在第一绝缘层110中形成下部互连210和230。然后，如第一实施例中一样，形成帽盖层300，并在帽盖层300上形成下电极层420以通过窗口301与第一下部互连210接触。下电极层420可以由与第一实施例中的金属电阻器层相同的材料构成。
参考图16，构图下电极层420以形成金属电阻器400和下电极421。下电极421形成在将要形成电容器的位置上。
参考图17，在下电极421上形成介电层423。接着，通过在介电层423上淀积电极材料来形成上电极层，然后构图上电极层以便形成上电极425。由此，完成MIM电容器。
参考图18，在上电极425上形成第二绝缘层150。随后，形成电连接于第二下部互连230的接触510和上部互连590，如参考图10所述。
实施例4
参考图19，并如参考图5到7所述，采用镶嵌工艺在第一绝缘层110中形成下部互连210、230。并且，在形成第一和第二下部互连210和230的同时，在将形成电容器的位置上形成第三下部互连251。接着，在第一绝缘层110上形成帽盖层300，如参考图6所述。
然后，在帽盖层300中形成第一窗口303以露出第三下部互连251的上表面。接着，形成由各种金属电极材料中的任何一种构成的下电极431，该下电极通过第一窗口303与第三下部互连251接触。然后，在下电极431上形成介电层433。
参考图20，依次并且选择性地蚀刻介电层433及其下设置的帽盖层300，从而形成露出第一下部互连210上表面的第二窗口301。接着，在介电层433上形成与露出的第一下部互连210接触的上电极层430。类似于第一实施例的金属电阻器层，上电极层430可以由钛、氮化钛、钽、氮化钽和氮化硅钽构成。
参考图21，构图上电极层430以便形成金属电阻器400和上电极435。由此，完成了MIM电容器，该电容器包括上电极435、下电极431以及设置在它们之间的介电层433。并且，在该实施例中，金属电阻器400形成在与上电极435相同的层上。
参考图22，在金属电阻器400和上电极435上形成第二绝缘层150，然后如参考图10中所述的，形成接触510和上部互连590。
实施例5
在第五实施例中，在MIM电容器的下电极和上电极的形成期间形成金属电阻器。
参考图23，如参考图5到7所述，采用镶嵌工艺在第一绝缘层中形成下部互连210、230。并且，在形成第一下部互连210和第二下部互连230的同时，在将形成电容器的位置上形成第三下部互连251。并且，在形成第一和第二下部互连210和230的同时，形成第四下部互连270。然后，在第一绝缘层100上形成帽盖层300，如参考图6所述。
随后，在帽盖层300中形成第一开口或窗口303以露出第三下部互连251的上表面。与第一窗口303同时，形成第二窗口301以露出第一下部互连210的上表面。形成下电极层，如参考图17所述，以便通过第一窗口303与第三下部互连251接触并通过第二窗口301与第一下部互连210接触。然后，构图下电极层以便形成第一金属电阻器431’和下电极431。在下电极431上形成介电层433。
选择性蚀刻介电层433，如参考图20所述，从而形成露出第四下部互连270的第三窗口305。接着，形成上电极层，如参考图20所述，以便通过第三开口305与第四下部互连270接触。然后，构图上电极层以便形成第二金属电阻器435，和上电极435。由此，可以在形成MIM电容器的上电极435和下电极431的同时形成构成多层电阻器的金属电阻器435’和431’。
最后，如参考图22所述，在第二金属电阻器435’和上电极435上形成第二绝缘层150。然后，如参考图10所述，形成接触510和上部互连590。
实施例6
在第六实施例中，金属电阻器与在金属互连下形成的接触直接连接。
参考图24，如参考图5所述，采用镶嵌工艺在第一绝缘层110中形成第一下部互连210和第二下部互连230。在将连接金属电阻器的位置上形成第一下部互连210。然后，在第一绝缘层110上形成帽盖层，如参考图6所述。在本实施例中，帽盖层起第一蚀刻停止层330的作用。在第一蚀刻停止层330上形成第二绝缘层150，如参考图10所述。接着，用第一蚀刻停止层330作为蚀刻停止物，通过蚀刻工艺形成穿透第二绝缘层150的第一接触孔151和第二接触孔155。第一接触孔151和第二接触孔155分别露出第二下部互连230和第一下部互连210。
接下来，在填充第一接触孔151和第二接触孔155的同时，分别形成第一接触510和第二接触515。接触510和515可以由诸如钨的金属构成。然而，如果接触510和515由铜构成，帽盖层(图6的300)可以如参考图7所述的形成，然后在帽盖层中形成窗口(图7的301)。
随后，采用各种金属材料中的任何一种，例如钛、氮化钛、钽、氮化钽和氮化硅钽，在第二绝缘层150上形成金属电阻器层。接着，构图金属电阻器层以形成金属电阻器400，该金属电阻器直接连接于第二接触515。如果采用帽盖层(图6的300)，则金属电阻器400通过如参考图8所述的窗口(图7的301)与第二接触515直接接触。
接下来，在第一接触510上形成第二蚀刻停止层350。第二蚀刻停止层350优选由绝缘材料构成，该绝缘材料相对于后续形成的、由氮化硅构成的第三绝缘层具有足够的蚀刻选择性。
接着，在第二蚀刻停止层350上形成第三绝缘层190，如参考图10所述。然后，对准第一接触510在第三绝缘层190中形成沟槽191。注意，以第二蚀刻停止层350作为蚀刻停止物完成第三绝缘层190的蚀刻以形成沟槽191。执行该蚀刻工艺直到将第二蚀刻停止层350的露出部分除去。然后，在第一接触510顶上形成上部互连590，如参考图10所述。
在本发明的实施例中，在金属互连或连接接触形成之后，形成连接于金属互连或连接接触的金属电阻器。因此，这种方法避免了在形成用于连接接触或通路孔的接触孔的蚀刻工艺期间侵蚀或去除金属电阻器。反过来说，就是在金属电阻器和金属互连之间建立了稳定且可靠的电连接。因此，可以使用非常薄的金属层形成金属电阻器，例如，具有30到500或更小厚度的金属层。因此，金属电阻器的电阻值可以足够高。
结果，可以使用金属电阻器取代多晶硅电阻器。因此，可以在无源器件占据很大面积以及需要高的信号分辨率的半导体中使用金属电阻器。在这种情况下，由无源器件占据的面积将显著减小。
而且，金属电阻器的特性在其形成后难以改变。这是由于互连的形成未跟随在金属电阻器的形成之后，在半导体器件的制造过程中，互连形成后通常进行高温热处理。因此，金属电阻器提供相应于设计电阻的电阻值，并且可以实现具有匹配特性的模拟器件。
最后，虽然已经结合其优选实施例具体示出并描述了本发明，但是本领域技术人员能够理解，在不脱离由所附权利要求所限定的本发明的真实精神和范围的情况下，可以做出形式和细节上的各种变化。
Claims (25)
1.一种半导体器件，包括：
绝缘层；
包括被所述绝缘层包围的铜体的互连；
覆盖所述绝缘层的帽盖层，所述帽盖层具有露出所述互连的窗口；以及
沿所述帽盖层延伸并通过所述帽盖层中的所述窗口与该互连的上表面接触的金属电阻器。
2.权利要求1的器件，其中该金属电阻器的材料选自由钛、氮化钛、钽、氮化钽和氮化硅钽构成的组。
3.权利要求2的器件，其中该金属电阻器具有约30到1000的厚度。
4.权利要求1的器件，其中该帽盖层的材料选自由氮化硅和碳化硅构成的组。
5.一种半导体器件，包括：
导电互连；
覆盖所述互连的绝缘层；
穿过所述绝缘层延伸并电连接于该互连的电接触；以及
在所述绝缘层上延伸并接触所述电接触的金属电阻器。
6.一种半导体器件，包括：
绝缘层；
包括被所述绝缘层包围的铜体的互连；
设置在所述绝缘层上的MIM电容器，所述MIM电容器包括下电极、电介质和上电极；
覆盖所述绝缘层的帽盖层，所述帽盖层具有露出所述互连的窗口；以及
沿所述帽盖层延伸并通过该帽盖层中的所述窗口与该互连的上表面接触的金属电阻器，所述金属电阻器由与该MIM电容器的所述下电极和所述上电极中的一个相同的材料构成。
7.权利要求6的器件，其中所述帽盖层在该MIM电容器的所述下电极的下面延伸。
8.权利要求6的器件，其中该MIM电容器的所述下电极被所述绝缘层包围，且所述帽盖层在所述上电极与所述下电极之间延伸以作为该MIM电容器的所述电介质。
9.一种制造半导体器件的方法，该方法包括：
在衬底上形成绝缘层；
在所述绝缘层中形成铜层的下部互连；
在所述绝缘层上形成帽盖层以覆盖并保护该下部互连；
在该帽盖层中形成窗口以选择性地露出该下部互连的上表面；以及
在该帽盖层上形成金属电阻器，该金属电阻器通过该窗口与该下部互连的所述上表面接触。
10.权利要求9的方法，其中所述下部互连的形成包括：
在该绝缘层中形成沟槽；
在该绝缘层上形成铜层以填充该沟槽，并且
平面化该铜层直到露出该绝缘层的上表面，由此所述下部互连被形成为沟槽的形状。
11.权利要求9的方法，其中所述帽盖层的形成包括在该绝缘层上形成氮化硅层和碳化硅层中的一种。
12.权利要求9的方法，其中所述金属电阻器的形成包括在该绝缘层上形成选自由钛、氮化钛、钽、氮化钽或氮化硅钽构成的组的材料层。
13.一种制造半导体器件的方法，该方法包括：
在衬底上形成绝缘层；
在该绝缘层中形成铜的第一下部互连和铜的第二下部互连；
在该绝缘层上形成帽盖层以覆盖并保护该第一下部互连和该第二下部互连；
在该帽盖层中形成窗口以选择性地露出该第一下部互连的上表面；
在该帽盖层上形成金属电阻器，该金属电阻器通过该窗口与该第一下部互连的该上表面接触；
在该金属电阻器上形成第二绝缘层；
形成穿过该第二绝缘层延伸并与该第二下部互连接触的电接触；以及
形成电连接于该电接触的上部互连。
14.权利要求13的方法，其中所述电气或上部互连的形成包括采用镶嵌工艺形成铜层。
15.一种制造半导体器件的方法，该方法包括：
在衬底上形成绝缘层；
在该绝缘层中形成铜的第一下部互连和铜的第二下部互连；
在该绝缘层上形成帽盖层以覆盖并保护该第一下部互连和该第二下部互连；
在该帽盖层中形成窗口以选择性地露出该第一下部互连的上表面；
在该帽盖层上形成通过该窗口与该第一下部互连的该上表面接触的金属层；
构图该金属层以从中形成MIM电容器的金属电极和通过该窗口与该第一下部互连接触的金属电阻器；
在该金属电阻器和该MIM电容器的该金属电极上形成第二绝缘层；以及
形成贯穿该第二绝缘层以接触该第二下部互连的连接接触体并形成电连接于该连接接触体的上部互连。
16.权利要求15的方法，其中所述金属层的构图形成该MIM电容器的上电极。
17.权利要求16的方法，还进一步包括形成下电极，该下电极设置在该帽盖层下面并与该上电极相对，由此使该帽盖层作为该MIM电容器的电介质。
18.权利要求17的方法，其中在形成该第一下部互连和该第二下部互连的同时形成该下电极。
19.权利要求16的方法，还进一步包括在该帽盖层上形成与该上电极相对的下电极，并在该下电极上形成介电层。
20.权利要求15的方法，其中所述金属层的构图形成该MIM电容器的下电极。
21.权利要求20的方法，还进一步包括在该下电极上形成介电层，且在该介电层上形成与该下电极相对的上电极。
22.一种制造半导体器件的方法，该方法包括：
在衬底上形成绝缘层；
在该绝缘层中形成铜的第一下部互连、第二下部互连和第三下部互连；
在该绝缘层上形成帽盖层以覆盖并保护该第一下部互连、该第二下部互连和该第三下部互连；
在该帽盖层中形成第一窗口以选择性地露出该第一下部互连的上表面；
在该帽盖层上形成下电极层，该下电极层包括通过该第一窗口与该第一下部互连的该上表面接触的金属；
构图该下电极层以形成MIM电容器的下电极和通过该第一窗口与该第一下部互连接触的第一金属电阻器；
在该第一金属电阻器和该第一下电极上形成介电层；
在该介电层和该帽盖层中形成第二窗口以选择性地露出该第二下部互连的上表面；
在该介电层上形成上电极层，该上电极层包括通过该第二窗口与该第二下部互连的该上表面接触的金属；
构图该上电极层以形成与该下电极相对的上电极和通过该第二窗口与该第二下部互连接触的第二金属电阻器；
在该第二金属电阻器和该上电极上形成第二绝缘层；
形成穿过该第二绝缘层延伸到与该第三互连接触的电接触；以及
形成电连接于该电接触的上部互连。
23.一种制造半导体器件的方法，该方法包括：
形成互连；
在该互连上形成绝缘层；
形成穿过该绝缘层延伸并电连接于该互连的电接触；以及
在该绝缘层上形成接触该电接触的金属电阻器。
24.权利要求23的方法，其中所述电接触的形成包括在该绝缘层中形成铜层。
25.权利要求24的方法，还进一步包括在该绝缘层上形成覆盖并保护该铜电接触的表面的帽盖层；以及随后在该帽盖层中形成窗口以露出该铜电接触的该表面。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0030510A KR100524963B1 (ko) | 2003-05-14 | 2003-05-14 | 금속 배선 및 금속 저항을 포함하는 반도체 소자 및 그제조 방법 |
| KR30510/2003 | 2003-05-14 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1551353A true CN1551353A (zh) | 2004-12-01 |
Family
ID=33448134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA200410059562XA Pending CN1551353A (zh) | 2003-05-14 | 2004-05-14 | 包括金属互连和金属电阻器的半导体器件及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20040238962A1 (zh) |
| JP (1) | JP2004343125A (zh) |
| KR (1) | KR100524963B1 (zh) |
| CN (1) | CN1551353A (zh) |
| TW (1) | TWI255545B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100378987C (zh) * | 2005-04-28 | 2008-04-02 | 台湾积体电路制造股份有限公司 | 多层金属层半导体元件及其制造方法 |
| CN103021813A (zh) * | 2012-12-21 | 2013-04-03 | 上海宏力半导体制造有限公司 | Mim电容及其制作方法 |
| CN104600052A (zh) * | 2013-10-30 | 2015-05-06 | 瑞萨电子株式会社 | 半导体装置 |
| CN109768030A (zh) * | 2017-11-09 | 2019-05-17 | 台湾积体电路制造股份有限公司 | 半导体装置结构 |
| CN111653565A (zh) * | 2020-03-11 | 2020-09-11 | 厦门市三安集成电路有限公司 | 一种高阻抗半导体电阻器结构及其制备方法 |
| CN113838884A (zh) * | 2020-06-24 | 2021-12-24 | 格芯新加坡私人有限公司 | 半导体器件以及形成半导体器件的方法 |
| US11404369B2 (en) | 2017-05-19 | 2022-08-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device structure with resistive element |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4549075B2 (ja) * | 2004-02-19 | 2010-09-22 | 株式会社リコー | 半導体装置及びその製造方法 |
| JP4936643B2 (ja) * | 2004-03-02 | 2012-05-23 | 株式会社リコー | 半導体装置及びその製造方法 |
| KR100976790B1 (ko) * | 2004-06-11 | 2010-08-20 | 동부일렉트로닉스 주식회사 | 반도체 소자의 캐패시터 제조 방법 |
| KR100667915B1 (ko) * | 2004-12-30 | 2007-01-11 | 매그나칩 반도체 유한회사 | 반도체 소자의 박막 레지스터 형성 방법 |
| KR100599949B1 (ko) * | 2004-12-30 | 2006-07-12 | 매그나칩 반도체 유한회사 | 반도체 소자의 박막 레지스터 제조 방법 |
| KR101085912B1 (ko) * | 2005-04-30 | 2011-11-23 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조방법 |
| KR101146225B1 (ko) * | 2005-06-07 | 2012-05-15 | 매그나칩 반도체 유한회사 | 반도체 소자 제조방법 |
| US7763538B2 (en) * | 2006-01-10 | 2010-07-27 | Freescale Semiconductor, Inc. | Dual plasma treatment barrier film to reduce low-k damage |
| US8629529B2 (en) | 2006-12-27 | 2014-01-14 | Nec Corporation | Semiconductor device and its manufacturing method |
| JP2008226963A (ja) * | 2007-03-09 | 2008-09-25 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP5824330B2 (ja) * | 2011-11-07 | 2015-11-25 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| US9601427B2 (en) | 2013-03-25 | 2017-03-21 | Asahi Kasei Microdevices Corporation | Semiconductor device including plural types of resistors and manufacturing method of the semiconductor device |
| KR102282195B1 (ko) * | 2014-07-16 | 2021-07-27 | 삼성전자 주식회사 | 저항 구조체를 갖는 반도체 장치의 제조 방법 |
| US10636955B2 (en) * | 2016-05-20 | 2020-04-28 | Arizona Board Of Regents On Behalf Of The University Of Arizona | Terahertz transistor |
| KR102460719B1 (ko) | 2018-07-20 | 2022-10-31 | 삼성전자주식회사 | 반도체 소자 및 이의 제조 방법 |
| KR20210009493A (ko) | 2019-07-17 | 2021-01-27 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| US11108396B2 (en) | 2020-01-31 | 2021-08-31 | Nxp Usa, Inc. | Multivoltage high voltage IO in low voltage technology |
| US11552011B2 (en) | 2021-03-16 | 2023-01-10 | Microchip Technology Incorporated | Metal-insulator-metal (MIM) capacitor and thin-film resistor (TFR) formed in an integrated circuit structure |
| WO2022197324A1 (en) * | 2021-03-16 | 2022-09-22 | Microchip Technology Incorporated | Metal-insulator-metal (mim) capacitor and thin-film resistor (tfr) formed in an integrated circuit structure |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6284656B1 (en) * | 1998-08-04 | 2001-09-04 | Micron Technology, Inc. | Copper metallurgy in integrated circuits |
| US6272736B1 (en) * | 1998-11-13 | 2001-08-14 | United Microelectronics Corp. | Method for forming a thin-film resistor |
| US6359328B1 (en) * | 1998-12-31 | 2002-03-19 | Intel Corporation | Methods for making interconnects and diffusion barriers in integrated circuits |
| US6703666B1 (en) * | 1999-07-14 | 2004-03-09 | Agere Systems Inc. | Thin film resistor device and a method of manufacture therefor |
| US6586310B1 (en) * | 1999-08-27 | 2003-07-01 | Agere Systems Inc. | High resistivity film for 4T SRAM |
| US6497824B1 (en) * | 1999-09-23 | 2002-12-24 | Texas Instruments Incorporated | One mask solution for the integration of the thin film resistor |
| US6313003B1 (en) * | 2000-08-17 | 2001-11-06 | Taiwan Semiconductor Manufacturing Company | Fabrication process for metal-insulator-metal capacitor with low gate resistance |
| US6500724B1 (en) * | 2000-08-21 | 2002-12-31 | Motorola, Inc. | Method of making semiconductor device having passive elements including forming capacitor electrode and resistor from same layer of material |
| US6700813B2 (en) * | 2001-04-03 | 2004-03-02 | Canon Kabushiki Kaisha | Magnetic memory and driving method therefor |
| US6534374B2 (en) * | 2001-06-07 | 2003-03-18 | Institute Of Microelectronics | Single damascene method for RF IC passive component integration in copper interconnect process |
| US6902981B2 (en) * | 2002-10-10 | 2005-06-07 | Chartered Semiconductor Manufacturing Ltd | Structure and process for a capacitor and other devices |
| US6730573B1 (en) * | 2002-11-01 | 2004-05-04 | Chartered Semiconductor Manufacturing Ltd. | MIM and metal resistor formation at CU beol using only one extra mask |
| US7012499B2 (en) * | 2003-06-02 | 2006-03-14 | International Business Machines Corporation | Method of fabrication of thin film resistor with 0 TCR |
| US6876028B1 (en) * | 2003-09-30 | 2005-04-05 | International Business Machines Corporation | Metal-insulator-metal capacitor and method of fabrication |
-
2003
- 2003-05-14 KR KR10-2003-0030510A patent/KR100524963B1/ko not_active IP Right Cessation
-
2004
- 2004-04-15 US US10/824,399 patent/US20040238962A1/en not_active Abandoned
- 2004-05-05 TW TW093112609A patent/TWI255545B/zh not_active IP Right Cessation
- 2004-05-14 CN CNA200410059562XA patent/CN1551353A/zh active Pending
- 2004-05-14 JP JP2004145089A patent/JP2004343125A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100378987C (zh) * | 2005-04-28 | 2008-04-02 | 台湾积体电路制造股份有限公司 | 多层金属层半导体元件及其制造方法 |
| CN103021813A (zh) * | 2012-12-21 | 2013-04-03 | 上海宏力半导体制造有限公司 | Mim电容及其制作方法 |
| CN104600052A (zh) * | 2013-10-30 | 2015-05-06 | 瑞萨电子株式会社 | 半导体装置 |
| US11404369B2 (en) | 2017-05-19 | 2022-08-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device structure with resistive element |
| US11901289B2 (en) | 2017-05-19 | 2024-02-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device structure with resistive element |
| CN109768030A (zh) * | 2017-11-09 | 2019-05-17 | 台湾积体电路制造股份有限公司 | 半导体装置结构 |
| US11217482B2 (en) | 2017-11-09 | 2022-01-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming semiconductor device with resistive element |
| US11798848B2 (en) | 2017-11-09 | 2023-10-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device structure with resistive element |
| CN111653565A (zh) * | 2020-03-11 | 2020-09-11 | 厦门市三安集成电路有限公司 | 一种高阻抗半导体电阻器结构及其制备方法 |
| CN111653565B (zh) * | 2020-03-11 | 2023-03-17 | 厦门市三安集成电路有限公司 | 一种高阻抗半导体电阻器结构及其制备方法 |
| CN113838884A (zh) * | 2020-06-24 | 2021-12-24 | 格芯新加坡私人有限公司 | 半导体器件以及形成半导体器件的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI255545B (en) | 2006-05-21 |
| KR20040098214A (ko) | 2004-11-20 |
| JP2004343125A (ja) | 2004-12-02 |
| KR100524963B1 (ko) | 2005-10-31 |
| TW200427058A (en) | 2004-12-01 |
| US20040238962A1 (en) | 2004-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1551353A (zh) | 包括金属互连和金属电阻器的半导体器件及其制造方法 | |
| CN1188910C (zh) | 半导体芯片及其制作方法 | |
| CN1292469C (zh) | 半导体器件及其制造方法 | |
| CN100346466C (zh) | 半导体器件及其制造方法 | |
| CN100576494C (zh) | 利用保护性通路盖层形成半导体器件的双镶嵌布线的方法 | |
| CN1199264C (zh) | 内插器及其制造方法 | |
| CN1309070C (zh) | 半导体器件及其制造方法 | |
| CN1293622C (zh) | 半导体器件及其制造方法 | |
| CN1893020A (zh) | 半导体器件及其制造方法 | |
| CN1967800A (zh) | 半导体集成电路器件的制造方法 | |
| CN1606156A (zh) | 半导体器件及其制造方法 | |
| CN1614764A (zh) | 半导体器件的制造方法 | |
| CN1574257A (zh) | 半导体装置及其制造方法 | |
| CN1835235A (zh) | 半导体器件和mim电容器 | |
| CN1790702A (zh) | 改进的hdp氮化物基ild盖层 | |
| CN1250951A (zh) | 半导体器件及其制造方法 | |
| CN1670945A (zh) | 制造高性能铜叠层感应器的方法 | |
| CN1591858A (zh) | 超低介电常数多孔材料的双重镶嵌集成 | |
| CN1599028A (zh) | 金属－绝缘体－金属电容器及互连结构 | |
| CN1645607A (zh) | 半导体器件及其制造方法 | |
| CN1127131C (zh) | 用以覆盖半导体器件上的孔的基层结构及其形成方法 | |
| JP4342854B2 (ja) | 半導体装置及びその製造方法 | |
| CN100350592C (zh) | 制造在互连孔的下部侧壁处具有斜面的半导体器件的方法 | |
| US20120086124A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN1230901C (zh) | 半导体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |