CN1577620A - 半导体存储装置 - Google Patents

半导体存储装置 Download PDF

Info

Publication number
CN1577620A
CN1577620A CN200410063219.2A CN200410063219A CN1577620A CN 1577620 A CN1577620 A CN 1577620A CN 200410063219 A CN200410063219 A CN 200410063219A CN 1577620 A CN1577620 A CN 1577620A
Authority
CN
China
Prior art keywords
bit line
write
groups
memory cells
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200410063219.2A
Other languages
English (en)
Other versions
CN100447896C (zh
Inventor
金原旭成
辻村和树
角谷范彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1577620A publication Critical patent/CN1577620A/zh
Application granted granted Critical
Publication of CN100447896C publication Critical patent/CN100447896C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明提供一种半导体存储装置，包括多个具有至少2个以上的存储器单元(100)的存储器单元组(101)。各存储器单元组(101)具有读出部(103)和写入部(102)。存储器单元(100)的数据由一方位线(BIT)经由上述读出部(103)从读出用全局位线(RGBIT)读出。写入部(102)被在自身的存储器单元组(101)内的至少2个以上的存储器单元(100)所共用。由此，即使是从位线对的一方经由读出用全局位线输出存储器单元数据的构成，采用通常的6晶体管构成存储器单元，也能够很好的进行向存储器单元的数据写入。

Description

半导体存储装置
技术领域
本发明涉及一种半导体存储装置，特别涉及数据的写入方式。
背景技术
图8所示为以往的SRAM的电路。同图中，多个存储器单元100(同图中只表示出2个)在横向以及纵向呈阵列状配置。各个存储器单元100分别与字线WL、位线对(BIT、NBIT)相连接。上述各存储器单元100的构成如图7所示，由与所定电源VDD相连的2个负载用晶体管MP1、MP2、与接地电源VSS相连的2个驱动用晶体管MN1、MN2和2个变换用晶体管MN3、MN4所构成。上述2个变换用晶体管MN3、MN4，其栅极与字线WL、漏极与位线对(BIT、NBIT)相连。上述位线对(BIT、NBIT)如图8所示，经由行列选择器801与读出放大器800相连。
在如此构成的SRAM中，在读出数据时，激活与成为存取对象的存储器单元100相连的字线WL，将在备用状态预充电为给定电压的位线对(BIT、NBIT)中一方位线的电压去除，两条位线BIT、NBIT之间产生微小电压差，此微小振幅信号，经由所选择的列选择器801由读出放大器800放大，输出。
但是，随着元件和布线的微细化所带来的电源电压的下降，激活读出放大器800的微小振幅信号的电压差，相对于电源电压占有相对大的比率，因此，激活字线WL后，到读出放大器800被激活之间的时间的缩短变得困难。
为了解决上述难题，在非专利文献1中，如图9所示，一条读出用位线RBIT上连接了8个存储器单元900(同图中只表示了2个)，此读出用位线RBIT经由由NAND电路ND以及1个N型晶体管N1所构成的读出部910，与全局位线RGBIT相连接。即在读出数据时，因为与读出用位线RBIT相连接的存取单元900的个数为8个，能够缩短预充电到给定电位的位线达到0V为止的时间，在低电压下，与图8构成的SRAM相比，能谋求动作的高速化。
但是，写入数据时，因为有必要将位线对(位、N位)之中的一方位线的电压强制地拉到0V，在图9所示的半导体存储装置中，没有设置同图所示的写入用位线WBIT的情况下，在该写入时，读出用位线RBIT以及全局位线RGBIT也动作，其结果破坏了读出数据。因此，在图9所示的半导体存储装置中，在读出用的位线RBIT以外，有必要另外设置写入用的位线WBIT，如图9所示，作为存储器单元900的构成采用由7个晶体管构成，设置写入用存取晶体管MN3、MN4和读出用存取晶体管MN5，通过分别与写入用位线对WBIT、NWBIT和读出用位线RBIT相连接，向存储器单元900的写入成为可能。
但是，在图9所示的半导体存储装置中，存储器单元900的构成元件数，与通常的6晶体管构成的存储器单元相比，是由7个晶体管构成，由于晶体管的数量增加，因而存在存储器面积增大的问题。
非专利文献：Joel Siberman et al.，“A 1.6 ns Access，1GHz Two-WaySet-Predicted and Sum-Indexed 64-kByte Data Cache”，2000 Symposium onVLSI Circuits Digest of Technical Paper pp.220-221。
发明内容
本发明正是解决上述以往的问题点的发明，其目的在于即使采用单一读出用全局位线结构，也不需要增加存储器单元的构成元件数，就可能实现向存储器单元的写入。
为达到上述目的，本发明中，存储器单元的构成采用通常的6个晶体管构成，同时采用配置了其中每2个以上的存储器单元共用的写入部的构成。
具体讲，本发明之一，提供一种半导体存储装置，其特征在于，具有：多个存储器单元组，其具有一对位线对、以及与上述位线对相连的至少2个以上的存储器单元；读出用全局位线，其与构成上述各存储器单元组的位线对的一方以及另一方位线之中的另一方位线，经由读出部相连接；和写入部，其配置在上述各存储器单元组的每一个中，向相应的自身存储器单元组内的1个存储器单元写入数据。
本发明之二，是在上述本发明之一所述的半导体存储装置中，其特征在于，上述各存储器单元组内的上述位线对的上述一方位线，与其它的存储器单元组内的位线对的上述一方位线相连接。
本发明之三，是在上述本发明之一所述的半导体存储装置中，其特征在于，具有至少1条以上的写入用全局位线；上述写入用全局位线与上述各存储器单元组的写入部相连接。
本发明之四，是在上述本发明之一所述的半导体存储装置中，其特征在于，上述各存储器单元组的写入部具有三态反相器，其输入与上述一对位线之中的上述一方位线连接，其输出与上述另一方位线连接，其控制侧与写入控制信号连接。
本发明之五，是在上述本发明之一所述的半导体存储装置中，其特征在于，上述各存储器单元组的写入部具有：第一N型晶体管，其栅极与上述位线对之中的上述一方位线连接，其源极与第一电源连接，其漏极与第一连接点连接；和第二N型晶体管，其栅极与写入控制信号连接，其源极与上述第一连接点连接，其漏极与上述一对位线中之中的上述另一方位线连接。
本发明之六，是在上述本发明之三所述的半导体存储装置中，其特征在于，上述各存储器单元组的写入部具有：第1三态反相器，其输入与上述写入用全局位线连接，其输出与上述一对位线之中的上述一方位线连接，其控制侧与写入控制信号连接；和第2三态反相器，其输入与上述一对位线之中的上述一方位线连接，其输出与上述一对位线之中的上述另一方位线连接，其控制侧与写入控制信号连接。
本发明之七，是在上述本发明之三所述的半导体存储装置中，其特征在于，上述各存储器单元组的写入部具有：三态反相器，其输入与上述写入用全局位线连接，其输出与上述一对位线之中的上述一方位线连接，其控制侧与写入控制信号连接；第一N型晶体管，其栅极与上述位线对之中的上述一方位线连接，其源极与第一电源连接，其漏极与第一连接点连接；和第二N型晶体管，其栅极与写入控制信号连接，其源极与上述第一连接点连接，其漏极与上述一对位线中之中的上述另一方位线连接。
本发明之八，是在上述本发明之三所述的半导体存储装置中，其特征在于，上述各存储器单元组的写入部具有：第一N型晶体管，其栅极与上述写入用全局位线连接，其源极与第一电源连接，其漏极与第一连接点连接；第二N型晶体管，其栅极与写入控制信号连接，其源极与上述第一连接点连接，其漏极与上述一对位线之中的上述另一方位线连接；和第三N型晶体管，其栅极与写入控制信号连接，其源极与上述写入用全局位线连接，其漏极与上述一对位线之中的上述一方位线连接。
本发明之九，是在上述本发明之一、二、三、五、七或者八所述的半导体存储装置中，其特征在于，上述各存储器单元组的上述写入部的一部分或者全部，由至少2个以上的写入部之间共用。
本发明之十，是在上述本发明之一～之八中任一项所述的半导体存储装置中，其特征在于，上述写入控制信号，根据选择至少2个以上的存储器单元组的地址的解码信号而成为选择以及非选择。
本发明之十一，是在上述本发明之一～之八中任一项所述的半导体存储装置中，其特征在于，上述读出部配置在上述各存储器单元组中的每一个中。
本发明之十二，是在上述本发明之十一所述的半导体存储装置中，其特征在于，上述读出部具有P型晶体管，其栅极与上述一对位线之中的上述另一方位线连接，其源极与第二电源连接，其漏极与上述读出用全局位线连接。
由以上这些，在上述本发明之一～之十二所述的半导体存储装置中，即使是单一的读出用全局位线结构的情况，由于在每个存储器单元组中都设置了写入部，不像以往那样，在存储器单元内设置写入用的存取晶体管、各存储器单元需要有7个晶体管的构造，而各存储器单元采用通常的6个晶体管的构成，就能够进行数据的写入。
另外，在本发明之九的半导体存储装置中，由于各存储器单元组的写入部的一部分或者全部是与其它的写入部共用，所以能进一步减少写入部的元件数，从而减小面积。
进一步，在本发明之十的半导体存储装置中，因为写入控制信号是根据选择至少2个以上的存储器单元组的地址的解码信号而成为选择以及非选择，所以写入时，只有被存取的存储器单元组的位线动作，其它的未被存取的存储器单元组的位线中没有电流流过，这样能削减写入时的电力消耗。
附图说明
图1表示本发明第一实施方式的半导体存储装置的构成的电路图。
图2表示本发明第二实施方式的半导体存储装置的构成的电路图。
图3表示同实施方式的半导体存储装置的变形例的电路图。
图4表示本发明第三实施方式的半导体存储装置的构成的电路图。
图5表示本发明第四实施方式的半导体存储装置的构成的电路图。
图6表示本发明第五实施方式的半导体存储装置的构成的电路图。
图7表示存储器单元的构成的电路图。
图8表示以往的半导体存储装置的构成的电路图。
图9表示另一以往的半导体存储装置的构成的电路图。
图中：100-存储器单元，101-存储器单元组，102-写入部，103-读出部，300-共用写入部，NBIT-一方位线，BIT-另一方位线，TINV1-三态反相器(第1三态反相器)，TINV2-第2三态反相器，WE-写入控制信号，TN1-第一N型晶体管，TN2-第二N型晶体管，TN3-第三N型晶体管，TP1-P型晶体管，RGBIT-读出用全局位线，WGBIT-写入用全局位线，VSS-接地电源(第一电源)，VDD-给定电压的电源(第二电源)。
具体实施方式
以下结合附图，说明本发明实施方式的半导体存储装置。
(第1实施方式)
图1表示本发明第一实施方式的半导体存储装置的构成。
同图中，多个存储器单元100(同图中只表示了2个)呈阵列状配置，各存储器单元100，如图7所示，由2个负载用晶体管MP1、MP2，2个驱动用晶体管MN1、MN2，2个变换用晶体管MN3、MN4的6个晶体管构成。上述2个负载用晶体管MP1、MP2，其源极与给定电源VDD相连，漏极与上述变换用晶体管MN3、MN4的源极，以及上述驱动用晶体管MN1、MN2的漏极相连。另外，上述2个负载用晶体管MP1、MP2，其各栅极分别与驱动用晶体管MN1、MN2的栅极，以及另外的负载用晶体管MP2、MP1的漏极相连。进一步，上述2个驱动用晶体管MN1、MN2其源极与接地电源VSS相连。
如图1所示，沿位线方向排列的至少2个以上的存储器单元100(同图中2个)与同一个位线对BIT、NBIT相连，构成1个存储器单元组101。该存储器单元组101，虽然图中未画出，在行方向和列方向上存在多个。
在位线方向上配置的存储器单元组101中，存储器单元组101内的位线对BIT、NBIT之中，一方位线NBIT与另一存储器单元组101的一方位线NBIT相连，该位线NBIT由多个存储器单元组101共用。另一方位线BIT经由自身的读出部103与读出用全局位线RGBIT相连。
上述各存储器单元组101具有读出部103。该读出部103具有P型晶体管TP1。该P型晶体管TP1，其栅极与位线对BIT、NBIT之中的上述另一方位线BIT相连，其源极与给定电源(第二电源)VDD相连，其漏极与上述读出用全局位线RGBIT相连。
进一步，上述各存储器单元组101具有写入部102。此写入部102，是由写入控制信号WE控制的三态反相器TINV1所构成。该三态反相器TINV1，其输入与一方位线NBIT，其输出与另一方位线BIT相连。
上述写入控制信号WE，图中未画出，根据对选择2个以上的存储器单元组101的任何一个的地址进行解码后的信号进行选择以及非选择。因此，数据写入时，根据该写入控制信号WE，只有应进行写入操作的存储器单元100所属的存储器单元组101内的写入部102动作，只有该存储器单元组101内的位线BIT被激活。这不只限于本实施方式，对第二实施方式以后的说明也同样。
然后，说明图1所示半导体存储装置的动作。
在备用状态下，位线对(BIT、NBIT)预充电至给定电位，读出用全局位线RGBIT放电。读出时，写入控制信号WE处于非激活状态，与选择的存储器单元100相连的字线WL成为激活状态，存储器单元100内的数据传送至位线BIT。此时，当存储器单元100的数据为“0”时，电流由位线BIT向存储器单元100流动，位线BIT被放电，读出部103动作，向读出用全局位线RGBIT输出数据。另一方面，当存储器单元100的数据为“1”时，没有电流由位线BIT向存储器单元100流动，位线100以预充电的状态原样，经由读出部103以及读出用全局位线RGBIT输出数据。
与此对应，写入数据时，写入控制信号WE成为激活状态，向一方位线NBIT传送的写入数据在写入部102反相，向另一方位线BIT传送。与选择的存储器单元100相连的字线WL处于激活状态，由位线对BIT、NBIT向存储器单元100写入上述写入数据。此时，在读出用全局位线RGBIT上读出“1”数据的情况下，即使向另一方位线BIT传送写入数据“0”，读出用全局位线RGBIT的“1”数据也未被破坏。
因此，在本实施方式中，即使是单一的读出用全局位线RGBIT结构，各存储器单元100的构成元件数采用通常的6晶体管构成，也不会破坏读出用全局位线RGBIT的读出数据，能够进行向存储器单元100的数据写入。
进一步，写入时，由于只对选择的存储器单元组101激活写入控制信号WE，所以非选择的存储器单元组100内的位线中没有电流流动，能够削减电流消耗。
(第二实施方式)
图2表示本发明第二实施方式的半导体存储装置的构成。
在图2中，与上述第一实施方式同样，多个存储器单元100呈阵列状配置，至少2个以上的存储器单元100与同一个位线对BIT、NBIT相连，构成1个存储器单元组101。
对于位线方向上配置的多个存储器单元组101，一方位线NBIT被共同相连，同时，各存储器单元组101内的另一方位线BIT经由自身的存储器单元组101内配置的读出部103与全局位线RGBIT相连。
上述读出部103，与上述第一实施方式同样，由P型晶体管TP1构成，其栅极与另一方位线BIT相连，其源极与给定电源(第二电源)VDD相连，其漏极与读出用全局位线RGBIT相连。
另一方面，对于各存储器单元组101，写入部102与上述第一实施方式不同，具有第一以及第二N型晶体管TN1、TN2。上述第一N型晶体管TN1，其栅极与一方位线NBIT相连，其源极与接地电源(第一电源)VSS相连，其漏极与第一连接点c1相连。另外，上述第二N型晶体管TN2，在其漏极输入写入控制信号WE，其源极与上述第一连接点c1相连，其漏极与另一方位线BIT相连。
接着说明本实施方式的半导体存储装置的动作。
首先，在备用状态，位线对(BIT、NBIT)预充电到给定电位，读出用全局位线RGBIT被放电。读出时，写入控制信号WE处于非激活状态，与选择的存储器单元100相连的字线WL成为激活状态，向位线BIT传送存储器单元100内的数据。此时，当存储器单元100的数据为“0”时，电流由位线BIT向存储器单元100流动，位线BIT被放电，经由读出部103以及读出用全局位线RGBIT输出数据。另一方面，当存储器单元100的数据为“1”时，没有电流由位线BIT向存储器单元100流动，位线BIT在预充电的状态下，经由读出部103以及读出用全局位线RGBIT输出数据。
与此对应，写入数据时，写入控制信号WE成为激活状态，向一方位线NBIT传送的写入数据在写入部102被反相并传送至另一方位线BIT。与选择的存储器单元100相连的字线WL成为激活状态，由位线对BIT、NBIT向存储器单元100内写入要写入的数据。此时，在读出用全局位线RGBIT上读出“1”数据的情况下，即使向另一方位线BIT传送写入数据“0”，读出用全局位线RGBIT的“1”数据也未被破坏。
因此，本实施方式中，与上述第一实施方式同样，即使是单一的读出用全局位线RGBIT结构，各个存储器单元100的构成元件数采用通常的6晶体管构成，也不会破坏读出用全局位线RGBIT的读出数据，能够进行向存储器单元100的数据写入。
进一步，写入时，由于只对选择的存储器单元组101激活写入控制信号WE，所以非选择的存储器单元组100内的位线中没有电流流动，能够削减电流消耗。
(变形例)
图3表示上述第二实施方式的变形例。
在本变形例中，在位线方向，在相邻的2个存储器单元组101、101设置了共用的共用写入部300。与接地电源VSS相连的1个第一N型晶体管TN1，由此相邻的2个存储器单元组101之间共用。另外，与上述相邻的2个存储器单元组101、101对应的2个写入部102、102中，分别各自只配置了在栅极输入写入控制信号WE的第二N型晶体管TN2。
即在本变形例中，由于在位线方向上相邻的至少2个存储器单元组101之间，共用写入部的一部分，这部分带来写入部102的构成元件数的削减，能够谋求小的面积。
另外，本变形例中，共用了2个写入部的一部分，也可以采用共用其全部的结构。
(第三实施方式)
图4表示本发明第三实施方式的半导体存储装置的构成。
同图中，多个存储器单元100呈阵列状配置，至少2个以上的存储器单元100构成与同一个位线对BIT、NBIT相连的1个存储器单元组101，在位线方向上存在多个存储器单元组101。对于在位线方向上配置的多个存储器单元组101，存储器单元组101内的一方位线NBIT共用连接，另一方位线BIT经由读出部103与读出用全局位线RGBIT相连。
各存储器单元组101的上述读出部103中所设置的P型晶体管TP1，其栅极与上述另一方位线BIT相连，其源极与给定电源VDD相连，其漏极与读出用全局位线RGBIT相连。
进一步，各存储器单元组101的写入部102，由写入控制信号WE控制的第1个以及第2三态反相器TINV1、TINV2构成。对于上述第1三态反相器TINV1，写入用总位WGBIT与其输入相连，另外一方位线NBIT与其输出相连。另外，对于上述第2三态反相器TINV2，上述一方位线NBIT与其输入相连，另一方位线BIT与其输出相连。
在图4所示半导体存储装置中，在备用状态下，位线对(BIT、NBIT)预充电到给定电位，读出用全局位线RGBIT被放电。读出时，写入控制信号WE成为非激活状态，与选择的存储器单元100相连的字线WL成为激活状态，存储器单元100内的数据向位线BIT上传送。此时，当存储器单元100的数据为“0”时，电流由上述位线BIT向存储器单元100流动，此位线BIT被放电，经由读出部103和读出用全局位线RGBIT输出。另一方面，当存储器单元100的数据为“1”时，没有电流由位线BIT向存储器单元100流动，位线BIT在预充电的状态下，经由读出部103以及读出用全局位线RGBIT输出数据。
与此对应，写入数据时，只有向应进行数据写入的存储器单元100所属的存储器单元组101输入的写入控制信号WE处于激活状态，向写入用全局位线WGBIT传送的写入数据的反相数据经由写入部102的第1三态反相器TINV1向另外一方位线NBIT传送，此反相数据进一步在第2三态反相器TINV2反相，传送到另一方位线BIT。与选择的存储器单元100相连的字线WL成为激活状态，由位线对BIT、NBIT向存储器单元100内写入上述的写入数据。此时，在读出用全局位线RGBIT上读出“1”数据的情况下，即使向另一方位线BIT写入的数据为“0”，读出用全局位线RGBIT的“1”数据也能保持，不被破坏。
因此，本实施方式中，也与上述第一以及第二实施方式同样，即使是单一的读出用全局位线结构，也不增加各个存储器单元100的构成元件数，能够向存储器单元100很好的进行数据写入的同时，使非选择的存储器单元组101内的位线中没有电流流动，不会破坏读出用全局位线RGBIT的读出数据，能够削减电力消耗。
(第四实施方式)
图5表示本发明第四实施方式的半导体存储装置的构成。
图5所示的半导体存储装置与上述图4表示的半导体存储装置只有写入部102的构成不同。以下，对该写入部102的内部构成加以说明。
各存储器单元组101的写入部102，具有由写入控制信号WE控制的三态反相器TINV1和串联连接的第一以及第二N型晶体管TN1、TN2。对于上述三态反相器TINV1，写入用全局位线WGBIT与其输入，一方位线NBIT与其输出相连接。另外，对于上述第一N型晶体管TN1，其栅极与一方位线NBIT相连，其源极与接地电源VSS相连，其漏极与第一连接点c1相连。另一方面，对于上述第二N晶体管TN2，其栅极与写入控制信号WE，其源极与上述第一连接点c1相连，其漏极与另一方位线BIT相连。
本实施方式中，备用状态以及读出时的动作和上述图4所示的第三实施方式的半导体存储装置的动作相同。
在数据写入时，只有向应进行数据写入的存储器单元100所属的存储器单元组101输入的写入控制信号WE处于激活状态，向写入用全局位线WGBIT传送的写入数据，在写入部102的三态反相器TINV1被反相向一方的位线对NBIT传送的同时，在写入部102的第一N型晶体管TN1反相，经由第二N型晶体管TN2向另一方位线BIT传送。与选择的存储器单元100相连的字线WL成为激活状态，由位线对(BIT、NBIT)向存储器单元100写入数据。此时，读出用全局位线RGBIT上读出“1”数据的情况下，即使向另一方位线BIT的写入数据为“0”，读出用全局位线RGBIT的“1”数据也能保持，不被破坏。
因此，在本实施方式中，也和上述第一～第三实施方式同样，即使是单一的读出用全局位线结构，也不增加各个存储器单元100的构成元件数，能够向存储器单元100很好的进行数据写入的同时，使非选择的存储器单元组101内的位线中没有电流流动，能够削减电力消耗。
进一步，与图3的情况同样，写入部102的第一N型晶体管TN1，由位线方向上相邻的2个以上的存储器单元组101共用，通过设置共用的写入部300，能够削减写入部102的元件数，更进一步谋求小的面积。
(第五实施方式)
图6表示本发明第五实施方式的半导体存储装置的构成。
图6所示的半导体存储装置，与上述图5所示的半导体存储装置只有写入部102的构成不同，以下，对此写入部102的内部构成进行说明。
各存储器单元组101的写入部102，具有第一、第二以及第三N型晶体管TN1、TN2以及TN3。上述第一N型晶体管TN1，其栅极与写入用全局位线WGBIT相连、其源极与接地电源VSS相连、其漏极与第一连接点c1相连。上述第二N型晶体管TN2，在其栅极输入写入控制信号WE，其源极与第一连接点c1相连，其漏极与另一方位线BIT相连。进一步，第三N型晶体管TN3，其栅极与写入控制信号WE相连，其源极与上述写入用全局位线WGBIT相连，其漏极与另外一方位线NBIT相连。
本实施方式中，备用状态以及读出时的动作与上述图4所示的第三实施方式的半导体存储装置的动作相同。
数据写入时，只有向应进行数据写入的存储器单元100所属的存储器单元组101输入的写入控制信号WE处于激活状态，向写入用全局位线WGBIT传送的写入数据，经由写入部102的第三N型晶体管TN3向一方位线NBIT传送的同时，在第一N型晶体管TN1反相，经由第二N型晶体管TN2向另一方位线BIT传送。与选择的存储器单元100相连的字线WL成为激活状态，由位线对(BIT、NBIT)向存储器单元100写入数据。此时，读出用全局位线RGBIT上读出“1”数据的情况下，即使向另一方位线BIT的写入数据为“0”，读出用全局位线RGBIT的“1”数据也能保持，不被破坏。
因此，本实施方式，也和上述第一～第四实施方式同样，即使是单一的读出用全局位线结构，也不增加各个存储器单元100的构成元件数，能够向存储器单元100很好的进行数据写入的同时，使非选择的存储器单元组101内的位线中没有电流流动，能够削减电力消耗。
进一步，与图3的情况同样，写入部102的第一N型晶体管TN1，由位线方向上相邻的2个以上的存储器单元组101共用，通过设置共用的写入部300，能够削减写入部102的元件数，更进一步谋求小的面积。
(发明的效果)
正如以上所说明的，依据本发明的半导体存储装置，即使采用由位线对的一方经由读出用全局位线输出存储器单元的数据的构成，由2个以上的存储器单元构成每个存储器单元组，此各存储器单元组的每个中因为设置了写入部，各存储器单元采用通常的6晶体管构成，经由与存储器单元相连的位线对能够很好的向存储器单元进行数据的写入。
另外，依据本发明之九的发明，因为各存储器单元组的写入部的一部分或者全部，由在位线方向上相邻的存储器单元组的写入部共用，所以能够更进一步减少写入部的元件数，削减面积。
进一步，依据本发明之十的发明，写入时，因为只有选择的存储器单元组的写入控制信号激活，在此写入时，未被选择的存储器单元组的位线不动作，因此能够削减写入时的电流消耗。

Claims (12)

1、一种半导体存储装置，其特征在于，具有：
多个存储器单元组，其具有一对位线对、以及与所述位线对相连的至少2个以上的存储器单元；
读出用全局位线，其与构成所述各存储器单元组的位线对的一方以及另一方位线之中的另一方位线，经由读出部相连接；和
写入部，其配置在所述各存储器单元组的每一个中，向相应的自身存储器单元组内的1个存储器单元写入数据。
2、根据权利要求1所述的半导体存储装置，其特征在于，
所述各存储器单元组内的所述位线对的所述一方位线，与其它的存储器单元组内的位线对的所述一方位线相连接。
3、根据权利要求1所述的半导体存储装置，其特征在于，
具有至少1条以上的写入用全局位线；
所述写入用全局位线与所述各存储器单元组的写入部相连接。
4、根据权利要求1所述的半导体存储装置，其特征在于，
所述各存储器单元组的写入部具有三态反相器，其输入与所述一对位线之中的所述一方位线连接，其输出与所述另一方位线连接，其控制侧与写入控制信号连接。
5、根据权利要求1所述的半导体存储装置，其特征在于，
所述各存储器单元组的写入部具有：
第一N型晶体管，其栅极与所述位线对之中的所述一方位线连接，其源极与第一电源连接，其漏极与第一连接点连接；和
第二N型晶体管，其栅极与写入控制信号连接，其源极与所述第一连接点连接，其漏极与所述一对位线中之中的所述另一方位线连接。
6、根据权利要求3所述的半导体存储装置，其特征在于，
所述各存储器单元组的写入部具有：
第1三态反相器，其输入与所述写入用全局位线连接，其输出与所述一对位线之中的所述一方位线连接，其控制侧与写入控制信号连接；和
第2三态反相器，其输入与所述一对位线之中的所述一方位线连接，其输出与所述一对位线之中的所述另一方位线连接，其控制侧与写入控制信号连接。
7、根据权利要求3所述的半导体存储装置，其特征在于，
所述各存储器单元组的写入部具有：
三态反相器，其输入与所述写入用全局位线连接，其输出与所述一对位线之中的所述一方位线连接，其控制侧与写入控制信号连接；
第一N型晶体管，其栅极与所述位线对之中的所述一方位线连接，其源极与第一电源连接，其漏极与第一连接点连接；和
第二N型晶体管，其栅极与所述写入控制信号连接，其源极与所述第一连接点连接，其漏极与所述一对位线中之中的所述另一方位线连接。
8、根据权利要求3所述的半导体存储装置，其特征在于，
所述各存储器单元组的写入部具有：
第一N型晶体管，其栅极与所述写入用全局位线连接，其源极与第一电源连接，其漏极与第一连接点连接；
第二N型晶体管，其栅极与写入控制信号连接，其源极与所述第一连接点连接，其漏极与所述一对位线之中的所述另一方位线连接；和
第三N型晶体管，其栅极与写入控制信号连接，其源极与所述写入用全局位线连接，其漏极与所述一对位线之中的所述一方位线连接。
9、根据权利要求1、2、3、5、7或者8所述的半导体存储装置，其特征在于，
所述各存储器单元组的所述写入部的一部分或者全部，由至少2个以上的写入部之间共用。
10、根据权利要求1、2、3、4、5、6、7或者8所述的半导体存储装置，其特征在于，
所述写入控制信号，根据选择至少2个以上的存储器单元组的地址的解码信号而成为选择以及非选择。
11、根据权利要求1、2、3、4、5、6、7或者8所述的半导体存储装置，其特征在于，
所述读出部配置在所述各存储器单元组中的每一个中。
12、根据权利要求11所述的半导体存储装置，其特征在于，
所述读出部具有P型晶体管，其栅极与所述一对位线之中的所述另一方位线连接，其源极与第二电源连接，其漏极与所述读出用全局位线连接。
CNB2004100632192A 2003-07-02 2004-06-30 半导体存储装置 Expired - Fee Related CN100447896C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003190052 2003-07-02
JP2003190052A JP4005535B2 (ja) 2003-07-02 2003-07-02 半導体記憶装置

Publications (2)

Publication Number Publication Date
CN1577620A true CN1577620A (zh) 2005-02-09
CN100447896C CN100447896C (zh) 2008-12-31

Family

ID=33549802

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100632192A Expired - Fee Related CN100447896C (zh) 2003-07-02 2004-06-30 半导体存储装置

Country Status (3)

Country Link
US (1) US7301793B2 (zh)
JP (1) JP4005535B2 (zh)
CN (1) CN100447896C (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080031037A1 (en) 2004-12-16 2008-02-07 Koichi Takeda Semiconductor Memory Device
JP2006286068A (ja) * 2005-03-31 2006-10-19 Matsushita Electric Ind Co Ltd 半導体記憶装置
JP2007213732A (ja) * 2006-02-13 2007-08-23 Matsushita Electric Ind Co Ltd 半導体記憶装置
KR100799132B1 (ko) * 2006-06-29 2008-01-29 주식회사 하이닉스반도체 초기값변경이 가능한 모드레지스터셋회로.
JP2008077768A (ja) * 2006-09-21 2008-04-03 Matsushita Electric Ind Co Ltd 半導体記憶装置
US7839697B2 (en) * 2006-12-21 2010-11-23 Panasonic Corporation Semiconductor memory device
JP4925953B2 (ja) * 2007-07-19 2012-05-09 日本電信電話株式会社 記憶回路
JP2009116994A (ja) * 2007-11-08 2009-05-28 Toshiba Corp 半導体記憶装置
JP4926086B2 (ja) * 2008-01-29 2012-05-09 日本電信電話株式会社 Ｓｒａｍ回路
US7889582B1 (en) * 2008-03-12 2011-02-15 Netlogic Microsystems, Inc. Segmented write bitline system and method
US7668035B2 (en) * 2008-04-07 2010-02-23 International Business Machines Corporation Memory circuits with reduced leakage power and design structures for same
JP5298644B2 (ja) * 2008-05-30 2013-09-25 富士通株式会社 記憶回路および制御方法
JP4954954B2 (ja) * 2008-08-07 2012-06-20 パナソニック株式会社 半導体記憶装置
JP2010170641A (ja) * 2009-01-26 2010-08-05 Fujitsu Ltd 半導体記憶回路装置、読出制御方法
JP5264611B2 (ja) * 2009-04-28 2013-08-14 パナソニック株式会社 半導体記憶装置
JP4901927B2 (ja) 2009-09-08 2012-03-21 株式会社東芝 半導体記憶装置
US8325510B2 (en) * 2010-02-12 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Weak bit compensation for static random access memory
JP2011187126A (ja) * 2010-03-09 2011-09-22 Nippon Telegr & Teleph Corp <Ntt> 記憶回路
WO2012020502A1 (ja) * 2010-08-13 2012-02-16 富士通株式会社 メモリ制御回路及びメモリ回路
US8385136B2 (en) 2010-10-27 2013-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. Memory circuit and method of operating the same
US8422313B2 (en) 2010-12-16 2013-04-16 International Business Machines Corporation Reduced power consumption memory circuitry
US8593861B2 (en) 2011-10-10 2013-11-26 International Business Machines Corporation Asymmetric memory cells
US9147451B2 (en) * 2013-03-20 2015-09-29 Arm Limited Memory device and method of controlling leakage current within such a memory device
US10249361B2 (en) * 2014-01-14 2019-04-02 Nvidia Corporation SRAM write driver with improved drive strength

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3579205B2 (ja) * 1996-08-06 2004-10-20 株式会社ルネサステクノロジ 半導体記憶装置、半導体装置、データ処理装置及びコンピュータシステム
JPH1092163A (ja) 1996-09-12 1998-04-10 Nec Gumma Ltd 磁気ディスク装置の実装構造
JPH11134866A (ja) 1997-10-27 1999-05-21 Matsushita Electric Ind Co Ltd 半導体記憶装置
JP3860403B2 (ja) 2000-09-25 2006-12-20 株式会社東芝 半導体メモリ装置
US6542424B2 (en) * 2001-04-27 2003-04-01 Hitachi, Ltd. Semiconductor integrated circuit device using static memory cells with bit line pre-amplifier and main amplifier
JP2004047003A (ja) * 2002-07-15 2004-02-12 Renesas Technology Corp 記憶装置
JP2004079099A (ja) * 2002-08-20 2004-03-11 Fujitsu Ltd 半導体メモリ

Also Published As

Publication number Publication date
US20050002225A1 (en) 2005-01-06
US7301793B2 (en) 2007-11-27
CN100447896C (zh) 2008-12-31
JP2005025859A (ja) 2005-01-27
JP4005535B2 (ja) 2007-11-07

Similar Documents

Publication Publication Date Title
CN1577620A (zh) 半导体存储装置
CN1120497C (zh) 半导体存储器件的自动节能电路
CN1866396A (zh) 半导体存储器件
US6535430B2 (en) Wordline decoder for flash memory
CN1267928C (zh) 带有对用于选择存储单元的辅助字线的控制的半导体存储器件
CN1392568A (zh) 半导体存储器件的字线驱动器
CN1661723A (zh) 半导体集成电路
KR0163778B1 (ko) 반도체 메모리 장치
CN1516195A (zh) 半导体装置和半导体存储装置
CN1414563A (zh) 半导体器件
CN1667752A (zh) 半导体存储装置
CN1516196A (zh) 半导体存储器
CN1747066A (zh) 具有带有开/关控制的局部读出放大器的半导体存储器件
CN1474411A (zh) 具有伪存储单元的静态半导体存储装置
US6515887B2 (en) Semiconductor memory device
CN1881468A (zh) 掉电模式期间保持数据的存储设备及其操作方法
CN1469380A (zh) 存储装置
US6667896B2 (en) Grouped plate line drive architecture and method
JPWO2012081159A1 (ja) 半導体記憶装置
CN1595534A (zh) 非易失性半导体存储器件
CN1855299A (zh) 包含选择线的选择激活的随机存取存储器
CN1477642A (zh) 存储3值数据信号的半导体存储装置
CN1135560C (zh) 铁电存储器件
CN1670861A (zh) 半导体存储器设备与定时控制方法
CN1173402C (zh) 半导体集成电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151112

Address after: Kanagawa

Patentee after: Co., Ltd. Suo Si future

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081231

Termination date: 20170630