CN1545730A - 使用半导体芯片的半导体装置 - Google Patents
使用半导体芯片的半导体装置 Download PDFInfo
- Publication number
- CN1545730A CN1545730A CNA038008084A CN03800808A CN1545730A CN 1545730 A CN1545730 A CN 1545730A CN A038008084 A CNA038008084 A CN A038008084A CN 03800808 A CN03800808 A CN 03800808A CN 1545730 A CN1545730 A CN 1545730A
- Authority
- CN
- China
- Prior art keywords
- tube core
- semiconductor chip
- core pad
- pad part
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 198
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 229920003002 synthetic resin Polymers 0.000 claims abstract description 17
- 239000000057 synthetic resin Substances 0.000 claims abstract description 17
- 238000003466 welding Methods 0.000 claims description 46
- 150000001875 compounds Chemical class 0.000 claims description 42
- 239000002184 metal Substances 0.000 claims description 38
- 230000005540 biological transmission Effects 0.000 claims description 9
- 239000000463 material Substances 0.000 abstract 1
- 238000004806 packaging method and process Methods 0.000 abstract 1
- 230000004927 fusion Effects 0.000 description 42
- 229910000679 solder Inorganic materials 0.000 description 27
- 230000015572 biosynthetic process Effects 0.000 description 19
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 14
- 238000009792 diffusion process Methods 0.000 description 10
- 238000010438 heat treatment Methods 0.000 description 9
- 238000002844 melting Methods 0.000 description 6
- 230000008018 melting Effects 0.000 description 6
- 238000005275 alloying Methods 0.000 description 4
- 238000006073 displacement reaction Methods 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 238000005339 levitation Methods 0.000 description 3
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 240000004859 Gamochaeta purpurea Species 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 238000004781 supercooling Methods 0.000 description 1
- 230000009182 swimming Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8312—Aligning
- H01L2224/83143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Device Packages (AREA)
Abstract
一种半导体装置,使用焊接剂将矩形的发光二极管芯片7等半导体芯片焊接在形成于绝缘基片的表面的管芯垫片部分3上,并将该半导体芯片封装在合成树脂制作的模型部分9中而形成,通过将所述管芯垫片部分3变成近似于所述半导体芯片的尺寸的矩形或近似于半导体芯片的对角线尺寸的直径的圆形,在半导体芯片的焊接时,做到能正确地定位和定向。
Description
技术领域
本发明涉及在使用了半导体芯片的半导体装置之中将所述半导体芯片对管芯垫片部分进行焊接,再将该半导体芯片封装在合成树脂制作的模型部分中而形成的半导体装置。
背景技术
通常,在这种半导体装置中,在形成芯片型的绝缘基片的上面形成金属膜的管芯垫片部分和一对电极端子以便使所述管芯垫片部分在电路上与一方的电极端子连接,变成在对所述管芯垫片部分已焊接的半导体芯片和另一方的电极端子之间用电路连接的构成。
而且,在这一构成的半导体装置中,在对在电路上连接到一方的电极端子的管芯垫片部分焊接该半导体芯片时,采用这样的方法,即,使用焊锡膏等加热熔融性的焊接剂,将适量的该焊接剂涂敷在所述管芯垫片部分的表面,在该焊接剂的上面放置半导体芯片,在该状态下,在加热时使所述焊接剂一旦熔融之后凝固。
在这种场合,以往,虽然将所述管芯垫片部分变成焊接在它上面的半导体芯片中的矩形和相似的矩形,但是由于将其大小变成比所述半导体芯片大得多,因此产生了以下所述那样的问题。
即,在向所述半导体芯片的管芯垫片部分焊接时,在俯视图上,有必要将该半导体芯片焊接在管芯垫片部分的中心或大略中心,但当将已涂敷在所述管芯垫片部分的表面的焊接剂加热熔化时,半导体芯片变成漂浮在该熔融的焊接剂中的状态,另一方面,熔融的焊接剂通过将所述管芯垫片部分的表面扩散到四面八方,伴随着该熔融的焊接剂向四面八方扩散,变成漂浮在它上面的状态的半导体芯片将沿着所述管芯垫片部分的表面移动以便偏离中心,这样在偏离中心移动的位置,在所述熔融焊接剂凝固时变成对于管芯垫片部分固定,另外,对于管芯垫片部分在半导体芯片被供给偏离管芯垫片部分的中心的部位的场合,不修正偏离该中心的状态,就会在偏离中心的原封不动的位置上对管芯垫片部分固定。
除此之外,在向所述半导体芯片的管芯垫片部分焊接时,所述半导体芯片必须使隅角的方向对齐焊接以便在俯视图上使该半导体芯片中的各隅角经常朝着大致一定的方向,但在漂浮在所述熔融的焊接剂中的状态中放置的半导体芯片由于在俯视图上变成在任意方向自由地旋转,因此就不能在该隅角的方向固定地对齐,而照隅角的方向一直偏离的姿势对管芯垫片部分固定。
由于与这样的半导体芯片的中心的位置偏离和隅角的方向偏离,因此在用金属线的引线焊接等将该半导体芯片和其它的电极端子之间在电路上连接的场合,不仅与半导体芯片中的规定的电极部分连接,或发生在金属线的途中对半导体芯片接触等的连接差错的危险性大,而且在用合成树脂的模型封装该半导体芯片的部分的场合,估计所述双方的偏离而不得不使该模型部分的大小变大,从而招致半导体装置的大型化和重量的增加。
尤其是,所述半导体装置在作为所述半导体芯片是使用发光二极管芯片的LED的场合,由于与所述那样的发光二极管芯片中的中心的位置偏离和隅角的方向偏离,在与光源的位置变位的同时,来自发光二极管芯片的光的指向性发生变化,因此存在着光的指向性的离散变大的问题。
发明内容
本发明就是将解决这些问题作为技术课题。
在本发明的第1形态中,一种半导体装置,在绝缘基片的表面形成金属膜的矩形管芯垫片部分和金属膜的一对电极端子,在该管芯垫片部分的表面用焊接剂焊接矩形半导体芯片,并用合成树脂制作的模型封装该半导体芯片而成,其特征在于,所述管芯垫片部分的矩形的长度尺寸和宽度尺寸被规定为所述半导体芯片的矩形的长度尺寸和宽度尺寸的0.50~1.50倍。
这样,在绝缘基片的表面形成的管芯垫片部分中,通过将该矩形的长度尺寸和宽度尺寸规定为半导体芯片的矩形的长度尺寸和宽度尺寸的0.50~1.50倍,将所述半导体芯片对于所述管芯垫片部分,将该半导体芯片中的各侧面对于管芯垫片部分中的各侧面以非平行方向的姿势放置,或者,将半导体芯片放置在与所述管芯垫片部分的中心偏离的位置,在这样的场合,由于熔融的焊接剂的表面张力同时作用于半导体芯片和管芯垫片部分的各侧面,因此如以下详细叙述的那样,使用该表面张力的自校直,所述矩形的半导体芯片自动地被修正,以便向着它的各侧面变成与矩形的管芯垫片部分中的各侧面平行或大致平行的姿势的方向,即,向着半导体芯片中的各隅角相同方向或大致相同的方向,同时,自动地修正以便使该半导体芯片正确地位置在管芯垫片部分的中心。
在将半导体芯片对绝缘基片中的管芯垫片部分焊接时,由于使用焊接剂的表面张力的自校直能够使与半导体芯片的管芯垫片部分的中心的偏离变小,同时,能够使半导体芯片的各隅角向着相同的方向或接近相同的方向,以便能够使半导体芯片的各侧面对于管芯垫片部分的各侧面平行或接***行,因此使封装该半导体芯片的模型部分比现有的场合小,进而,能使半导体装置小型化、轻量化。
尤其在所述的第1局面中,半导体装置就是在作为将其半导体芯片变成发光二极管芯片,而且,使其模型部分变成透光性的芯片型LED的场合,能减小光源位置的变位和光的指向性的变化,并能减小光的指向性的离散。
另外,在所述第1局面中,通过变成在所述管芯垫片部分的周围部分地设置从该管芯垫片部分一体地向外延长的窄幅度的延长部分的构成,涂敷在所述管芯垫片部分的表面的焊接剂的一部分将向所述窄幅度的延长部分表面扩散,根据该扩散,在确保该焊接剂的自校直的状态下,由于能降低所述管芯垫片部分的表面的焊接剂的***高度,因此能够从半导体芯片的管芯垫片部分降低浮起高度,同时,能减小高度的不齐,而且,能使半导体芯片的斜率,并且,使半导体芯片对焊接剂的压入深度变浅,减少在半导体芯片中发生电路短路,而且,在半导体芯片是发光二极管芯片的场合,能避免减小来自该发光二极管芯片的发光量。
另外,在所述第1局面中,通过变成在所述管芯垫片部分使凹面部分成为所述半导体芯片没有嵌入该凹面部分内的大小并设置的构成,涂敷在所述管芯垫片部分的表面的焊接剂的一部分进入所述凹面部分,在确保该焊接剂的自校直的状态下,由于能够降低所述管芯垫片部分的表面的焊接剂的***高度,因此能够从在半导体芯片中的管芯垫片部分降低浮起高度,同时,减少高度的不齐,而且,能减小半导体芯片的斜率,并且使半导体芯片焊接剂的压入深度变浅,能够减少在半导体芯片中发生电短路。
当然,通过在所述管芯垫片部分将设置所述窄幅度的延长部分的构成和设置凹面部分的构成变成组合的状态,不言而喻,能够相乘地助长它们单独的效果。
其次,在本发明的第2局面中,一种半导体装置,在绝缘基片上形成金属膜的管芯垫片部分和金属膜的一对电极端子,在该管芯垫片部分的表面,用焊接剂焊接在俯视图上变成正方形或大致正方形的半导体芯片,并将该半导体芯片封装在用合成树脂制作的模型部分中,其特征在于,所述管芯垫片部分被形成为在俯视图上近似所述半导体芯片中的对角线尺寸的直径的圆形,在该管芯垫片部分和一方的电极端子之间,设置了将它们一体地连接的金属膜的窄幅度的导体图案。
在该构成中,在将加热熔融性的焊接剂涂敷在一方的电极端子中的管芯垫片部分的表面上之后,将半导体芯片放置在其上面,在该状态下,将整体加热到比所述焊接剂的熔点更高的温度。
通过在该加热时熔融所述焊接剂,所述半导体芯片将变成漂浮在该熔融的焊接剂中的状态,另一方面,熔融的焊接剂在所述管芯垫片部分的整个表面范围一边合金化,一边扩散,同时,在所述半导体芯片的底面以及在整个四个各侧面范围也一边合金化,一边扩散,在所述管芯垫片部分的外周围和所述半导体芯片的四个各侧面之间,所述熔融的焊接剂的表面张力就会起作用。
在这种场合,与半导体芯片是正方形或大致正方形相对而言,由于所述管芯垫片部分是近似于所述半导体芯片中的对角线尺寸的直径的圆形,在变成漂浮在所述熔融的焊接剂中的状态的半导体芯片中,因为产生移动到对于它的四个各侧面的表面张力变成互等的位置的自校直现象,所以所述半导体芯片即使被供给偏离所述管芯垫片部分的中心的部位,根据对它的四个各侧面的表面张力的自校直现象,也会自动地被修正以便位置在管芯垫片部分的中心或大致中心。
除此以外,所述熔融的焊接剂的一部分也在将所述管芯垫片部分与一方的电极端子连接的金属膜的窄幅度的导体图案的方向扩散,对于熔融的焊锡膏的外周,通过在该外周以内所述窄幅度的连接部分的地方部分地形成向外的臌起部分,并且,也在已向该窄幅度的导体图案的方向扩散的臌起部分和所述半导体芯片的侧面之间熔融的焊接剂的表面张力起作用,已变成漂浮在所述熔融的焊接剂中的状态的半导体芯片因为想要使对于它的各侧面的表面张力互等的自校直现象就会自动地被修正以便使该半导体芯片的四个隅角中的一个隅角向着所述窄幅度的导体图案的方向。
即,在所述半导体芯片自动地被修正(自校直)以便位置在管芯垫片部分的中心或大致中心的同时,它的一个隅角就会自动地被修正(自校直)以便向着所述窄幅度的导体图案方向。
而且,通过在冷却中使所述熔融的焊接剂凝固,在将半导体芯片与一方的电极端子连接的管芯垫片部分的中心或大致中心的位置,由于能够使隅角的方向经常在相同的方向上对齐并焊接以便使该半导体芯片的一个隅角向着与管芯垫片部分连接的窄幅度的导体图案方向,因此能减小与所述半导体芯片的管芯垫片部分的中心的位置偏离和隅角的方向偏离。
其结果,在用金属线的引线焊接等在电路上使半导体芯片和另一方的电极端子之间连接起来的场合,不仅能可靠地减小发生接地差错的危险,而且在将该半导体芯片的部分封装在合成树脂的模型部分的场合,能够使该模型部分尽量减小所述双方的偏离,并能够谋求半导体装置的小型化和轻量化。
如所述那样,将使半导体芯片位置在管芯垫片部分的中心或大致中心的自校直以及它的一个隅角使半导体芯片向着所述窄幅度的导体图案的方向的自校直通过使所述管芯垫片部分的直径变成半导体芯片的对角线尺寸的0.6倍~1.5倍能够准确地达到。
另外,在所述第2局面中,通过形成将所述管芯垫片并列成大致一条直线形状配设以便在俯视图上位置在所述一对电极端子之间,而且,将所述窄幅度的导体图案在俯视图上对于所述管芯垫片部分的外周中所述一对电极端子的并列列设置成45度偏离的部位的构成,由于所述半导体芯片在熔融了焊接剂时,该半导体芯片的一个隅角就会向着所述45度的导体图案的方向,因此能够做到使所述半导体芯片与该半导体芯片的四个各侧面中相互平行的二个侧面变成与两个电极端子的并列列平行或大致平行,其它二个侧面变成与两个电极端子的并列列成直角或大致直角,并进行焊接,由于使该半导体装置中的宽度尺寸和长度尺寸比所述四个侧面与两个电极端子的并列列倾斜的场合能减小,因此存在能使半导体装置更小型化和轻量化。
另外,即使在该第2局面中,在半导体装置是将其半导体芯片变成发光二极管芯片,而且,使该模型部分变成了透光性的芯片型LED的场合,能够减小光源位置的变位和光的指向性的变化,并能够减小光的指向性的离散。
当然,即使在该第2局面中,与所述第1局面的场合相同,在所述管芯垫片部分,通过将凹面部分变成不会使所述半导体芯片嵌入该凹面部分内的大小而设置,就能从半导体芯片的管芯垫片部分减小浮起高度的不齐,并能减小半导体芯片的斜率,而且,在半导体芯片中能产生电路上的短路。
而且,在本发明的第3局面中,一种半导体装置,它具备金属板制作的管芯垫片部分和金属板制作的一对电极端子,在所述管芯垫片部分,将在俯视图上形成正方形或大致正方形的半导体芯片用焊接剂焊接,并将该半导体芯片封装在合成树脂制作的模型部分中而形成,其特征在于,所述管芯垫片部分被形成为在俯视图上近似所述半导体芯片中的对角线尺寸的直径的圆形,并在该管芯垫片部分和一方的电极端子之间设置将它们一体地连接的金属板制作的窄幅度的导体图案,因此,制成使用了不使用绝缘基片的金属板的半导体装置。
在该第3局面中,与所述第2局面相同,当然适用于:
i.将所述管芯垫片部分的直径变成半导体芯片中的对角线尺寸的0.6倍~1.5倍。
ii.将所述管芯垫片部分并列配设成大致一条直线形状以便在俯视图上位置在所述一对电极端子之间,而且,将所述窄幅度的导体图案在俯视图上对于所述管芯垫片部分中的外周内所述一对电极端子的并列列设置在45度偏离的部位。
iii.将半导体装置变成将其半导体芯片变成发光二极管芯片,而且,将其模型部分变成透光性的LED。
本发明的其它目的、特征以及优点从根据以下附图说明的实施形态的说明中明确。
附图说明
图1是表示第1实施形态的芯片型LED的纵断正面图。
图2是图1的平面图。
图3是表示所述第1实施形态的芯片型LED的斜视图。
图4是所述第1实施形态中的分解斜视图。
图5是从图4的V-V看的断面图。
图6是表示在所述第1实施形态中将发光二极管芯片焊接在绝缘基片上的状态的纵断正面图。
图7是图6的平面图。
图8是表示所述第1实施形态中的第变形例的斜视图。
图9是表示所述第1实施形态中的第2变形例的斜视图。
图10是表示所述第1实施形态中的第3变形例的斜视图。
图11是表示所述第1实施形态中的第4变形例的斜视图。
图12是从图11的XII-XII看的端面图。
图13是第2实施形态的芯片型LED的纵断正面图。
图14是图13的平面图。
图15是所述第2实施形态的芯片型LED的分解斜视图。
图16是从图15的XVI-XVI看的断面图。
图17是图14的主要部分放大图。
图18是从图17的XVIII-XVIII看的断面图。
图19是从图17的XIX-XIX看的断面图。
图20是表示所述第2实施形态的变形例的平面图。
图21是所述第3实施形态的芯片型LED的分解斜视图。
图22是图21的平面图。
图23是表示所述第3实施形态的变形例的纵断正面图。
具体实施方式
图1~图7表示第1实施形态。
在该图中,符号1表示是作为半导体装置的一个实施形态部分的芯片LED。
该芯片LED1具备形成芯片型的绝缘基片2,在该绝缘基片2的上面在形成金属膜的矩形的管芯垫片部分3,同样形成左右一对金属膜的端子电极4、5的同时,形成在电路上连接一方的端子电极4和所述管芯垫片部分3的金属膜的窄幅度的导体图案6。
而且,所述芯片型LED1具备焊接在所述管芯垫片部分3的上面的发光二极管芯片7,将该发光二极管芯片7和所述另一方的端子电极5之间已引线焊接的细金属线8,以及封装所述发光二极管芯片6和配线图案6的一部分的透明等的透光性合成树脂制作的模型部分9。
此外,所述两个端子电极4、5被延长以便从绝缘基片2的上面遍及端面和下面。
而且,在对于所述绝缘基片2上面的管芯垫片部分3焊接发光二极管芯片7时,象以下所述那样构成。
一般地说,由于所述发光二极管芯片7是长度为L0、宽度为W0的矩形,做到使所述管芯垫片部分3成为使其长度尺寸L1和宽度尺寸W1与所述发光二极管芯片7的矩形中的长度尺寸L0和宽度尺寸W0相等或大致相等的全等或大致全等的矩形,如图所示那样,将适量的焊锡膏H涂敷在该管芯垫片部分3的上面,接着,如图4那样,将所述发光二极管芯片放置在该焊锡膏H上,在该状态下,在将焊锡加热到熔融点以上的温度以后,经过冷却使焊锡凝固。
通过这样地构成,对于所述矩形的管芯垫片部分,如在图5中用双点划线所示那样,使所述矩形的发光二极管芯片7以该发光二极管芯片7中的各侧面对于管芯垫片部分3中的各侧面非平行的方向姿势放置,或者,使发光二极管芯片7放置在与所述管芯垫片3的中心偏离的位置上,在这样的场合,由于已加热熔融的焊锡中的表面张力同时作用在发光二极管芯片和管芯垫片部分3的各侧面,因此使用该表面张力的自校直,所述矩形的发光二极管芯片7自动地被修正到使它的各侧面变成与矩形的管芯垫片部分3中的各侧面平行或大致平行的姿势的方向,同时,该发光二极管芯片7就会自动地被修正以便正确地位置在管芯垫片部分3的中心。
然后,所述发光二极管芯片7照如所述那样被修正的姿势的原样通过熔融焊锡的凝固被固定。
在这种场合,若依据本发明者们的实验,那么加热熔融的焊锡中的表面张力的自校直的所述自动修正当在使所述管芯垫片3的矩形的长度尺寸L1和宽度尺寸W1变成在所述发光二极管芯片7中的矩形的长度L0和宽度尺寸W0的0.50~1.50倍的范围内的场合就能准确地达成,希望是0.65~1.35倍的范围内,最希望是0.75~1.25倍的范围内。另外,关于导电性膏等焊锡膏以外的焊接剂也是同样的。
就是说,通过这样的构成,在对于绝缘基片2中的管芯垫片部分3焊接发光二极管芯片7时,由于通过焊接剂的自校直,在能减小与发光二极管芯片7的管芯垫片部分3的中心的偏离的同时,能够使发光二极管芯片7中的各侧面对管芯垫片部分3的各侧面平行或接***行,因此在能使封装该发光二极管芯片7的模型部分9和绝缘基片的宽度尺寸比现有的场合减小,进而,能使芯片型LED1小型化和轻量化的同时,能减小被发光二极管芯片6发射的光的指向性的离散。
此外,在本第1实施形态中,通过如图2中用双点划线A所示那样,不是使在电路上连接所述管芯垫片部分3和一方的端子电极4的导体图案6变成笔直的直线,而是用实线所示那样使它倾斜,做到使该导体图案6的长度变长,使与封装它的模型部分9的粘着密度增大,并构成以便能确实地减少大气中的湿度等沿着该导体图案6的侵入。
在这种场合,所述导体图案不限于制成一条,也可以制成在图7中用实线表示的导体图案6和用双点划线表示的导体图案6a的二条。
图8表示所述第1实施形态中的第1变形例。
该第1变形例就是将从该管芯垫片部分3一体地向外延长的窄幅度的延长部分3a设置在在所述绝缘基片2的上面形成矩形的管芯垫片部分3中的各隅角部分。
这样,通过在管芯垫片部分3中部分地设置从该管芯垫片部分3一体地向外延长的窄幅度的延长部分3a,由于当将涂敷在该管芯垫片部分3的表面的焊锡膏H在其上放置了发光二极管芯片7以后加热熔融时,该熔融焊锡的一部分就会在所述窄幅度的延长部分3a的表面扩散,因此,通过该扩散,在确保该熔融焊锡的表面张力的自校直的状态下,就能降低所述管芯垫片部分3的表面上的熔融焊锡的***高度。
在该场合,即使通过作为第1实施形态中的第2变形例,如图9所示那样,形成将对于所述管芯垫片部分3的窄幅度的延长部分3a设置在所述管芯垫片部分3中的各侧面的部分的构成,或者,作为第1实施形态中的第3变形例,如图10所示那样,形成将所述多条窄幅度的延长部分3a设置在管芯垫片部分3中的一个侧面,并使该各延长部分3a变为与所述导体图案6兼用的构成,在确保该熔融焊锡的表面张力的自校直的状态下,也能够降低所述管芯垫片部分3的表面上的熔融焊锡的***高度。
而且,图11和图12表示第1实施形态中的第4变形例。
该第4变形例就是在所述绝缘基片2的上面形成矩形的管芯垫片部分3中,使凹面部分3b成为所述发光二极管芯片7不会嵌入该凹面部分3b内的大小并设置。
通过这样的构成,当将涂敷在所述管芯垫片部分3的表面的焊锡膏H在将发光二极管芯片放置在其上以后加热熔融时,结果由于该熔融焊锡的一部分进入所述凹面部分3b,因此,在确保该熔融焊锡的表面张力的自校直的状态下,就能降低所述管芯垫片部分3的表面的熔融焊锡的***高度。
接着,图13~图19表示第2实施形态。
在这些图中,符号11表示芯片型LED,该芯片型LED11具备制成为芯片型的绝缘基片12,在该绝缘基片12中,在其上面形成直径D的圆形的金属膜的管芯垫片部分13,同时,在其两端同样地形成金属膜的一方的电极端子14和另一方的电极端子15,而且,在该绝缘基片12的上面同样地形成金属膜的窄幅度的导体图案16,以便用导体图案16在电路上连接所述一方的电极端子14和所述管芯垫片部分13。
另外,所述芯片型LED11具备焊接在所述管芯垫片部分13的上面的发光二极管芯片17,引线焊接在该发光二极管芯片17的上面的电极和所述另一方的电极端子15之间的金属线18,以及封装在所述绝缘基片12的上面之中的所述发光二极管芯片17、窄幅度的导体图案16和金属线18的一部分的透明等的透光性合成树脂制作的模型部分19,所述发光二极管芯片17在俯视图上是使一边的长度尺寸为B的正方形或大致正方形。
此外,所述两个电极端子14、15被延长以便从绝缘基片12的上面遍及端面和下面。
而且,当将所述发光二极管芯片17焊接在所述绝缘基片12上面的管芯垫片部分13上面时,使所述管芯垫片部分13的直径D变成近似于所述正方形或大致正方形的发光二极管芯片7的对角线尺寸S的尺寸。
接着,在所述管芯垫片部分13的上面,如图15和图16所示那样,涂敷适量的焊锡膏H,在该焊锡膏H上面供给和载置所述发光二极管芯片7。
此外,在供给该发光二极管芯片17时,可以将它仅仅放置在焊锡膏H上,不需要正确地定位在管芯垫片部分13的中心,以及,不需要将发光二极管芯片17在一定的方向上正确地对齐。
接着,通过将全体加热到比所述焊锡的熔融点高的温度,在一旦使所述焊锡膏H熔融以后,冷却到常温并凝固。
通过所述焊锡膏H的加热和熔融,所述发光二极管芯片17将变成漂浮在该熔融的焊锡膏H中的状态,另一方面,熔融的焊锡膏H在一边遍及所述管芯垫片部分13的整个表面并合金化一边扩散的同时,即使在所述发光二极管芯片17的底面和整个四个各侧面的范围也一边合金化一边扩散,并且,在所述管芯垫片部分13的外周围和所述发光二极管芯片17的四个各侧面之间,所述熔融的焊锡膏H的表面张力就会起作用。
在该场合,与发光二极管芯片17是正方形或大致正方形相对而言,根据所述管芯垫片部分13是近似于所述发光二极管芯片17中的对角线尺寸S的直径D的圆形,在变成了漂浮在所述熔融的焊锡膏H中的状态的发光二极管芯片17中,由于发生移动到对它的四个各侧面的表面张力变成互等的位置的自校直现象,因此所述发光二极管芯片17即使被供给与所述管芯垫片部分13的中心偏离的部位,由于对它的四个各侧面的表面张力的自校直现象,就会自动地被修正以便位置在管芯垫片部分13的中心或大致中心。
除此以外,所述熔融的焊锡膏H的一部分,如图17和图18所示那样也在将所述管芯垫片部分13连接到一方的电极端子14的窄幅度的导体图案16的方向扩散,对于该熔融的焊锡膏H的外周来说,在该外周中间所述窄幅度的导体图案16的地方部分地形成向外的***部分h,并且也在向该窄幅度的导体图案16的方向扩散的***部分h和所述发光二极管芯片17之间通过熔融的焊锡膏H的表面张力起作用,已变成漂浮在所述熔融的焊锡膏H中的状态的发光二极管芯片17由于想对于它的各侧面的表面张力互等的自校直现象,就会自动地被修正以便使该发光二极管芯片17中的四个隅角中间一个隅角向着所述窄幅度的导体图案16的方向。
即,所述发光二极管芯片17如图17、图18和图19所示那样,在自动地被修正以便位置在管芯垫片部分13的中心或大致中心的同时,就会自动地被修正以便使其一个隅角向着所述窄幅度的导体图案16的方向。
然后,通过使所述熔融的焊锡膏H冷却并凝固,能够经常使隅角的方向在相同的方向对齐以便使该发光二极管芯片17的一个隅角向着连接到管芯垫片部分13的窄幅度的导体图案16的方向将所述发光二极管芯片17焊接在与一方的电极端子14连接的管芯垫片部分13的中心或大致中心的位置。
但是,若依据本发明者的实验,所述管芯垫片部分13的直径D在变成了所述发光二极管芯片17中的对角线尺寸S的0.6倍(下限值)~1.5倍(上限值)的场合,应能准确地得到熔融的焊锡膏的表面张力的自校直现象,尤其希望的是0.8倍(下限值)~1.2倍(上限值)。
因此,在本发明的权利要求范围内,所谓“近似半导体芯片中的对角线的直径”意味着这些范围的直径。
接着,图20表示所述第2实施形态中的变形例。
该变形例的芯片型LED11′是这样的LED,即,在俯视图上将芯片型绝缘基片12′的上面的管芯垫片部分13′配设在连接所述绝缘基片12′的两端的电极端子14′、15′的中心线C上的部位,换言之,将所述一方的电极端子14′以及另一方的电极端子15′象将管芯垫片部分13′位置于其间那样,在俯视图上并列配设成大致一直线形状,另一方面,将连接所述管芯垫片部分13′和所述一方的电极端子14′之间的窄幅度的导体图案16′在俯视图上设置在所述管芯垫片部分13′的外周内对于连接所述两电极端子14′、15′的中心线C、即对于所述两电极端子14′、15′的并列列θ=45度偏离的部位,在所述管芯垫片部分13′的上面象所述那样用焊锡膏H焊接发光二极管芯片17′,用金属线18′焊接在该发光二极管芯片17′的上面的电极和所述另一方的电极端子15′之间,再将所述绝缘基片12′的上面以内的所述发光二极管芯片17′、窄幅度的导体图案16′以及金属线18′的一部分封装在合成树脂制作的模型部分19′中。
若依据该构成,那么通过在管芯垫片部分13′的上面涂敷焊锡膏H,在将发光二极管芯片17′载于其上以后,加热和熔融所述焊锡膏H,用该熔融的焊锡膏H的表面张力的自校直现象自动地能够修正以便使所述发光二极管芯片17′位置在管芯垫片部分13′的中心或大致中心,同时,能自动地修正以便使它的一个隅角向着所述窄幅度的导体图案16′的方向,在该状态下,由于能够固定,能够焊接所述发光二极管芯片17′,以便在图20的俯视图上使它的四个各侧面中相互平行的二个侧面变成与连接两电极端子14′、15′的中心线C、即与两电极端子14′、15′的并列列平行或大致平行,另一方面,使四个侧面中的其它二个侧面变成与连接两电极端子14′、15′的中心线C呈直角或大致直角,由于以上原因,能使该芯片型LED11′的宽度尺寸F和长度尺寸E比所述四个侧面与两电极端子14′、15′的并列列如所述的图14所示那样倾斜的场合小。
另外,图21和图22表示表示本发明的第3实施形态。
该第3实施形态的芯片型LED21是不使用所述绝缘基片而将一对的两电极端子和管芯垫片部分变成比较薄的板厚的金属板制作的场合,以代替变成在绝缘基片上形成的金属膜。
即,LED21是:将经由窄幅度的导体图案26一体地连接圆形的管芯垫片部分23而形成的一方的电极端子24和另一方的电极端子25的双方变成金属制作,与所述的各实施形态相同,使用焊锡膏H将发光二极管芯片27焊接在所述管芯垫片部分23的上面,在该发光二极管芯片27的上面的电极和所述另一方的电极端子25之间用金属线28进行引线焊接,再用透明等的透光性合成树脂制作的模型部分29封装所述发光二极管芯片27、窄幅度的导体图案26以及金属线28的一部分。
若依据这样的构成,就能够变成使用没有使用绝缘基片的金属板的芯片型LED21。
在该第3实施形态中,如图23所示的变形例那样,延长另一方的电极端子25,并对于发光二极管芯片27能直接接合,代替用金属线在发光二极管芯片27和另一方的电极端子25之间进行引线焊接,因此,能够构成省略了金属线的引线焊接的LED21。
另外,在该第3实施形态中,也与所述第2实施形态的场合相同,是希望将所述管芯垫片部分23中的直径D变成所述发光二极管芯片27的对角线尺寸的0.6倍(下限值)~1.5倍(上限值),尤其希望的是变成0.8倍(下限值)~1.2倍(上限值),另外,在第3实施形态中,也与在所述第2实施形态中图20所示的变形例相同,通过将窄幅度的导体图案26在俯视图上设置在对于连接所述管芯垫片部分23的外周内所述两电极端子24、25的中心线、即对于所述两电极端子24、25的并列列θ=45度偏离的部位,就能够缩小芯片型LED21宽度尺寸和长度尺寸,并能小型化。
此外,所述的各实施形态的作为目的的半导体装置是使用了发光二极管芯片的芯片型LED的场合,但本发明不受此限制,与该芯片型LED大致相同的构成的二极管不用说,例如,不言而喻,象晶体管等那样也能够适用于对于一个半导体芯片连接二个以上的另一方的电极端子而成的其它半导体装置。
权利要求书
(按照条约第19条的修改)
1.(修正后)
一种使用了半导体芯片的半导体装置,在绝缘基片的表面形成金属膜的矩形的管芯垫片部分和金属膜的一对电极端子,用焊接剂将矩形的半导体芯片焊接在该管芯垫片部分的表面,并将该半导体芯片封装在合成树脂制作的模型部分中而成,其特征在于,在所述管芯垫片部分和一方的电极端子之间设置了一体地连接它们的金属膜的窄幅度的导体图案,所述管芯垫片部分的矩形的长度和宽度被变成所述半导体芯片的矩形的长度尺寸和宽度尺寸的0.50倍~1.5倍,另一方面,所述半导体芯片是发光二极管芯片,所述模型部分是透光性的。
2.(修正后)
如权利要求1记载的使用了半导体芯片的半导体装置,其特征在于,在所述管芯垫片部分的周围部分地设置该管芯垫片部分一体地向外延长的窄幅度的延长部分
3.(修正后)
如权利要求1记载的使用了半导体芯片的半导体装置,其特征在于,在所述管芯垫片部分,将凹面部分变成所述半导体芯片不会嵌入该凹面部分内的大小并设置。
4.(修正后)
如权利要求1记载的使用了半导体芯片的半导体装置,其特征在于,在所述管芯垫片部分的周围,部分地设置了从该管芯垫片部分一体地向外延长的窄幅度的延长部分,另一方面,在所述管芯垫片部分,将凹面部分变成所述半导体芯片不会嵌入在该凹面部分内的大小并设置。
5.(修正后)
一种使用了半导体芯片的半导体装置,在绝缘基片的表面形成金属膜的矩形的管芯垫片部分和金属膜的一对电极端子,用焊接剂将在俯视图上变成正方形或大致正方形的半导体芯片焊接在该管芯垫片部分的表面,并将该半导体芯片封装在合成树脂制作的模型部分中而成,其特征在于,所述管芯垫片部分被形成在俯视图上近似于所述半导体芯片中的对角线尺寸的直径的圆形,在该管芯垫片部分和一方的电极端子之间设置了一体地连接它们的金属膜的窄幅度的导体图案。
6.(修正后)
如权利要求5记载的使用了半导体芯片的半导体装置,其特征在于,所述管芯垫片部分的直径是半导体芯片的对角线的0.6倍~1.5倍。
7.(修正后)
如权利要求5和记载的使用了半导体芯片的半导体装置,其特征在于,所述半导体芯片是发光二极管芯片,所述模型部分是透光性的。
8.(修正后)
如权利要求5或6记载的使用了半导体芯片的半导体装置,其特征在于,所述一方的电极端子和另一方的电极端子,象管芯垫片部分位置在其间那样,在俯视图上排列成大致一直线形状并配设,所述窄幅度的导体图案在俯视图上对于所述管芯垫片部分的外周内所述两电极端子的并列列在45度偏离的部位上被设置。
9.(修正后)
如权利要求5或6记载的使用了半导体芯片的半导体装置,其特征在于,所述半导体芯片是发光二极管芯片,所述模型部分是透光性的,所述一方的电极端子和另一方的电极端子,象管芯垫片部分位置在其间那样,在俯视图上排列成大致一直线形状并配设,所述窄幅度的导体图案在俯视图上,对于所述管芯垫片部分的外周内所述两电极端子的并列列在45度偏离的部位上被设置。
10.(修正后)
如权利要求或6记载的使用了半导体芯片的半导体装置,其特征在于,在所述管芯垫片部分将凹面部分变成所述半导体芯片不会嵌入该凹面部分内的大小并设置。
11.(修正后)
一种使用了半导体芯片的半导体装置,它具备金属板制作的管芯垫片部分和金属板制作的一对电极端子,用焊接剂将在俯视图上变成正方形或大致正方形的半导体芯片焊接在该管芯垫片部分的表面,并将该半导体芯片封装在合成树脂制作的模型部分中而成,其特征在于,所述管芯垫片部分被形成在俯视图上近似于所述半导体芯片中的对角线尺寸的直径的圆形,在该管芯垫片部分和一方的电极端子之间设置了一体地连接它们的金属膜的窄幅度的导体图案。
12.(删除)
Claims (12)
1.一种使用了半导体芯片的半导体装置,在绝缘基片的表面形成金属膜的矩形的管芯垫片部分和金属膜的一对电极端子,用焊接剂将矩形的半导体芯片焊接在该管芯垫片部分的表面,并将该半导体芯片封装在合成树脂制作的模型部分中而成,其特征在于,所述管芯垫片部分的矩形的长度和宽度变成所述半导体芯片的矩形的长度尺寸和宽度尺寸的0.50倍~1.5倍。
2.如权利要求1记载的使用了半导体芯片的半导体装置,其特征在于,所述半导体芯片是发光二极管芯片,所述模型部分是透光性的。
3.如权利要求1或2记载的使用了半导体芯片的半导体装置,其特征在于,在所述管芯垫片部分的周围,部分地设置了从该管芯垫片部分一体地向外延长的窄幅度的延长部分。
4.如权利要求1或2记载的使用了半导体芯片的半导体装置,其特征在于,在所述管芯垫片部分将凹面部分变成所述半导体芯片不会嵌入该凹面部分内的大小并设置。
5.如权利要求1或2记载的使用了半导体芯片的半导体装置,其特征在于,在所述管芯垫片部分的周围,部分地设置从该管芯垫片部分一体地向外延长的窄幅度的延长部分,另一方面,在所述管芯垫片部分,将凹面部分变成使所述半导体芯片不会嵌入该凹面部分内的大小并设置。
6.一种使用了半导体芯片的半导体装置,在绝缘基片的表面形成金属膜的矩形的管芯垫片部分和金属膜的一对电极端子,用焊接剂将在俯视图上变成正方形或大致正方形的半导体芯片焊接在该管芯垫片部分的表面,并将该半导体芯片封装在合成树脂制作的模型部分中而成,其特征在于,所述管芯垫片部分被形成在俯视图上近似于所述半导体芯片中的对角线尺寸的直径的圆形,在该管芯垫片部分和一方的电极端子之间设置了一体地连接它们的金属膜的窄幅度的导体图案。
7.如权利要求6记载的使用了半导体芯片的半导体装置,其特征在于,所述管芯垫片部分的直径是半导体芯片的对角线的0.6倍~1.5倍。
8.如权利要求6或7记载的使用了半导体芯片的半导体装置,其特征在于,所述半导体芯片是发光二极管芯片,所述模型部分是透光性的。
9.如权利要求6或7记载的使用了半导体芯片的半导体装置,其特征在于,所述一方的电极端子和另一方的电极端子,象管芯垫片部分位置在其间那样,在俯视图上排列成大致一直线形状并配设,所述窄幅度的导体图案在俯视图上对于所述管芯垫片部分的外周内所述两电极端子的并列列在45度偏离的部位上被设置。
10.如权利要求6或7记载的使用了半导体芯片的半导体装置,其特征在于,所述半导体芯片是发光二极管芯片,所述模型部分是透光性的,所述一方的电极端子和另一方的电极端子,象管芯垫片部分位置在其间那样,在俯视图上排列成大致一直线形状并配设,所述窄幅度的导体图案在俯视图上对于所述管芯垫片部分的外周内所述两电极端子的并列列在45度偏离的部位上被设置。
11.如权利要求6或7记载的使用了半导体芯片的半导体装置,其特征在于,在所述管芯垫片部分将凹面部分变成所述半导体芯片不会嵌入该凹面部分内的大小并设置。
12.一种使用了半导体芯片的半导体装置,它具备金属板制作的管芯垫片部分和金属板制作的一对电极端子,用焊接剂将在俯视图上变成了正方形或大致正方形的半导体芯片焊接在所述管芯垫片部分,并将该半导体芯片封装在合成树脂制作的模型部分中而成,其特征在于,所述管芯垫片部分在俯视图上被变成近似于所述半导体芯片的对角线尺寸的直径的圆形,并在该管芯垫片部分和一方的电极端子之间设置了一体地连接它们的金属板制作的窄幅度的导体图案。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002063684A JP3924481B2 (ja) | 2002-03-08 | 2002-03-08 | 半導体チップを使用した半導体装置 |
JP63684/2002 | 2002-03-08 | ||
JP237349/2002 | 2002-08-16 | ||
JP2002237349A JP3913138B2 (ja) | 2002-08-16 | 2002-08-16 | 半導体チップを使用した半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1545730A true CN1545730A (zh) | 2004-11-10 |
CN100524703C CN100524703C (zh) | 2009-08-05 |
Family
ID=27806946
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB038008084A Expired - Fee Related CN100524703C (zh) | 2002-03-08 | 2003-02-24 | 使用半导体芯片的半导体装置 |
Country Status (7)
Country | Link |
---|---|
US (2) | US7242033B2 (zh) |
KR (1) | KR100951626B1 (zh) |
CN (1) | CN100524703C (zh) |
AU (1) | AU2003211644A1 (zh) |
DE (1) | DE10392365T5 (zh) |
TW (1) | TWI258193B (zh) |
WO (1) | WO2003077312A1 (zh) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102473656A (zh) * | 2009-07-14 | 2012-05-23 | 日亚化学工业株式会社 | 发光装置 |
CN102054827B (zh) * | 2009-10-30 | 2013-01-23 | 沈育浓 | 发光二极管晶元封装体及其封装方法 |
CN103038878A (zh) * | 2010-06-21 | 2013-04-10 | Gne科技有限公司 | 改进引线的二极管包及其制造方法 |
CN101846247B (zh) * | 2005-12-22 | 2013-04-17 | 松下电器产业株式会社 | 具有led的照明器具 |
CN103078033A (zh) * | 2011-08-22 | 2013-05-01 | Lg伊诺特有限公司 | 发光器件封装件、光源模块以及包括它们的照明*** |
CN103208435B (zh) * | 2008-06-12 | 2016-01-20 | 三菱综合材料株式会社 | 使用锡焊膏进行的基板与焊件的接合方法 |
CN105720180A (zh) * | 2010-04-09 | 2016-06-29 | 罗姆股份有限公司 | Led模块 |
USRE48858E1 (en) | 2011-08-22 | 2021-12-21 | Suzhou Lekin Semiconductor Co., Ltd. | Light emitting device package and light unit |
Families Citing this family (51)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7144788B2 (en) * | 2004-02-19 | 2006-12-05 | Sumitomo Electric Industries, Ltd. | Method for manufacturing a transmitting optical sub-assembly with a thermo-electric cooler therein |
US7868345B2 (en) * | 2004-10-27 | 2011-01-11 | Kyocera Corporation | Light emitting device mounting substrate, light emitting device housing package, light emitting apparatus, and illuminating apparatus |
US9070850B2 (en) | 2007-10-31 | 2015-06-30 | Cree, Inc. | Light emitting diode package and method for fabricating same |
US8669572B2 (en) * | 2005-06-10 | 2014-03-11 | Cree, Inc. | Power lamp package |
US7675145B2 (en) * | 2006-03-28 | 2010-03-09 | Cree Hong Kong Limited | Apparatus, system and method for use in mounting electronic elements |
US8748915B2 (en) | 2006-04-24 | 2014-06-10 | Cree Hong Kong Limited | Emitter package with angled or vertical LED |
US7635915B2 (en) * | 2006-04-26 | 2009-12-22 | Cree Hong Kong Limited | Apparatus and method for use in mounting electronic elements |
JP5225273B2 (ja) * | 2006-07-14 | 2013-07-03 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 光学要素と位置合わせされた電子−光学部品の取り付け |
TWI321857B (en) * | 2006-07-21 | 2010-03-11 | Epistar Corp | A light emitting device |
US8735920B2 (en) * | 2006-07-31 | 2014-05-27 | Cree, Inc. | Light emitting diode package with optical element |
US8367945B2 (en) * | 2006-08-16 | 2013-02-05 | Cree Huizhou Opto Limited | Apparatus, system and method for use in mounting electronic elements |
TWM312020U (en) * | 2006-12-04 | 2007-05-11 | Lighthouse Technology Co Ltd | Light emitting diode package structure |
KR101119172B1 (ko) * | 2007-02-05 | 2012-03-21 | 삼성전자주식회사 | 발광 다이오드 모듈 및 이를 구비한 표시 장치 |
US9711703B2 (en) | 2007-02-12 | 2017-07-18 | Cree Huizhou Opto Limited | Apparatus, system and method for use in mounting electronic elements |
CN101388161A (zh) * | 2007-09-14 | 2009-03-18 | 科锐香港有限公司 | Led表面安装装置和并入有此装置的led显示器 |
USD634863S1 (en) | 2008-01-10 | 2011-03-22 | Cree Hong Kong Limited | Light source of light emitting diode |
JP2009194267A (ja) * | 2008-02-18 | 2009-08-27 | Panasonic Corp | 半導体装置、その製造方法、およびそれを用いた電子機器 |
JP5202042B2 (ja) * | 2008-03-10 | 2013-06-05 | シチズン電子株式会社 | Ledランプ |
US8791471B2 (en) * | 2008-11-07 | 2014-07-29 | Cree Hong Kong Limited | Multi-chip light emitting diode modules |
JP5375041B2 (ja) | 2008-11-13 | 2013-12-25 | 日亜化学工業株式会社 | 発光装置およびその製造方法 |
US8368112B2 (en) * | 2009-01-14 | 2013-02-05 | Cree Huizhou Opto Limited | Aligned multiple emitter package |
US20110037083A1 (en) * | 2009-01-14 | 2011-02-17 | Alex Chi Keung Chan | Led package with contrasting face |
JP5340763B2 (ja) * | 2009-02-25 | 2013-11-13 | ローム株式会社 | Ledランプ |
US8610156B2 (en) * | 2009-03-10 | 2013-12-17 | Lg Innotek Co., Ltd. | Light emitting device package |
KR101047603B1 (ko) * | 2009-03-10 | 2011-07-07 | 엘지이노텍 주식회사 | 발광 소자 패키지 및 그 제조방법 |
US8089075B2 (en) * | 2009-04-17 | 2012-01-03 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | LFCC package with a reflector cup surrounded by a single encapsulant |
US8101955B2 (en) * | 2009-04-17 | 2012-01-24 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | PLCC package with a reflector cup surrounded by an encapsulant |
JP5383611B2 (ja) * | 2010-01-29 | 2014-01-08 | 株式会社東芝 | Ledパッケージ |
US9012938B2 (en) | 2010-04-09 | 2015-04-21 | Cree, Inc. | High reflective substrate of light emitting devices with improved light output |
JP2012080085A (ja) | 2010-09-10 | 2012-04-19 | Nichia Chem Ind Ltd | 支持体及びそれを用いた発光装置 |
EP2448028B1 (en) * | 2010-10-29 | 2017-05-31 | Nichia Corporation | Light emitting apparatus and production method thereof |
JP2012119637A (ja) * | 2010-12-03 | 2012-06-21 | Sumitomo Electric Device Innovations Inc | 光半導体装置の製造方法 |
US10522518B2 (en) * | 2010-12-23 | 2019-12-31 | Bench Walk Lighting, LLC | Light source with tunable CRI |
US8564004B2 (en) | 2011-11-29 | 2013-10-22 | Cree, Inc. | Complex primary optics with intermediate elements |
US9093621B2 (en) | 2011-12-28 | 2015-07-28 | Nichia Corporation | Molded package for light emitting device |
JP2013247340A (ja) * | 2012-05-29 | 2013-12-09 | Toyoda Gosei Co Ltd | 発光装置 |
KR102037866B1 (ko) | 2013-02-05 | 2019-10-29 | 삼성전자주식회사 | 전자장치 |
CN105144394B (zh) * | 2013-04-22 | 2017-05-03 | 英派尔科技开发有限公司 | 光机械对准 |
US9601670B2 (en) | 2014-07-11 | 2017-03-21 | Cree, Inc. | Method to form primary optic with variable shapes and/or geometries without a substrate |
USD737784S1 (en) * | 2014-07-30 | 2015-09-01 | Kingbright Electronics Co., Ltd. | LED component |
US10622522B2 (en) | 2014-09-05 | 2020-04-14 | Theodore Lowes | LED packages with chips having insulated surfaces |
US9589940B2 (en) | 2014-11-07 | 2017-03-07 | Nichia Corporation | Light emitting device |
USD758977S1 (en) * | 2015-06-05 | 2016-06-14 | Kingbright Electronics Co. Ltd. | LED component |
USD751998S1 (en) * | 2015-09-18 | 2016-03-22 | Revolution Display, Llc | LED tile |
JP6572757B2 (ja) | 2015-11-30 | 2019-09-11 | 日亜化学工業株式会社 | 発光装置 |
USD774475S1 (en) * | 2016-02-19 | 2016-12-20 | Kingbright Electronics Co. Ltd. | LED component |
JP6842246B2 (ja) | 2016-05-26 | 2021-03-17 | ローム株式会社 | Ledモジュール |
JP6519549B2 (ja) * | 2016-08-02 | 2019-05-29 | 日亜化学工業株式会社 | 発光装置 |
JP2018074057A (ja) * | 2016-11-01 | 2018-05-10 | 住友電工デバイス・イノベーション株式会社 | 半導体レーザキャリア組立体、光半導体装置、及び光半導体装置の製造方法 |
US11721657B2 (en) * | 2019-06-14 | 2023-08-08 | Stmicroelectronics Pte Ltd | Wafer level chip scale package having varying thicknesses |
JP2023044026A (ja) * | 2021-09-17 | 2023-03-30 | 東芝ライテック株式会社 | 車両用照明装置、および車両用灯具 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6223119A (ja) * | 1985-07-24 | 1987-01-31 | Hitachi Ltd | 半導体装置 |
JPH01157424A (ja) | 1987-12-14 | 1989-06-20 | Olympus Optical Co Ltd | 光学素子の成形方法とその装置 |
JPH01157424U (zh) * | 1988-04-06 | 1989-10-30 | ||
JP2536431B2 (ja) * | 1993-09-30 | 1996-09-18 | 日本電気株式会社 | 半導体装置 |
JPH08321634A (ja) * | 1995-05-26 | 1996-12-03 | Stanley Electric Co Ltd | 表面実装型発光ダイオード |
KR100462105B1 (ko) * | 1996-12-26 | 2004-12-17 | 가부시키가이샤 히타치세이사쿠쇼 | 수지밀봉형 반도체장치의 제조방법 |
US6054716A (en) * | 1997-01-10 | 2000-04-25 | Rohm Co., Ltd. | Semiconductor light emitting device having a protecting device |
KR100500919B1 (ko) * | 1997-02-10 | 2005-07-14 | 마츠시타 덴끼 산교 가부시키가이샤 | 수지봉입형 반도체장치 및 그 제조방법 |
EP1089335A4 (en) * | 1998-05-20 | 2002-02-06 | Rohm Co Ltd | SEMICONDUCTOR DEVICE |
US6872661B1 (en) * | 1998-06-10 | 2005-03-29 | Asat Ltd. | Leadless plastic chip carrier with etch back pad singulation and die attach pad array |
JP2001168400A (ja) * | 1999-12-09 | 2001-06-22 | Rohm Co Ltd | ケース付チップ型発光装置およびその製造方法 |
JP2001358367A (ja) * | 2000-06-13 | 2001-12-26 | Rohm Co Ltd | チップ型発光素子 |
-
2003
- 2003-02-24 AU AU2003211644A patent/AU2003211644A1/en not_active Abandoned
- 2003-02-24 CN CNB038008084A patent/CN100524703C/zh not_active Expired - Fee Related
- 2003-02-24 WO PCT/JP2003/001994 patent/WO2003077312A1/ja active Application Filing
- 2003-02-24 KR KR1020037016753A patent/KR100951626B1/ko not_active IP Right Cessation
- 2003-02-24 US US10/506,826 patent/US7242033B2/en not_active Expired - Lifetime
- 2003-02-24 DE DE10392365T patent/DE10392365T5/de not_active Withdrawn
- 2003-03-04 TW TW92104514A patent/TWI258193B/zh not_active IP Right Cessation
-
2007
- 2007-06-07 US US11/810,724 patent/US20070246731A1/en not_active Abandoned
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101846247B (zh) * | 2005-12-22 | 2013-04-17 | 松下电器产业株式会社 | 具有led的照明器具 |
CN103208435B (zh) * | 2008-06-12 | 2016-01-20 | 三菱综合材料株式会社 | 使用锡焊膏进行的基板与焊件的接合方法 |
CN102473656A (zh) * | 2009-07-14 | 2012-05-23 | 日亚化学工业株式会社 | 发光装置 |
CN102473656B (zh) * | 2009-07-14 | 2015-09-02 | 日亚化学工业株式会社 | 发光装置 |
CN102054827B (zh) * | 2009-10-30 | 2013-01-23 | 沈育浓 | 发光二极管晶元封装体及其封装方法 |
CN105720180A (zh) * | 2010-04-09 | 2016-06-29 | 罗姆股份有限公司 | Led模块 |
CN105720180B (zh) * | 2010-04-09 | 2018-05-29 | 罗姆股份有限公司 | Led模块 |
CN103038878A (zh) * | 2010-06-21 | 2013-04-10 | Gne科技有限公司 | 改进引线的二极管包及其制造方法 |
CN103038878B (zh) * | 2010-06-21 | 2016-02-24 | Gne科技有限公司 | 改进引线的二极管包及其制造方法 |
CN103078033A (zh) * | 2011-08-22 | 2013-05-01 | Lg伊诺特有限公司 | 发光器件封装件、光源模块以及包括它们的照明*** |
CN103078033B (zh) * | 2011-08-22 | 2018-04-13 | Lg伊诺特有限公司 | 发光器件封装件、光源模块以及包括它们的照明*** |
USRE48858E1 (en) | 2011-08-22 | 2021-12-21 | Suzhou Lekin Semiconductor Co., Ltd. | Light emitting device package and light unit |
Also Published As
Publication number | Publication date |
---|---|
WO2003077312A1 (en) | 2003-09-18 |
AU2003211644A1 (en) | 2003-09-22 |
TW200305958A (en) | 2003-11-01 |
TWI258193B (en) | 2006-07-11 |
US20050156187A1 (en) | 2005-07-21 |
US20070246731A1 (en) | 2007-10-25 |
DE10392365T5 (de) | 2005-04-21 |
CN100524703C (zh) | 2009-08-05 |
KR100951626B1 (ko) | 2010-04-09 |
KR20040089459A (ko) | 2004-10-21 |
US7242033B2 (en) | 2007-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1545730A (zh) | 使用半导体芯片的半导体装置 | |
CN1160780C (zh) | 用于半导体衬底的多层焊料密封带及其工艺 | |
CN1137505C (zh) | 制作、处理和储存表面安装倒装芯片载体的方法 | |
CN1271712C (zh) | 具有从密封树脂暴露出来的散热器的半导体器件 | |
US8174038B2 (en) | Light emitting device | |
CN1219320C (zh) | 半导体器件 | |
CN100338786C (zh) | 半导体发光装置及其制法和半导体发光装置用反射器 | |
TW201916199A (zh) | 用於組裝發光元件矩陣的多點接合技術 | |
CN1700466A (zh) | 半导体封装体及其形成方法 | |
WO2008047933A1 (en) | Package assembly for upper/lower electrode light-emitting diodes and light-emitting device manufacturing method using same | |
CN1270417A (zh) | 半导体器件及其制造方法 | |
CN1516898A (zh) | 半导体装置及其制造方法 | |
CN1943024A (zh) | 布线基板及半导体装置 | |
CN1113607A (zh) | 芯片封装、芯片载体和用于电路基板的端电极及其制法 | |
JPWO2008143201A1 (ja) | 半導体発光装置 | |
CN1545738A (zh) | 发光二极管灯 | |
CN1297046C (zh) | 半导体发光设备及其制造方法 | |
CN1734759A (zh) | 引线框架基和衬底基半导体封装键合结构及其制备方法 | |
JP2015188004A (ja) | パッケージ、半導体装置及び半導体モジュール | |
JP6769881B2 (ja) | 凹面を有するチップスケールパッケージ型発光素子およびその製造方法 | |
JP2011146611A (ja) | 発光素子パッケージ、及びこれを用いた線状発光装置、面状発光装置 | |
CN216749944U (zh) | Led封装器件 | |
CN1871702A (zh) | 用于形成互连结构的焊膏以及由焊膏形成的互连结构 | |
TWI237409B (en) | Method of fabricating light emitting diode (LED) | |
CN111785822A (zh) | 一种led倒装芯片封装器件及其封装工艺 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090805 Termination date: 20200224 |
|
CF01 | Termination of patent right due to non-payment of annual fee |