KR100951626B1 - 반도체 칩을 사용한 반도체 장치 - Google Patents

반도체 칩을 사용한 반도체 장치 Download PDF

Info

Publication number
KR100951626B1
KR100951626B1 KR1020037016753A KR20037016753A KR100951626B1 KR 100951626 B1 KR100951626 B1 KR 100951626B1 KR 1020037016753 A KR1020037016753 A KR 1020037016753A KR 20037016753 A KR20037016753 A KR 20037016753A KR 100951626 B1 KR100951626 B1 KR 100951626B1
Authority
KR
South Korea
Prior art keywords
die pad
semiconductor chip
pad portion
die
view
Prior art date
Application number
KR1020037016753A
Other languages
English (en)
Other versions
KR20040089459A (ko
Inventor
이소카와신지
야마구치토모지
Original Assignee
로무 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002063684A external-priority patent/JP3924481B2/ja
Priority claimed from JP2002237349A external-priority patent/JP3913138B2/ja
Application filed by 로무 가부시키가이샤 filed Critical 로무 가부시키가이샤
Publication of KR20040089459A publication Critical patent/KR20040089459A/ko
Application granted granted Critical
Publication of KR100951626B1 publication Critical patent/KR100951626B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

절연기판(2)의 표면에 형성한 다이패드부(3)에, 직사각형의 발광다이오드 칩(7) 등의 반도체 칩을 다이본딩제로 다이본딩하고, 이 반도체 칩을 합성수지제의 몰드부로 패키지하여 이루어지는 반도체 장치에 있어서, 상기 다이패드부(3)를 상기 반도체 칩에 근사한 치수의 직사각형으로 하거나, 혹은 반도체 칩의 대각치수에 근사한 직경의 원형으로 함으로써, 반도체 칩의 다이본딩시에 위치결정과 방향결정을 정확하게 할 수 있도록 한다.

Description

반도체 칩을 사용한 반도체 장치{SEMICONDUCTOR DEVICE USING SEMICONDUCTOR CHIP}
본 발명은, 반도체 칩을 사용한 반도체 장치 중, 상기 반도체 칩을 다이패드부에 대하여 다이본딩하고, 또한 이 반도체 칩을 합성수지제의 몰드부로 패키지하여 이루어지는 반도체 장치에 관한 것이다.
일반적으로, 이 종류의 반도체 장치에 있어서는, 칩형으로 형성한 절연기판의 상면에, 금속막에 의한 다이패드부와 한쌍의 전극단자를, 한쪽의 전극단자에 상기 다이패드부가 전기적으로 접속하도록 형성하고, 상기 다이패드부에 대하여 다이본딩한 반도체 칩과 다른쪽의 전극단자 사이를 전기적으로 접속한다는 구성으로 하고 있다.
그리고, 이 구성의 반도체 장치에 있어서, 그 반도체 칩을, 한쪽의 전극단자에 전기적으로 접속하는 다이패드부에 대하여 다이본딩할 때에는 땜납페이스트 등의 가열용융성의 다이본딩제를 사용하고, 이 다이본딩제의 적당량을 상기 다이패드부의 표면에 도포하고, 이 다이본딩제의 위에 반도체 칩을 놓고, 이 상태에서 상기 다이본딩제를 가열로 일단 용융한 후 응고한다는 방법을 채용하고 있다.
이 경우에 있어서, 종래는 상기 다이패드부를, 이것에 다이본딩하는 반도체 칩에 있어서의 직사각형과 서로 닮은 직사각형으로 하고 있지만, 그 크기를 상기 반도체 칩보다 훨씬 크게 하고 있는 것에 의해, 이하에 서술하는 바와 같은 문제가 있었다.
즉, 상기 반도체 칩의 다이패드부에의 다이본딩시에는, 평면으로 볼 때에 있어서, 이 반도체 칩을 다이패드부에 있어서의 중심 또는 대략 중심에 다이본딩하는 것이 필요하지만, 상기 다이패드부의 표면에 도포한 다이본딩제를 가열로 용융하였을 때, 반도체 칩은 이 용융된 다이본딩제에 뜬 상태로 되는 한편, 용융된 다이본딩제는 상기 다이패드부의 표면에 사방으로 크게 퍼짐으로써, 이 용융된 다이본딩제의 사방으로의 퍼짐에 따라서, 이것에 뜬 상태로 되어 있는 반도체 칩은 상기 다이패드부의 표면을 따라서 중심에서 어긋나도록 이동하고, 이와 같이 중심에서 어긋나 이동한 위치에 있어서, 상기 용융 다이본딩제의 응고로 다이패드부에 대하여 고정되게 되며, 또 다이패드부에 대하여 반도체 칩이 다이패드부의 중심에서 어긋난 부위에 공급된 경우에는, 이 중심에서 어긋난 상태는 수정되지 않고, 중심에서 어긋난 상태의 위치에서 다이패드부에 대하여 고정되게 된다.
이것에 더하여, 상기 반도체 칩의 다이패드부에의 다이본딩시에, 상기 반도체 칩은 평면에서 볼 때에 상기 반도체 칩에 있어서의 각 코너가 항상 대략 일정한 방향을 향하도록 코너의 방향을 맞추어 다이본딩하는 것이 필요하지만, 상기 용융된 다이본딩제에 뜬 상태로 놓여 있는 반도체 칩은, 평면에서 볼 때에 임의의 방향으로 자유롭게 회전하게 되므로, 그 코너의 방향으로 일정하게 맞추는 것이 불가능하여, 코너의 방향이 어긋난 자세인 채로 다이패드부에 대하여 고정되게 된다.
이와 같은 반도체 칩에 있어서의 중심으로부터의 위치어긋남 및 코너의 방향어긋남으로 인하여, 상기 반도체 칩과 다른쪽의 전극단자 사이를, 금속선에 의한 와이어본딩 등으로 전기적으로 접속하는 경우에, 반도체 칩에 있어서의 소정의 전극부에 접속하는 것이 불가능하거나, 금속선의 도중이 반도체 칩에 대하여 접촉되거나 하는 등의 접속미스가 발생할 우려가 클 뿐만 아니라, 이 반도체 칩의 부분을 합성수지의 몰드부로 패키지하는 경우에는, 이 몰드부에 있어서의 크기를, 상기한 양쪽의 어긋남을 예상하여 크게 하지 않으면 안되어, 반도체 장치의 대형화 및 중량의 업을 초래하는 것이다.
특히, 상기 반도체 장치가, 상기 반도체 칩으로서 발광다이오드 칩을 사용한 LED인 경우에는, 상기한 바와 같은 발광다이오드 칩에 있어서의 중심으로부터의 위치어긋남 및 코너의 방향어긋남으로 인해 광원의 위치가 변위함과 아울러, 발광다이오드 칩으로부터의 빛의 지향성이 변화하기 때문에, 빛의 지향성의 편차가 크다는 문제가 있었다.
본 발명은 이들 문제를 해소하는 것을 기술적 과제로 하는 것이다.
본 발명의 제1의 국면에 있어서는, 절연기판의 표면에 금속막에 의한 직사각형의 다이패드부와 금속막에 의한 한쌍의 전극단자를 형성하고, 이 다이패드부의 표면에 직사각형의 반도체 칩을 다이본딩제로 다이본딩하고, 이 반도체 칩을 합성수지제의 몰드부로 패키지하여 이루어지는 반도체 장치에 있어서, 상기 다이패드부의 직사각형에 있어서의 길이치수 및 폭치수가 상기 반도체 칩의 직사각형에 있어 의 길이치수 및 폭치수의 0.50~1.50배로 되어 있는 것을 특징으로 하고 있다.
이와 같이, 절연기판의 표면에 형성한 다이패드부에 있어서, 그 직사각형에 있어서의 길이치수 및 폭치수를, 반도체 칩의 직사각형에 있어서의 길이치수 및 폭치수의 0.50~1.50배로 함으로써, 상기 반도체 칩을 상기 다이패드부에 대하여, 상기 반도체 칩에 있어서의 각 측면이 다이패드부에 있어서의 각 측면에 대하여 비평행의 방향자세로 놓여져 있거나, 혹은 반도체 칩이 상기 다이패드부의 중심에서 어긋난 위치에 놓여져 있는 경우에, 용융된 다이본딩제의 표면장력이 반도체 칩 및 다이패드부의 각 측면에 동시에 작용하기 때문에, 이하에 있어서 상세하게 서술하는 바와 같이, 이 표면장력에 의한 셀프얼라이먼트로 상기 직사각형의 반도체 칩은, 그 각 측면이 직사각형인 다이패드부에 있어서의 각 측면과 평행 또는 대략 평행하게 되는 자세의 방향, 즉 반도체 칩에 있어서의 각 코너가 동일방향 또는 대략 동일방향을 향하도록 자동적으로 수정됨과 아울러, 상기 반도체 칩을 다이패드부에 있어서의 중심에 정확하게 위치하도록 자동적으로 수정되게 된다.
절연기판에 있어서의 다이패드부에 대한 반도체 칩의 다이본딩시에, 다이본딩제의 표면장력에 의한 셀프얼라이먼트로 반도체 칩에 있어서의 다이패드부의 중심으로부터의 어긋남을 작게 할 수 있음과 아울러, 반도체 칩에 있어서의 각 측면을 다이패드부에 있어서의 각 측면에 대하여 평행 또는 평행에 비슷하게 할 수 있도록, 반도체 칩에 있어서의 각 코너를 동일방향 또는 동일방향에 비슷하게 할 수 있으므로, 이 반도체 칩을 패키지하는 몰드부를 종래의 경우보다 작게, 나아가서는 반도체 장치를 소형·경량화할 수 있는 것이다.
특히, 상기한 제1의 국면에 있어서, 반도체 장치가 그 반도체 칩을 발광다이오드 칩으로 하고, 또한 그 몰드부를 광투과성으로 한 칩형 LED인 경우에는, 광원위치의 변위 및 빛의 지향성의 변화를 작게 할 수 있고, 빛의 지향성의 편차를 작게 할 수 있는 것이다.
또, 상기 제1의 국면에 있어서는, 상기 다이패드부의 주위에 상기 다이패드부로부터 일체적으로 외향으로 연장되는 좁은 폭의 연장부를 부분적으로 형성한다는 구성으로 함으로써, 상기 다이패드부의 표면에 도포한 다이본딩제의 일부는 상기 좁은 폭의 연장부의 표면에 퍼지고, 이 퍼짐에 의해서 상기 다이패드부의 표면에 있어서의 다이본딩제의 솟아오름 높이를, 상기 다이본딩제에 의한 셀프얼라이먼트를 확보한 상태의 하에서 낮게 할 수 있으므로, 반도체 칩에 있어서의 다이패드부로부터의 부상높이를 낮게 할 수 있음과 아울러, 높이의 불균일을 저감할 수 있고, 또한 반도체 칩의 경사를 작게 할 수 있으며, 게다가 다이본딩제에 대한 반도체 칩의 박힘깊이가 얕아져서, 반도체 칩에 전기적 쇼트가 발생하는 것을 저감할 수 있고, 또한 반도체 칩이 발광다이오드 칩인 경우에는 상기 발광다이오드 칩으로부터의 발광량이 저하되는 것을 회피할 수 있다.
그리고 또, 상기 제1의 국면에 있어서는, 상기 다이패드부에 오목부를, 그 오목부 내에 상기 반도체 칩이 끼이는 일이 없는 크기로 하여 형성된다는 구성으로 함으로써, 상기 다이패드부의 표면에 도포한 다이본딩제의 일부는, 상기 오목부에 들어가서 상기 다이패드부의 표면에 있어서의 다이본딩제의 솟아오름 높이를, 상기 다이본딩제에 의한 셀프얼라이먼트를 확보한 상태하에서 낮게 할 수 있기 때문에, 반도체 칩에 있어서의 다이패드부로부터의 부상높이를 낮게 할 수 있음과 아울러, 높이의 불균일을 저감할 수 있으며, 또한 반도체 칩의 경사를 작게 할 수 있고, 게다가 다이본딩제에 대한 반도체 칩의 박힘깊이가 얕아져서 반도체 칩에 전기적으로 쇼트가 발생하는 것을 저감할 수 있다.
물론, 상기 다이패드부에 상기 좁은 폭의 연장부를 형성하는 것의 구성과, 오목부를 형성하는 것의 구성을 조합한 형태로 함으로써, 이들 단독의 효과를 상승적으로 조장할 수 있는 것은 말할 필요도 없다.
다음에, 본 발명의 제2의 국면에 있어서는, 절연기판의 표면에 금속막에 의한 다이패드부와 금속막에 의한 한쌍의 전극단자를 형성하고, 이 다이패드부의 표면에 평면에서 볼 때에 정사각형 또는 대략 정사각형으로 한 반도체 칩을 다이본딩제로 다이본딩하고, 이 반도체 칩을 합성수지제의 몰드부로 패키지하여 이루어지는 반도체 장치에 있어서, 상기 다이패드부는 평면에서 볼 때에 상기 반도체 칩에 있어서의 대각치수에 근사하는 직경의 원형으로 되고, 이 다이패드부와 한쪽의 전극단자 사이에, 이들을 일체적으로 연접하는 금속막에 의한 좁은 폭의 도체패턴이 형성되어 있는 것을 특징으로 하고 있다.
이 구성에 있어서, 한쪽의 전극단자에 있어서의 다이패드부의 표면에, 가열용융성의 다이본딩제를 도포한 후 이것에 반도체 칩을 놓고, 이 상태에서 전체를 상기 다이본딩제의 융점보다 높은 온도로 가열한다.
이 가열로 상기 다이본딩제는 용융됨으로써, 상기 반도체 칩은 이 용융된 다이본딩제에 뜬 상태로 되는 한편, 용융된 다이본딩제는 상기 다이패드부에 있어서 의 표면의 전체에 걸쳐서 합금화되면서 퍼짐과 아울러, 상기 반도체 칩의 저면 및 4개의 각 측면의 전체에 걸쳐서도 합금화되면서 퍼지고, 상기 다이패드부에 있어서의 외주가장자리와, 상기 반도체 칩에 있어서의 4개의 각 측면 사이에는, 상기 용융된 다이본딩제에 있어서의 표면장력이 작용하게 된다.
이 경우에 있어서, 반도체 칩이 정사각형 또는 대략 정사각형인 것에 대하여, 상기 다이패드부는 상기 반도체 칩에 있어서의 대각치수에 근사한 직경의 원형인 것에 의해, 상기 용융된 다이본딩제에 뜬 상태로 되어 있는 반도체 칩에는, 그 4개의 각 측면에 대한 표면장력이 서로 같아지는 위치까지 이동한다는 셀프얼라이먼트 현상이 발생하기 때문에, 상기 반도체 칩은 상기 다이패드부의 중심에서 어긋난 부위에 공급되어 있어도, 그 4개의 각 측면에 대한 표면장력의 셀프얼라이먼트 현상에 의해, 다이패드부에 있어서의 중심 또는 대략 중심에 위치하도록 자동적으로 수정되게 된다.
이것에 더하여, 상기 용융된 다이본딩제의 일부는 상기 다이패드부를 한쪽의 전극단자에 연결하는 금속막에 의한 좁은 폭의 도체패턴의 방향으로도 퍼져서, 용융된 땜납페이스트의 외주에는, 상기 외주 중 상기 좁은 폭의 연접부의 부분에 외향으로의 팽창부가 부분적으로 생기고, 이 좁은 폭의 도체패턴의 방향으로 퍼진 팽창부와 상기 반도체 칩의 측면 사이에도 용융된 다이본딩제에 의한 표면장력이 작용하는 것에 의해, 상기 용융된 다이본딩제에 뜬 상태로 되어 있는 반도체 칩은, 그 각 측면에 대한 표면장력이 서로 같아지려고 하는 셀프얼라이먼트 현상으로, 상기 반도체 칩에 있어서의 4개의 코너 중 하나의 코너가 상기 좁은 폭의 도체패턴의 방향으로 향하도록 자동적으로 수정되게 된다.
즉, 상기 반도체 칩은, 다이패드부에 있어서의 중심 또는 대략 중심에 위치하도록 자동적으로 수정(셀프얼라이먼트)됨과 동시에, 그 하나의 코너가 상기 좁은 폭의 도체패턴의 방향으로 향하도록 자동적으로 수정(셀프얼라이먼트)되게 된다.
그리고, 상기 용융한 다이본딩제를 냉각으로 응고함으로써, 반도체 칩을 한쪽의 전극단자에 연접하는 다이패드부에 있어서의 중심 또는 대략 중심의 위치에, 상기 반도체 칩에 있어서의 하나의 코너가 다이패드부에 연결되는 좁은 폭의 도체패턴의 방향으로 향하도록 코너의 방향을 항상 동일방향으로 맞춰서 다이본딩하는 것이 가능하기 때문에, 상기 반도체 칩에 있어서의 다이패드부의 중심으로부터의 위치어긋남 및 코너의 방향어긋남을 작게 할 수 있다.
그 결과, 반도체 칩과 다른쪽의 전극단자 사이를, 금속선에 의한 와이어본딩 등으로 전기적으로 접속하는 경우에, 접속미스가 발생할 우려를 확실하게 저감할 수 있을 뿐만 아니라, 이 반도체 칩의 부분을 합성수지의 몰드부로 패키지하는 경우에는, 이 몰드부를 상기 양쪽의 어긋남이 작은 분만큼 작게 할 수 있고, 반도체 장치의 소형·경량을 도모할 수 있다.
상기한 바와 같이, 반도체 칩을 다이패드부에 있어서의 중심 또는 대략 중심에 위치하는 것의 셀프얼라이먼트를, 및 반도체 칩을 그 하나의 코너가 상기 좁은 폭의 도체패턴의 방향으로 향하게 하는 것의 셀프얼라이먼트는, 상기 다이패드부의 직경을, 반도체 칩에 있어서의 대각치수의 0.6배~1.5배로 함으로써 확실하게 달성할 수 있다.
또, 상기 제2의 국면에 있어서는, 상기 다이패드부를 평면에서 볼 때에, 상기 한쌍의 전극단자의 사이에 위치하도록 대략 일직선상으로 나란히 배치하고, 또한 상기 좁은 폭의 도체패턴을, 평면에서 볼 때에 상기 다이패드부에 있어서의 외주 중 상기 한쌍의 전극단자의 나열열에 대하여 45도 어긋난 부위에 형성한다는 구성으로 함으로써, 상기 반도체 칩은, 다이본딩제를 용융하였을 때 상기 반도체 칩에 있어서의 하나의 코너가 상기 45도의 도체패턴의 방향을 향하게 되기 때문에, 상기 반도체 칩을, 그 반도체 칩에 있어서의 4개의 각 측면 중 서로 평행한 2개의 측면이 양 전극단자의 나열열과 평행 또는 대략 평행하게, 다른 2개의 측면이 양 전극단자의 나열열과 직각 또는 대략 직각으로 되도록 하여 다이본딩할 수 있고, 이 반도체 장치에 있어서의 폭치수 및 길이치수를 상기 4개의 측면이 양 전극단자의 나열열과 경사져 있는 경우보다 작게 할 수 있으므로, 반도체 장치를 보다 소형·경량화할 수 있는 이점이 있다.
그리고 또, 이 제2의 국면에 있어서도, 반도체 장치가 그 반도체 칩을 발광다이오드 칩으로 하고, 또한 그 몰드부를 광투과성으로 한 칩형 LED인 경우, 광원위치의 변위 및 빛의 지향성의 변화를 작게 할 수 있고, 빛의 지향성의 편차를 작게 할 수 있다.
물론, 이 제2의 국면에 있어서도, 상기 제1의 국면의 경우와 마찬가지로, 상기 다이패드부에 오목부를, 그 오목부 내에 상기 반도체 칩이 끼이는 일이 없는 크기로 하여 형성함으로써, 반도체 칩에 있어서의 다이패드부로부터의 부상높이의 불균일을 저감할 수 있고, 또한 반도체 칩의 경사를 작게 할 수 있으며, 게다가 반도 체 칩에 전기적으로 쇼트를 발생시킬 수 있다.
그리고, 본 발명의 제3의 국면에 있어서는, 금속판제의 다이패드부와 금속판제의 한쌍의 전극단자를 구비하고, 상기 다이패드부에 평면에서 볼 때에 정사각형 또는 대략 정사각형으로 한 반도체 칩을 다이본딩제로 다이본딩하고, 이 반도체 칩을 합성수지제의 몰드부로 패키지하여 이루어지는 반도체 장치에 있어서, 상기 다이패드부는 평면에서 볼 때 상기 반도체 칩에 있어서의 대각치수에 근사하는 직경의 원형으로 되며, 이 다이패드부와 한쪽의 전극단자 사이에, 이들을 일체적으로 연접하는 금속판제의 좁은 폭의 도체패턴이 형성되어 있는 것을 특징으로 하는 것이며, 이것에 의해 절연기판을 사용하지 않는 금속판을 사용한 반도체 장치로 할 수 있다.
이 제3의 국면에 있어서는, 상기 제2의 국면과 마찬가지로,
ⅰ. 상기 다이패드부의 직경을, 반도체 칩에 있어서의 대각치수의 0.6배~1.5배로 하는 것.
ⅱ. 상기 다이패드부를, 평면에서 볼 때에 상기 한쌍의 전극단자 사이에 위치하도록 대략 일직선상으로 나란히 배치하고, 또한 상기 좁은 폭의 도체패턴을, 평면에서 볼 때에 상기 다이패드부에 있어서의 외주 중 상기 한쌍의 전극단자의 나열열에 대하여 45도 어긋난 부위에 형성하는 것.
ⅲ. 반도체 장치를, 그 반도체 칩을 발광다이오드 칩으로 하고, 또한 그 몰드부를 광투과성으로 한 칩형 LED로 하는 것.
으로 적용할 수 있는 것은 물론이다.
본 발명의 다른 목적, 특징 및 이점은, 이하 첨부도면에 기초하여 설명하는 실시형태의 설명으로부터 명백하게 될 것이다.
도 1은 제1실시형태에 의한 칩형 LED를 나타내는 종단 정면도이다.
도 2는 도 1의 평면도이다.
도 3은 상기 제1실시형태에 의한 칩형 LED를 나타내는 사시도이다.
도 4는 상기 제1실시형태에 있어서의 분해사시도이다.
도 5는 도 4의 Ⅴ-Ⅴ선 단면도이다.
도 6은 상기 제1실시형태에 있어서 절연기판에 발광다이오드 칩을 다이본딩한 상태를 나타내는 종단 정면도이다.
도 7은 도 6의 평면도이다.
도 8은 상기 제1실시형태에 있어서의 제1변형예를 나타내는 사시도이다.
도 9는 상기 제1실시형태에 있어서의 제2변형예를 나타내는 사시도이다.
도 10은 상기 제1실시형태에 있어서의 제3변형예를 나타내는 사시도이다.
도 11은 상기 제1실시형태에 있어서의 제4변형예를 나타내는 사시도이다.
도 12는 도 11의 XII-XII선 단면도이다.
도 13은 제2실시형태에 의한 칩형 LED의 종단 정면도이다.
도 14는 도 13의 평면도이다.
도 15는 상기 제2실시형태에 의한 칩형 LED의 분해사시도이다.
도 16은 도 15의 XVI-XVI선 단면도이다.
도 17은 도 14의 주요부 확대도이다.
도 18은 도 17의 XVIII-XVIII선 단면도이다.
도 19는 도 17의 XIX-XIX선 단면도이다.
도 20은 상기 제2실시형태에 있어서의 변형예를 나타내는 평면도이다.
도 21은 상기 제3실시형태에 의한 칩형 LED의 분해사시도이다.
도 22는 도 21의 평면도이다.
도 23은 상기 제3실시형태에 있어서의 변형예를 나타내는 종단 정면도이다.
도 1 내지 도 7은 제1실시형태를 나타낸다.
이 도면에 있어서, 부호 1은 반도체 장치로서의 일실시형태인 것의 칩형 LED를 나타낸다.
이 칩형 LED(1)는, 칩형으로 한 절연기판(2)을 구비하고, 이 절연기판(2)의 상면에는 금속막에 의한 직사각형의 다이패드부(3)와, 마찬가지로 금속막에 의한 좌우 한쌍의 전극단자(4, 5)가 형성되어 있음과 아울러, 한쪽의 전극단자(4)와 상기 다이패드부(3)를 전기적으로 접속하는 금속막에 의한 좁은 폭의 도체패턴(6)이 형성되어 있다.
또한, 상기 칩형 LED(1)는, 상기 다이패드부(3)의 상면에 다이본딩한 발광다이오드 칩(7)과, 이 발광다이오드 칩(7)과 상기 다른쪽의 전극단자(5) 사이를 와이어본딩한 가는 금속선(8)과, 상기 발광다이오드 칩(7) 및 배선패턴(6)의 부분을 패키지하는 투명 등의 광투과성 합성수지제의 몰드부(9)를 구비하고 있다.
또, 상기 양 전극단자(4, 5)는 절연기판(2)의 상면에서 끝면 및 하면에 걸치도록 연장되어 있다.
그리고, 상기 절연기판(2) 상면에 있어서의 다이패드부(3)에 대하여 발광다이오드 칩(7)을 다이본딩할 때에는, 이하에 서술하는 바와 같이 구성한다.
상기 발광다이오드 칩(7)은, 일반적으로 말하여, 길이치수 L0이고 폭치수 W0인 직사각형이기 때문에, 상기 다이패드부(3)를 그 길이치수(L1) 및 폭치수(W1)를 상기 발광다이오드 칩(7)의 직사각형에 있어서의 길이치수(L0) 및 폭치수(W0)와 같거나, 대략 같게 한 합동 또는 대략 합동의 직사각형으로 하고, 이 다이패드부(3)의 상면에 도 3에 나타내는 바와 같이, 땜납페이스트(H)의 적당량을 도포하고, 이어서 이 땜납페이스(H)의 위에, 도 4에 나타내는 바와 같이 상기 발광다이오드 칩(7)을 얹으며, 이 상태에서 땜납의 용융점 이상의 온도로 가열한 후 냉각하여 땜납을 응고하도록 한다.
이와 같이 구성함으로써, 상기 직사각형의 발광다이오드 칩(7)을, 상기 직사각형의 다이패드부(3)에 대하여, 도 7에 이점쇄선으로 나타내는 바와 같이, 상기 발광다이오드 칩(7)에 있어서의 각 측면이 다이패드부(3)에 있어서의 각 측면에 대하여 비평행의 방향자세로 놓여져 있거나, 혹은 발광다이오드 칩(7)이 상기 다이패드부(3)의 중심에서 어긋난 위치에 놓여져 있는 경우에, 가열용융된 땜납에 있어서의 표면장력이 발광다이오드 칩(7) 및 다이패드부(3)의 각 측면에 동시에 작용하기 때문에, 이 표면장력에 의한 셀프얼라이먼트로 상기 직사각형의 발광다이오드 칩(7)은, 그 각 측면이 직사각형의 다이패드부(3)에 있어서의 각 측면과 평행 또는 대략 평행하게 되는 자세의 방향으로 자동적으로 수정됨과 아울러, 상기 발광다이오드 칩(7)이 다이패드부(3)에 있어서의 중심에 정확하게 위치하도록 자동적으로 수정되게 된다.
그리고, 상기 발광다이오드 칩(7)은, 상기와 같이 수정된 자세인 채로 용융땜납의 응고로 고정된다.
이 경우에 있어서, 본 발명자들의 실험에 의하면, 가열용융된 땜납에 있어서의 표면장력의 셀프얼라이먼트에 의한 상기한 자동적인 수정은, 상기 다이패드부(3)에 있어서의 직사각형의 길이치수(L1) 및 폭치수(W1)를, 상기 발광다이오드 칩(7)에 있어서의 직사각형의 길이치수(L0) 및 폭치수(W0)의 0.50~1.50배의 범위 내로 한 경우에 있어서 확실하게 달성될 수 있는 것이고, 바람직하게는 0.65~1.35배의 범위 내에서, 가장 바람직한 것은 0.75~1.25배의 범위 내이었다. 또, 도전성 페이스트 등의 땜납페이스트 이외의 다이본딩제에 대해서도 마찬가지였다.
즉, 이와 같이 구성함으로써, 절연기판(2)에 있어서의 다이패드부(3)에 대한 발광다이오드 칩(7)의 다이본딩시에, 다이본딩제의 셀프얼라이먼트에 의해 발광다이오드 칩(7)에 있어서의 다이패드부(3)의 중심으로부터의 어긋남을 작게 할 수 있음과 아울러, 발광다이오드 칩(7)에 있어서의 각 측면을 다이패드부(3)에 있어서의 각 측면에 대하여 평행 또는 평행에 가깝게 할 수 있으므로, 이 발광다이오드 칩(7)을 패키지하는 몰드부(9) 및 절연기판에 있어서의 폭치수를, 종래의 경우보다 작게 할 수 있고, 나아가서는 칩형 LED를 소형·경량화할 수 있음과 아울러, 발광 다이오드 칩(7)으로부터 발사되는 빛의 지향성의 편차를 작게 할 수 있다.
또한, 본 제1실시형태에 있어서는 상기 다이패드부(3)와 한쪽의 전극단자(4)를 전기적으로 접속하는 도체패턴(6)을, 도 2에 이점쇄선(A)으로 나타내는 바와 같이, 똑바른 직선으로 하지 않고, 실선으로 나타내는 바와 같이 비스듬히 경사시키는 것에 의해, 이 도체패턴(6)의 길이를 길게 하고, 이것을 패키지하는 몰드부(9)와의 밀착면적을 증대하도록 하여, 이 도체패턴(6)을 통해서 대기중의 습도 등이 침입하는 것을 확실하게 저감할 수 있도록 구성하고 있다.
이 경우, 상기 도체패턴은 1개로 하는 것에 한정되지 않고, 도 7에 실선으로 나타내는 도체패턴(6)과, 이점쇄선으로 나타내는 도체패턴(6a)의 2개로 하여도 좋다.
도 8은 상기 제1실시형태에 있어서의 제1변형예를 나타낸다.
이 제1변형예는, 상기 절연기판(2)에 있어서의 상면에 직사각형으로 형성한 다이패드부(3)에 있어서의 각 코너부에, 상기 다이패드부(3)로부터 일체적으로 외향으로 연장되는 좁은 폭의 연장부(3a)를 형성한 것이다.
이와 같이, 다이패드부(3)에, 상기 다이패드부(3)로부터 일체적으로 외향으로 연장되는 좁은 폭의 연장부(3a)를 부분적으로 형성함으로써, 이 다이패드부(3)의 표면에 도포한 땜납페이스트(H)를, 이것에 발광다이오드 칩(7)을 얹은 후 가열용융하였을 때, 이 용융땜납의 일부가 상기 좁은 폭의 연장부(3a)의 표면에 퍼지게 되기 때문에, 이 퍼짐에 의해서 상기 다이패드부(3)의 표면에 있어서의 용융땜납의 솟아오름 높이를, 상기 용융땜납의 표면장력에 의한 셀프얼라이먼트를 확보한 상태하에서 낮게 할 수 있는 것이다.
이 경우, 제1실시형태에 있어서의 제2변형예로서는, 상기 다이패드부(3)에 대한 좁은 폭의 연장부(3a)를, 도 9에 나타내는 바와 같이 상기 다이패드부(3)에 있어서의 각 측면의 부분에 형성한다는 구성으로 하거나, 혹은 제1실시형태에 있어서의 제3변형예로서는, 도 10에 나타내는 바와 같이, 상기 좁은 폭의 연장부(3a)의 복수개를 다이패드부(3)에 있어서의 하나의 측면에 형성하고, 이 각 연장부(3a)를 상기 도체패턴(6)과 겸용으로 한다는 구성으로 하는 것에 의해서도, 상기 다이패드부(3)의 표면에 있어서의 용융땜납의 솟아오름 높이를, 상기 용융땜납의 표면장력에 의한 셀프얼라이먼트를 확보한 상태하에서 낮게 할 수 있는 것이다.
그리고, 도 11 및 도 12는 제1실시형태에 있어서의 제4변형예를 나타낸다.
이 제4변형예는, 상기 절연기판(2)에 있어서의 상면에 직사각형으로 형성한 다이패드부(3)에 오목부(3b)를, 그 오목부(3b) 내에 상기 발광다이오드 칩(7)이 끼이는 일이 없는 크기로 하여 형성하는 것이다.
이와 같이 구성함으로써, 상기 다이패드부(3)의 표면에 도포한 땜납페이스트(H)를, 이것에 발광다이오드 칩(7)을 얹은 후 가열용융하였을 때, 이 용융땜납의 일부가 상기 오목부(3b)에 들어가게 되기 때문에, 이것에 의해서 상기 다이패드부(3)의 표면에 있어서의 용융땜납의 솟아오름 높이를, 상기 용융땜납의 표면장력에 의한 셀프얼라이먼트를 확보한 상태하에서 낮게 할 수 있는 것이다.
다음에, 도 13 내지 도 19는 제2실시형태를 나타낸다.
이들 도면에 있어서, 부호 11은 칩형 LED를 나타내고, 이 칩형 LED(11)는 칩 형으로 한 절연기판(12)을 구비하고, 이 절연기판(12)에는 그 상면에 직경(D)의 원형으로 한 금속막에 의한 다이패드부(13)가 형성되어 있음과 아울러, 그 양단부에 마찬가지로 금속막에 의한 한쪽의 전극단자(14)와 다른쪽의 전극단자(15)가 형성되며, 또한, 이 절연기판(12)의 상면에는 마찬가지로 금속막에 의한 좁은 폭의 도체패턴(16)이, 상기 도체패턴(16)으로 상기 한쪽의 전극단자(14)와 상기 다이패드부(13)를 전기적으로 연접하도록 형성되어 있다.
또, 상기 칩형 LED(11)는, 상기 다이패드부(13)의 상면에 다이본딩한 발광다이오드 칩(17)과, 이 발광다이오드 칩(17)의 상면에 있어서의 전극과 상기 다른쪽 전극단자(15) 사이를 와이어본딩한 금속선(18)과, 상기 절연기판(12)에 있어서의 상면 중 상기 발광다이오드 칩(17), 좁은 폭의 도체패턴(16) 및 금속선(18)의 부분을 패키지하는 투명 등의 광투과성 합성수지제의 몰드부(19)를 구비하고 있고, 상기 발광다이오드 칩(17)은, 평면에서 볼 때에 한변의 길이치수를 B로 한 정사각형 또는 대략 정사각형이다.
또한, 상기 양 전극단자(14, 15)는 절연기판(12)의 상면에서 끝면 및 하면에 걸치도록 연장되어 있다.
그리고, 상기 절연기판(12)의 상면에 있어서의 다이패드부(13)의 상면에, 상기 발광다이오드 칩(17)을 다이본딩할 때에는, 상기 다이패드부(13)에 있어서의 직경(D)을, 상기 정사각형 또는 대략 정사각형의 발광다이오드 칩(17)에 있어서의 대각치수(S)에 근사한 치수로 한다.
이어서, 상기 다이패드부(13)의 상면에, 도 15 및 도 16에 나타내는 바와 같 이, 땜납페이스트(H)의 적당량을 도포하고, 이 땜납페이스트(H)의 위에 상기 발광다이오드 칩(17)을 공급·적재한다.
또한, 이 발광다이오드 칩(17)의 공급시에는, 단지 땜납페이스트(H)의 위에 놓여지는 것만으로 좋고, 다이패드부(13)의 중심에 바르게 위치결정하는 것, 및 발광다이오드 칩(17)에 있어서의 코너의 방향을 일정한 방향으로 바르게 맞추는 것을 필요로 하지 않는다.
이어서, 전체를 상기 땜납의 용융점보다 높은 온도로 가열함으로써, 상기 땜납페이스트(H)를 일단 용융한 후, 상온으로 냉각하여 응고한다.
상기 땜납페이스트(H)의 가열·용융에 의해 상기 발광다이오드 칩(17)은, 이 용융된 땜납페이스트(H)에 뜬 상태로 되는 한편, 용융된 땜납페이스트(H)는 상기 다이패드부(13)에 있어서의 표면 전체에 걸쳐서 합금화되면서 퍼짐과 아울러, 상기 발광다이오드 칩(17)의 저면 및 4개의 각 측면의 전체에 걸쳐서도 함금화되면서 퍼지고, 상기 다이패드부(13)에 있어서의 외주가장자리와, 상기 발광다이오드 칩(17)에 있어서의 4개의 각 측면 사이에는, 상기 용융된 땜납페이스트(H)에 있어서의 표면장력이 작용하게 된다.
이 경우에 있어서, 발광다이오드 칩(17)이 정사각형 또는 대략 정사각형인 것에 대하여, 상기 다이패드부(13)는 상기 발광다이오드 칩(17)에 있어서의 대각치수(S)에 근사한 직경(D)의 원형인 것에 의해, 상기 용융된 땜납페이스트(H)에 뜬 상태로 되어 있는 발광다이오드 칩(17)에는, 그 4개의 각 측면에 대한 표면장력이 서로 같아지는 위치까지 이동한다는 셀프얼라이먼트 현상이 발생하기 때문에, 상기 발광다이오드 칩(17)은 상기 다이패드부(13)의 중심에서 어긋난 부위에 공급되어 있어도, 그 4개의 각 측면에 대한 표면장력의 셀프얼라이먼트 현상에 의해 다이패드부(13)에 있어서의 중심 또는 대략 중심에 위치하도록 자동적으로 수정되게 된다.
이것에 더하여, 상기 용융된 땜납페이스트(H)의 일부는, 도 17 및 도 18에 나타내는 바와 같이, 상기 다이패드부(13)를 한쪽의 전극단자(14)에 연결되는 좁은 폭의 도체패턴(16)의 방향으로도 퍼져서, 이 용융된 땜납페이스트(H)의 외주에는 상기 외주 중 상기 좁은 폭의 도체패턴(16)의 부분에 외향으로 팽창부(h)가 부분적으로 생기고, 이 좁은 폭의 도체패턴(16)의 방향으로 퍼진 팽창부(h)와 상기 발광다이오드 칩(17)의 측면 사이에도 용융된 땜납페이스트(H)에 의한 표면장력이 작용하는 것에 의해, 상기 용융된 땜납페이스트(H)에 뜬 상태로 되어 있는 발광다이오드 칩(17)은, 그 각 측면에 대한 표면장력이 서로 같아지려고 하는 셀프얼라이먼트 현상으로, 상기 발광다이오드 칩(17)에 있어서의 4개의 코너 중 하나의 코너가 상기 좁은 폭의 도체패턴(16)의 방향으로 향하도록 자동적으로 수정되게 된다.
즉, 상기 발광다이오드 칩(17)은, 도 17 내지 도 19에 나타내는 바와 같이, 다이패드부(13)에 있어서의 중심 또는 대략 중심에 위치하도록 자동적으로 수정됨과 동시에, 그 하나의 코너가 상기 좁은 폭의 도체패턴(16)의 방향으로 향하도록 자동적으로 수정되게 된다.
그리고, 상기 용융된 땜납페이스트(H)를 냉각으로 응고함으로써, 상기 발광다이오드 칩(17)을, 한쪽의 전극단자(14)에 연접하는 다이패드부(13)에 있어서의 중심 또는 대략 중심의 위치에, 상기 발광다이오드 칩(17)에 있어서의 하나의 코너가 다이패드부(13)에 연결되는 좁은 폭의 도체패턴(16)의 방향으로 향하도록 코너의 방향을 항상 동일방향으로 맞추어 다이본딩할 수 있다.
그런데, 본 발명자의 실험에 의하면, 상기 다이패드부(13)에 있어서의 직경(D)은, 상기 발광다이오드 칩(17)에 있어서의 대각치수(S)의 0.6배(하한값)~1.5배(상한값)로 한 경우에, 용융된 땜납페이스트의 표면장력에 의한 셀프얼라이먼트 현상을 확실하게 얻을 수 있는 것이고, 특히 바람직한 것은 0.8배(하한값)~1.2배(상한값)이었다.
따라서, 본 발명의 청구의 범위에 있어서 "반도체 칩에 있어서의 대각치수에 근사하는 직경"이란, 이들 범위의 것을 의미한다.
다음에, 도 20은 상기 제2실시형태에 있어서의 변형예를 나타낸다.
이 변형예의 칩형 LED(11')는, 칩형 절연기판(12')의 상면에 있어서의 다이패드부(13')를 평면에서 볼 때에 상기 절연기판(12')의 양단에 있어서의 전극단자(14', 15')를 연결하는 중심선(C)상의 부위에 배치하고, 바꾸어 말하면, 상기 한쪽의 전극단자(14') 및 다른쪽의 전극단자(15')를, 그 사이에 다이패드부(13')를 위치시키도록, 평면에서 볼 때에 대략 일직선상에 나란히 배치하는 한편, 상기 다이패드부(13')와 상기 한쪽의 전극단자(14') 사이를 연결하는 좁은 폭의 도체패턴(16')을, 평면에서 볼 때에 상기 다이패드부(13')에 있어서의 외주 중 상기 양 전극단자(14', 15')를 연결하는 중심선(C), 즉 상기 양 전극단자(14', 15')의 나열열에 대하여 θ=45도 어긋난 부위에 형성하고, 상기 다 이패드부(13')의 상면에 발광다이오드 칩(17')을 상기와 마찬가지로 땜납페이스트(H)로 다이본딩하고, 이 발광다이오드 칩(17')의 상면에 있어서의 전극과 상기 다른쪽의 전극단자(15') 사이를 금속선(18')으로 와이어본딩하며, 또한 상기 절연기판(12')에 있어서의 상면 중 상기 발광다이오드 칩(17'), 좁은 폭의 도체패턴(16') 및 금속선(18')의 부분을 투명합성수지제의 몰드부(19')로 패키지한 것이다.
이 구성에 의하면, 다이패드부(13')의 상면에 땜납페이스트(H)를 도포하고, 이것에 발광다이오드 칩(17')을 얹은 후, 상기 땜납페이스트(H)를 가열·용융함으로써, 이 용융된 땜납페이스트(H)의 표면장력에 의한 셀프얼라이먼트 현상으로, 상기 발광다이오드 칩(17')을 다이패드부(13')에 있어서의 중심 또는 대략 중심에 위치하도록 자동적으로 수정할 수 있는 동시에, 그 하나의 코너가 상기 좁은 폭의 도체패턴(16')의 방향으로 향하도록 자동적으로 수정할 수 있고, 그 상태에서 고정할 수 있음으로써, 상기 발광다이오드 칩(17')을 도 20의 평면에서 볼 때에 그 4개의 각 측면 중 서로 평행한 2개의 측면이 양 전극단자(14', 15')를 연결하는 중심선(C), 즉 양 전극단자(14', 15')의 나열열과 평행 또는 대략 평행하게 되는 한편, 4개의 측면 중 다른 2개의 측면이 양 전극단자(14', 15')를 연결하는 중심선(C)과 직각 또는 대략 직각으로 되도록 하여 다이본딩할 수 있으므로, 이 칩형 LED(11')에 있어서의 폭치수(F) 및 길이치수(E)를 상기 4개의 측면이 양 전극단자(14', 15')의 나열열과 상기한 도 14에 나타내는 바와 같이 경사져 있는 경우보다 작게 할 수 있다.
그리고 도 21 및 도 22는 본 발명에 있어서의 제3실시형태를 나타낸다.
이 제3실시형태에 의한 칩형 LED(21)는 한쌍의 양 전극단자 및 다이패드부를 절연기판에 형성한 금속막으로 하는 대신에, 상기 절연기판을 사용하지 않고 비교적 얇은 판두께의 금속판제로 한 경우이다.
즉, 좁은 폭의 도체패턴(26)을 통하여 원형의 다이패드부(23)를 일체적으로 연접하여 이루어지는 한쪽의 전극단자(24)와 다른쪽의 전극단자(25)의 양쪽을 금속판제로 하고, 상기 다이패드부(23)의 상면에 발광다이오드 칩(27)을, 상기한 각 실시형태와 동일하게 땜납페이스트(H)를 사용하여 다이본딩하며, 이 발광다이오드 칩(27)의 상면에 있어서의 전극과 상기 다른쪽의 전극단자(25) 사이를 금속선(28)으로 와이어본딩하고, 또한 상기 발광다이오드 칩(27), 좁은 폭의 도체패턴(26) 및 금속선(28)의 부분을 투명 등의 광투과성 합성수지제의 몰드부(29)로 패키지 한 것이다.
이 구성에 의하면, 절연기판을 사용하지 않는 금속판을 사용한 칩형 LED(21)로 할 수 있다.
이 제3실시형태에 있어서는, 발광다이오드 칩(27)과 다른쪽의 전극단자(25) 사이를 금속선(28)으로 와이어본딩하는 것 대신에, 도 23에 나타내는 변형예와 같이, 다른쪽의 전극단자(25)를 연장하여 발광다이오드 칩(27)에 대하여 직접 접합할 수 있고, 이것에 의해 금속선에 의한 와이어본딩을 생략한 것으로 구성할 수 있다.
또, 이 제3실시형태에 있어서도, 상기 제2실시형태의 경우와 마찬가지로, 상기 다이패드부(23)에 있어서의 직경(D)을, 상기 발광다이오드 칩(27)에 있어서의 대각치수의 0.6배(하한값)~1.5배(상한값)로 하는 것이 바람직하고, 특히 바람직한 것은 0.8배(하한값)~1.2배(상한값)로 하는 것이고, 또한, 이 제3실시형태에 있어서도, 상기 제2실시형태에 있어서 도 20에 나타내는 변형예와 마찬가지로, 좁은 폭의 도체패턴(26)을 평면에서 볼 때에 상기 다이패드부(23)에 있어서의 외주 중 상기 양 전극단자(24, 25)를 연결하는 중심선, 즉 상기 양 전극단자(24, 25)의 나열열에 대하여 θ=45도 어긋난 부위에 형성함으로써 칩형 LED(21)에 있어서의 폭치수 및 길이치수를 축소할 수 있고, 소형화 할 수 있다.
또한, 상기한 각 실시형태는, 목적으로 하는 반도체 장치가 발광다이오드 칩을 사용한 칩형 LED인 경우이었지만, 본 발명은 이것에 한정되지 않고, 이 칩형 LED와 대략 동일 구성의 다이오드는 물론이고, 예를 들면 트랜지스터 등과 같이 하나의 반도체 칩에 대하여 2개 이상의 다른쪽의 전극단자를 접속하여 이루어지는 다른 반도체 장치에도 적용할 수 있는 것은 말할 필요도 없다.

Claims (11)

  1. 평면에서 볼 때에 직사각형으로 한 절연기판의 좌우 양단에 전극단자를 설치하고, 상기 절연기판의 상면 중 상기 양 전극단자 사이의 부분에는, 금속막으로 평면에서 볼 때에 직사각형으로 한 다이패드부를, 상기 다이패드부에 있어서 네 개의 각 측면이 상기 절연기판에 있어서 네 개의 각 측면과 평행이 되도록 형성함과 동시에, 이 다이패드부에 있어서 한 개의 정점으로부터 외향으로 연장되고 한 쪽의 전극단자에 전기적으로 접속하는 금속막에 의한 좁은 폭의 도체패턴을 형성하고, 상기 다이패드부의 상면에는, 다른 쪽의 전극단자에 대하여 전기적으로 접속하는 평면에서 볼 때에 직사각형으로 한 반도체 칩을, 가열용융성의 다이본딩제로 다이본딩하고, 이 반도체칩을 상기 절연기판의 상면에 형성한 합성수지제의 몰드부로 패키지하여 이루어지는 반도체 장치에 있어서,
    상기 다이패드부의 직사각형에 있어서의 길이치수 및 폭치수를, 상기 반도체 칩의 직사각형에 있어서의 길이치수 및 폭치수의 0.50~1.50배로 하고,
    또한, 상기 좁은 폭의 도체패턴을, 평면에서 볼 때에 상기 다이패드부에 있어서의 한 개의 측면에 대하여 경사시키는 것을 특징으로 하는 반도체 칩을 사용한 반도체 장치.
  2. 제1항에 있어서, 상기 다이패드부의 주위에, 상기 다이패드부로부터 일체적으로 외향으로 연장되는 좁은 폭의 연장부를 부분적으로 형성하는 것을 특징으로 하는 반도체 칩을 사용한 반도체 장치.
  3. 제1항에 있어서, 상기 다이패드부에 오목부를, 그 오목부 내에 상기 반도체 칩이 끼이는 일이 없는 크기로 하여 형성하는 것을 특징으로 하는 반도체 칩을 사용한 반도체 장치.
  4. 제1항에 있어서, 상기 다이패드부의 주위에, 그 다이패드부로터 일체적으로 외향으로 연장되는 좁은 폭의 연장부를 부분적으로 형성하는 한편, 상기 다이패드부에 오목부를, 그 오목부 내에 상기 반도체 칩이 끼이는 일이 없는 크기로 하여 형성하는 것을 특징으로 하는 반도체 칩을 사용한 반도체 장치.
  5. 절연기판의 표면에 금속막에 의한 다이패드부와 금속막에 의한 한쌍의 전극단자를 형성하고, 이 다이패드부의 표면에 평면에서 볼 때에 정사각형으로 한 반도체 칩을 가열용융성의 다이본딩제로 다이본딩하며, 이 반도체 칩을 합성수지제의 몰드부로 패키지하여 이루어지는 반도체 장치에 있어서,
    상기 다이패드부는 평면에서 볼 때에 상기 반도체 칩에 있어서의 대각치수에 근사하는 직경의 원형으로 되고,
    상기 한 쪽의 전극단자 및 다른 쪽의 전극단자가, 그 사이에 다이패드부가 위치하도록 평면에서 볼 때에 나란히 배치되고,
    상기 다이패드부로부터 외향으로 연장되고 한 쪽의 전극단자에 전기적으로 접속하는 금속막에 의한 좁은 폭의 도체패턴을 형성하고,
    상기 좁은 폭의 도체패턴이 평면에서 볼 때에 상기 다이패드부에 있어서의 외주 중 상기 양 전극단자의 나열열에 대하여 45도 어긋난 부위에 형성되어 있는 것을 특징으로 하는 반도체 칩을 사용한 반도체 장치.
  6. 제5항에 있어서, 상기 다이패드부의 직경이, 반도체 칩에 있어서의 대각치수의 0.6배~1.5배인 것을 특징으로 하는 반도체 칩을 사용한 반도체 장치.
  7. 제5항 또는 제6항에 있어서, 상기 반도체 칩이 발광다이오드 칩이고, 상기 몰드부가 광투과성인 것을 특징으로 하는 반도체 칩을 사용한 반도체 장치.
  8. 삭제
  9. 삭제
  10. 제5항 또는 제6항에 있어서, 상기 다이패드부에 오목부를, 그 오목부 내에 상기 반도체 칩이 끼이는 일이 없는 크기로 하여 형성한 것을 특징으로 하는 반도체 칩을 사용한 반도체 장치.
  11. 금속판제의 다이패드부와 금속판제의 한 쌍의 전극단자를 구비하고, 상기 다이패드부의 표면에 평면에서 볼 때에 정사각형으로 한 반도체 칩을 가열용융성의 다이본딩제로 다이본딩하며, 이 반도체 칩을 합성수지제의 몰드부로 패키지하여 이루어지는 반도체 장치에 있어서,
    상기 다이패드부는 평면에서 볼 때 상기 반도체 칩에 있어서의 대각치수에 근사하는 직경의 원형으로 되며,
    상기 한 쪽의 전극단자 및 다른 쪽의 전극단자가, 그 사이에 다이패드부가 위치하도록 평면에서 볼 때에 나란히 배치되고,
    상기 다이패드부로부터 외향으로 연장되고 한 쪽의 전극단자에 전기적으로 접속하는 금속막에 의한 좁은 폭의 도체패턴을 형성하고,
    상기 좁은 폭의 도체패턴이 평면에서 볼 때에 상기 다이패드부에 있어서의 외주 중 상기 양 전극단자의 나열열에 대하여 45도 어긋난 부위에 형성되어 있는 것을 특징으로 하는 반도체 칩을 사용한 반도체 장치.
KR1020037016753A 2002-03-08 2003-02-24 반도체 칩을 사용한 반도체 장치 KR100951626B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2002063684A JP3924481B2 (ja) 2002-03-08 2002-03-08 半導体チップを使用した半導体装置
JPJP-P-2002-00063684 2002-03-08
JP2002237349A JP3913138B2 (ja) 2002-08-16 2002-08-16 半導体チップを使用した半導体装置
JPJP-P-2002-00237349 2002-08-16
PCT/JP2003/001994 WO2003077312A1 (en) 2002-03-08 2003-02-24 Semiconductor device using semiconductor chip

Publications (2)

Publication Number Publication Date
KR20040089459A KR20040089459A (ko) 2004-10-21
KR100951626B1 true KR100951626B1 (ko) 2010-04-09

Family

ID=27806946

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037016753A KR100951626B1 (ko) 2002-03-08 2003-02-24 반도체 칩을 사용한 반도체 장치

Country Status (7)

Country Link
US (2) US7242033B2 (ko)
KR (1) KR100951626B1 (ko)
CN (1) CN100524703C (ko)
AU (1) AU2003211644A1 (ko)
DE (1) DE10392365T5 (ko)
TW (1) TWI258193B (ko)
WO (1) WO2003077312A1 (ko)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7426225B2 (en) * 2004-02-19 2008-09-16 Sumitomo Electric Industries, Ltd. Optical sub-assembly having a thermo-electric cooler and an optical transceiver using the optical sub-assembly
EP1816685A4 (en) * 2004-10-27 2010-01-13 Kyocera Corp LIGHT EMITTING ELEMENT PLATE, BEARING CAPACITOR FOR LIGHT EMITTING ELEMENTS, LIGHT EMITTING DEVICE AND LIGHTING DEVICE
US9070850B2 (en) 2007-10-31 2015-06-30 Cree, Inc. Light emitting diode package and method for fabricating same
US8669572B2 (en) * 2005-06-10 2014-03-11 Cree, Inc. Power lamp package
WO2007072919A1 (ja) * 2005-12-22 2007-06-28 Matsushita Electric Works, Ltd. Ｌｅｄを用いた照明器具
US7675145B2 (en) * 2006-03-28 2010-03-09 Cree Hong Kong Limited Apparatus, system and method for use in mounting electronic elements
US8748915B2 (en) 2006-04-24 2014-06-10 Cree Hong Kong Limited Emitter package with angled or vertical LED
US7635915B2 (en) * 2006-04-26 2009-12-22 Cree Hong Kong Limited Apparatus and method for use in mounting electronic elements
JP5225273B2 (ja) * 2006-07-14 2013-07-03 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 光学要素と位置合わせされた電子−光学部品の取り付け
TWI321857B (en) * 2006-07-21 2010-03-11 Epistar Corp A light emitting device
US8735920B2 (en) * 2006-07-31 2014-05-27 Cree, Inc. Light emitting diode package with optical element
US8367945B2 (en) * 2006-08-16 2013-02-05 Cree Huizhou Opto Limited Apparatus, system and method for use in mounting electronic elements
TWM312020U (en) * 2006-12-04 2007-05-11 Lighthouse Technology Co Ltd Light emitting diode package structure
KR101119172B1 (ko) * 2007-02-05 2012-03-21 삼성전자주식회사 발광 다이오드 모듈 및 이를 구비한 표시 장치
US9711703B2 (en) 2007-02-12 2017-07-18 Cree Huizhou Opto Limited Apparatus, system and method for use in mounting electronic elements
CN101388161A (zh) * 2007-09-14 2009-03-18 科锐香港有限公司 Led表面安装装置和并入有此装置的led显示器
USD634863S1 (en) 2008-01-10 2011-03-22 Cree Hong Kong Limited Light source of light emitting diode
JP2009194267A (ja) * 2008-02-18 2009-08-27 Panasonic Corp 半導体装置、その製造方法、およびそれを用いた電子機器
JP5202042B2 (ja) * 2008-03-10 2013-06-05 シチズン電子株式会社 Ｌｅｄランプ
US20110067911A1 (en) * 2008-06-12 2011-03-24 Mitsubishi Materials Corporation Method of bonding parts to substrate using solder paste
US8791471B2 (en) * 2008-11-07 2014-07-29 Cree Hong Kong Limited Multi-chip light emitting diode modules
JP5375041B2 (ja) 2008-11-13 2013-12-25 日亜化学工業株式会社 発光装置およびその製造方法
US8368112B2 (en) 2009-01-14 2013-02-05 Cree Huizhou Opto Limited Aligned multiple emitter package
US20110037083A1 (en) * 2009-01-14 2011-02-17 Alex Chi Keung Chan Led package with contrasting face
JP5340763B2 (ja) * 2009-02-25 2013-11-13 ローム株式会社 Ｌｅｄランプ
KR101047603B1 (ko) * 2009-03-10 2011-07-07 엘지이노텍 주식회사 발광 소자 패키지 및 그 제조방법
US8610156B2 (en) * 2009-03-10 2013-12-17 Lg Innotek Co., Ltd. Light emitting device package
US8089075B2 (en) * 2009-04-17 2012-01-03 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. LFCC package with a reflector cup surrounded by a single encapsulant
US8101955B2 (en) * 2009-04-17 2012-01-24 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. PLCC package with a reflector cup surrounded by an encapsulant
JP5585013B2 (ja) * 2009-07-14 2014-09-10 日亜化学工業株式会社 発光装置
CN102054827B (zh) * 2009-10-30 2013-01-23 沈育浓 发光二极管晶元封装体及其封装方法
JP5383611B2 (ja) * 2010-01-29 2014-01-08 株式会社東芝 Ｌｅｄパッケージ
JP5939977B2 (ja) * 2010-04-09 2016-06-29 ローム株式会社 Ｌｅｄモジュール
US9012938B2 (en) 2010-04-09 2015-04-21 Cree, Inc. High reflective substrate of light emitting devices with improved light output
KR101101018B1 (ko) * 2010-06-21 2011-12-29 김재구 리드선이 개량된 다이오드 패키지 및 그 제조방법
JP2012080085A (ja) 2010-09-10 2012-04-19 Nichia Chem Ind Ltd 支持体及びそれを用いた発光装置
EP2448028B1 (en) * 2010-10-29 2017-05-31 Nichia Corporation Light emitting apparatus and production method thereof
JP2012119637A (ja) * 2010-12-03 2012-06-21 Sumitomo Electric Device Innovations Inc 光半導体装置の製造方法
US10522518B2 (en) * 2010-12-23 2019-12-31 Bench Walk Lighting, LLC Light source with tunable CRI
CN107425103B (zh) 2011-08-22 2019-12-27 Lg伊诺特有限公司 发光器件封装件和光装置
US8773006B2 (en) * 2011-08-22 2014-07-08 Lg Innotek Co., Ltd. Light emitting device package, light source module, and lighting system including the same
US8564004B2 (en) 2011-11-29 2013-10-22 Cree, Inc. Complex primary optics with intermediate elements
US9093621B2 (en) 2011-12-28 2015-07-28 Nichia Corporation Molded package for light emitting device
JP2013247340A (ja) * 2012-05-29 2013-12-09 Toyoda Gosei Co Ltd 発光装置
KR102037866B1 (ko) * 2013-02-05 2019-10-29 삼성전자주식회사 전자장치
WO2014175856A1 (en) * 2013-04-22 2014-10-30 Empire Technology Development, Llc Opto-mechanical alignment
US9601670B2 (en) 2014-07-11 2017-03-21 Cree, Inc. Method to form primary optic with variable shapes and/or geometries without a substrate
USD737784S1 (en) * 2014-07-30 2015-09-01 Kingbright Electronics Co., Ltd. LED component
US10622522B2 (en) 2014-09-05 2020-04-14 Theodore Lowes LED packages with chips having insulated surfaces
US9589940B2 (en) 2014-11-07 2017-03-07 Nichia Corporation Light emitting device
USD758977S1 (en) * 2015-06-05 2016-06-14 Kingbright Electronics Co. Ltd. LED component
USD751998S1 (en) * 2015-09-18 2016-03-22 Revolution Display, Llc LED tile
JP6572757B2 (ja) 2015-11-30 2019-09-11 日亜化学工業株式会社 発光装置
USD774475S1 (en) * 2016-02-19 2016-12-20 Kingbright Electronics Co. Ltd. LED component
JP6842246B2 (ja) 2016-05-26 2021-03-17 ローム株式会社 Ｌｅｄモジュール
JP6519549B2 (ja) * 2016-08-02 2019-05-29 日亜化学工業株式会社 発光装置
JP2018074057A (ja) * 2016-11-01 2018-05-10 住友電工デバイス・イノベーション株式会社 半導体レーザキャリア組立体、光半導体装置、及び光半導体装置の製造方法
US11721657B2 (en) * 2019-06-14 2023-08-08 Stmicroelectronics Pte Ltd Wafer level chip scale package having varying thicknesses
JP2023044026A (ja) * 2021-09-17 2023-03-30 東芝ライテック株式会社 車両用照明装置、および車両用灯具

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106350A (ja) * 1993-09-30 1995-04-21 Nec Corp 半導体装置
JPH08321634A (ja) * 1995-05-26 1996-12-03 Stanley Electric Co Ltd 表面実装型発光ダイオード
JP2001358367A (ja) * 2000-06-13 2001-12-26 Rohm Co Ltd チップ型発光素子

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6223119A (ja) 1985-07-24 1987-01-31 Hitachi Ltd 半導体装置
JPH01157424A (ja) 1987-12-14 1989-06-20 Olympus Optical Co Ltd 光学素子の成形方法とその装置
JPH01157424U (ko) * 1988-04-06 1989-10-30
KR20040045045A (ko) * 1996-12-26 2004-05-31 가부시키가이샤 히타치세이사쿠쇼 반도체장치
US6054716A (en) * 1997-01-10 2000-04-25 Rohm Co., Ltd. Semiconductor light emitting device having a protecting device
US6291274B1 (en) * 1997-02-10 2001-09-18 Matsushita Electric Industrial Co., Ltd. Resin molded semiconductor device and method for manufacturing the same
US6486543B1 (en) * 1998-05-20 2002-11-26 Rohm Co., Ltd. Packaged semiconductor device having bent leads
US6872661B1 (en) * 1998-06-10 2005-03-29 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation and die attach pad array
JP2001168400A (ja) 1999-12-09 2001-06-22 Rohm Co Ltd ケース付チップ型発光装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106350A (ja) * 1993-09-30 1995-04-21 Nec Corp 半導体装置
JPH08321634A (ja) * 1995-05-26 1996-12-03 Stanley Electric Co Ltd 表面実装型発光ダイオード
JP2001358367A (ja) * 2000-06-13 2001-12-26 Rohm Co Ltd チップ型発光素子

Also Published As

Publication number Publication date
CN100524703C (zh) 2009-08-05
CN1545730A (zh) 2004-11-10
US7242033B2 (en) 2007-07-10
AU2003211644A1 (en) 2003-09-22
TWI258193B (en) 2006-07-11
US20050156187A1 (en) 2005-07-21
DE10392365T5 (de) 2005-04-21
WO2003077312A1 (en) 2003-09-18
TW200305958A (en) 2003-11-01
US20070246731A1 (en) 2007-10-25
KR20040089459A (ko) 2004-10-21

Similar Documents

Publication Publication Date Title
KR100951626B1 (ko) 반도체 칩을 사용한 반도체 장치
JP3924481B2 (ja) 半導体チップを使用した半導体装置
US9496204B2 (en) Semiconductor device
KR100214561B1 (ko) 버틈 리드 패키지
US6486543B1 (en) Packaged semiconductor device having bent leads
US6084310A (en) Semiconductor device, lead frame, and lead bonding
US7002185B2 (en) Semiconductor device using semiconductor chip
JP2978510B2 (ja) 湾曲ボンディング・リードを有する半導体デバイスおよびその形成方法
US20070008704A1 (en) Package structure for a semiconductor device
JP3853263B2 (ja) 半導体装置
US6046495A (en) Semiconductor device having a tab tape and a ground layer
JP3993302B2 (ja) 半導体装置
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
JP3913090B2 (ja) 発光ダイオードランプ
KR19990006272A (ko) 반도체 패키지 및 이것을 사용한 반도체 모듈
JP3913138B2 (ja) 半導体チップを使用した半導体装置
JP2003017754A (ja) 面実装型半導体装置
JPH0955407A (ja) テープキャリア構造
JPH06252326A (ja) 多端子部品、配線基板、多端子部品の実装構造
JP3179414B2 (ja) 半導体装置及びその製造方法
US20230420320A1 (en) Semiconductor device
JP2002270903A (ja) 裏面発光チップ型発光素子
JP2002076161A (ja) 表面実装型の半導体装置
JP2003282805A (ja) 半導体チップを使用した半導体装置
JPH0582586A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee