JPH08321634A - 表面実装型発光ダイオード - Google Patents
表面実装型発光ダイオードInfo
- Publication number
- JPH08321634A JPH08321634A JP7152230A JP15223095A JPH08321634A JP H08321634 A JPH08321634 A JP H08321634A JP 7152230 A JP7152230 A JP 7152230A JP 15223095 A JP15223095 A JP 15223095A JP H08321634 A JPH08321634 A JP H08321634A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- sides
- emitting diode
- light emitting
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 従来の表面実装型発光ダイオードの構成で
は、基板とモールド部との間に導電パターンの部分での
剥離を生じ易く、この剥離部分から湿度などが侵入して
寿命を損なう問題点を生じていた。 【構成】 本発明により、モールド部6の基板2と接合
する辺の、端子部3aが設けられた基板2の辺に平行す
る平行辺6aは両端部で少なくとも0.1mmが直接に基
板2と接合し残部が導電パターン3と接合するものとさ
れ、基板2の端子部3aが設けられた辺と直交する直交
辺6bは全てが直接に基板2と接合するものとされてい
る表面実装型発光ダイオード1としたことで、基板2と
モールド部6との剥離に対する耐性は機械的にも熱的に
も向上するものとなり、剥離部分からの湿度などの侵入
防止の性能を向上させて劣化を防止し課題を解決する。
は、基板とモールド部との間に導電パターンの部分での
剥離を生じ易く、この剥離部分から湿度などが侵入して
寿命を損なう問題点を生じていた。 【構成】 本発明により、モールド部6の基板2と接合
する辺の、端子部3aが設けられた基板2の辺に平行す
る平行辺6aは両端部で少なくとも0.1mmが直接に基
板2と接合し残部が導電パターン3と接合するものとさ
れ、基板2の端子部3aが設けられた辺と直交する直交
辺6bは全てが直接に基板2と接合するものとされてい
る表面実装型発光ダイオード1としたことで、基板2と
モールド部6との剥離に対する耐性は機械的にも熱的に
も向上するものとなり、剥離部分からの湿度などの侵入
防止の性能を向上させて劣化を防止し課題を解決する。
Description
【0001】
【産業上の利用分野】本発明は発光ダイオードの構成に
関するものであり、詳細にはプリント回路基板に取付孔
を設けることなく表面への実装を可能とした表面実装型
発光ダイオードの構成に係るものである。
関するものであり、詳細にはプリント回路基板に取付孔
を設けることなく表面への実装を可能とした表面実装型
発光ダイオードの構成に係るものである。
【0002】
【従来の技術】従来のこの種の表面実装型発光ダイオー
ド90の構成の例を示すものが図5および図6であり、
例えばガラスエポキシプリント回路基板を利用して形成
された基板91上には導電パターン92が設けられるも
のであり、この導電パターン92は基板91の対峙する
二辺に設けられる端子部92aと、一方の端子部92a
に接続して設けられるパット部92bと、他の一方の端
子部92aに接続して設けられる配線部92cとで構成
されている。
ド90の構成の例を示すものが図5および図6であり、
例えばガラスエポキシプリント回路基板を利用して形成
された基板91上には導電パターン92が設けられるも
のであり、この導電パターン92は基板91の対峙する
二辺に設けられる端子部92aと、一方の端子部92a
に接続して設けられるパット部92bと、他の一方の端
子部92aに接続して設けられる配線部92cとで構成
されている。
【0003】そして、前記導電パターン92は、通常に
は金メッキが施され、前記マウント部92bにはLED
チップ93がマウントされ、更に金ワイヤ94で配線部
92cとの配線が行われた後に、前記LEDチップ93
と金ワイヤ94とを透明エポキシ樹脂で略直方体状に覆
うモールド部95が形成されて表面実装型発光ダイオー
ド90が完成する。
は金メッキが施され、前記マウント部92bにはLED
チップ93がマウントされ、更に金ワイヤ94で配線部
92cとの配線が行われた後に、前記LEDチップ93
と金ワイヤ94とを透明エポキシ樹脂で略直方体状に覆
うモールド部95が形成されて表面実装型発光ダイオー
ド90が完成する。
【0004】尚、実際の生産に当たっては、図7に示す
ように生産性を向上させるために前記基板91を並列に
連結された状態で作成しておき、前記LEDチップ93
のマウントおよび金ワイヤ94による配線を行った後
に、上記モールド部95を畝状に形成し、その後にダイ
サー80により個々に切り離すことで生産が行われてい
る。
ように生産性を向上させるために前記基板91を並列に
連結された状態で作成しておき、前記LEDチップ93
のマウントおよび金ワイヤ94による配線を行った後
に、上記モールド部95を畝状に形成し、その後にダイ
サー80により個々に切り離すことで生産が行われてい
る。
【0005】
【発明が解決しようとする課題】しかしながら、前記し
た従来の構成の表面実装型発光ダイオード90において
は、前記基板91とモールド部95との間に往々に剥離
を生じ、この剥離した部分から湿度或いは異物が侵入し
て表面実装型発光ダイオード90の寿命を損なう問題点
を生じるものとなっている。
た従来の構成の表面実装型発光ダイオード90において
は、前記基板91とモールド部95との間に往々に剥離
を生じ、この剥離した部分から湿度或いは異物が侵入し
て表面実装型発光ダイオード90の寿命を損なう問題点
を生じるものとなっている。
【0006】ここで、前記した剥離の発生の要因につい
て考察してみると、前記端子部92aなど金メッキが行
われた銅箔とモールド部95を構成するエポキシ樹脂と
の接着性が比較的に弱いために、例えば点灯による発熱
を生じた場合に、導電パターン92とモールド部95と
に熱膨張係数の相違による寸法差を生じ、このときの応
力で剥離を生じるものとなる。
て考察してみると、前記端子部92aなど金メッキが行
われた銅箔とモールド部95を構成するエポキシ樹脂と
の接着性が比較的に弱いために、例えば点灯による発熱
を生じた場合に、導電パターン92とモールド部95と
に熱膨張係数の相違による寸法差を生じ、このときの応
力で剥離を生じるものとなる。
【0007】また、上記したようにダイサーにより個々
に切り離しを行う際に、このダイシング面に前記導電パ
ターン92が露出する構成とされていると、切断時に生
じる応力によっても、導電パターン92とモールド部9
5とに剥離を生じるものとなり、この場合には表面実装
型LED発光ダイオード90の形成時点で既に剥離を生
じているものとなり、これらの点の解決が課題とされる
ものとなっている。
に切り離しを行う際に、このダイシング面に前記導電パ
ターン92が露出する構成とされていると、切断時に生
じる応力によっても、導電パターン92とモールド部9
5とに剥離を生じるものとなり、この場合には表面実装
型LED発光ダイオード90の形成時点で既に剥離を生
じているものとなり、これらの点の解決が課題とされる
ものとなっている。
【0008】本発明は前記した従来の課題を解決するた
めの具体的な手段として、対峙する二辺に導電パターン
による一対の端子部が設けられ上面中央部には前記端子
部と夫々が接続するマウント部と配線部とが形成された
基板にLEDチップをマウントしワイヤで配線を行った
後に前記LEDチップとワイヤとが略直方体状としたモ
ールド部で覆われて成る表面実装型発光ダイオードにお
いて、前記モールド部の前記基板と接合する辺の前記基
板の前記端子部が設けられた辺と平行する二辺は両端部
で少なくとも0.1mmが直接に基板と接合し残部が前記
導電パターンと接合するものとされ、前記基板の前記端
子部が設けられた辺と直交する二辺は全てが直接に基板
と接合するものとされていることを特徴とする表面実装
型発光ダイオードを提供することで課題を解決するもの
である。
めの具体的な手段として、対峙する二辺に導電パターン
による一対の端子部が設けられ上面中央部には前記端子
部と夫々が接続するマウント部と配線部とが形成された
基板にLEDチップをマウントしワイヤで配線を行った
後に前記LEDチップとワイヤとが略直方体状としたモ
ールド部で覆われて成る表面実装型発光ダイオードにお
いて、前記モールド部の前記基板と接合する辺の前記基
板の前記端子部が設けられた辺と平行する二辺は両端部
で少なくとも0.1mmが直接に基板と接合し残部が前記
導電パターンと接合するものとされ、前記基板の前記端
子部が設けられた辺と直交する二辺は全てが直接に基板
と接合するものとされていることを特徴とする表面実装
型発光ダイオードを提供することで課題を解決するもの
である。
【0009】
【実施例】つぎに、本発明を図に示す一実施例に基づい
て詳細に説明する。図1および図2に符号1で示すもの
は本発明に係る表面実装型発光ダイオード(以下に発光
ダイオード1と略称する)であり、この発光ダイオード
1は、端子部3a、マウント部3b、配線部3cで成る
導電パターン3が形成された基板2にLEDチップ4が
マウントされ、更に金ワイヤ5で配線が行われた後にモ
ールド部6が形成される構成である点は従来例のものと
同様である。
て詳細に説明する。図1および図2に符号1で示すもの
は本発明に係る表面実装型発光ダイオード(以下に発光
ダイオード1と略称する)であり、この発光ダイオード
1は、端子部3a、マウント部3b、配線部3cで成る
導電パターン3が形成された基板2にLEDチップ4が
マウントされ、更に金ワイヤ5で配線が行われた後にモ
ールド部6が形成される構成である点は従来例のものと
同様である。
【0010】また、生産に当たっては、生産性を向上さ
せるために前記基板2を並列に連結された状態で作成し
ておき、前記LEDチップ4のマウントおよび金ワイヤ
5による配線を行った後に、これらの全てを覆うように
前記モールド部6を畝状に形成し、その後にダイサーに
より個々に切り離す(従来例の図7を参照されたい)こ
とで生産が行われている点も同様である。
せるために前記基板2を並列に連結された状態で作成し
ておき、前記LEDチップ4のマウントおよび金ワイヤ
5による配線を行った後に、これらの全てを覆うように
前記モールド部6を畝状に形成し、その後にダイサーに
より個々に切り離す(従来例の図7を参照されたい)こ
とで生産が行われている点も同様である。
【0011】従って、上記したダイサーによる切り離し
が行われた後には前記基板2上に、一方の対峙する二辺
の長さを前記基板2の幅と同一とし、他の一方の対峙す
る二辺の長さを設計で定められた所定値とする略直方体
状のモールド部6が設けられた目的の形状とした発光ダ
イオード1が得られるものとなるのである。
が行われた後には前記基板2上に、一方の対峙する二辺
の長さを前記基板2の幅と同一とし、他の一方の対峙す
る二辺の長さを設計で定められた所定値とする略直方体
状のモールド部6が設けられた目的の形状とした発光ダ
イオード1が得られるものとなるのである。
【0012】ここで、本発明では前記モールド部6と基
板2との剥離は専らに、前記基板2に導電パターン3が
敷設されている部分で生じていることに着目し、この導
電パターン3の形状を適性化することで前記した剥離の
発生を防止するものであり、上記した形状の適性化は前
記モールド部6の基板2に接している各辺に対して行わ
れる。
板2との剥離は専らに、前記基板2に導電パターン3が
敷設されている部分で生じていることに着目し、この導
電パターン3の形状を適性化することで前記した剥離の
発生を防止するものであり、上記した形状の適性化は前
記モールド部6の基板2に接している各辺に対して行わ
れる。
【0013】先ず、前記モールド部6の、基板2に端子
部3aが設けられた辺と平行する二つの辺6a(以下、
平行辺6aと称する)は、その両端部Eの少なくとも
0.1mmが直接に基板2に接合するものとされ、導電パ
ターン3と接続するのは前記平行辺6aの中央寄りの残
部とされている。
部3aが設けられた辺と平行する二つの辺6a(以下、
平行辺6aと称する)は、その両端部Eの少なくとも
0.1mmが直接に基板2に接合するものとされ、導電パ
ターン3と接続するのは前記平行辺6aの中央寄りの残
部とされている。
【0014】即ち、前記端子部3aは平行辺6aに達す
る前に、両側に基板2が少なくとも0.1mmは露出する
ように幅を狭められた状態でマウント部3b若しくは配
線部3cが形成され、従って、前記マウント部3bにL
EDチップ4のマウントなどを行った後にモールド部6
を形成すると、該モールド部6の平行辺6aは両端部E
の部分では直接に基板2と接合するものとなる。
る前に、両側に基板2が少なくとも0.1mmは露出する
ように幅を狭められた状態でマウント部3b若しくは配
線部3cが形成され、従って、前記マウント部3bにL
EDチップ4のマウントなどを行った後にモールド部6
を形成すると、該モールド部6の平行辺6aは両端部E
の部分では直接に基板2と接合するものとなる。
【0015】また、前記モールド部6の、基板2に端子
部3aが設けられた辺と直交する二つの辺6b(以下、
直交辺6bと称する)は、その全てが直接に基板2と接
続するものとされ、即ち、この直交辺6bには導電パタ
ーン3が露出することがないものとされている。
部3aが設けられた辺と直交する二つの辺6b(以下、
直交辺6bと称する)は、その全てが直接に基板2と接
続するものとされ、即ち、この直交辺6bには導電パタ
ーン3が露出することがないものとされている。
【0016】ここで、上記の構成とするのは後にも説明
する実験の結果から、前記モールド部6の平行辺6aと
直交辺6bとが基板2に直接に接合する長さが長い程に
剥離に対する耐性が増し、特に上記平行辺6aと直交辺
6bとのコーナー部分が基板2に直接に接合すること
が、上記した剥離に対する耐性の増加に有効であること
が判明したからである。
する実験の結果から、前記モールド部6の平行辺6aと
直交辺6bとが基板2に直接に接合する長さが長い程に
剥離に対する耐性が増し、特に上記平行辺6aと直交辺
6bとのコーナー部分が基板2に直接に接合すること
が、上記した剥離に対する耐性の増加に有効であること
が判明したからである。
【0017】このように構成した本発明の発光ダイオー
ド1では、モールド部6の直交辺6bに直交する力を加
えて、基板2との剥離に至る強度を測定すると略2.2
Kgとなり、従来例のもの(従来例の図5および図6を参
照)の略1.5Kgに対して50%以上の向上が認めら
れ、これにより、ダイシング時などに生じる剥離の防止
に有効となる。
ド1では、モールド部6の直交辺6bに直交する力を加
えて、基板2との剥離に至る強度を測定すると略2.2
Kgとなり、従来例のもの(従来例の図5および図6を参
照)の略1.5Kgに対して50%以上の向上が認めら
れ、これにより、ダイシング時などに生じる剥離の防止
に有効となる。
【0018】図3は、上記の構成とした本発明の発光ダ
イオード1の熱サイクル試験の結果を従来例(図5およ
び図6を参照)との比較で示すものであり、図中に符号
Tで示す曲線は本発明に係る発光ダイオード1の剥離の
発生頻度曲線であり、図中に符号Cで示す曲線は従来例
のものの剥離の発生頻度曲線である。
イオード1の熱サイクル試験の結果を従来例(図5およ
び図6を参照)との比較で示すものであり、図中に符号
Tで示す曲線は本発明に係る発光ダイオード1の剥離の
発生頻度曲線であり、図中に符号Cで示す曲線は従来例
のものの剥離の発生頻度曲線である。
【0019】尚、このときには、例えば回路基板に発光
ダイオード1を取付けるときの熱的条件である、前加熱
(150℃、2分)と、本加熱(240℃、5秒)との
組合せを1サイクルとして5サイクルを印加し、各サイ
クルの終了時毎に剥離の発生状況を観察している。
ダイオード1を取付けるときの熱的条件である、前加熱
(150℃、2分)と、本加熱(240℃、5秒)との
組合せを1サイクルとして5サイクルを印加し、各サイ
クルの終了時毎に剥離の発生状況を観察している。
【0020】上記の結果では、従来例のものは発生頻度
曲線Cで示すように最初の1サイクルで10%強のもの
に剥離を生じ、以下、2サイクルでは60%強、3サイ
クルでは82%、4サイクルでは90%弱と剥離の発生
の度合いが進行し、5サイクルでは95%とほぼ全ての
ものに剥離を生じる状態となる。
曲線Cで示すように最初の1サイクルで10%強のもの
に剥離を生じ、以下、2サイクルでは60%強、3サイ
クルでは82%、4サイクルでは90%弱と剥離の発生
の度合いが進行し、5サイクルでは95%とほぼ全ての
ものに剥離を生じる状態となる。
【0021】これに対して、本発明の構成では3サイク
ル迄は剥離の発生は全くに認められず、4サイクルに至
りようやくに11%のものに剥離の発生が認められ、5
サイクルでも25%のものに剥離の発生が認められるに
過ぎない。従って、従来例の構成のものに比較して、回
路基板などに組付けるときの剥離の発生の度合いは格段
に低減されたものとなっている。
ル迄は剥離の発生は全くに認められず、4サイクルに至
りようやくに11%のものに剥離の発生が認められ、5
サイクルでも25%のものに剥離の発生が認められるに
過ぎない。従って、従来例の構成のものに比較して、回
路基板などに組付けるときの剥離の発生の度合いは格段
に低減されたものとなっている。
【0022】ここで、特に有効なのは前記のように剥離
の発生の度合いが低減すると共に、3サイクル迄は剥離
を発生しないものと成ったことであり、例えば回路基板
の組立を行う際に、前記発光ダイオード1を含み複数種
類の回路部品を取付けるために複数サイクルの加熱がこ
の回路基板に対し行われる可能性がある。
の発生の度合いが低減すると共に、3サイクル迄は剥離
を発生しないものと成ったことであり、例えば回路基板
の組立を行う際に、前記発光ダイオード1を含み複数種
類の回路部品を取付けるために複数サイクルの加熱がこ
の回路基板に対し行われる可能性がある。
【0023】このときに、前記発光ダイオード1の回路
基板への取付順位を適宜なものとし、この発光ダイオー
ド1に対する加熱サイクルが3回以下となるようにすれ
ば、基板2とモールド部6とに剥離を生じることはな
く、よって、剥離部分から湿度、異物などが侵入してL
EDチップ4に劣化を生じる事態を完全に防止できるも
のとなる。
基板への取付順位を適宜なものとし、この発光ダイオー
ド1に対する加熱サイクルが3回以下となるようにすれ
ば、基板2とモールド部6とに剥離を生じることはな
く、よって、剥離部分から湿度、異物などが侵入してL
EDチップ4に劣化を生じる事態を完全に防止できるも
のとなる。
【0024】図4に示すものは本発明の別な実施例であ
り、前の実施例では端子部3aにマウント部3bおよび
配線部3cを直接に接続するものとしていたが、この実
施例では端子部3aとマウント部3b、および、端子部
3aと配線部3cの間に一層に幅を狭くした渡線部3d
を設け、この渡線部3dで前記モールド部6の平行辺6
aと交差するようにしたものである。尚、この実施例に
おいても直交辺6b側においては、導電パターン3とは
交差しないものとされている点は、前の実施例と同様で
ある。
り、前の実施例では端子部3aにマウント部3bおよび
配線部3cを直接に接続するものとしていたが、この実
施例では端子部3aとマウント部3b、および、端子部
3aと配線部3cの間に一層に幅を狭くした渡線部3d
を設け、この渡線部3dで前記モールド部6の平行辺6
aと交差するようにしたものである。尚、この実施例に
おいても直交辺6b側においては、導電パターン3とは
交差しないものとされている点は、前の実施例と同様で
ある。
【0025】このようにすることで、前記平行辺6aは
一層に基板2と直接に接続する長さの割合を増すものと
なり、剥離の発生の度合いを一層に低減させるものとな
ることが、発明者の実験の結果から確認されている。ま
た、仮に剥離を生じたときにも、剥離は幅の狭い渡線部
3dの部分で生じるので湿度、異物の侵入は低減され、
LEDチップ4に生じる劣化は低減されるものとなる。
一層に基板2と直接に接続する長さの割合を増すものと
なり、剥離の発生の度合いを一層に低減させるものとな
ることが、発明者の実験の結果から確認されている。ま
た、仮に剥離を生じたときにも、剥離は幅の狭い渡線部
3dの部分で生じるので湿度、異物の侵入は低減され、
LEDチップ4に生じる劣化は低減されるものとなる。
【0026】
【発明の効果】以上に説明したように本発明により、モ
ールド部の基板と接合する辺の前記基板の端子部が設け
られた辺と平行する二辺は両端部で少なくとも0.1mm
が直接に基板と接合し残部が導電パターンと接合するも
のとされ、前記基板の前記端子部が設けられた辺と直交
する二辺は全てが直接に基板と接合するものとされてい
る表面実装型発光ダイオードとしたことで、基板とモー
ルド部との剥離に対する耐性は機械的にも熱的にも向上
するものとなり、剥離部分からの湿度、異物の侵入の防
止性能を向上させて劣化を防止し、表面実装型発光ダイ
オードの信頼性の向上に極めて優れた効果を奏するもの
である。
ールド部の基板と接合する辺の前記基板の端子部が設け
られた辺と平行する二辺は両端部で少なくとも0.1mm
が直接に基板と接合し残部が導電パターンと接合するも
のとされ、前記基板の前記端子部が設けられた辺と直交
する二辺は全てが直接に基板と接合するものとされてい
る表面実装型発光ダイオードとしたことで、基板とモー
ルド部との剥離に対する耐性は機械的にも熱的にも向上
するものとなり、剥離部分からの湿度、異物の侵入の防
止性能を向上させて劣化を防止し、表面実装型発光ダイ
オードの信頼性の向上に極めて優れた効果を奏するもの
である。
【0027】また、端子部と配線部とは端子部との接続
を幅を一層に狭められた渡線部を介して行うものとさ
れ、前記モールド部の前記端子部が設けられた辺と平行
する二辺は前記渡線部と交差しているものとされている
表面実装型発光ダイオードとしたことで、一層に剥離に
対する耐性を向上させ、上記の作用を一層に確実なもの
とする効果を奏するものである。
を幅を一層に狭められた渡線部を介して行うものとさ
れ、前記モールド部の前記端子部が設けられた辺と平行
する二辺は前記渡線部と交差しているものとされている
表面実装型発光ダイオードとしたことで、一層に剥離に
対する耐性を向上させ、上記の作用を一層に確実なもの
とする効果を奏するものである。
【図1】 本発明に係る表面実装型発光ダイオードの一
実施例を示す斜視図である。
実施例を示す斜視図である。
【図2】 同じ実施例の導電パターンの敷設の状態を示
す説明図である。
す説明図である。
【図3】 同じ実施例の加熱試験の結果を従来例の加熱
試験の結果との比較で示すグラフである。
試験の結果との比較で示すグラフである。
【図4】 同じく本発明に係る表面実装型発光ダイオー
ドの別の実施例の導電パターンの敷設の状態を示す説明
図である。
ドの別の実施例の導電パターンの敷設の状態を示す説明
図である。
【図5】 従来例を示す斜視図である。
【図6】 従来例の導電パターンの敷設の状態を示す説
明図である。
明図である。
【図7】 この種の表面実装型発光ダイオードの製造工
程の一例を示す説明図である。
程の一例を示す説明図である。
1……表面実装型発光ダイオード 2……基板 3……導電パターン 3a……端子部 3b……マウント部 3c……配線部 3d……渡線部 4……LEDチップ 5……金ワイヤ 6……モールド部 6a……平行辺 6b……直交辺
Claims (2)
- 【請求項1】 対峙する二辺に導電パターンによる一対
の端子部が設けられ上面中央部には前記端子部と夫々が
接続するマウント部と配線部とが形成された基板にLE
Dチップをマウントしワイヤで配線を行った後に前記L
EDチップとワイヤとが略直方体状としたモールド部で
覆われて成る表面実装型発光ダイオードにおいて、前記
モールド部の前記基板と接合する辺の前記基板の前記端
子部が設けられた辺と平行する二辺は両端部で少なくと
も0.1mmが直接に基板と接合し残部が前記導電パター
ンと接合するものとされ、前記基板の前記端子部が設け
られた辺と直交する二辺は全てが直接に基板と接合する
ものとされていることを特徴とする表面実装型発光ダイ
オード。 - 【請求項2】 前記端子部と前記配線部とは前記端子部
との接続を幅を一層に狭められた渡線部を介して行うも
のとされ、前記モールド部の前記端子部が設けられた辺
と平行する二辺は前記渡線部と交差しているものとされ
ていることを特徴とする請求項1記載の表面実装型発光
ダイオード。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7152230A JPH08321634A (ja) | 1995-05-26 | 1995-05-26 | 表面実装型発光ダイオード |
CN96102727A CN1078388C (zh) | 1995-05-26 | 1996-03-15 | 表面安装型发光二极管 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7152230A JPH08321634A (ja) | 1995-05-26 | 1995-05-26 | 表面実装型発光ダイオード |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08321634A true JPH08321634A (ja) | 1996-12-03 |
Family
ID=15535940
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7152230A Pending JPH08321634A (ja) | 1995-05-26 | 1995-05-26 | 表面実装型発光ダイオード |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPH08321634A (ja) |
CN (1) | CN1078388C (ja) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1117225A (ja) * | 1997-06-23 | 1999-01-22 | Nichia Chem Ind Ltd | 光電装置 |
JPH11163409A (ja) * | 1997-12-01 | 1999-06-18 | Matsushita Electron Corp | 発光装置 |
JP2001168393A (ja) * | 1999-12-08 | 2001-06-22 | Rohm Co Ltd | チップ型半導体発光装置 |
JP2003179271A (ja) * | 2000-03-17 | 2003-06-27 | Matsushita Electric Ind Co Ltd | 半導体発光装置,その製造方法及び面発光装置 |
WO2003077312A1 (en) * | 2002-03-08 | 2003-09-18 | Rohm Co.,Ltd. | Semiconductor device using semiconductor chip |
JP2003264267A (ja) * | 2002-03-08 | 2003-09-19 | Rohm Co Ltd | 半導体チップを使用した半導体装置 |
JP2004079742A (ja) * | 2002-08-16 | 2004-03-11 | Rohm Co Ltd | 半導体チップを使用した半導体装置 |
JP2004266246A (ja) * | 2003-02-12 | 2004-09-24 | Toyoda Gosei Co Ltd | 発光装置 |
JP2009026981A (ja) * | 2007-07-20 | 2009-02-05 | Stanley Electric Co Ltd | 発光装置 |
JP2018010949A (ja) * | 2016-07-13 | 2018-01-18 | ローム株式会社 | 半導体発光装置および半導体発光装置の製造方法 |
JP2019054248A (ja) * | 2018-09-19 | 2019-04-04 | 日亜化学工業株式会社 | 発光装置 |
JP2020074488A (ja) * | 2011-02-16 | 2020-05-14 | ローム株式会社 | 発光装置 |
US10825381B2 (en) | 2018-08-01 | 2020-11-03 | Nec Display Solutions, Ltd. | Display system and method for controlling display system |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US229638A (en) * | 1880-07-06 | Fruit-jar | ||
JP4068543B2 (ja) * | 2003-10-14 | 2008-03-26 | Tdk株式会社 | ノイズ吸収装置 |
-
1995
- 1995-05-26 JP JP7152230A patent/JPH08321634A/ja active Pending
-
1996
- 1996-03-15 CN CN96102727A patent/CN1078388C/zh not_active Expired - Fee Related
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1117225A (ja) * | 1997-06-23 | 1999-01-22 | Nichia Chem Ind Ltd | 光電装置 |
JPH11163409A (ja) * | 1997-12-01 | 1999-06-18 | Matsushita Electron Corp | 発光装置 |
JP2001168393A (ja) * | 1999-12-08 | 2001-06-22 | Rohm Co Ltd | チップ型半導体発光装置 |
JP2003179271A (ja) * | 2000-03-17 | 2003-06-27 | Matsushita Electric Ind Co Ltd | 半導体発光装置,その製造方法及び面発光装置 |
US7242033B2 (en) | 2002-03-08 | 2007-07-10 | Rohm Co., Ltd. | Semiconductor device using LED chip |
WO2003077312A1 (en) * | 2002-03-08 | 2003-09-18 | Rohm Co.,Ltd. | Semiconductor device using semiconductor chip |
JP2003264267A (ja) * | 2002-03-08 | 2003-09-19 | Rohm Co Ltd | 半導体チップを使用した半導体装置 |
KR100951626B1 (ko) * | 2002-03-08 | 2010-04-09 | 로무 가부시키가이샤 | 반도체 칩을 사용한 반도체 장치 |
JP2004079742A (ja) * | 2002-08-16 | 2004-03-11 | Rohm Co Ltd | 半導体チップを使用した半導体装置 |
JP2004266246A (ja) * | 2003-02-12 | 2004-09-24 | Toyoda Gosei Co Ltd | 発光装置 |
JP2009026981A (ja) * | 2007-07-20 | 2009-02-05 | Stanley Electric Co Ltd | 発光装置 |
JP2020074488A (ja) * | 2011-02-16 | 2020-05-14 | ローム株式会社 | 発光装置 |
JP2018010949A (ja) * | 2016-07-13 | 2018-01-18 | ローム株式会社 | 半導体発光装置および半導体発光装置の製造方法 |
US10825381B2 (en) | 2018-08-01 | 2020-11-03 | Nec Display Solutions, Ltd. | Display system and method for controlling display system |
JP2019054248A (ja) * | 2018-09-19 | 2019-04-04 | 日亜化学工業株式会社 | 発光装置 |
Also Published As
Publication number | Publication date |
---|---|
CN1078388C (zh) | 2002-01-23 |
CN1137176A (zh) | 1996-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4065051B2 (ja) | 表面実装ledとその製造方法 | |
JPH08321634A (ja) | 表面実装型発光ダイオード | |
JP3065509B2 (ja) | 表面実装型発光ダイオード | |
JP3146452B2 (ja) | 面実装型led素子及びその製造方法 | |
JPH0669402A (ja) | プリント基板およびその製造方法 | |
JP3907145B2 (ja) | チップ電子部品 | |
US5661337A (en) | Technique for improving bonding strength of leadframe to substrate in semiconductor IC chip packages | |
JPH01310598A (ja) | 電子回路用ハウジング | |
JP4010424B2 (ja) | 側面型電子部品の電極構造及びその製造方法 | |
JP4023698B2 (ja) | 下面電極付き側面使用電子部品の製造方法 | |
JPH0936432A (ja) | 横発光型ledおよびその製造方法 | |
JPS60262476A (ja) | 発光素子 | |
JP2000196153A (ja) | チップ電子部品およびその製造方法 | |
JPH03181191A (ja) | 配線基板 | |
JP2960882B2 (ja) | 表面実装型led素子及びその製造方法 | |
JPH06291230A (ja) | 複合半導体装置の製造方法 | |
JP2002280479A (ja) | 表面実装型の半導体装置 | |
JPH02232986A (ja) | 基板及びその製造法 | |
JP2001024143A (ja) | 複合半導体装置 | |
JP2576531B2 (ja) | ハイブリッドic | |
JPH08288647A (ja) | プリント配線板の製造方法及びプリント配線板 | |
JP3819787B2 (ja) | 混成集積回路装置およびその製造方法 | |
KR20030095435A (ko) | 양면의 단자가 연결된 기판 및 이를 제조하는 방법 | |
JP3354308B2 (ja) | 大電流回路基板およびその製造方法 | |
JP3360543B2 (ja) | 接続構体 |