CN1536951A - 多层印制电路板及制造方法 - Google Patents

多层印制电路板及制造方法 Download PDF

Info

Publication number
CN1536951A
CN1536951A CNA2004100342306A CN200410034230A CN1536951A CN 1536951 A CN1536951 A CN 1536951A CN A2004100342306 A CNA2004100342306 A CN A2004100342306A CN 200410034230 A CN200410034230 A CN 200410034230A CN 1536951 A CN1536951 A CN 1536951A
Authority
CN
China
Prior art keywords
conductor
mentioned
circuit board
multilayer circuit
tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100342306A
Other languages
English (en)
Other versions
CN100553411C (zh
Inventor
����һ
原田敏一
近藤宏司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN1536951A publication Critical patent/CN1536951A/zh
Application granted granted Critical
Publication of CN100553411C publication Critical patent/CN100553411C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0242—Structural details of individual signal conductors, e.g. related to the skin effect
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F24—HEATING; RANGES; VENTILATING
    • F24F—AIR-CONDITIONING; AIR-HUMIDIFICATION; VENTILATION; USE OF AIR CURRENTS FOR SCREENING
    • F24F6/00—Air-humidification, e.g. cooling by humidification
    • F24F6/02—Air-humidification, e.g. cooling by humidification by evaporation of water in the air
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F24—HEATING; RANGES; VENTILATING
    • F24F—AIR-CONDITIONING; AIR-HUMIDIFICATION; VENTILATION; USE OF AIR CURRENTS FOR SCREENING
    • F24F6/00—Air-humidification, e.g. cooling by humidification
    • F24F2006/006—Air-humidification, e.g. cooling by humidification with water treatment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/065—Binding insulating layers without adhesive, e.g. by local heating or welding, before lamination of the whole PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49163—Manufacturing circuit on or in base with sintering of base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明提供一种多层印制电路板及制造方法，该多层电路板具有绝缘基材(1)、在绝缘基材(1)的表面上设置的表面导体图形(2e)、及在绝缘基材(1)的内部埋入的内部导体图形(2c、2f、2g、2i)，表面导体图形(2e)具有比绝缘基材(1)一侧的内部导体图形(2c、2f、2g、2i)的表面粗糙度大的表面粗糙度。

Description

多层印制电路板及制造方法
技术领域
本发明涉及由绝缘基材与导体图形组成的布线层相互层叠而形成的多层电路板及其制造方法，特别涉及适合于高频电路的多层电路板及其制造方法。
背景技术
已用于高频电路的多层电路板，例如，在(日本专利文献)特开平1-120095号公报(USP49、313、54)中被公开。该多层电路板由进行层叠而形成整体的多个陶瓷构成的绝缘体层和布线导体构成，在其内部布线导体的上侧表面及其侧壁与它的上方的绝缘体层之间，形成了空洞部分。
由于其内部布线导体的上表面及其侧面和它的上方的绝缘体层之间形成了空洞部分，该多层电路板总体上能够降低介电常数，从而改善信号的传播延迟等高频特性。
但是，影响信号高频特性的主要因素不仅仅是绝缘体层的漏电率，布线导体表面的粗糙度也会影响到信号的高频特性。布线导体的表面越粗糙，表面电阻就越变大，从而使流经布线导体的高频电流的特性劣化。尤其是，由于高频电流的频率越高，受表面效应影响的高频电流越倾向于在布线导体的表面附近流动，所以布线导体的表面粗糙度的影响很大。
另外，由绝缘基材和导体图形组成的布线层相互层叠的多层电路板，在(日本)特开2000-38464号公报(USP6、228、467)被公开。该多层电路板如下制造。准备多片导体图形膜(film)，其在由热塑性树脂构成的树脂膜上形成了由铜箔制成的导体图形。将这些导体图形膜按照预定排列进行层叠，然后用预定温度和压力进行加热的同时加压。这样，紧邻的导体图形膜的树脂膜熔融成一体，制成多层电路板。
由于通过加热、加压，使层叠的多片导体图形膜粘接在一起，从而可以缩短多层化工序，因而能够低成本地制造该多层电路板。
但是，在该多层电路板中，若为了如上所述改善高频特性而降低导体图形的表面粗糙度，则在多层电路板表面上露出的导体图形容易剥落。
发明内容
本发明的目的是提供能够低成本制造、能抑制导体图形剥落、而且适合于作为形成高频电路的多层电路板及其制造方法。
本发明的多层电路板具有绝缘基材、在绝缘基材表面上布置的表面导体图形和埋入绝缘基材内部的内部导体图形。表面导体图形在绝缘基材一侧表面的粗糙度高于内部导体图形表面的粗糙度。
这样一来，则可以提高紧密结合强度，将表面导体图形的绝缘基材侧的表面粗糙度设定得大，即使表面导体图形从多层电路板的表面上露出，也难以剥落。另一方面，内部导体图形的表面粗糙度小于表面导体图形的绝缘基材一侧表面的粗糙度，但由于内部导体图形埋在多层电路板的内部，所以不施加使其剥落的外力。这样，可以制成无论在表面还是在内部，都能够抑制导体图形剥落的多层电路板。
优选上述内部导体图形中包含形成高频电路的高频导体图形。此时，由于内部导体图形的表面粗糙度如上所述设定得低于表面导体图形的绝缘基材一侧表面的粗糙度，所以内部导体图形的表面电阻小于表面导体图形，作为流过高频电流的布线导体优于表面导体图形。因此，将内部导体图形作为高频导体图形使用的多层电路板，适合于形成高频电路的多层电路板。
优选上述高频导体图形是带状线。带状线具有带状导体图形和一对宽接地导体图形，带状导体图形在绝缘基材的厚度方向上，中间隔着绝缘基材夹在宽接地导体图形之间。更优选上述各接地导体图形具有相互对置的面侧的表面粗糙度及其相反面侧的表面粗糙度，相互对置的面侧的表面粗糙度比相反面侧的表面粗糙度小。此时，通过带状线，在带状导体图形及其两侧布置的接地导体图形之间传输高频信号，在相对置的带状导体图形和各接地导体图形的表面附近，流动着频率高的高频电流。因此，内部导体图形作为带状线使用的多层电路板，可成为适合于形成高频电路的多层电路板。尤其是在接地导体图形中，相互对置的面侧的表面粗糙度小的带状线，与不这样的带状线相比较，可以减小相对于高频电流的表面电阻。
优选上述高频导体图形是微带线，微带线包括带状导体图形和宽接地导体图形，带状导体图形在绝缘基材的厚度方向上，中间隔着绝缘基材布置在宽接地导体图形上。更优选上述带状导体图形和接地导体图形各自具有相互对置的面侧的表面粗糙度和相反面侧的表面粗糙度，各自相互对置的面侧的表面粗糙度比相反面侧的表面粗糙度小。这时，微带线与上述带状线一样，在带状导体图形和接地导体图形之间传输高频信号。在相对置的带状导体图形和接地导体图形的各自表面附近，流过频率高的高频电流。因此，内部导体图形用作微带线的多层电路板就成为适合于形成高频电路的多层电路板。尤其带状导体图形和接地导体图形相互对置的面一侧的表面粗糙度小的微带线，与不是这样的微带线相比较，表面电阻可以降低。
还有，按照本发明的多层电路板的制造方法，其包括以下工序：通过在由热塑性树脂构成的树脂膜上形成金属箔构成的带状导体图形，来准备带状导体图形膜的工序；通过在由热塑性树脂构成的树脂膜上形成金属箔构成的宽接地导体图形，来准备一对接地导体图形膜的工序；准备空膜(space film)的工序，该空膜是由热塑性树脂构成的树脂膜，在与上述接地导体图形对应的表面上没有布置导体图形；层叠工序，将上述一对接地导体图形膜布置成以形成了接地导体图形的面为内侧使接地导体图形相互对置，在形成了上述带状导体图形膜的带状导体图形的面上，层叠上述空膜，将该带状导体图形膜和空膜的层叠体***上述一对接地导体图形膜之间，在上述带状导体图形的两侧，中间隔着上述树脂膜布置接地导体图形来进行层叠；及对上述带状导体图形膜、空膜以及接地导体图形膜的层叠体进行加热、加压，来粘合各树脂膜的工序。
这样，可以制造无论在表面还是在内部都可以抑制导体图形剥落的多层电路板。而且，将内部导体图形作为高频导体图形使用的多层电路板，成为适合于形成高频电路的多层电路板。
另外，按照本发明的多层电路板的制造方法还有，其包括以下工序：通过在由热塑性树脂构成的树脂膜上形成金属箔构成的带状导体图形，来准备带状导体图形膜的工序；通过在由热塑性树脂构成的树脂膜上形成金属箔构成的宽接地导体图形，来准备一对接地导体图形膜的工序；准备空膜的工序，该空膜是由热塑性树脂构成的树脂膜，在与上述接地导体图形对应的表面上没有布置导体图形；层叠工序，将上述带状导体图形膜和接地导体图形膜布置成以形成了带状导体图形和接地导体图形的面为内侧使带状导体图形与接地导体图形相互对置，在带状导体图形膜和接地导体图形膜之间***空膜，在上述带状导体图形的一侧，中间隔着上述树脂膜布置接地导体图形来进行层叠；及对上述带状导体图形膜、空膜以及接地导体图形膜的层叠体进行加热、加压，来粘合各树脂膜的工序。
这样，可以制造无论在表面还是在内部都可以抑制导体图形剥落的多层电路板。而且，将内部导体图形作为高频导体图形使用的多层电路板，成为适合于形成高频电路的多层电路板。
附图说明
图1A是剖面示意图，表示按照本发明一种实施方式的多层电路板。图1B是剖面图，表示多层电路板在制造过程中各个组成主要部分的层叠状态的图。
图2是剖面示意图，表示在本发明多层电路板的制造过程中，通过加热、加压进行的粘合工序的图。
图3A是剖面示意图，表示当高频导体图形是带状线(strip line)时，依照本发明的一种实施方式的多层电路板的例子。图3B是剖面示意图，表示多层电路板在制造过程中各个组成主要部分的层叠状态的图。
图4A是剖面示意图，表示当高频导体图形是微带线(microstripline)时，依照本发明的实施方式的多层电路板的例子。图4B是表示多层电路板在制造过程中各个组成主要部分的层叠状态的图。
具体实施方式
图1A表示作为本发明一实施方式的多层电路板100。图1B是表示多层电路板100在制造过程中各个组成主要部分的层叠状态的图。
图1A的多层电路板100是由热塑性树脂的绝缘基材1和金属箔的导体图形2组成的布线层相互层叠而成的多层电路板。如图1B所示，该多层电路板100是将8片导体图形膜11～18层叠并将它们相互层叠粘合而成的，其中，导体图形膜11～18是在热塑性树脂的树脂膜10上形成由金属箔构成的预定的导体图形2而形成的。图1A的绝缘基材1及作为其基础的图1B的树脂膜10的热塑性树脂，使用液晶聚合物(LCP)等。另外，导体图形2的金属箔使用铜箔等。并且，如图1A所示，导电材料3充填在设在绝缘基材1上的孔内。通过该导电材料3使不同层上的导体图形2相互连接。
如图1B所示，对于多层电路板100，在表面上露出的表面导体图形2e的绝缘基材1一侧的表面粗糙度2er，大于埋入多层电路板100内部的内部导体图形2i的表面粗糙度2ir。这样，将表面导体图形2e的绝缘基材1一侧表面的粗糙度2er设定得较大来提高紧密接合强度，即使表面导体图形2e如图1A所示从多层电路板100的表面上露出，也不容易剥落。另一方面，虽然内部导体图形2i的表面粗糙度2ir比表面导体图形2e的绝缘基材1一侧的表面粗糙度2er小，但由于内部导体图形2i埋在多层电路板100的绝缘基材1中，所以没有施加使其剥落的外力。因此，图1A的多层电路板100无论在表面还是在内部，都能够抑制导体图形2的剥落。
对于图1A的多层电路板100，其内部导体图形2f是形成高频电路的高频导体图形2f。另一方面，其它导体图形2i通常是传输比高频导体图形2f频率低的信号的导体图形。内部导体图形2f、2i的表面粗糙度2fr、2ir，如上所述，设定得低于表面导体图形2e在绝缘基材1一侧的表面粗糙度2er。这样，内部导体图形2f、2i其表面电阻比表面导体图形2e的表面电阻小，因而作为流过高频电流的布线导体要比表面导体图形2e好。因此，采用了表面电阻小的内部导体图形2f作为高频导体图形2f的如图1A的多层电路板100，可作为适合于形成高频电路的多层电层电路板。
图1A的多层电路板100如下制造。
最初，准备导体图形膜11～18，其在由热塑性树脂构成的树脂膜10上形成了由金属箔构成的预定的导体图形2。接着，通过激光加工形成以导体图形2为底的预定的有底孔，并在有底孔内充填导电浆。并且，烧结有底孔内充填的导电浆，最终形成图1A的导电材料3。如上所述，完成导体图形膜11～18的加工。
接着，将如上所述准备好的各导体图形膜11～18，排列成图1B所示的方向来进行层叠。
接着，如图2所示，将如图1B的层叠好的导体图形膜11～18，中间隔着防附着膜51、缓冲件52、金属板53，***一对埋设了加热体55的热压板54之间进行加热、加压。这样，将导体图形膜11～18粘合在一起，而且使导电浆3烧结。
而且，图2的防附着膜51用于防止在加热、加压时树脂膜10附着在周围的部件上，而且防止树脂膜10和导体图形20、30受伤，例如使用聚酰亚胺膜等。缓冲件52用于均匀加压，所以例如使用将不锈钢等金属裁切为纤维状，并使该纤维状金属成形的部件。金属板53用于防止损伤热压板54，例如使用不锈钢板(SUS)或者钛(Ti)的板。而且，在图2中，还可以颠倒缓冲件52和金属板53的层叠顺序。
从热压板54取出通过以上加热、加压粘合而成的多层电路板，来制造如图1A所示的多层电路板100。
按照上述多层电路板100的制造方法，就可以将层叠的各导体图形膜11～18粘接在一起，所以，能够缩短多层化工序，便宜地制造多层电路板100。
图3A、图3B和图4A、图4B是表示本发明其它多层电路板101、102的例子。
图3A是高频导体图形是带状线时的例子。图3A是多层电路板101的剖面示意图，图3B是多层电路板101在制造过程中各个组成主要部分的层叠状态示意图。
带状线的构造如图3A中所示，在层叠方向上带状导体图形2c的两侧，中间隔着绝缘基材1来布置宽接地导体图形2g。通过带状线，高频信号在带状导体图形2c与它两侧布置的接地导体图形2g之间传输。在图3A中，在带状线上传输的高频信号，用箭头表示电场的样子。伴随该高频信号的传输，在相对置的带状导体图形2c和各接地导体图形2g的表面附近，流动着频率高的高频电流。
图3A的多层电路板101中，带状线的带状导体图形2c和各接地导体图形2g被作为内部导体图形而形成。如上所述，内部导体图形2c、2g的表面粗糙度2cr、2gr如上所述设定得比表面导体图形2e的绝缘基材1一侧的表面粗糙度2er小。因此，作为内部导体图形的带状导体图形2c和各接地导体图形2g，其表面电阻比表面导体图形2e小，故由内部导体图形2c、2g构成了带状线的图3A的多层电路板101成为适合于高频电路的多层电路板。
多层电路板101的带状线如下制造。
准备图3B的带状导体图形膜15s，其是通过在热塑性树脂构成的树脂膜10上，形成由金属箔构成的带状导体图形2c而制成的。另外，准备图3B的接地导体图形膜13s、16s，其是通过在热塑性树脂构成的树脂膜10上，形成由金属箔构成的宽接地导体图形2g而制成的。另外，准备空膜14s(即没有导体图形的膜)，其为由热塑性树脂构成的树脂膜10，在与接地导体图形2g相对应的位置上去掉导体图形而制成。
接着，如图3所示，将2片接地导体图形膜13s、16s布置成，以形成了接地导体图形2g的作为内侧，使接地导体图形2g相对置。另外，在带状导体图形膜15s的形成了带状导体图形2c的面上层叠空膜14s。将该层叠体***2片接地导体图形膜13s、16s之间，以在带状导体图形2c的两侧，中间隔着树脂膜10来布置接地导体图形2g的方式进行层叠。
接着，如图3B所示，将层叠好的带状导体图形膜15s、空膜14s以及接地导体图形膜13s、16s，与上述一样通过热压板加热、加压，来粘合各树脂膜10。这样，来制造图3A的多层电路板101的带状线。
在作为多层电路板组成主要部分的导体图形2i上，为了确保与树脂膜10的紧密接合强度，通常将在树脂膜10一侧的表面粗糙度2ir设定得大于与树脂膜10相反一侧的表面粗糙度2is。因此，对于2片接地导体图形2g，以与表面粗糙度2gs小的一侧的面相对置的方式层叠制造的图3A的带状线，与采用其它层叠布置制造的带状线相比较，表面电阻变小。因此，图3A的多层电路板101成为尤其适合于形成高频电路的多层电路板。
图4A为高频导体图形是微带线时的例子。图4A是多层电路板102的剖面示意图，图4B是表示多层电路板102制造过程中各组成主要部分的层叠状态图。
微带线的结构如图4所示，在层叠方向上在带状导体图形2c的一方的一侧，中间隔着绝缘基材1，布置宽接地导体图形2g。微带线也与上述带状线一样，在带状导体图形2c和接地导体图形2g之间传输高频信号。图4A中，对在微带线中传输的高频信号，用箭头出了电场的样子。伴随该高频信号的传输，频率高的高频电流在对置的带状导体图形2c和接地导体图形2g的各自表面附近流动。
图4A的多层电路板102中，微带线的带状导体图形2c和各接地导体图形2g作为内部导体图形而形成。如前所述，内部导体图形2i与表面导体图形2e比较，树脂膜10一侧的表面粗糙度设定得小，且表面电阻小。因此，通过内部导体图形，构成微带线的图4A的多层电路板102也成为适合于高频电路的多层电路板。
多层电路板102的微带线如下制造。
与图3B的多层电路板101的带状线的制造相同，最初要准备如图4B的带状导体图形膜14m、接地导体图形膜16m、及空膜15m。
接着，分别以形成了带状导体图形2c及接地导体图形2g的面为内侧，使得带状导体图形2c和接地导体图相对置，来布置带状导体图形膜14m和接地导体图形膜16m。并且，将空膜15m***带状导体图形膜14m和接地导体图形膜16m之间，在带状导体图形2c一侧，中间隔着树脂膜10布置接地导体图形2g来进行层叠。
接着，与上述同样，通过热压板对所层叠的带状导体图形14m、空膜15m以及接地导体图形膜16m进行加热、加压，来粘合各树脂膜10。这样制成图4A的多层电路板102的微带线。
对于作为多层电路板组成主要部分的导体图形2i，为了确保与树脂膜10的紧密结合强度，通常将在树脂膜10一侧的表面粗糙度2ir设定成大于与树脂膜10相反一侧的表面粗糙度2is。因此，对于带状导体图形2c和接地导体图形2g，以与表面粗糙度2cs小的一侧的面相对置的方式层叠制造的图4A的微带线，与采用其它层叠布置制造的微带线相比较表面电阻变小。因此，图4A的多层电路板102成为尤其适合于形成高频电路的多层电路板。
如以上说明，上述多层电路板100～102的任意一个都是能够便宜地制造、且抑制了导体图形剥落的多层电路板，都是适合于形成高频电路的多层电路板。

Claims (9)

1.一种多层电路板，其特征在于具有：
绝缘基材(1)；
在绝缘基材(1)的表面上布置的表面导体图形(2e)；及
埋入绝缘基材(1)内部的内部导体图形(2c、2f、2g、2i)；
表面导体图形(2e)在绝缘基材(1)一侧具有比内部导体图形(2c、2f、2g、2i)的表面粗糙度大的表面粗糙度。
2.如权利要求1所述的多层电路板，其特征在于，
上述内部导体图形(2c、2f、2g、2i)中包括形成高频电路的高频导体图形(2c、2f、2g)。
3.如权利要求1或2所述的多层电路板，其特征在于，
上述绝缘基材(1)具有将多个热塑性树脂膜(10)层叠成一体的构造，
内部导体图形(2c、2f、2g、2i)和表面导体图形(2e)由金属箔制成，并且形成布线层，
表面导体图形(2e)的与绝缘基材(1)侧相反侧从外部露出。
4.如权利要求2所述的多层电路板，其特征于，
上述高频导体图形(2c、2g)是带状线(2c、2g)，
带状线(2c、2g)包括带状导体图形(2c)和一对宽接地导体图形(2g)，
带状导体图形(2c)在绝缘基材(1)的厚度方向上，中间隔着绝缘基材(1)夹在宽接地导体图形(2g)之间。
5.如权利要求项4所述的多层电路板，其特征在于：
上述各个接地导体图形(2g)具有相互对置的面侧的表面粗糙度及其相反面侧的表面粗糙度，
相互对置的面侧的表面粗糙度比相反面侧的表面粗糙度小。
6.如权利要求项2所述的多层电路板，其特征在于：
上述高频导体图形(2c、2g)是微带线(2c、2g)，
微带线(2c、2g)具有带状导体图形(2c)和宽接地导体图形(2g)，
带状导体图形(2c)在绝缘基材(1)的厚度方向上，中间隔着绝缘基材(1)夹在宽接地导体图形(2g)之间。
7.如权利要求项6所述的多层电路板，其特征在于，
上述带状导体图形(2c)和接地导体图形(2g)各自具有相互对置的面侧的表面粗糙度和相反面侧的表面粗糙度，
各自相互对置的面侧的表面粗糙度比相反面侧的表面粗糙度小。
8.一种多层电路板的制造方法，其包括以下工序，
通过在由热塑性树脂构成的树脂膜(10)上形成金属箔构成的带状导体图形(2c)，来准备带状导体图形膜(15s)的工序；
通过在由热塑性树脂构成的树脂膜(10)上形成金属箔构成的宽接地导体图形(2g)，来准备一对接地导体图形膜(13s、16s)的工序；
准备空膜(14s)的工序，该空膜是由热塑性树脂构成的树脂膜(10)，在与上述接地导体图形(2g)对应的表面上没有布置导体图形(2c、2g)；
层叠工序，将上述一对接地导体图形膜(13s、16s)布置成以形成了接地导体图形(2g)的面为内侧使接地导体图形(2s)相互对置，在形成了上述带状导体图形膜(15s)的带状导体图形(2s)的面上，层叠上述空膜(14s)，将该带状导体图形膜(15s)和空膜(14s)的层叠体***上述一对接地导体图形膜(13s、16s)之间，在上述带状导体图形(15s)的两侧，中间隔着上述树脂膜(10)布置接地导体图形(2g)来进行层叠；及
对上述带状导体图形膜(15s)、空膜(14s)以及接地导体图形膜(13s、16s)的层叠体进行加热、加压，来粘合各树脂膜(10)的工序。
9.一种多层电路板的制造方法，其包括以下工序，
通过在由热塑性树脂构成的树脂膜(10)上形成金属箔构成的带状导体图形(2c)，来准备带状导体图形膜(14m)的工序；
通过在由热塑性树脂构成的树脂膜(10)上形成金属箔构成的宽接地导体图形(2g)，来准备一对接地导体图形膜(16m)的工序；
准备空膜(15m)的工序，该空膜(15m)是由热塑性树脂构成的树脂膜(10)，在与上述接地导体图形(2g)对应的表面上没有布置导体图形(2c、2g)；
层叠工序，将上述带状导体图形膜(14m)和接地导体图形膜(16m)布置成以形成了带状导体图形(2c)和接地导体图形(2g)的面为内侧使带状导体图形(2c)与接地导体图形(2g)相互对置，在带状导体图形膜(14m)和接地导体图形膜(16m)之间***空膜(15m)，在上述带状导体图形(2c)的一侧，中间隔着上述树脂膜(10)布置接地导体图形(2g)来进行层叠；及
对上述带状导体图形膜(14m)、空膜(15m)以及接地导体图形膜(16m)的层叠体进行加热、加压，来粘合各树脂膜(10)的工序。
CNB2004100342306A 2003-04-04 2004-04-05 多层印制电路板及制造方法 Expired - Lifetime CN100553411C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP101460/2003 2003-04-04
JP2003101460A JP4029759B2 (ja) 2003-04-04 2003-04-04 多層回路基板およびその製造方法

Publications (2)

Publication Number Publication Date
CN1536951A true CN1536951A (zh) 2004-10-13
CN100553411C CN100553411C (zh) 2009-10-21

Family

ID=33409970

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100342306A Expired - Lifetime CN100553411C (zh) 2003-04-04 2004-04-05 多层印制电路板及制造方法

Country Status (6)

Country Link
US (2) US7012197B2 (zh)
JP (1) JP4029759B2 (zh)
KR (2) KR100620129B1 (zh)
CN (1) CN100553411C (zh)
DE (1) DE102004016744B4 (zh)
TW (1) TWI248333B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101351092B (zh) * 2007-07-17 2010-06-02 欣兴电子股份有限公司 具有导电孔的内埋式线路板工艺
CN104160794A (zh) * 2012-01-04 2014-11-19 印可得株式会社 双面印刷电路板的制造方法
CN108617077A (zh) * 2018-04-26 2018-10-02 维沃移动通信有限公司 印制电路板及电子终端
CN111106085A (zh) * 2018-10-25 2020-05-05 三星电子株式会社 半导体封装件
CN111223828A (zh) * 2018-11-23 2020-06-02 三星电子株式会社 半导体封装件
CN111106085B (zh) * 2018-10-25 2024-07-16 三星电子株式会社 半导体封装件

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3979391B2 (ja) * 2004-01-26 2007-09-19 松下電器産業株式会社 回路形成基板の製造方法および回路形成基板の製造用材料
JP4341588B2 (ja) * 2005-06-09 2009-10-07 株式会社デンソー 多層基板及びその製造方法
US7334323B2 (en) * 2005-07-11 2008-02-26 Endicott Interconnect Technologies, Inc. Method of making mutilayered circuitized substrate assembly having sintered paste connections
JP4840132B2 (ja) * 2006-12-26 2011-12-21 株式会社デンソー 多層基板の製造方法
KR100905566B1 (ko) * 2007-04-30 2009-07-02 삼성전기주식회사 회로 전사용 캐리어 부재, 이를 이용한 코어리스인쇄회로기판, 및 이들의 제조방법
US20110036617A1 (en) * 2007-08-03 2011-02-17 Leonid Kokurin Compensating Conductive Circuit
CN101600300B (zh) * 2008-06-05 2011-05-25 欣兴电子股份有限公司 内埋式线路结构的制作方法
US7797817B2 (en) * 2008-09-18 2010-09-21 Toyota Motor Engineering & Manufacturing North America, Inc. Microwave component and method for making the same
FR2940879B1 (fr) * 2009-01-06 2012-12-21 Thales Sa Procede de realisation d'une carte imprimee et carte imprimee correspondante
US20100300734A1 (en) * 2009-05-27 2010-12-02 Raytheon Company Method and Apparatus for Building Multilayer Circuits
TWI385770B (zh) * 2009-05-27 2013-02-11 Unimicron Technology Corp 封裝基板及其製法
WO2011007659A1 (ja) 2009-07-13 2011-01-20 株式会社村田製作所 信号線路及びその製造方法
WO2011058938A1 (ja) * 2009-11-10 2011-05-19 株式会社村田製作所 多層基板およびその製造方法
WO2012124421A1 (ja) * 2011-03-14 2012-09-20 株式会社村田製作所 フレキシブル多層基板
DE102011102484B4 (de) * 2011-05-24 2020-03-05 Jumatech Gmbh Leiterplatte mit Formteil und Verfahren zu dessen Herstellung
JP5716972B2 (ja) * 2013-02-05 2015-05-13 株式会社デンソー 電子部品の放熱構造およびその製造方法
JP5874697B2 (ja) * 2013-08-28 2016-03-02 株式会社デンソー 多層プリント基板およびその製造方法
WO2015033705A1 (ja) 2013-09-06 2015-03-12 株式会社村田製作所 多層基板および多層基板の製造方法
US20150282299A1 (en) * 2014-04-01 2015-10-01 Xilinx, Inc. Thin profile metal trace to suppress skin effect and extend package interconnect bandwidth
KR20160010960A (ko) * 2014-07-21 2016-01-29 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US10051746B2 (en) * 2014-12-16 2018-08-14 Amphenol Corporation High-speed interconnects for printed circuit boards
US9648723B2 (en) 2015-09-16 2017-05-09 International Business Machines Corporation Process of fabricating printed circuit board
US10257932B2 (en) * 2016-02-16 2019-04-09 Microsoft Technology Licensing, Llc. Laser diode chip on printed circuit board
US10903543B2 (en) * 2016-12-06 2021-01-26 Hewlett Packard Enterprise Development Lp PCB transmission lines having reduced loss
JP2019029396A (ja) * 2017-07-26 2019-02-21 株式会社デンソー 電子装置
KR102321438B1 (ko) * 2017-07-28 2021-11-04 엘지이노텍 주식회사 인쇄회로기판
JP7005092B2 (ja) 2018-03-14 2022-01-21 エルジー・ケム・リミテッド 埋め込み型透明電極基板およびその製造方法
EP3857246A1 (de) * 2018-11-02 2021-08-04 Klaus Faber AG VERFAHREN ZUR ELEKTRISCHEN MESSUNG UND VERWENDUNG EINER MESSTECHNIK ZUR BESTIMMUNG DES VERSCHLEIßZUSTANDES VON ELEKTRISCHEN LEITUNGEN, SOWIE KABELVERSCHLEIßZUSTANDSMESSVORRICHTUNG
KR20200073051A (ko) 2018-12-13 2020-06-23 엘지이노텍 주식회사 인쇄회로기판
CN111132474A (zh) * 2019-12-27 2020-05-08 广东科翔电子科技股份有限公司 一种高频板及其压合方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3786600T2 (de) * 1986-05-30 1993-11-04 Furukawa Electric Co Ltd Mehrschichtige gedruckte schaltung und verfahren zu ihrer herstellung.
US4931354A (en) 1987-11-02 1990-06-05 Murata Manufacturing Co., Ltd. Multilayer printed circuit board
FR2651953B1 (fr) * 1989-09-12 1993-09-10 France Etat Support metallise a base de polymethylpentene et procede de fabrication de ce support.
US5103293A (en) * 1990-12-07 1992-04-07 International Business Machines Corporation Electronic circuit packages with tear resistant organic cores
JPH0555746A (ja) * 1991-08-29 1993-03-05 Hitachi Chem Co Ltd 高周波用銅張り積層板及びプリント配線板
US5800575A (en) * 1992-04-06 1998-09-01 Zycon Corporation In situ method of forming a bypass capacitor element internally within a capacitive PCB
US5403672A (en) * 1992-08-17 1995-04-04 Hitachi Chemical Co., Ltd. Metal foil for printed wiring board and production thereof
US5482784A (en) * 1993-12-24 1996-01-09 Mitsui Mining And Smelting Co., Ltd. Printed circuit inner-layer copper foil and process for producing the same
JP3476264B2 (ja) * 1993-12-24 2003-12-10 三井金属鉱業株式会社 プリント回路内層用銅箔およびその製造方法
JPH07307575A (ja) 1994-05-12 1995-11-21 Murata Mfg Co Ltd 多層回路基板
JP3355142B2 (ja) 1998-01-21 2002-12-09 三菱樹脂株式会社 耐熱性積層体用フィルムとこれを用いたプリント配線基板用素板および基板の製造方法
US7071424B1 (en) * 1998-02-26 2006-07-04 Ibiden Co., Ltd. Multilayer printed wiring board having filled-via structure
SE512566C2 (sv) * 1998-08-28 2000-04-03 Ericsson Telefon Ab L M Metod för vertikal förbindning av ledare i en anordning på mikrovågsområdet
EP1843650B1 (en) * 1998-09-03 2012-03-07 Ibiden Co., Ltd. Method of manufacturing a multilayered printed circuit board
JP2001044638A (ja) 1999-07-30 2001-02-16 Kyocera Corp 多層配線基板及びその製造方法
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
JP3675688B2 (ja) * 2000-01-27 2005-07-27 寛治 大塚 配線基板及びその製造方法
JP4666754B2 (ja) 2000-12-12 2011-04-06 太陽ホールディングス株式会社 多層プリント配線板用ドライフィルム及びそれを用いた多層プリント配線板の製造方法
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
JP2002232153A (ja) 2001-01-31 2002-08-16 Sanyo Electric Co Ltd 多層回路基板
JP4200664B2 (ja) * 2001-03-26 2008-12-24 株式会社デンソー 積層基板およびその製造方法
JP2002329959A (ja) * 2001-04-27 2002-11-15 Hitachi Chem Co Ltd プリント配線板およびその製造方法
JP2003023250A (ja) * 2001-07-06 2003-01-24 Denso Corp 多層基板のおよびその製造方法
JP4684483B2 (ja) 2001-07-30 2011-05-18 富士通株式会社 多層回路基板の製造方法
JP4707289B2 (ja) 2001-09-27 2011-06-22 京セラ株式会社 多層配線基板の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101351092B (zh) * 2007-07-17 2010-06-02 欣兴电子股份有限公司 具有导电孔的内埋式线路板工艺
CN104160794A (zh) * 2012-01-04 2014-11-19 印可得株式会社 双面印刷电路板的制造方法
CN104160794B (zh) * 2012-01-04 2017-08-25 印可得株式会社 双面印刷电路板的制造方法
CN108617077A (zh) * 2018-04-26 2018-10-02 维沃移动通信有限公司 印制电路板及电子终端
CN111106085A (zh) * 2018-10-25 2020-05-05 三星电子株式会社 半导体封装件
CN111106085B (zh) * 2018-10-25 2024-07-16 三星电子株式会社 半导体封装件
CN111223828A (zh) * 2018-11-23 2020-06-02 三星电子株式会社 半导体封装件
CN111223828B (zh) * 2018-11-23 2024-03-29 三星电子株式会社 半导体封装件

Also Published As

Publication number Publication date
US7356917B2 (en) 2008-04-15
DE102004016744B4 (de) 2016-05-19
TW200423850A (en) 2004-11-01
KR100604463B1 (ko) 2006-07-25
US20050186406A1 (en) 2005-08-25
DE102004016744A1 (de) 2004-11-25
TWI248333B (en) 2006-01-21
JP4029759B2 (ja) 2008-01-09
JP2004311627A (ja) 2004-11-04
KR20060059924A (ko) 2006-06-02
CN100553411C (zh) 2009-10-21
US7012197B2 (en) 2006-03-14
US20040229024A1 (en) 2004-11-18
KR100620129B1 (ko) 2006-09-13
KR20040086838A (ko) 2004-10-12

Similar Documents

Publication Publication Date Title
CN1536951A (zh) 多层印制电路板及制造方法
EP0781501B1 (en) Monolithic lcp polymer microelectronic wiring modules
US5745333A (en) Laminar stackable circuit board structure with capacitor
JP4341588B2 (ja) 多層基板及びその製造方法
CN103493610A (zh) 刚性柔性基板及其制造方法
CN200983717Y (zh) 用于柔性线路板的补强结构及带有补强结构的柔性线路板
US20120292085A1 (en) Flexible printed circuit and method of manufacturing the same
CN206840863U (zh) 复合式lcp高频高速双面铜箔基板
CN109429441A (zh) 软硬结合板及其制作方法
JPH05198946A (ja) 多層プリント回路基板の製造方法
CN102045964B (zh) 线路板的制作方法
CN101207971A (zh) 电容器用粘结片和电容器内置型印刷布线板的制造方法
CN103179785B (zh) 一种线路板及其制作方法
CN113973420B (zh) 软硬结合板及软硬结合板的制作方法
US8451084B2 (en) Laminated surface mounting type thermistor and manufacturing method thereof
CN107635349A (zh) 电路板及终端设备
US11178777B2 (en) Component embedded circuit board with antenna structure and method for manufacturing the same
CN112351580A (zh) 一种微波毫米波频段lcp基板及制备方法
CN1185912C (zh) 印刷电路板的差动电路构造及其制法
CN220324165U (zh) 一种低延时差柔性扁平电缆
CN219676920U (zh) 柔性扁平线缆
US20230199954A1 (en) Circuit board
CN217985531U (zh) 一种时域反射计基板
JP2004079594A (ja) 多層フレキシブル印刷配線板
CN114554673B (zh) 柔性电路板及柔性电路板的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210729

Address after: Kyoto Japan

Patentee after: Murata Manufacturing Co.,Ltd.

Address before: Aichi Prefecture, Japan

Patentee before: DENSO Corp.

TR01 Transfer of patent right
CX01 Expiry of patent term

Granted publication date: 20091021

CX01 Expiry of patent term