CN1520610A - 新型动态随机存取存储器存取晶体管 - Google Patents

新型动态随机存取存储器存取晶体管 Download PDF

Info

Publication number
CN1520610A
CN1520610A CNA028129016A CN02812901A CN1520610A CN 1520610 A CN1520610 A CN 1520610A CN A028129016 A CNA028129016 A CN A028129016A CN 02812901 A CN02812901 A CN 02812901A CN 1520610 A CN1520610 A CN 1520610A
Authority
CN
China
Prior art keywords
dusts
groove
group
etching
isolated groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028129016A
Other languages
English (en)
Other versions
CN100375271C (zh
Inventor
M��D���ſ�
M·D·杜坎
R·李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN1520610A publication Critical patent/CN1520610A/zh
Application granted granted Critical
Publication of CN100375271C publication Critical patent/CN100375271C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/312—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with a bit line higher than the capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种形成具有凹槽型栅极结构的存储器件如动态随机存取存储器存取晶体管的方法。首先在半导体衬底上形成用于隔离的场氧化区，然后在氮化硅层中对晶体管沟槽进行构图和刻蚀。然后形成与晶体管沟槽相邻的场氧化区的凹槽，以便可以相对于相邻的和突起的氮化硅对后来淀积的用于形成栅极结构的多晶硅进行抛光。

Description

新型动态随机存取存储器存取晶体管
技术领域
本发明涉及动态随机存取存储器(DRAM)单元，特别涉及用于形成它们的新型工艺。
背景技术
动态随机存取存储器单元通常包括耦合到存取器件上的电荷存储电容器(或单元电容器)，如金属氧化物-半导体场效应晶体管(MOSFET)。MOSFET的功能是在电容器上施加或除去电荷，从而影响由存储电荷所限定的逻辑状态。储存在电容器上的电荷量由电极(或存储节点)面积和电极间间隔决定。DRAM工作的条件如工作电压、泄漏速度和更新速度一般要求由电容器储存的某一最小电荷量。
在向更高存储容量发展的趋势中，存储单元的装填量必须增加，但每个将保持所需的容量水平。如果将成功地制造出下一代扩充存储阵列单元器件，则这是DRAM制造技术的决定性要求。近年来，人们已经尝试着增加单元电容器的组装密度和/或同时减小晶体管的尺寸，但是结果有限。例如，一种方案是减小形成在衬底顶部的晶体管栅极的长度和源/漏区，以便由此增加集成密度。遗憾的是，可能出现阈值电压降低和/或所谓的短沟道效应如击穿现象。公知的生成氧化皮方法对于改进上述缺陷是有效的。然而，这种方案增加了衬底密度并需要降低电源电压，这又转而导致涉及电噪声的余量的减小和阈值电压波动。
因此，需要一种形成MOS半导体器件的改进方法，其允许实现半导体电路的增加的集成度以及防止产生短沟道效应。
发明概述
本发明提供一种形成具有凹槽栅极结构的存储器件如DRAM存取晶体管的方法。首先在半导体衬底上形成用于隔离的场氧化区，然后在氮化硅层中构图和刻蚀晶体管沟槽。然后在与晶体管沟槽相邻的场氧化区形成凹陷，以便可以相对于相邻的和突起的氮化硅结构而对后来淀积的用于形成栅极结构的多晶硅进行抛光。
本发明的这些和其它优点和特点从下面的详细说明和附图中将更明显看出，其中附图中示出了本发明的示意实施例。
附图简述
图1示出了根据本发明的方法将要在其上形成DRAM存取晶体管的一部分半导体器件的三维图。
图2表示在图1所示阶段之后的处理阶段的图1器件的三维图。
图3表示在图2所示阶段之后的处理阶段的图1器件的三维图。
图4表示在图3所示阶段之后的处理阶段的图1器件的三维图。
图5表示在图4所示阶段之后的处理阶段的图1器件的三维图。
图6表示在图5所示阶段之后的处理阶段的图1器件的三维图。
图7表示在图6所示阶段之后的处理阶段的图1器件的三维图。
图8表示沿着线8-8’截取的图7器件的示意剖面图。
图9表示沿着线9-9’截取的图7器件的示意剖面图。
图10表示沿着线10-10’截取的图7器件的示意剖面图。
图11表示在图10所示阶段之后的处理阶段的图10器件的剖面图。
图12表示在图11所示阶段之后的处理阶段的图10器件的剖面图。
图13表示在图12所示阶段之后的处理阶段的图10器件的剖面图。
图14表示沿着线14-14’截取的和在图12中所示阶段之后的处理阶段的图7器件的示意剖面图。
图15表示沿着线15-15’截取的和在图12中所示阶段之后的处理阶段的图7器件的示意剖面图。
图16表示在图13所示阶段之后的处理阶段的图10器件的示意剖面图。
图17表示在图16所示阶段之后的处理阶段和根据本发明第一实施例的图10器件的示意剖面图。
图18表示在图16所示阶段之后的处理阶段和根据本发明第二实施例的图10器件的示意剖面图。
图19表示在图18所示阶段之后的处理阶段的图18器件的示意剖面图。
图20表示在图19所示阶段之后的处理阶段的图18器件的示意剖面图。
图21表示在图20所示阶段之后的处理阶段的图18器件的示意剖面图。
图22表示在图21所示阶段之后的处理阶段的图18器件的示意剖面图。
图23表示具有根据本发明的方法形成的DRAM存取晶体管的计算机***的示意图。
发明的详细说明
在下面的详细说明中，将参照可以实施本发明的各种具体示范实施例。下面将详细介绍这些实施例以便使本领域技术人员能够实施本发明，并且还应该理解也可以采用其它实施例，并且可以在结构、逻辑和电气上做改变。
下面的说明中使用的术语“晶片”或“衬底”可包括具有暴露的半导体表面的任何半导体基结构。必须理解晶片和结构应该包括绝缘体上硅(SOI)、蓝宝石上硅(SOS)、掺杂和非掺杂半导体、由基本半导体基础支撑的硅的外延层、以及其它半导体结构。该半导体不是必须是硅基的。该半导体可以是硅-锗、锗或砷化镓。
现在参照附图，其中相同的元件用相同的参考标记表示，图1-22表示具有根据本发明的示意实施例形成的存取晶体管的DRAM存储器件100(图22)的形成方法。图1表示半导体衬底10，在半导体衬底10上已经根据常规半导体处理技术形成了厚度为约50埃到约200埃的薄的热生长氧化物层12。接下来在衬底10和氧化物层12上淀积绝缘层14，如厚度为约100埃到约1000埃的氮化硅(Si3N4)层14(图1)。该氮化硅层14可通过已知淀积工艺形成，如通过化学汽相淀积(CVD)的溅射、通过电子回旋共振等离子体增强CVD的低温淀积。尽管这里所示的绝缘层14是指氮化硅层14，但是应该理解绝缘层14还可由例如氧化硅或其它绝缘材料形成，因此本发明并不限于使用氮化硅。
接着，使用在氮化硅层14上形成的厚度为约1000埃到约10000埃的光刻胶层15(图2)，对氮化硅层14进行构图。利用掩模(未示出)对光刻胶层15进行构图，和通过被构图的光刻胶对氮化硅层14进行各向异性刻蚀，以便获得宽度W约为1000埃到约2000埃的多个氮化硅柱18和隔离用浅沟槽(STI)20，如图3所示。为了获得隔离用浅沟槽20，将氮化硅层14、氧化层12和衬底10都刻蚀到约1000埃到约10000埃、优选约5000埃的深度。形成隔离用浅沟槽20之后，利用常规技术，如氧等离子体除去光刻胶层15，或通过用UV辐射照射衬底10以使光刻胶退化并获得图4所示结构。
形成隔离用浅沟槽20(图3-4)之后，用绝缘介质材料21填充沟槽，如图5所示。可以采用任何适用于隔离的介质材料填充沟槽20。在示意实施例中，用高密度等离子体(HDP)氧化物填充沟槽20，该材料具有有效地填充窄沟槽的高能力。或者，在用绝缘介质材料21填充沟槽20之前，可以在沟槽侧壁上形成例如由氧化物或氮化硅形成的绝缘层(未示出)，以便帮助使沟槽底部的角部平滑化并减少用于随后填充在沟槽中的介质材料中的应力。
现在参照图6。对氮化硅柱11进行构图和刻蚀，以便形成与绝缘介质材料21和晶体管凹槽22相邻的区域A。通过反应离子刻蚀对氮化硅层14、氧化物层12和衬底10全部刻蚀到例如约1000埃到约10000埃的深度，以便获得晶体管凹槽22，其随后将形成DRAM存储器件100(图22)的栅极结构，这将在下面详细说明。为了形成晶体管凹槽22，将衬底10刻蚀到约500埃到约5000埃的深度λ(图6)。
形成晶体管凹槽22(图6)和区域A(图6)之后，利用选择刻蚀剂部分地刻蚀绝缘介质材料21，以便获得与隔离区B相邻的凹槽结构24，如图7所示。利用方向刻蚀工艺如等离子体刻蚀，将绝缘介质材料21刻蚀到约500埃到约3000埃的深度δ(图7)。如下所述，对绝缘介质材料21形成凹陷，以便允许对后来淀积的多晶硅相对于来自氮化硅层14的剩余氮化硅进行化学机械抛光。凹槽结构24(图7)和隔离区B(图7)相对于晶体管凹槽22的剖面图示于图8和9中，用于更好地理解本发明。
现在参照图10，其示出了沿着线10-10’截取的图7的结构的剖面图并表示区域A和晶体管凹槽22。此时，用于形成晶体管栅极结构的处理步骤根据常规半导体处理技术进行。这样，首先在晶体管凹槽22的侧壁和底部形成薄栅极氧化物层29，如图11所示。薄栅极氧化物层29可以是在约600℃到约1000℃之间的温度下的氧环境中热生长的，且厚度为约30埃到约100埃。
然后在区域A、B上以及晶体管沟凹槽22和衬底10的凹槽结构24的内部形成多晶硅层30(图12)。多晶硅层30可通过LPCVD工序、在约300℃到约700℃之间的温度下淀积在薄栅极氧化物层29上。淀积之后，对多晶硅层30进行平面化使其下降到或接近区域A的氮化硅层14的平坦表面，由此形成多晶硅栅极层32，如图13所示。化学机械抛光(CMP)可用于平面化，但是如所希望的话，也可以使用其它合适的方法。为了更好地理解多晶硅的CMP在氮化硅层14上如何停止，参照图14-15，它们分别示出了沿着线14-14’和15-15’截取的但在淀积和抛光导电层30之后的图7中结构的剖面图。
现在参照图16，其示出了图13的结构但是具有多晶硅栅极层32和被刻蚀了约100埃到约500埃的部分薄栅极氧化物层29。多晶硅栅极层32和部分薄栅极氧化物层29相对于区域A的氮化硅层14被选择刻蚀，以便获得凹陷区域34和多晶硅栅极33，如图16所示。
在本发明的示意实施例中，然后在多晶硅栅极33上形成绝缘层35(图17)，以便完全填充图16的凹陷区域34。绝缘层35可包括例如氧化物材料，并且可以通过常规淀积方法形成，然后例如通过CMP进行抛光。
或者，可在多晶硅栅极33上淀积厚度为约200埃到约500埃的能形成硅化物(未示出)的金属层。对于淀积，可采用利用RF或DC的溅射，但是也可以使用其它类似方法，如CVD。淀积能形成硅化物的金属层之后，使用在约600℃到约850℃的温度下的氮气氛对衬底10进行快速热退火(RTA)，时间通常为约10到60秒，以便使与多晶硅栅极33直接接触的金属转换成它的硅化物。如图18所示，硅化物区域37形成多晶硅栅极33的顶部上的导电区域。优选地，该难熔金属具有作为硅化物的低电阻和低电阻率。然而，难熔金属硅化物可包括任何难熔金属，包括但不限于钛、钴、钨、钽、钼和铂。
利用选择刻蚀剂除去任何未反应的金属之后，例如通过刻蚀除去区域A的氮化部分(图19)，以便完成DRAM存储器件100的栅极叠置体90(图20)的形成。虽然用于完成栅极叠置体90的下面的处理步骤将称作和表示为形成在多晶硅栅极33上的硅化物区37，但是必须理解本发明并不限于这个实施例，也可以考虑其它实施例，如形成包括形成在多晶硅栅极上的介质材料如介质材料35(图17)的栅极叠置体。在任何情况下，在衬底10上淀积覆盖材料，并对衬底顶表面进行平面化，以便在硅化物区37上形成覆盖区60(图20)。覆盖材料可由硅介质材料如氮化硅或氧化硅形成，但是也可以使用TEOS或碳化物。
此时，已经形成了凹槽型栅极叠置体90(图20)，它们每个都具有栅极氧化物层29、多晶硅栅极33、硅化物区37和氮化物覆盖层60。现在凹槽型栅极叠置体90可用在常规注入工艺中，其中在该工艺中需要栅极结构来屏蔽由栅极叠置体限定的相邻晶体管的源区92(图21)和漏区94(图21)的掺杂注入。
在流程工艺中接下来的步骤是形成氮化物间隔层95a、95b，如图21所示。现在可以通过常规处理步骤对被氮化物间隔层95a、95b保护的凹槽型栅极叠置体90进行处理，以形成导体和/或电容器穿过氧化物层93例如BPSG进入半导体衬底10的接触开口。这样，可以进行常规处理步骤，以便形成导体96和电容器97以及制造半导体器件如DRAM存储器件100所需要的其它互连结构，如图22所示。
根据本发明的实施例形成的凹槽型栅极叠置体90(图20-22)可用在任何集成电路结构中，如用在基于处理器的***400中，该***400包括存储器电路448，例如DRAM存储器件100，如图23所示。处理器***如计算机***一般包括中央处理单元(CPU)444，如微处理器、数字信号处理器或其它可编程数字逻辑器件，它通过总线452与输入/输出(I/O)器件446连通。存储器448通过总线452与该***连通。
上述说明和附图仅认为是实现本发明的特征和优点的示意实施例的示意说明。在不脱离本发明的精神和范围的前提下可以对具体工艺条件和结构做修改和替换。因此，本发明不应受前述说明和附图的限制，而只受所附权利要求书的范围的限制。

Claims (35)

1、一种形成用于半导体器件的栅极结构的方法，包括：
在半导体衬底上形成绝缘层；
在所述半导体衬底中限定第一组沟槽并使其贯穿所述绝缘层；
用绝缘材料填充所述第一组沟槽，以便形成隔离沟槽；
在所述半导体衬底中限定第二组沟槽，该第二组沟槽在垂直于所述第一组沟槽的方向上贯穿所述绝缘层；
对所述隔离沟槽的区域进行刻蚀，以便形成与所述第二组沟槽相邻的凹槽型隔离沟槽；
在所述第二组沟槽内形成栅极氧化物；
在所述栅极氧化物和所述凹槽型隔离沟槽上形成导电层；和
相对于所述凹槽型隔离沟槽对所述导电层进行抛光以形成导电栅极。
2、根据权利要求1的方法，还包括在所述导电栅极上形成保护层。
3、根据权利要求1的方法，还包括在所述半导体衬底和所述绝缘层之间形成氧化物层。
4、根据权利要求1的方法，其中将所述第一组沟槽刻蚀到约1000埃到约10000埃的深度。
5、根据权利要求1的方法，其中将所述第二组沟槽刻蚀到约1000埃到约10000埃的深度。
6、根据权利要求1的方法，其中穿过所述半导体衬底将所述第二组沟槽刻蚀到约500埃到约5000埃的深度。
7、根据权利要求1的方法，其中刻蚀所述隔离沟槽的区域的所述行为包括等离子体刻蚀所述绝缘材料。
8、根据权利要求7的方法，其中所述绝缘材料被刻蚀约500埃到约3000埃。
9、根据权利要求1的方法，其中所述导电层由多晶硅形成。
10、根据权利要求1的方法，其中所述导电层是通过淀积形成的。
11、根据权利要求1的方法，还包括刻蚀所述导电栅极，以便形成凹槽型导电栅极。
12、根据权利要求11的方法，其中所述导电栅极被刻蚀约100埃到约300埃。
13、根据权利要求12的方法，还包括在所述凹槽型导电栅极上形成介质层。
14、根据权利要求12的方法，还包括在所述凹槽型导电栅极上形成硅化物层。
15、根据权利要求1的方法，其中所述绝缘层由选自氮化硅和氧化硅的组中的材料形成。
16、根据权利要求1的方法，还包括在所述栅极结构的侧壁上形成绝缘间隔层。
17、根据权利要求1的方法，其中所述绝缘材料由氧化物材料形成。
18、一种形成存储单元的方法，包括以下步骤：
在硅衬底上提供绝缘层和形成晶体管，该晶体管包括在所述硅衬底内部制造的栅极结构、在与所述栅极结构相邻布置的所述硅衬底中的源/漏区以及形成在所述源/漏区上的电容器，其中形成所述栅极结构的所述行为还包括：
在所述硅衬底中形成由绝缘材料填充的至少一个隔离沟槽，所述隔离沟槽贯穿所述绝缘层；
在所述硅衬底中限定至少一个晶体管沟槽，其在垂直于所述隔离沟槽的方向上贯穿所述绝缘层；
对所述隔离沟槽的区域进行刻蚀，以便形成与所述晶体管沟槽相邻的至少一个凹槽型隔离沟槽；
在所述晶体管沟槽内部形成栅极氧化物层；
在所述栅极氧化物层上形成导电层，并在所述凹槽型隔离沟槽上延伸；
相对于所述凹槽型隔离沟槽对所述导电层进行抛光，以便形成导电栅极；和
在所述导电栅极上形成保护层。
19、根据权利要求18的方法，其中所述隔离沟槽被刻蚀到约1000埃到约10000埃的深度。
20、根据权利要求18的方法，其中所述晶体管沟槽被刻蚀到约1000埃到约10000埃的深度。
21、根据权利要求18的方法，其中穿过所述硅衬底将所述晶体管沟槽刻蚀到约500埃到约5000埃的深度。
22、根据权利要求18的方法，其中刻蚀所述隔离沟槽的区域的所述行为包括等离子体刻蚀所述绝缘材料。
23、根据权利要求22的方法，其中所述绝缘材料被刻蚀约500埃到约3000埃。
24、根据权利要求18的方法，其中所述导电层由多晶硅形成。
25、根据权利要求18的方法，其中所述导电层是通过淀积形成的。
26、根据权利要求18的方法，还包括刻蚀所述导电栅极，以便形成凹槽型导电栅极。
27、根据权利要求26的方法，其中所述导电栅极被刻蚀约100埃到约300埃。
28、根据权利要求26的方法，还包括在所述凹槽型导电栅极上形成介质层。
29、根据权利要求26的方法，还包括在所述凹槽型导电栅极上形成硅化物层。
30、根据权利要求18的方法，其中所述绝缘层由选自氮化硅和氧化硅的组中的材料形成。
31、根据权利要求18的方法，其中所述绝缘材料由氧化物材料形成。
32、根据权利要求18的方法，还包括在所述栅极结构的侧壁上形成绝缘间隔层。
33、根据权利要求18的方法，其中所述存储单元是动态随机存取存储器存储单元。
34、根据权利要求18的方法，其中所述存储单元是集成电路的一部分。
35、根据权利要求18的方法，其中所述存储单元是耦合到处理器的存储电路的一部分，其中所述处理器和所述存储电路中的至少一个包含所述栅极结构。
CNB028129016A 2001-04-27 2002-04-26 新型动态随机存取存储器存取晶体管 Expired - Lifetime CN100375271C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/842,788 US6498062B2 (en) 2001-04-27 2001-04-27 DRAM access transistor
US09/842,788 2001-04-27

Publications (2)

Publication Number Publication Date
CN1520610A true CN1520610A (zh) 2004-08-11
CN100375271C CN100375271C (zh) 2008-03-12

Family

ID=25288239

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028129016A Expired - Lifetime CN100375271C (zh) 2001-04-27 2002-04-26 新型动态随机存取存储器存取晶体管

Country Status (7)

Country Link
US (2) US6498062B2 (zh)
EP (1) EP1382059A2 (zh)
JP (2) JP4907838B2 (zh)
KR (1) KR100547227B1 (zh)
CN (1) CN100375271C (zh)
AU (1) AU2002303494A1 (zh)
WO (1) WO2002089182A2 (zh)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5977579A (en) 1998-12-03 1999-11-02 Micron Technology, Inc. Trench dram cell with vertical device and buried word lines
US7071043B2 (en) 2002-08-15 2006-07-04 Micron Technology, Inc. Methods of forming a field effect transistor having source/drain material over insulative material
KR100498476B1 (ko) * 2003-01-11 2005-07-01 삼성전자주식회사 리세스 채널 ｍｏｓｆｅｔ 및 그 제조방법
US7183600B2 (en) * 2003-06-03 2007-02-27 Samsung Electronics Co., Ltd. Semiconductor device with trench gate type transistor and method of manufacturing the same
US6930030B2 (en) 2003-06-03 2005-08-16 International Business Machines Corporation Method of forming an electronic device on a recess in the surface of a thin film of silicon etched to a precise thickness
KR100511045B1 (ko) * 2003-07-14 2005-08-30 삼성전자주식회사 리세스된 게이트 전극을 갖는 반도체 소자의 집적방법
US7012024B2 (en) * 2003-08-15 2006-03-14 Micron Technology, Inc. Methods of forming a transistor with an integrated metal silicide gate electrode
US6844591B1 (en) * 2003-09-17 2005-01-18 Micron Technology, Inc. Method of forming DRAM access transistors
KR100500472B1 (ko) * 2003-10-13 2005-07-12 삼성전자주식회사 리세스 게이트 트랜지스터 구조 및 형성방법
US7262089B2 (en) * 2004-03-11 2007-08-28 Micron Technology, Inc. Methods of forming semiconductor structures
US7518182B2 (en) * 2004-07-20 2009-04-14 Micron Technology, Inc. DRAM layout with vertical FETs and method of formation
US7122425B2 (en) 2004-08-24 2006-10-17 Micron Technology, Inc. Methods of forming semiconductor constructions
US7547945B2 (en) 2004-09-01 2009-06-16 Micron Technology, Inc. Transistor devices, transistor structures and semiconductor constructions
JP2006173429A (ja) * 2004-12-17 2006-06-29 Elpida Memory Inc 半導体装置の製造方法
US7244659B2 (en) * 2005-03-10 2007-07-17 Micron Technology, Inc. Integrated circuits and methods of forming a field effect transistor
US7384849B2 (en) * 2005-03-25 2008-06-10 Micron Technology, Inc. Methods of forming recessed access devices associated with semiconductor constructions
KR100663359B1 (ko) * 2005-03-31 2007-01-02 삼성전자주식회사 리세스 채널 트랜지스터 구조를 갖는 단일 트랜지스터플로팅 바디 디램 셀 및 그 제조방법
US7120046B1 (en) 2005-05-13 2006-10-10 Micron Technology, Inc. Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines
US7371627B1 (en) 2005-05-13 2008-05-13 Micron Technology, Inc. Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines
JP2006339476A (ja) * 2005-06-03 2006-12-14 Elpida Memory Inc 半導体装置及びその製造方法
US7888721B2 (en) 2005-07-06 2011-02-15 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
US8338887B2 (en) * 2005-07-06 2012-12-25 Infineon Technologies Ag Buried gate transistor
US7282401B2 (en) 2005-07-08 2007-10-16 Micron Technology, Inc. Method and apparatus for a self-aligned recessed access device (RAD) transistor gate
US7768051B2 (en) 2005-07-25 2010-08-03 Micron Technology, Inc. DRAM including a vertical surround gate transistor
US7488647B1 (en) * 2005-08-11 2009-02-10 National Semiconductor Corporation System and method for providing a poly cap and a no field oxide area to prevent formation of a vertical bird's beak structure in the manufacture of a semiconductor device
US7867851B2 (en) 2005-08-30 2011-01-11 Micron Technology, Inc. Methods of forming field effect transistors on substrates
US7696567B2 (en) 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
US7687342B2 (en) 2005-09-01 2010-03-30 Micron Technology, Inc. Method of manufacturing a memory device
US7557032B2 (en) 2005-09-01 2009-07-07 Micron Technology, Inc. Silicided recessed silicon
US7416943B2 (en) 2005-09-01 2008-08-26 Micron Technology, Inc. Peripheral gate stacks and recessed array gates
US7867845B2 (en) * 2005-09-01 2011-01-11 Micron Technology, Inc. Transistor gate forming methods and transistor structures
KR100721245B1 (ko) * 2005-12-29 2007-05-22 동부일렉트로닉스 주식회사 트랜지스터 소자 및 형성 방법
US7700441B2 (en) 2006-02-02 2010-04-20 Micron Technology, Inc. Methods of forming field effect transistors, methods of forming field effect transistor gates, methods of forming integrated circuitry comprising a transistor gate array and circuitry peripheral to the gate array, and methods of forming integrated circuitry comprising a transistor gate array including first gates and second grounded isolation gates
KR100764439B1 (ko) * 2006-04-25 2007-10-05 주식회사 하이닉스반도체 반도체 소자의 형성 방법
US8860174B2 (en) * 2006-05-11 2014-10-14 Micron Technology, Inc. Recessed antifuse structures and methods of making the same
US8008144B2 (en) 2006-05-11 2011-08-30 Micron Technology, Inc. Dual work function recessed access device and methods of forming
US20070262395A1 (en) 2006-05-11 2007-11-15 Gibbons Jasper S Memory cell access devices and methods of making the same
US7602001B2 (en) 2006-07-17 2009-10-13 Micron Technology, Inc. Capacitorless one transistor DRAM cell, integrated circuitry comprising an array of capacitorless one transistor DRAM cells, and method of forming lines of capacitorless one transistor DRAM cells
US7772632B2 (en) 2006-08-21 2010-08-10 Micron Technology, Inc. Memory arrays and methods of fabricating memory arrays
US7589995B2 (en) 2006-09-07 2009-09-15 Micron Technology, Inc. One-transistor memory cell with bias gate
US8089113B2 (en) * 2006-12-05 2012-01-03 Spansion Llc Damascene metal-insulator-metal (MIM) device
US20080205023A1 (en) * 2007-02-27 2008-08-28 International Business Machines Corporation Electronic components on trenched substrates and method of forming same
US7768047B2 (en) * 2007-05-10 2010-08-03 Micron Technology, Inc. Imager element, device and system with recessed transfer gate
KR100900232B1 (ko) * 2007-05-22 2009-05-29 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
TWI346364B (en) * 2007-08-14 2011-08-01 Nanya Technology Corp Method for fabricating line type recess channel mos transistor device
US7824986B2 (en) * 2008-11-05 2010-11-02 Micron Technology, Inc. Methods of forming a plurality of transistor gates, and methods of forming a plurality of transistor gates having at least two different work functions
KR101159900B1 (ko) * 2009-04-22 2012-06-25 에스케이하이닉스 주식회사 반도체 소자 및 그 제조방법
JP5434360B2 (ja) * 2009-08-20 2014-03-05 ソニー株式会社 半導体装置及びその製造方法
US9401363B2 (en) 2011-08-23 2016-07-26 Micron Technology, Inc. Vertical transistor devices, memory arrays, and methods of forming vertical transistor devices
CN108538839B (zh) 2017-03-01 2019-08-23 联华电子股份有限公司 半导体结构、用于存储器元件的半导体结构及其制作方法
KR102396583B1 (ko) 2017-11-09 2022-05-11 삼성전자주식회사 메모리 소자 및 이의 제조방법
CN110707086B (zh) 2018-10-09 2022-02-18 联华电子股份有限公司 半导体元件
KR20230139545A (ko) * 2022-03-28 2023-10-05 삼성전자주식회사 반도체 소자 및 이를 포함하는 반도체 메모리 셀

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4651184A (en) * 1984-08-31 1987-03-17 Texas Instruments Incorporated Dram cell and array
US4785337A (en) * 1986-10-17 1988-11-15 International Business Machines Corporation Dynamic ram cell having shared trench storage capacitor with sidewall-defined bridge contacts and gate electrodes
US5283201A (en) 1988-05-17 1994-02-01 Advanced Power Technology, Inc. High density power device fabrication process
US5346834A (en) 1988-11-21 1994-09-13 Hitachi, Ltd. Method for manufacturing a semiconductor device and a semiconductor memory device
US4989055A (en) * 1989-06-15 1991-01-29 Texas Instruments Incorporated Dynamic random access memory cell
US5276344A (en) 1990-04-27 1994-01-04 Mitsubishi Denki Kabushiki Kaisha Field effect transistor having impurity regions of different depths and manufacturing method thereof
JPH04328860A (ja) * 1991-04-30 1992-11-17 Hitachi Ltd 半導体集積回路装置及びその製造方法
US5666002A (en) * 1993-06-22 1997-09-09 Kabushiki Kaisha Toshiba Semiconductor device with wiring layer in tunnel in semiconductor substrate
JPH07106435A (ja) * 1993-10-08 1995-04-21 Hitachi Ltd 半導体記憶装置及びその製造方法
JP2658870B2 (ja) * 1994-04-22 1997-09-30 日本電気株式会社 半導体記憶装置およびその製造方法
US5429970A (en) 1994-07-18 1995-07-04 United Microelectronics Corporation Method of making flash EEPROM memory cell
US5576227A (en) 1994-11-02 1996-11-19 United Microelectronics Corp. Process for fabricating a recessed gate MOS device
EP0744722B1 (en) 1995-05-24 2001-07-18 Innovative Sputtering Technology N.V. (I.S.T.) Magnetic antipilferage tag
DE19519159C2 (de) 1995-05-24 1998-07-09 Siemens Ag DRAM-Zellenanordnung und Verfahren zu deren Herstellung
US6054355A (en) * 1997-06-30 2000-04-25 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device which includes forming a dummy gate
US6236079B1 (en) * 1997-12-02 2001-05-22 Kabushiki Kaisha Toshiba Dynamic semiconductor memory device having a trench capacitor
DE19805712A1 (de) * 1998-02-12 1999-08-26 Siemens Ag Speicherzellenanordnung und entsprechendes Herstellungsverfahren
US5945707A (en) * 1998-04-07 1999-08-31 International Business Machines Corporation DRAM cell with grooved transfer device
EP1003219B1 (en) * 1998-11-19 2011-12-28 Qimonda AG DRAM with stacked capacitor and buried word line
JP3821611B2 (ja) * 1999-06-22 2006-09-13 シャープ株式会社 半導体装置の製造方法
DE19928781C1 (de) * 1999-06-23 2000-07-06 Siemens Ag DRAM-Zellenanordnung und Verfahren zu deren Herstellung
US6087235A (en) 1999-10-14 2000-07-11 Advanced Micro Devices, Inc. Method for effective fabrication of a field effect transistor with elevated drain and source contact structures

Also Published As

Publication number Publication date
JP2004530300A (ja) 2004-09-30
KR100547227B1 (ko) 2006-01-31
JP2010034567A (ja) 2010-02-12
US20020160568A1 (en) 2002-10-31
WO2002089182A3 (en) 2003-11-06
CN100375271C (zh) 2008-03-12
KR20040015184A (ko) 2004-02-18
US6780732B2 (en) 2004-08-24
AU2002303494A1 (en) 2002-11-11
WO2002089182A2 (en) 2002-11-07
US20030040154A1 (en) 2003-02-27
JP4907838B2 (ja) 2012-04-04
US6498062B2 (en) 2002-12-24
EP1382059A2 (en) 2004-01-21
JP5361626B2 (ja) 2013-12-04

Similar Documents

Publication Publication Date Title
CN100375271C (zh) 新型动态随机存取存储器存取晶体管
US9362418B2 (en) Semiconductor structures including bodies of semiconductor material and methods of forming same
KR100720642B1 (ko) 반도체 집적 회로 장치의 제조 방법 및 반도체 집적 회로장치
JP4074451B2 (ja) 半導体装置の製造方法
US8835259B2 (en) Transistor of semiconductor device and method for manufacturing the same
US6653174B1 (en) Thyristor-based device over substrate surface
US6524901B1 (en) Method for forming a notched damascene planar poly/metal gate
US20030235943A1 (en) Notched damascene planar poly/metal gate and methods thereof
CN1523649A (zh) 双栅极场效应晶体管及其制造方法
CN1825597A (zh) 存储器元件,半导体元件及其制造方法
US7485558B2 (en) Method of manufacturing semiconductor device
US7205208B2 (en) Method of manufacturing a semiconductor device
US6417539B2 (en) High density memory cell assembly and methods
CN100590785C (zh) 沟渠电容及存储单元的制作方法
CN1113415C (zh) 半导体存储器及其制造方法
CN1267987C (zh) 隔离具有部分垂直沟道存储单元的有源区的方法
US20020126548A1 (en) Dram bit lines
US20020000601A1 (en) Semiconductor device having self-aligned contact and landing pad structure and method of forming same
KR100531460B1 (ko) 반도체소자의 제조 방법
JP2003209189A (ja) 半導体集積回路装置およびその製造方法
KR20040007950A (ko) 반도체 소자의 제조 방법
CN1917172A (zh) 半导体元件的制造方法
KR20060009424A (ko) 반도체 소자의 제조방법
KR20030054683A (ko) 반도체소자의 트랜지스터 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20080312

CX01 Expiry of patent term