DE19928781C1 - DRAM-Zellenanordnung und Verfahren zu deren Herstellung - Google Patents

DRAM-Zellenanordnung und Verfahren zu deren Herstellung

Info

Publication number
DE19928781C1
DE19928781C1 DE19928781A DE19928781A DE19928781C1 DE 19928781 C1 DE19928781 C1 DE 19928781C1 DE 19928781 A DE19928781 A DE 19928781A DE 19928781 A DE19928781 A DE 19928781A DE 19928781 C1 DE19928781 C1 DE 19928781C1
Authority
DE
Germany
Prior art keywords
trenches
word line
substrate
source
drain regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19928781A
Other languages
English (en)
Inventor
Till Schloesser
Franz Hofmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19928781A priority Critical patent/DE19928781C1/de
Priority to PCT/DE2000/001156 priority patent/WO2001001489A1/de
Priority to TW089108800A priority patent/TW473997B/zh
Application granted granted Critical
Publication of DE19928781C1 publication Critical patent/DE19928781C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

In einem Substrat (1) sind erste Gräben und quer dazu verlaufende zweite Gräben (G2), die sich in Wortleitungsgraben und in Isolationsgräben unterteilen, vorgesehen. Die Wortleitungsgräben werden jeweils durch eine Wortleitung (W) und einer darüber angeordneten Schutzstruktur (S) gefüllt. Source/Drain-Gebiete (S/D1, S/D2) der Transistoren grenzen an eine Oberfläche (F) des Substrats (1) an und reichen weniger tief in das Substrat (1) hinein als die Wortleitungen (W). Zwei zueinander benachbarte Transistoren teilen sich ein gemeinsames Source/Drain-Gebiet (S/D1), das mit einer Bitleitung (B) verbunden ist. Die übrigen Source/Drain-Gebiete (S/D2) der Transistoren werden mit Kondensatoren (Ko) verbunden.

Description

Die Erfindung betrifft eine DRAM-Zellenanordnung, d. h. eine Speicherzellenanordnung mit dynamischem wahlfreiem Zugriff.
Als Speicherzelle einer DRAM-Zellenanordnung wird derzeit fast ausschließlich eine sogenannte Ein-Transistor-Speicher­ zelle eingesetzt, die einen Transistor und einen Kondensator umfaßt. Die Information der Speicherzelle ist in Form einer Ladung auf dem Kondensator gespeichert. Der Kondensator ist mit dem Transistor verbunden, so daß bei Ansteuerung des Transistors über eine Wortleitung die Ladung des Kondensators über eine Bitleitung ausgelesen werden kann.
Es wird allgemein angestrebt, eine DRAM-Zellenanordnung zu erzeugen, die eine hohe Packungsdichte aufweist.
Eine solche DRAM-Zellenanordnung ist beispielsweise in M. Ao­ ki et al., "Fully Self-Aligned 6F2 Cell Technology for Low Cost 1 Gb DRAM", Symposium on VLSI Technology Digest of Tech­ nical Papers (1996), 22, beschrieben. Durch thermische Oxida­ tion werden in einem Substrat streifenförmige isolierende Strukturen erzeugt, die aktive Gebiete von Transistoren defi­ nieren. Eine Oberfläche des Substrats wird mit einem Gatedie­ lektrikum bedeckt. Anschließend werden Wortleitungen erzeugt, die quer zu den isolierenden Strukturen verlaufen und mit Si­ liziumnitrid bedeckt sind. Zwischen den Wortleitungen und den isolierenden Strukturen werden Source/Drain-Gebiete der Tran­ sistoren erzeugt. Es wird eine erste isolierende Schicht ab­ geschieden, in der Kontaktlöcher erzeugt werden, die jeweils bis auf eines der Source/Drain-Gebiete reichen. Anschließend wird insitu dotiertes Polysilizium in einer solchen Dicke ab­ geschieden, daß die Kontaktlöcher nicht gefüllt werden. Eine zweite isolierende Schicht wird abgeschieden, die die Kon­ taktlöcher füllt. Jedes dritte entlang einer isolierenden Struktur benachbarte Kontaktloch wird wieder geöffnet und mit weiterem insitu dotiertem Polysilizium gefüllt, so daß Kon­ takte erzeugt werden. Die zweite isolierende Schicht, Teile des Polysiliziums, die über den Wortleitungen angeordnet sind, und die erste isolierende Schicht werden entfernt. Üb­ rigbleibendes Polysilizium in den Kontaktlöchern, in denen keine Kontakte erzeugt wurden, bilden erste Kondensatorelek­ troden der Kondensatoren der Speicherzellen. Ein Kondensator­ dielektrikum und darüber angeordnete zweite Kondensatorelek­ troden werden erzeugt und von einer dritten isolierenden Schicht bedeckt. In der dritten isolierenden Schicht werden Vertiefungen erzeugt, die die Kontakte freilegen. Anschlie­ ßend werden Bitleitungen erzeugt, die an die Kontakte angren­ zen. Jede dritte Wortleitung, die zwischen zwei Source/Drain- Gebieten, die jeweils mit einem Kondensator verbunden sind, angeordnet ist, wird so an ein Potential angeschlossen, daß kein Strom zwischen diesen Source/Drain-Gebieten fließen kann. Diese Wortleitungen wirken als Isolationen.
In der deutschen Patentschrift DE 44 08 764 C2 ist eine DRAM- Zellenanordnung beschrieben, bei der in einem Substrat erste Gräben, die im wesentlichen parallel zueinander verlaufen, und quer dazu verlaufende zweite Gräben vorgesehen sind. In unteren Teilen der zweiten Gräben sind jeweils eine Wortlei­ tung angeordnet, die durch ein Gatedielektrikum vom Substrat getrennt sind. Die ersten Gräben außerhalb der Wortleitungen sind mit isolierendem Material gefüllt. Zwischen den zweiten Gräben und den ersten Gräben sind im Substrat Source/Drain- Gebiete von Transistoren angeordnet, die an eine Oberfläche des Substrats angrenzen. Die Source/Drain-Gebiete weisen die Form eines umgedrehten U's auf und grenzen bis zu den unteren Bereichen der zweiten Gräben an die Flanken der zweiten Grä­ ben an. Jedes dritte der Source/Drain-Gebiete, die entlang eines ersten Grabens zueinander benachbart sind, ist mit ei­ ner Bitleitung, die parallel zu den ersten Gräben verläuft, verbunden. Die übrigen Source/Drain-Gebiete sind mit einem Kondensatordielektrikum bedeckt, über dem eine dünne leitende Schicht, die in obere Bereichen der Wortleitungsgräben hin­ einreicht und als Kondensatorplatte dient, angeordnet. Das Kondensatordielektrikum ist ebenfalls in den oberen Bereichen der Wortleitungsgräben angeordnet und trennt die Sour­ ce/Drain-Gebiete, die nicht mit den Bitleitungen verbunden sind und als Kondensatorelektroden wirken, von der Kondensa­ torplatte. Jene Wortleitungen, die zwischen zwei der Sour­ ce/Drain-Gebiete, die als Kondensatorelektroden wirken, sind an ein festes Potential angeschlossen, so daß zwischen diesen Source/Drain-Gebieten kein Strom fließt. Diese Wortleitungen dienen also der Isolation von zueinander benachbarten Spei­ cherzellen.
Der Erfindung liegt das Problem zugrunde, eine DRAM- Zellenanordnung anzugeben, die im Vergleich zum Stand der Technik verbesserte elektrische Eigenschaften bei zugleich hoher Packungsdichte aufweist. Ferner soll ein Verfahren zur Herstellung einer solchen DRAM-Zellenanordnung angegeben wer­ den.
Das Problem wird gelöst durch eine DRAM-Zellenanordnung, bei der in einem Substrat erste Gräben, die im wesentlichen par­ allel zueinander verlaufen, und zweite Gräben, die quer zu den ersten Gräben und im wesentlichen parallel zueinander verlaufen, vorgesehen sind. Die zweiten Gräben unterteilen sich in Wortleitungsgräben, die mit einem Gatedielektrikum versehen sind und in denen jeweils eine Wortleitung angeord­ net ist, und Isolationsgräben, die mit isolierendem Material gefüllt sind. Über den Wortleitungen sind in den Wortlei­ tungsgräben isolierende Schutzstrukturen angeordnet, die zu­ sammen mit den Wortleitungen die Wortleitungsgräben füllen. Einer der Wortleitungsgräben ist zu einem weiteren der Wort­ leitungsgräben und zu einem der Isolationsgräben benachbart. Einer der Isolationsgräben ist zu zwei der Wortleitungsgräben benachbart. Die ersten Gräben sind außerhalb der Wortlei­ tungsgräben mit isolierendem Material gefüllt. Im Substrat sind erste Source/Drain-Gebiete von Transistoren angeordnet, die an eine Oberfläche des Substrats angrenzen, eine im we­ sentlichen homogene vertikale Dicke, d. h. eine Dicke senk­ recht zur Oberfläche des Substrats, aufweisen, weniger tief in das Substrat hineinreichen als die Wortleitungen, mit Bit­ leitungen verbunden sind, und jeweils an zwei der Wortlei­ tungsgräben und an zwei der ersten Gräben angrenzen. Im Sub­ strat sind zweite Source/Drain-Gebiete der Transistoren ange­ ordnet, die an die Oberfläche des Substrats angrenzen, eine im wesentlichen homogene vertikale Dicke aufweisen, weniger tief in das Substrat hineinreichen als die Wortleitungen, mit Kondensatoren verbunden sind und jeweils an einen der Wort­ leitungsgräben, an einen der Isolationsgräben und an zwei der ersten Gräben angrenzen.
Die Bitleitungen verlaufen quer zu den Wortleitungen.
Das Problem wird ferner gelöst durch ein Verfahren zur Erzeu­ gung einer DRAM-Zellenanordnung, bei dem in einem Substrat erste Gräben, die im wesentlichen parallel zueinander verlau­ fen, und zweite Gräben, die quer zu den ersten Gräben und im wesentlichen parallel zueinander verlaufen, erzeugt werden. Einige der zweiten Gräben, die als Wortleitungsgräben be­ zeichnet werden, werden mit einem Gatedielektrikum versehen und die restlichen der zweiten Gräben, die als Isolationsgrä­ ben bezeichnet werden, werden mit isolierendem Material ge­ füllt, wobei eines der Wortleitungsgräben zu einem weiteren der Wortleitungsgräben und zu einem der Isolationsgräben be­ nachbart ist, und eines der Isolationsgräben zu zwei der Wortleitungsgräben benachbart ist. In den Wortleitungsgräben werden jeweils eine Wortleitung und eine darüber angeordnete isolierende Schutzstruktur erzeugt, die zusammen den entspre­ chenden Wortleitungsgraben füllen. Die ersten Gräben werden außerhalb der Wortleitungsgräben mit isolierendem Material gefüllt. Im Substrat werden erste Source/Drain-Gebiete von Transistoren so erzeugt, daß sie an eine Oberfläche des Sub­ strats angrenzen, eine im wesentlichen homogene vertikale Dicke aufweisen, weniger tief in das Substrat hineinreichen als die Wortleitungsgräben und jeweils an zwei der Wortlei­ tungsgräben und an zwei der ersten Gräben angrenzen. Es wer­ den Bitleitungen erzeugt und mit den ersten Source/Drain- Gebieten verbunden. Im Substrat werden zweite Source/Drain- Gebiete der Transistoren so erzeugt, daß sie an die Oberflä­ che des Substrats angrenzen, eine im wesentlichen homogene vertikale Dicke aufweisen, weniger tief in das Substrat hin­ einreichen als die Wortleitungsgräben und jeweils an einen der Wortleitungsgräben, an einen der Isolationsgräben und an zwei der ersten Gräben angrenzen. Es werden Kondensatoren er­ zeugt und mit den zweiten Source/Drain-Gebieten verbunden.
Eine Speicherzelle der DRAM-Zellenanordnung umfaßt einen der Transistoren und einen damit verbundenen der Kondensatoren. Die Isolationsgräben trennen entlang eines ersten Grabens zu­ einander benachbarte Speicherzellen voneinander. Die ersten Gräben trennen entlang eines Wortleitungsgrabens zueinander benachbarte Speicherzellen voneinander.
Die vertikale Dicke eines der Source/Drain-Gebiete kann lokal leicht schwanken. Solche Schwankungen sind z. B. auf die nicht genau definierte Implantationstiefe bei der Erzeugung des Source/Drain-Gebiets oder auf statistische Abweichungen bei der Diffusion des Dotierstoffs des Source/Drain-Gebiets zu­ rückzuführen.
Kanalgebiete der Transistoren sind U-förmig. Trotz hoher Pac­ kungsdichte der DRAM-Zellenanordnung, d. h. kleinem Platzbe­ darf pro Speicherzelle, kann über die Tiefe der Wortleitungs­ gräben die Kanallänge der Transistoren vergrößert werden und dadurch Kurzkanaleffekte vermieden werden.
Da zur Trennung benachbarter Speicherzellen keine Wortleitun­ gen, die auf einem festen Potential gehalten werden, verwen­ det werden, werden Kapazitäten, die durch solche Wortleitun­ gen und benachbarte leitende Strukturen, wie z. B. Bitleitun­ gen oder Source/Drain-Gebiete, gebildet werden, vermieden.
Dies führt zu verbesserten elektrischen Eigenschaften der DRAM-Zellenanordnung. Beispielsweise verkürzen sich Schalt­ zeiten der Transistoren. Mit solchen Wortleitungen entfallen auch separate Anschlüsse dieser Wortleitungen, über die diese Wortleitungen auf dem festen Potential gehalten werden, so daß eine Peripherie der DRAM-Zellenanordnung einen besonders kleinen Platzbedarf aufweisen kann.
Die DRAM-Zellenanordnung kann mit einer hohen Packungsdichte erzeugt werden, da zum einen die Source/Drain-Gebiete der Transistoren selbstjustiert bezüglich der Wortleitungsgräben und der ersten Gräben erzeugt werden können und Kontakte zwi­ schen den Source/Drain-Gebieten und den Bitleitungen bzw. den Kondensatoren mit hoher Justiertoleranz erzeugt werden kön­ nen.
Dazu kann nach Erzeugung der Transistoren ein Zwischenoxid auf die Oberfläche des Substrats abgeschieden werden, in dem Kontaktlöcher zu den Source/Drain-Gebieten geöffnet werden. Die Justiertoleranz der Kontaktlöcher ist groß, da die Schutzstrukturen die Wortleitungen bedecken, und das Zwi­ schenoxid selektiv zu den Schutzstrukturen geätzt werden kann. Kurzschlüsse zwischen den Wortleitungen und den Kontak­ ten, die in den Kontaktlöchern erzeugt werden, werden dadurch vermieden.
Zur Prozeßvereinfachung ist es vorteilhaft, die Kondensatoren direkt in den Kontaktlöchern zu erzeugen, so daß auf entspre­ chende Kontakte verzichtet werden können. Die zweiten Sour­ ce/Drain-Gebiete können zugleich als Kondensatorelektroden der Kondensatoren wirken.
Es liegt im Rahmen der Erfindung, die Bitleitungen so zu er­ zeugen, daß sie an das erste Source/Drain-Gebiet angrenzen, so daß auf entsprechende Kontakte verzichtet werden kann. In diesem Fall wird im Zwischenoxid ein Graben für jede Bitlei­ tung geätzt und mit leitendem Material gefüllt.
Eine besonders hohe Packungsdichte wird erzielt, wenn Breiten der ersten Gräben, Abstände der ersten Gräben voneinander, Breiten der zweiten Gräben und Abstände der zweiten Gräben voneinander denselben Wert aufweisen und vorzugsweise gleich der minimalen, in der verwendeten Technologie herstellbaren Strukturgröße F sind.
Es liegt im Rahmen der Erfindung, einen größeren Abstand zwi­ schen einem Isolationsgraben und einem dazu benachbarten Wortleitungsgraben vorzusehen. Die Kondensatoren können dann mit einer größeren Kapazität erzeugt werden. Beispielsweise kann ihr horizontaler Querschnitt in diesem Fall vergrößert werden. Es kann auch eine Vertiefung im Substrat erzeugt wer­ den, die das zweite Source/Drain-Gebiet durchtrennt und in der der Kondensator angeordnet werden kann.
Aus analogen Gründen kann es vorteilhaft sein, wenn Abstände zwischen zueinander benachbarten Wortleitungen besonders groß sind. Die Bitleitung kann dann in einem weiteren Graben ange­ ordnet sein, der das erste Source/Drain-Gebiet durchtrennt.
Die Isolationsgräben und die Wortleitungsgräben können fol­ gendermaßen gefüllt werden: Zunächst werden die zweiten Grä­ ben mit isolierendem Material gefüllt. Anschließend wird eine streifenförmige Maske erzeugt, deren Streifen jeden dritten der zweiten Gräben, nämlich die Isolationsgräben, bedeckt. Mit Hilfe der Maske wird freiliegendes isolierendes Material in den nicht bedeckten zweiten Gräben, nämlich den Wortlei­ tungsgräben, entfernt. Anschließend werden die Gatedielektri­ ka und die Wortleitungen in den zweiten Gräben, in denen das isolierende Material entfernt wurde, erzeugt.
Es liegt im Rahmen der Erfindung, zunächst die ersten Gräben zu erzeugen und mit dem isolierenden Material zu füllen. An­ schließend wird eine Hilfsschicht aufgebracht und streifen­ förmig strukturiert. Zwischen den Streifen der strukturierten Hilfsschicht, die als Maske wirkt, werden die zweiten Gräben erzeugt. Vorzugsweise dient zusätzlich zur streifenförmigen Maske auch die Hilfsschicht als Maske beim Entfernen des iso­ lierenden Materials aus den Wortleitungsgräben entfernt wird. Die Hilfsschicht verhindert, daß das isolierende Material au­ ßerhalb der Wortleitungsgräben in den ersten Gräben erhalten bleibt. Da die ersten Gräben zuerst erzeugt werden, können sie tiefer als die zweiten Gräben sein, so daß Leckströme zwischen entlang der Wortleitung zueinander benachbarten Source/Drain-Gebiete verhindert werden können. In diesem Fall wird das isolierende Material an Böden von Teilen der ersten Gräben, bei denen sich die ersten Gräben und die Wortlei­ tungsgräben kreuzen, nicht entfernt.
Alternativ werden zunächst die zweiten Gräben erzeugt. Nach Erzeugung der Wortleitungen und der Schutzstrukturen wird mit Hilfe einer weiteren streifenförmigen Maske, deren Streifen quer zu den zweiten Gräben verlaufen, Silizium selektiv zu den Schutzstrukturen geätzt, so daß die ersten Gräben erzeugt werden, die jedoch aufgrund der Schutzstrukturen nicht durch­ gängig sind.
Das Substrat besteht aus Halbleitermaterial, wie z. B. Silizi­ um.
Die Wortleitungen können aus dotiertem Polysilizium oder aus einem anderen leitenden Material, wie z. B. Metall oder Me­ tallsilizid, erzeugt werden.
Besteht das Zwischenoxid aus SiO2, so ist es zur selektiven Ätzbarkeit vorteilhaft, wenn die Schutzstrukturen aus Silizi­ umnitrid bestehen.
Im folgenden wird ein Ausführungsbeispiel der Erfindung an­ hand der Figuren näher erläutert:
Fig. 1 zeigt eine Aufsicht auf ein Substrat, nachdem erste Gräben erzeugt wurden.
Fig. 2 zeigt einen Querschnitt durch das Substrat, nachdem eine Hilfsschicht, zweite Gräben und eine Maske er­ zeugt wurden.
Fig. 3a zeigt den Querschnitt aus Fig. 2, nachdem Gatedie­ lektrika, Wortleitungen, Schutzstrukturen, Sour­ ce/Drain-Gebiete von Transistoren, ein Zwischenoxid, Kontakte, Kondensatoren und Bitleitungen erzeugt wurden.
Fig. 3b zeigt die Aufsicht auf Fig. 1 nach den Prozeß­ schritten aus Fig. 3a, in der die Kontakte, die Wortleitungen, die ersten Gräben und die zweiten Gräben dargestellt sind.
Die Figuren sind nicht maßstabsgetreu.
Ausgangsmaterial ist ein Substrat 1, das p-dotiertes Silizium enthält. Mit Hilfe einer ersten Maske aus Photolack (nicht dargestellt) werden in dem Substrat 1 ca. 400 nm tiefe erste Gräben G1 erzeugt. Die ersten Gräben G1 sind ca. 150 nm breit und weisen einen Abstand von ca. 150 nm voneinander auf. Die ersten Gräben G1 werden mit isolierendem Material gefüllt, indem SiO2 in einer Dicke von ca. 90 nm abgeschieden und durch chemisch-mechanisches Polieren planarisiert wird, bis das Substrat 1 freigelegt wird (siehe Fig. 1).
Zur Erzeugung einer Hilfsschicht H wird Siliziumnitrid in ei­ ner Dicke von ca. 50 nm abgeschieden (siehe Fig. 2).
Mit Hilfe einer zweiten streifenförmigen Maske aus Photolack (nicht dargestellt), deren Streifen quer zu den ersten Gräben G1 verlaufen, werden Siliziumnitrid, SiO2 und Silizium ge­ ätzt, so daß zwischen den Streifen der zweiten Maske ca. 400 nm tiefe zweite Gräben G2 erzeugt werden. Die zweiten Gräben G2 sind ca. 150 nm breit und weisen einen Abstand von ca. 150 nm voneinander auf.
Die zweiten Gräben G2 werden mit isolierendem Material ge­ füllt, indem SiO2 in einer Dicke von ca. 90 nm abgeschieden und chemisch-mechanisch poliert wird, bis die Hilfsschicht H freigelegt wird.
Mit Hilfe einer dritten streifenförmigen Photolackmaske P, deren Streifen parallel zu den zweiten Gräben G2 verlaufen, ca. 300 nm breit sind und jeden dritten der zweiten Gräben G2 bedeckt, wird SiO2 selektiv zu Siliziumnitrid geätzt. In den zweiten Gräben G2, die von der dritten Photolackmaske P be­ deckt sind, bleibt das isolierende Material erhalten. Diese zweiten Gräben G2 werden im folgenden als Isolationsgräben bezeichnet. Aus den übrigen zweiten Gräben G2, die im folgen­ den als Wortleitungsgräben bezeichnet werden, wird das iso­ lierende Material entfernt, bis die Böden der Wortleitungs­ gräben freigelegt werden (siehe Fig. 2).
Die dritte Photolackmaske P wird entfernt.
Durch thermische Oxidation wird ein ca. 6 nm dickes Gatedie­ lektrikum GD erzeugt, das Flanken und Böden der Wortleitungs­ gräben bedeckt (siehe Fig. 3a).
Zur Erzeugung von Wortleitungen W in den Wortleitungsgräben wird Polysilizium in einer Dicke von ca. 30 nm und darüber WSi in einer Dicke von ca. 60 nm abgeschieden und durch che­ misch-mechanisches Polieren planarisiert, bis die Hilfs­ schicht H freigelegt wird. Anschließend wird WSi und Polysi­ lizium rückgeätzt, bis eine obere Fläche der Wortleitungen W ca. 50 nm unterhalb einer Oberfläche F des Substrats 1 liegt (siehe Fig. 3a).
Die Hilfsschicht H wird mit z. B. heißer H3PO4 entfernt.
Anschließend wird Siliziumnitrid in einer Dicke von ca. 70 nm abgeschieden und durch chemisch-mechanisches Polieren plana­ risiert, bis die Oberfläche F des Substrats 1 freigelegt wird. Dadurch werden aus den Wortleitungen W isolierende Schutzstrukturen S erzeugt, die zusammen mit den Wortleitun­ gen W die Wortleitungsgräben auffüllen (siehe Fig. 3a).
Durch Implantation mit n-dotierenden Ionen werden zwischen den ersten Gräben G1 und den zweiten Gräben G2 erste Sour­ ce/Drain-Gebiete S/D1 und zweite Source/Drain-Gebiete S/D2 von Transistoren erzeugt. Die Source/Drain-Gebiete S/D1, S/D2 sind ca. 80 nm tief und weisen eine im wesentlichen homogene vertikale, d. h. senkrecht zur Oberfläche F des Substrats 1 verlaufende Dicke auf. Die Source/Drain-Gebiete S/D1, S/D2 reichen weniger tief in das Substrat 1 hinein als die Wort­ leitungsgräben und damit als die Wortleitungen W, so daß bei Ansteuerung der Transistoren ein Kanal erzeugt wird, der U- förmig verläuft. Ein Strom fließt folglich sowohl an Flanken als auch an Böden der Wortleitungsgräben. Jeweils zwei Tran­ sistoren werden von zwei zueinander benachbarten ersten Grä­ ben G1 und zwei zueinander benachbarten Isolationsgräben um­ geben. Die ersten Source/Drain-Gebiete S/D1 sind jeweils zwi­ schen zwei Wortleitungsgräben angeordnet und wirken jeweils als ein gemeinsames Source/Drain-Gebiet von zwei der Transi­ storen.
Zur Erzeugung eines Zwischenoxids Z wird SiO2 in einer Dicke von ca. 1000 nm abgeschieden (siehe Fig. 3a).
Mit Hilfe einer vierten Maske aus Photolack (nicht darge­ stellt), werden Kontaktlöcher erzeugt, die jeweils eines der Source/Drain-Gebiete S/D1, S/D2 der Transistoren freilegen (siehe Fig. 3a und 3b). Dabei wird das Zwischenoxid Z se­ lektiv zu den Schutzstrukturen S geätzt.
In den Kontaktlöchern, die die ersten Source/Drain-Gebiete S/D1 freilegen, werden Kontakte KB zu Bitleitungen B erzeugt (siehe Fig. 3a und 3b). In den Kontaktlöchern, die die zweiten Source/Drain-Gebieten S/D2 freilegen, werden Kontakte KS zu Kondensatoren Ko erzeugt (siehe Fig. 3a und 3b).
Anschließend werden in bekannter Weise Kondensatoren Ko (schematisch in Fig. 3a dargestellt) und Bitleitungen B, die quer zu den Wortleitungen W verlaufen, erzeugt.
Es sind viele Variationen des Ausführungsbeispiels denkbar, die ebenfalls im Rahmen der Erfindung liegen. So können Ab­ messungen der Schichten, Gräben, Strukturen, Kontakte und Ge­ biete an die jeweiligen Erfordernisse angepaßt werden. Das­ selbe gilt für die Wahl von Materialien.

Claims (9)

1. DRAM-Zellenanordnung,
  • - bei der in einem Substrat (1) nebeneinander angeordnete er­ ste Gräben (G1), die im wesentlichen parallel zueinander verlaufen, und nebeneinander angeordnete zweite Gräben (G2), die quer zu den ersten Gräben (G1) und im wesentli­ chen parallel zueinander verlaufen, vorgesehen sind,
  • - bei der die zweiten Gräben (G2) sich in Wortleitungsgräben, die mit einem Gatedielektrikum (GD) versehen sind und in denen jeweils eine Wortleitung (W) angeordnet ist, und in Isolationsgräben, die mit isolierendem Material gefüllt sind, unterteilen,
  • - bei der über den Wortleitungen (W) in den Wortleitungsgrä­ ben isolierende Schutzstrukturen (S) angeordnet sind, die zusammen mit den Wortleitungen (W) die Wortleitungsgräben füllen,
  • - bei der einer der Wortleitungsgräben zu einem weiteren der Wortleitungsgräben und zu einem der Isolationsgräben be­ nachbart ist,
  • - bei der einer der Isolationsgräben zu zwei der Wortlei­ tungsgräben benachbart ist,
  • - bei der die ersten Gräben (G1) außerhalb der Wortleitungs­ gräben mit isolierendem Material gefüllt sind,
  • - bei der im Substrat (1) erste Source/Drain-Gebiete (S/D1) und zweite Source/Drain-Gebiete (S/D2) von Transistoren an­ geordnet sind, die an eine Oberfläche (F) des Substrats (1) angrenzen, eine im wesentlichen homogene vertikale Dicke aufweisen und weniger tief in das Substrat (1) hineinrei­ chen als die Wortleitungen (W),
  • - bei dem die ersten Source/Drain-Gebiete (S/D1) mit Bitlei­ tungen (B) verbunden sind und jeweils zwei der Transistoren zugeordnet sind und an zwei der Wortleitungsgräben und an zwei der ersten Gräben (G1) angrenzen,
  • - bei der die zweiten Source/Drain-Gebiete (S/D2) mit Konden­ satoren (Ko) verbunden sind und jeweils an einen der Wort­ leitungsgräben, an einen der Isolationsgräben und an zwei der ersten Gräben (G1) angrenzen.
2. Zellenanordnung nach Anspruch 1, bei der die Kondensatoren (Ko) und die Bitleitungen (B) über dem Substrat (1) angeordnet sind.
3. Zellenanordnung nach Anspruch 1 oder 2,
  • - bei der Breiten der ersten Gräben (G1) und Breiten der zweiten Gräben (G2) miteinander übereinstimmen,
  • - bei der Abstände zwischen den ersten Gräben (G1), die zu­ einander benachbart sind, gleich sind,
  • - bei der Abstände zwischen den Wortleitungsgräben, die zu­ einander benachbart sind und zwischen denen keine der Iso­ lationsgräben angeordnet sind, gleich sind,
  • - bei der auf den ersten Source/Drain-Gebieten (S/D1) Kontak­ te (KB) angeordnet sind, deren zur Oberfläche (F) parallele Querschnitte mit zur Oberfläche (F) parallelen Querschnit­ ten der ersten Source/Drain-Gebiete (S/D1) übereinstimmen,
  • - bei der die Kontakte (KB) mit den Bitleitungen (B) verbun­ den sind.
4. Zellenanordnung nach Anspruch 3, bei der Abstände zwischen den zweiten Gräben (G2), die zuein­ ander benachbart sind, gleich sind.
5. Verfahren zur Erzeugung einer DRAM-Zellenanordnung,
  • - bei dem in einem Substrat (1) nebeneinander angeordnete er­ ste Gräben (G1), die im wesentlichen parallel zueinander verlaufen, und nebeneinander angeordnete zweite Gräben (G2), die quer zu den ersten Gräben (G1) und im wesentli­ chen parallel zueinander verlaufen, erzeugt werden,
  • - bei dem einige der zweiten Gräben (G2), die als Wortlei­ tungsgräben bezeichnet werden, mit einem Gatedielektrikum (GD) versehen werden und die restlichen der zweiten Gräben (G2), die als Isolationsgräben bezeichnet werden, mit iso­ lierendem Material gefüllt werden, wobei einer der Wortlei­ tungsgräben zu einem weiteren der Wortleitungsgräben und zu einem der Isolationsgräben benachbart ist, und einer der Isolationsgräben zu zwei der Wortleitungsgräben benachbart ist,
  • - bei dem in den Wortleitungsgräben jeweils eine Wortleitung (W) und eine darüber angeordnete isolierende Schutzstruktur (S) erzeugt werden, die zusammen den entsprechenden Wortlei­ tungsgraben füllen,
  • - bei dem die ersten Gräben (G1) außerhalb der Wortleitungs­ gräben mit isolierendem Material gefüllt werden,
  • - bei dem im Substrat (1) erste Source/Drain-Gebiete (S/D1) von Transistoren so erzeugt werden, daß sie an eine Ober­ fläche (F) des Substrats (1) angrenzen, eine im wesentli­ chen homogene vertikale Dicke aufweisen, weniger tief in das Substrat (1) hineinreichen als die Wortleitungsgräben und jeweils zwei der Transistoren zugeordnet sind und an zwei der Wortleitungsgräben und an zwei der ersten Gräben (G1) angrenzen,
  • - bei dem Bitleitungen (B) erzeugt und mit den ersten Sour­ ce/Drain-Gebieten (S/D1) verbunden werden,
  • - bei der im Substrat (1) zweite Source/Drain-Gebiete (S/D2) der Transistoren so erzeugt werden, daß sie an die Oberflä­ che (F) des Substrats (1) angrenzen, eine im wesentlichen homogene vertikale Dicke aufweisen, weniger tief in das Substrat (1) hineinreichen als die Wortleitungsgräben und jeweils an einen der Wortleitungsgräben, an einen der Iso­ lationsgräben und an zwei der ersten Gräben (G1) angrenzen,
  • - bei dem Kondensatoren (Ko) erzeugt und mit den zweiten Source/Drain-Gebieten (S/D2) verbunden werden.
6. Verfahren nach Anspruch 5,
  • - bei dem die zweiten Gräben (G2) mit isolierendem Material gefüllt werden,
  • - bei dem eine streifenförmige Maske (P) erzeugt wird, deren Streifen jeden dritten der zweiten Gräben (G2) bedeckt,
  • - bei dem mit Hilfe der Maske (P) freiliegendes isolierendes Material in den zweiten Gräben (G2) entfernt wird,
  • - bei dem das Gatedielektrikum (GD) und die Wortleitungen (W) in den zweiten Gräben (G2), in denen das isolierende Mate­ rial entfernt wurde, erzeugt werden.
7. Verfahren nach Anspruch 5 oder 6,
  • - bei dem die ersten Gräben (G1) und die zweiten Gräben (G2) so erzeugt werden, daß Breiten der ersten Gräben (G1) und Breiten der zweiten Gräben (G2) miteinander übereinstimmen,
  • - bei dem die ersten Gräben (G1) so erzeugt werden, daß Ab­ stände zwischen zueinander benachbarten ersten Gräben (G1) gleich sind,
  • - bei dem die Wortleitungsgräben so erzeugt werden, daß Ab­ stände zwischen zueinander benachbarten Wortleitungsgräben, zwischen denen keine Isolationsgräben angeordnet sind, gleich sind,
  • - bei dem ein Zwischenoxid (Z) auf das Substrat (1) aufge­ bracht wird,
  • - bei dem durch maskiertes Ätzen des Zwischenoxids (Z) selek­ tiv zu den Schutzstrukturen (S) Kontaktlöcher bis zu den ersten Source/Drain-Gebieten (S/D1) erzeugt werden, in de­ nen Kontakte (KB) erzeugt werden, deren Querschnitte, die parallel zur Oberfläche (F) sind, gleich zur Oberfläche (F) parallelen Querschnitten der ersten Source/Drain-Gebiete (S/D1) sind,
  • - bei dem die Bitleitungen (B) mit den Kontakten (KB) verbun­ den werden.
8. Verfahren nach Anspruch 7, bei dem die Bitleitungen (B) und die Kondensatoren (Ko) über dem Substrat (1) erzeugt werden.
9. Verfahren nach einem der Ansprüche 6 bis 8,
  • - bei dem zunächst die ersten Gräben (G1) erzeugt werden und mit dem isolierenden Material gefüllt werden,
  • - bei dem eine Hilfsschicht (H) aufgebracht und streifenför­ mig strukturiert wird,
  • - bei dem zwischen den Streifen der strukturierten Hilfs­ schicht (H) die zweiten Gräben (G2) erzeugt werden,
  • - bei dem die zweiten Gräben (G2) mit dem isolierenden Mate­ rial gefüllt werden,
  • - bei dem mit Hilfe der Maske (P) das freiliegende isolieren­ de Material in den zweiten Gräben (G2) selektiv zur Hilfs­ schicht (H) entfernt wird.
DE19928781A 1999-06-23 1999-06-23 DRAM-Zellenanordnung und Verfahren zu deren Herstellung Expired - Fee Related DE19928781C1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE19928781A DE19928781C1 (de) 1999-06-23 1999-06-23 DRAM-Zellenanordnung und Verfahren zu deren Herstellung
PCT/DE2000/001156 WO2001001489A1 (de) 1999-06-23 2000-04-13 Dram-zellenanordnung und verfahren zu deren herstellung
TW089108800A TW473997B (en) 1999-06-23 2000-05-09 DRAM-cells arrangement and its production method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19928781A DE19928781C1 (de) 1999-06-23 1999-06-23 DRAM-Zellenanordnung und Verfahren zu deren Herstellung

Publications (1)

Publication Number Publication Date
DE19928781C1 true DE19928781C1 (de) 2000-07-06

Family

ID=7912275

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19928781A Expired - Fee Related DE19928781C1 (de) 1999-06-23 1999-06-23 DRAM-Zellenanordnung und Verfahren zu deren Herstellung

Country Status (3)

Country Link
DE (1) DE19928781C1 (de)
TW (1) TW473997B (de)
WO (1) WO2001001489A1 (de)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002089182A2 (en) 2001-04-27 2002-11-07 Micron Technology, Inc. Recessed gat dram transistor and method
WO2006028777A1 (en) 2004-09-01 2006-03-16 Micron Technology, Inc. Dram cells with vertical u-shaped transistors
WO2006028775A3 (en) * 2004-09-01 2006-04-27 Micron Technology Inc Dram transistor with a gate buried in the substrate and method of forming thereof
US7098105B2 (en) 2004-05-26 2006-08-29 Micron Technology, Inc. Methods for forming semiconductor structures
DE102005035641A1 (de) * 2005-07-29 2007-02-08 Infineon Technologies Ag Herstellungsverfahren für eine Speicherzellenanordnung mit Folded-Bitline-Anordnung und entsprechende Speicherzellenanordnung mit Folded-Bitline-Anordnung
US7612406B2 (en) 2006-09-08 2009-11-03 Infineon Technologies Ag Transistor, memory cell array and method of manufacturing a transistor
US7696567B2 (en) 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
US7700441B2 (en) 2006-02-02 2010-04-20 Micron Technology, Inc. Methods of forming field effect transistors, methods of forming field effect transistor gates, methods of forming integrated circuitry comprising a transistor gate array and circuitry peripheral to the gate array, and methods of forming integrated circuitry comprising a transistor gate array including first gates and second grounded isolation gates
US7732343B2 (en) 2006-04-07 2010-06-08 Micron Technology, Inc. Simplified pitch doubling process flow
US7736980B2 (en) 2006-03-02 2010-06-15 Micron Technology, Inc. Vertical gated access transistor
US7768051B2 (en) 2005-07-25 2010-08-03 Micron Technology, Inc. DRAM including a vertical surround gate transistor
US7772632B2 (en) 2006-08-21 2010-08-10 Micron Technology, Inc. Memory arrays and methods of fabricating memory arrays
US7842558B2 (en) 2006-03-02 2010-11-30 Micron Technology, Inc. Masking process for simultaneously patterning separate regions
US7867851B2 (en) 2005-08-30 2011-01-11 Micron Technology, Inc. Methods of forming field effect transistors on substrates
US7888721B2 (en) 2005-07-06 2011-02-15 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
US7897460B2 (en) 2005-03-25 2011-03-01 Micron Technology, Inc. Methods of forming recessed access devices associated with semiconductor constructions
US7902598B2 (en) 2005-06-24 2011-03-08 Micron Technology, Inc. Two-sided surround access transistor for a 4.5F2 DRAM cell
US7944743B2 (en) 2006-09-07 2011-05-17 Micron Technology, Inc. Methods of making a semiconductor memory device
US8101497B2 (en) 2008-09-11 2012-01-24 Micron Technology, Inc. Self-aligned trench formation
US8399920B2 (en) 2005-07-08 2013-03-19 Werner Juengling Semiconductor device comprising a transistor gate having multiple vertically oriented sidewalls
US8551823B2 (en) 2006-07-17 2013-10-08 Micron Technology, Inc. Methods of forming lines of capacitorless one transistor DRAM cells, methods of patterning substrates, and methods of forming two conductive lines
DE10195494B4 (de) * 2000-12-14 2014-02-13 Sony Corporation Halbleiterbauteil und Verfahren zu dessen Herstellung
US10515801B2 (en) 2007-06-04 2019-12-24 Micron Technology, Inc. Pitch multiplication using self-assembling materials

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7034408B1 (en) 2004-12-07 2006-04-25 Infineon Technologies, Ag Memory device and method of manufacturing a memory device
US7139184B2 (en) 2004-12-07 2006-11-21 Infineon Technologies Ag Memory cell array
US7476920B2 (en) 2004-12-15 2009-01-13 Infineon Technologies Ag 6F2 access transistor arrangement and semiconductor memory device
US7956387B2 (en) 2006-09-08 2011-06-07 Qimonda Ag Transistor and memory cell array
US7851356B2 (en) 2007-09-28 2010-12-14 Qimonda Ag Integrated circuit and methods of manufacturing the same
US7759704B2 (en) 2008-10-16 2010-07-20 Qimonda Ag Memory cell array comprising wiggled bit lines
US8294188B2 (en) 2008-10-16 2012-10-23 Qimonda Ag 4 F2 memory cell array
WO2015091817A1 (de) 2013-12-18 2015-06-25 Styrolution Group Gmbh Formmassen basierend auf vinylaromat-copolymeren für den 3d druck

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4408764C2 (de) * 1993-03-15 1998-04-30 Toshiba Kawasaki Kk Halbleiterspeicheranordnung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63284851A (ja) * 1987-05-16 1988-11-22 Oki Electric Ind Co Ltd 半導体記憶装置の製造方法
JP2658870B2 (ja) * 1994-04-22 1997-09-30 日本電気株式会社 半導体記憶装置およびその製造方法
JPH0878533A (ja) * 1994-08-31 1996-03-22 Nec Corp 半導体装置及びその製造方法
EP1003219B1 (de) * 1998-11-19 2011-12-28 Qimonda AG DRAM Speicherzellenanordnung mit Stapel-Kondensator und vergrabener Wortleitung

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4408764C2 (de) * 1993-03-15 1998-04-30 Toshiba Kawasaki Kk Halbleiterspeicheranordnung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"1996 Symposium on VLSI Technology Digest of Technical Papers", 1996, S. 22-23 *

Cited By (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10195494B4 (de) * 2000-12-14 2014-02-13 Sony Corporation Halbleiterbauteil und Verfahren zu dessen Herstellung
CN100375271C (zh) * 2001-04-27 2008-03-12 微米技术有限公司 新型动态随机存取存储器存取晶体管
WO2002089182A3 (en) * 2001-04-27 2003-11-06 Micron Technology Inc Recessed gat dram transistor and method
US6780732B2 (en) 2001-04-27 2004-08-24 Micron Technology, Inc. DRAM access transistor
JP2004530300A (ja) * 2001-04-27 2004-09-30 マイクロン テクノロジー インコーポレイテッド 窪み付きｇａｔｄｒａｍトランジスタおよび方法
WO2002089182A2 (en) 2001-04-27 2002-11-07 Micron Technology, Inc. Recessed gat dram transistor and method
US7547949B2 (en) 2004-05-26 2009-06-16 Micron Technology, Inc. Semiconductor structures and memory device constructions
US7915692B2 (en) 2004-05-26 2011-03-29 Micron Technology, Inc. Semiconductor structure including gateline surrounding source and drain pillars
US7098105B2 (en) 2004-05-26 2006-08-29 Micron Technology, Inc. Methods for forming semiconductor structures
US8829602B2 (en) 2004-05-26 2014-09-09 Micron Technology, Inc. Integrated circuits and transistor design therefor
US7501684B2 (en) 2004-09-01 2009-03-10 Micron Technology, Inc. Methods of forming semiconductor constructions
WO2006028775A3 (en) * 2004-09-01 2006-04-27 Micron Technology Inc Dram transistor with a gate buried in the substrate and method of forming thereof
US7825462B2 (en) 2004-09-01 2010-11-02 Micron Technology, Inc. Transistors
US7547945B2 (en) 2004-09-01 2009-06-16 Micron Technology, Inc. Transistor devices, transistor structures and semiconductor constructions
US8372710B2 (en) 2004-09-01 2013-02-12 Micron Technology, Inc. Vertical transistors
EP2267769A3 (de) * 2004-09-01 2011-08-24 Micron Technology, Inc. DRAM-Transistor mit einem in einem Substratgraben ausgebildeten Gatter
US7482229B2 (en) 2004-09-01 2009-01-27 Micron Technology, Inc. DRAM cells with vertical transistors
US8633529B2 (en) 2004-09-01 2014-01-21 Micron Technology, Inc. Vertical transistors
US8097910B2 (en) 2004-09-01 2012-01-17 Micron Technology, Inc. Vertical transistors
US7442976B2 (en) 2004-09-01 2008-10-28 Micron Technology, Inc. DRAM cells with vertical transistors
WO2006028777A1 (en) 2004-09-01 2006-03-16 Micron Technology, Inc. Dram cells with vertical u-shaped transistors
US7772633B2 (en) 2004-09-01 2010-08-10 Micron Technology, Inc. DRAM cells with vertical transistors
US7897460B2 (en) 2005-03-25 2011-03-01 Micron Technology, Inc. Methods of forming recessed access devices associated with semiconductor constructions
US8067286B2 (en) 2005-03-25 2011-11-29 Micron Technology, Inc. Methods of forming recessed access devices associated with semiconductor constructions
US8836023B2 (en) 2005-06-24 2014-09-16 Micron Technology, Inc. Memory device with recessed construction between memory constructions
US7902598B2 (en) 2005-06-24 2011-03-08 Micron Technology, Inc. Two-sided surround access transistor for a 4.5F2 DRAM cell
US8933508B2 (en) 2005-06-24 2015-01-13 Micron Technology, Inc. Memory with isolation structure
US8115243B2 (en) 2005-07-06 2012-02-14 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
US7888721B2 (en) 2005-07-06 2011-02-15 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
US8399920B2 (en) 2005-07-08 2013-03-19 Werner Juengling Semiconductor device comprising a transistor gate having multiple vertically oriented sidewalls
US8916912B2 (en) 2005-07-08 2014-12-23 Micron Technology, Inc. Semiconductor device comprising a transistor gate having multiple vertically oriented sidewalls
US9536971B2 (en) 2005-07-08 2017-01-03 Micron Technology, Inc. Semiconductor device comprising a transistor gate having multiple vertically oriented sidewalls
US7768051B2 (en) 2005-07-25 2010-08-03 Micron Technology, Inc. DRAM including a vertical surround gate transistor
DE102005035641B4 (de) * 2005-07-29 2010-11-25 Qimonda Ag Herstellungsverfahren für eine Speicherzellenanordnung mit gefalteter Bitleitungs-Anordnung und entsprechende Speicherzellenanordnung mit gefalteter Bitleitungs-Anordnung
US7772631B2 (en) 2005-07-29 2010-08-10 Qimonda Ag Method for fabricating a memory cell arrangement with a folded bit line arrangement and corresponding memory cell arrangement with a folded bit line arrangement
DE102005035641A1 (de) * 2005-07-29 2007-02-08 Infineon Technologies Ag Herstellungsverfahren für eine Speicherzellenanordnung mit Folded-Bitline-Anordnung und entsprechende Speicherzellenanordnung mit Folded-Bitline-Anordnung
US8877589B2 (en) 2005-08-30 2014-11-04 Micron Technology, Inc. Methods of forming field effect transistors on substrates
US8426273B2 (en) 2005-08-30 2013-04-23 Micron Technology, Inc. Methods of forming field effect transistors on substrates
US7867851B2 (en) 2005-08-30 2011-01-11 Micron Technology, Inc. Methods of forming field effect transistors on substrates
US8481385B2 (en) 2005-08-31 2013-07-09 Micron Technology, Inc. Methods of fabricating a memory device
US8222105B2 (en) 2005-08-31 2012-07-17 Micron Technology, Inc. Methods of fabricating a memory device
US8546215B2 (en) 2005-08-31 2013-10-01 Micron Technology, Inc. Methods of fabricating a memory device
US7696567B2 (en) 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
US7700441B2 (en) 2006-02-02 2010-04-20 Micron Technology, Inc. Methods of forming field effect transistors, methods of forming field effect transistor gates, methods of forming integrated circuitry comprising a transistor gate array and circuitry peripheral to the gate array, and methods of forming integrated circuitry comprising a transistor gate array including first gates and second grounded isolation gates
US8389363B2 (en) 2006-02-02 2013-03-05 Micron Technology, Inc. Methods of forming field effect transistors, methods of forming field effect transistor gates, methods of forming integrated circuitry comprising a transistor gate array and circuitry peripheral to the gate array, and methods of forming integrated circuitry comprising a transistor gate array including first gates and second grounded isolation gates
US7902028B2 (en) 2006-02-02 2011-03-08 Micron Technology, Inc. Methods of forming field effect transistors, methods of forming field effect transistor gates, methods of forming integrated circuitry comprising a transistor gate array and circuitry peripheral to the gate array, and methods of forming integrated circuitry comprising a transistor gate array including first gates and second grounded isolation gates
US7736980B2 (en) 2006-03-02 2010-06-15 Micron Technology, Inc. Vertical gated access transistor
US8207583B2 (en) 2006-03-02 2012-06-26 Micron Technology, Inc. Memory device comprising an array portion and a logic portion
US8039348B2 (en) 2006-03-02 2011-10-18 Micron Technology, Inc. Vertical gated access transistor
US8772840B2 (en) 2006-03-02 2014-07-08 Micron Technology, Inc. Memory device comprising an array portion and a logic portion
US7842558B2 (en) 2006-03-02 2010-11-30 Micron Technology, Inc. Masking process for simultaneously patterning separate regions
US8592898B2 (en) 2006-03-02 2013-11-26 Micron Technology, Inc. Vertical gated access transistor
US9184161B2 (en) 2006-03-02 2015-11-10 Micron Technology, Inc. Vertical gated access transistor
US8030217B2 (en) 2006-04-07 2011-10-04 Micron Technology, Inc. Simplified pitch doubling process flow
US7902074B2 (en) 2006-04-07 2011-03-08 Micron Technology, Inc. Simplified pitch doubling process flow
US9184159B2 (en) 2006-04-07 2015-11-10 Micron Technology, Inc. Simplified pitch doubling process flow
US8338959B2 (en) 2006-04-07 2012-12-25 Micron Technology, Inc. Simplified pitch doubling process flow
US7732343B2 (en) 2006-04-07 2010-06-08 Micron Technology, Inc. Simplified pitch doubling process flow
US8551823B2 (en) 2006-07-17 2013-10-08 Micron Technology, Inc. Methods of forming lines of capacitorless one transistor DRAM cells, methods of patterning substrates, and methods of forming two conductive lines
US9129847B2 (en) 2006-07-17 2015-09-08 Micron Technology, Inc. Transistor structures and integrated circuitry comprising an array of transistor structures
US7772632B2 (en) 2006-08-21 2010-08-10 Micron Technology, Inc. Memory arrays and methods of fabricating memory arrays
US8394699B2 (en) 2006-08-21 2013-03-12 Micron Technology, Inc. Memory arrays and methods of fabricating memory arrays
US8446762B2 (en) 2006-09-07 2013-05-21 Micron Technology, Inc. Methods of making a semiconductor memory device
US7944743B2 (en) 2006-09-07 2011-05-17 Micron Technology, Inc. Methods of making a semiconductor memory device
US7763514B2 (en) 2006-09-08 2010-07-27 Qimonda Ag Method of manufacturing a transistor and memory cell array
US7612406B2 (en) 2006-09-08 2009-11-03 Infineon Technologies Ag Transistor, memory cell array and method of manufacturing a transistor
US10515801B2 (en) 2007-06-04 2019-12-24 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US8101497B2 (en) 2008-09-11 2012-01-24 Micron Technology, Inc. Self-aligned trench formation
US8685859B2 (en) 2008-09-11 2014-04-01 Micron Technology, Inc. Self-aligned semiconductor trench structures
US8552526B2 (en) 2008-09-11 2013-10-08 Micron Technology, Inc. Self-aligned semiconductor trench structures
US8343875B2 (en) 2008-09-11 2013-01-01 Micron Technology, Inc. Methods of forming an integrated circuit with self-aligned trench formation

Also Published As

Publication number Publication date
WO2001001489A1 (de) 2001-01-04
TW473997B (en) 2002-01-21

Similar Documents

Publication Publication Date Title
DE19928781C1 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE19521489B4 (de) Kondensatorplatte und Kondensator, je in einer Halbleitervorrichtung gebildet, die Verwendung eines solchen Kondensators als Speicherkondensator einer Halbleitervorrichtung, Verfahren zur Herstellung eines Kondensators und Verwendung eines solchen Verfahrens zur Herstellung von DRAM-Vorrichtungen
DE3525418C2 (de)
DE4438518A1 (de) Halbleiterbauelement mit vergrabener Bitleitung und Verfahren zu seiner Herstellung
DE10362018A1 (de) Anordnung und Verfahren zur Herstellung von vertikalen Transistorzellen und transistorgesteuerten Speicherzellen
EP0744771A1 (de) DRAM-Speicherzelle mit vertikalem Transistor
EP0887863A2 (de) DRAM mit selbstverstärkenden Speicherzellen
DE19718721C2 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE4215708A1 (de) Sram und verfahren zu dessen herstellung
DE102004043856A1 (de) Verfahren zur Herstellung einer Speicherzellenanordnung und Speicherzellenanordnung
DE102004043858A1 (de) Verfahren zur Herstellung einer Speicherzelle, einer Speicherzellenanordnung und Speicherzellenanordnung
DE19911148C1 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE19620625C1 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE19811882A1 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE10258194B4 (de) Halbleiterspeicher mit Charge-trapping-Speicherzellen und Herstellungsverfahren
DE10150503B4 (de) Halbleiterspeicherzelle mit Tiefgrabenkondensator und Verfahren zur Ausbildung einer Halbleiterspeicherzelle
EP1116270A1 (de) Integrierte schaltungsanordnung mit vertikaltransistoren und verfahren zu deren herstellung
EP1125328B1 (de) Verfahren zur herstellung einer dram-zellenanordnung
DE19720193C2 (de) Integrierte Schaltungsanordnung mit mindestens zwei vertikalen MOS-Transistoren und Verfahren zu deren Herstellung
DE19929211B4 (de) Verfahren zur Herstellung eines MOS-Transistors sowie einer DRAM-Zellenanordung
DE19954867C1 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
EP1129482B1 (de) Verfahren zur Herstellung von einer DRAM-Zellenanordnung
EP1552561A2 (de) Integrierte schaltungsanordnung mit kondensatoren und mit vorzugsweise planaren transistoren und herstellungsverfahren
DE10334547B4 (de) Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist
DE19845004A1 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
D1 Grant (no unexamined application published) patent law 81
8327 Change in the person/name/address of the patent owner

Owner name: INFINEON TECHNOLOGIES AG, 81541 MUENCHEN, DE

8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee