CN1449119A - 具有加大建立和保持时间的容限的串行器－解串器电路 - Google Patents

具有加大建立和保持时间的容限的串行器－解串器电路 Download PDF

Info

Publication number
CN1449119A
CN1449119A CN03103339A CN03103339A CN1449119A CN 1449119 A CN1449119 A CN 1449119A CN 03103339 A CN03103339 A CN 03103339A CN 03103339 A CN03103339 A CN 03103339A CN 1449119 A CN1449119 A CN 1449119A
Authority
CN
China
Prior art keywords
clock signal
signal
reference clock
data
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN03103339A
Other languages
English (en)
Other versions
CN100417029C (zh
Inventor
金支英
李宰烨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1449119A publication Critical patent/CN1449119A/zh
Application granted granted Critical
Publication of CN100417029C publication Critical patent/CN100417029C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00—Parallel/series conversion or vice versa

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

提供具有加大建立和保持时间的容限的串行器－解串器电路。该电路包括：数据变形控制电路，响应基准时钟信号，接收第一时钟信号和数据信号，延迟数据信号，输出延迟的数据信号；锁存电路，响应基准时钟信号，锁存并输出延迟的数据信号。串行转换器电路响应基准时钟信号接收并串行化锁存电路的输出信号以输出串行数据；及串行转换器电路和锁相回路。PLL响应外部基准时钟信号产生基准时钟信号。串行器－解串器电路不用第一时钟信号，而用振荡器产生的带小抖动的信号作为至PLL的输入时钟，从而产生不带噪声的基准时钟信号，改善串行器－解串器电路的操作。将从PLL输出的基准时钟信号锁定到数据信号，以加大数据信号锁存操作期间的建立和保持时间的容限。

Description

具有加大建立和保持时间的容限的串行器-解串器电路
技术领域
本发明涉及一种高数据速率(HDR)通信***，特别涉及一种具有加大设置和保持时间的容限(margin)的串行器-解串器电路。
背景技术
对HDR通信***是必要的串行器-解串器电路接收并行数据，并且将它转换为串行数据，或者接收串行数据，并且将它转换为并行数据，并且高速传输该转换数据。一般，串行器-解串器电路使用锁定到输入数据信号并与其一起输入的时钟信号作为锁相回路(PLL)的基准时钟。
图1是传统串行器-解串器电路的方框图。参照图1，串行器-解串器电路10包括数据变形(skew)控制电路20、锁存电路30、串行转换器电路40和PLL50。PLL50通过接收数据信号TXD所锁定的时钟信号TBC来工作。PLL50将其频率与时钟信号TBC相同的基准时钟信号TBCREF输出到锁存电路30。
数据变形控制电路20响应基准时钟信号TBCREF，接收数据信号TXD，以控制数据信号TXD的变形，并且将数据信号DTXD输出到锁存电路30。锁存电路30接收并锁存锁定到基准时钟信号TBCREF的信号DTXD，并且输出锁存信号LDTXD。串行转换器电路40响应基准时钟信号TBCREF，对锁存信号LDTXD进行串行化并且输出。
在此，锁定到数据信号TXD并与该数据信号一起输入到串行器-解串器电路10的时钟信号TBC通常不是从振荡器产生的干净信号，而具有粗糙特性，如超过100皮秒(ps)的峰值-峰值抖动。根据时钟信号TBC工作并产生信号的PLL50也具有粗糙特性。
在传输速率为每秒数千兆比特(Gbps)的HDR条件下，通信***的整体特性受来自在通信***中使用的PLL的输出信号的抖动特性的影响。因此，改善来自PLL的输出信号的抖动特性将改善噪声、建立和保持容限等，从而改善***性能。
发明内容
本发明涉及一种具有改善传输特性的串行器-解串器电路，它使用由振荡器产生的时钟信号作为至锁相回路(PLL)的输入信号，而不是使用锁定到数据信号的时钟信号作为至PLL的输入信号。
根据本发明第一实施例的串行器-解串器电路，包括数据变形控制电路、锁存电路、串行转换器电路和锁相回路(PLL)。在此，数据变形控制电路响应基准时钟信号，接收第一时钟信号和数据信号，延迟该数据信号，并且输出经延迟的数据信号。
锁存电路响应基准时钟信号，锁存并输出延迟的数据信号。串行转换器电路响应基准时钟信号，接收并串行化从锁存电路输出的延迟数据信号，以输出串行数据。PLL响应外部基准时钟信号，产生基准时钟信号。
最好，数据变形控制电路包括第一延迟电路、第二延迟电路和选择码信号产生电路。在此，第一延迟电路响应m比特选择码信号(其中，m为自然数)，接收并延迟第一时钟信号，以产生第二时钟信号。第二延迟电路响应选择码信号，接收并延迟数据信号，以产生延迟的数据信号。
选择码信号产生电路接收基准时钟信号和第二时钟信号，并且改变选择码信号的逻辑值，直到基准时钟信号的相位与第二时钟信号的相位相同为止，从而固定选择码信号的逻辑值。
第一延迟电路，包括：延迟缓冲区单元，具有多个串联的缓冲区，其中，第一缓冲区接收第一时钟信号；以及选择电路，用于响应选择码信号，选择缓冲区之一的输出，并且输出所选信号作为第二时钟信号。
选择码信号产生电路，包括：第一触发器，用于响应基准时钟信号，接收并输出第二时钟信号；第二触发器，用于响应基准时钟信号，接收并输出第一触发器的输出；异或单元，用于对第一和第二触发器的输出执行异或操作；以及递增/递减计数器，用于响应异或单元的输出，增加和减小选择码信号的逻辑值。第二延迟电路与第一延迟电路相同。第一时钟信号的周期与基准时钟信号的周期相同。
当数据信号具有第一速度时，锁存电路在基准时钟信号的下降沿，锁存数据信号，并且当数据信号具有第二速度时，锁存电路在频率两倍于基准时钟信号的时钟信号的下降沿，锁存数据信号。PLL输出基准时钟信号和频率两倍于基准时钟信号的时钟信号。外部基准时钟信号由一个振荡器产生。
根据本发明第二实施例的数据变形控制电路包括第一延迟电路、第二延迟电路和选择码信号产生电路。在此，第一延迟电路响应m比特选择码信号(其中，m为自然数)，接收并延迟第一时钟信号，以产生第二时钟信号。第二延迟电路响应m比特选择码信号，接收并延迟数据信号，以产生延迟的数据信号。
选择码信号产生电路接收基准时钟信号和第二时钟信号，并且改变选择码信号的逻辑值，直到基准时钟信号的相位与第二时钟信号的相位相同为止，从而固定选择码信号的逻辑值。
第一延迟电路，包括：延迟缓冲区单元，具有多个串联的缓冲区，其中，第一缓冲区接收第一时钟信号；以及选择电路，用于响应选择码信号，选择来自缓冲区之一的输出，并且输出所选信号作为第二时钟信号。
选择码信号产生电路，包括：第一触发器，用于响应基准时钟信号，接收并输出第二时钟信号；第二触发器，用于响应基准时钟信号，接收并输出第一触发器的输出；异或单元，用于对第一和第二触发器的输出执行异或操作；以及递增/递减计数器，用于响应异或单元的输出，增加和减小选择码信号的逻辑值。
第二延迟电路与第一延迟电路相同，并且第一时钟信号的周期与基准时钟信号的周期相同。基准时钟由PLL产生，它响应从预定振荡器产生的外部基准时钟信号而工作。
根据本发明的优选实施例，不是使用与数据信号一起输入的第一时钟信号，串行器-解串器电路使用由振荡器产生且具有小量抖动的信号作为至PLL的输入时钟，从而产生不带噪声的基准时钟信号以改善串行器-解串器电路的操作。另外，从PLL输出的基准时钟信号锁定到数据信号，以加大数据信号锁存操作期间的建立和保持时间的容限。
通过下面结合附图对本发明的优选实施例进行详细描述，本发明的上述和其它方面、目的、特性、优点将会变得更加清楚。
附图说明
图1是传统串行器-解串器电路的方框图；
图2是根据本发明一个优选实施例的串行器-解串器电路的方框图；
图3是图2的第一时钟信号和数据信号的时序图；
图4是图2的数据变形控制电路的方框图；
图5是图4的第一延迟电路的方框图；
图6是图4的选择码信号产生电路的方框图；以及
图7是用于说明图2的数据变形控制电路的操作的时序图。
具体实施方式
现在将参照附图对本发明进行更详细的描述，其中，示出本发明的优选实施例。在此，不同附图的相同标号表示相同的单元，因此将省略其描述。
图2是根据本发明一个优选实施例的串行器-解串器电路的方框图。图3是图2的第一时钟信号和数据信号的时序图。参照图2和3，串行器-解串器电路100包括数据变形控制电路110、锁存电路120、串行转换器电路130以及锁相回路(PLL)140。
数据变形控制电路110响应基准时钟信号REFCK，接收第一时钟信号TBC和数据信号TXD，并且延迟数据信号TXD，并且输出延迟的数据信号DTXD。后面将参照图4对数据变形控制电路110的结构和操作进行描述。
锁存电路120响应基准时钟信号REFCK，锁存并输出延迟的数据信号DTXD。串行转换器电路130响应基准时钟信号REFCK，接收并串行化锁存电路120的输出信号LDTXD，并且输出串行数据TXP和TXN。
更具体地说，当数据信号TXD具有第一速度时，锁存电路120在基准时钟信号REFCK的下降沿，锁存数据信号TXD。当数据信号TXD具有第二速度时，锁存电路120在频率两倍于基准时钟信号REFCK的时钟信号的下降沿，锁存数据信号TXD。
PLL140响应由一个振荡器产生的外部基准时钟信号EXREFCK，产生基准时钟信号REFCK。在此，基准时钟信号REFCK的周期与第一时钟信号TBC的周期相同。PLL140输出频率两倍于基准时钟信号REFCK的时钟信号以及基准时钟信号REFCK。
参照图2和3，将对根据本发明第一实施例的串行器-解串器电路，对操作进行详细描述。回到图1，在传统串行器-解串器电路10中，PLL50通过接收与数据信号TXD一起输入到串行器-解串器电路10的第一时钟信号TBC来工作。然而，本发明的PLL140通过接收外部基准时钟信号EXREFCK来工作。输入到串行器-解串器电路100的并行数据信号TXD锁定到第一时钟信号TBC。具有小量抖动的外部基准时钟信号EXREFCK由一个振荡器(未示出)产生。因此，PLL140产生具有小量抖动的基准时钟信号REFCK。
根据本发明的本实施例，虽然PLL140可以产生具有不同相位的信号，但是将仅考虑频率与第一时钟信号TBC相同的基准时钟信号REFCK和频率两倍于基准时钟信号REFCK的时钟信号。
响应由PLL140产生的基准时钟信号REFCK，并行数据信号TXD被锁存在锁存电路120中。因此，最好，基准时钟信号REFCK和与数据信号TXD一起输入到串行器-解串器电路100的第一时钟信号TBC的频率以及它们之间的相位关系在上升和下降沿处相同。这样，可以在不带建立或保持时间的误差的情况下锁存数据信号TXD，否则，该误差可能由基准时钟信号REFCK产生。更具体地说，具有全速一半的TXD如图3(i)所示，并且具有全速的TXD如图3(ii)所示。
参照图3，在数据信号TXD具有全速一半的情况下，应在第一时钟信号TBC的下降沿锁存数据信号TXD，以使数据信号TXD在不带建立或保持时间的误差的情况下进行锁存。同时，在数据信号TXD具有全速的情况下，应在频率两倍于第一时钟信号TBC的时钟信号TBC_2的下降沿处锁存数据信号TXD，以使数据信号TXD在不带建立或保持时间误差的情况下进行锁存。这样，通过使基准时钟信号REFCK与第一时钟信号TBC的频率以及它们之间的相位关系一致，锁存电路120可以在不带建立或保持时间误差的情况下锁存数据信号TXD。
图4是图2的数据变形控制电路110的方框图。数据变形控制电路110包括第一延迟电路310、第二延迟电路330和选择码信号产生电路320。第一延迟电路310响应m比特选择码信号SEL，接收并延迟第一时钟信号TBC，以产生第二时钟信号DTBC。在此，m为自然数。第二延迟电路330响应选择码信号SEL，接收并延迟数据信号TXD，以产生延迟的数据信号DTXD。
选择码信号产生电路320接收基准时钟信号REFCK和第二时钟信号DTBC，并且改变选择码信号SEL的逻辑值，直到基准时钟信号REFCK的相位与第二时钟信号DTBC的相位相同。当基准时钟信号REFCK的相位与第二时钟信号DTBC相同时，选择码信号产生电路320固定选择码信号SEL的逻辑值。
将参照图4对数据变形控制电路110的操作进行更详细的描述。第一延迟电路310接收并延迟第一时钟信号TBC，并且输出延迟的信号作为第二时钟信号DTBC。在这种情况下，延迟量由选择码信号SEL确定。选择码信号产生电路320接收第二时钟信号DTBC，并且将第二时钟信号DTBC的相位与基准时钟信号REFCK的相位进行比较。
选择码信号产生电路320响应第二时钟信号DTBC与基准时钟信号REFCK之间的相位差，改变m比特选择码信号SEL的逻辑值。例如，在第二时钟信号DTBC的相位居于基准时钟信号REFCK的相位之前的情况下，选择码信号产生电路320增加选择码信号SEL的逻辑值。在第二时钟信号DTBC的相位居于基准时钟信号REFCK的相位之后的情况下，选择码信号产生电路320减小选择码信号SEL的逻辑值。
通过这种方式，选择码信号产生电路320改变选择码信号SEL的逻辑值，直到第二时钟信号DTBC与基准时钟信号REFCK的相位变得相同。当基准时钟信号REFCK和第二时钟信号DTBC的相位相同时，选择码信号产生电路320固定选择码信号SEL的逻辑值。
然后，具有固定逻辑值的选择码信号SEL施加于第一延迟电路310，并且第一延迟电路310响应选择码信号SEL，确定第一时钟信号TBC的延迟量。
数据信号TXD响应选择码信号SEL，被延迟与第一时钟信号TBC相同的延迟量，并且输出为延迟的数据信号DTXD。因此，通过使第一时钟信号TBC的相位与基准时钟信号REFCK的相位一致，可以确定锁存电路120锁存数据信号TXD的正确定时。
图5是图4的第一延迟电路310的方框图。第一延迟电路310包括具有多个串联连接的缓冲区411、412、413、414和415的延迟缓冲区单元410以及选择电路420。延迟缓冲区单元410的第一缓冲区411接收第一时钟信号TBC。选择电路420响应选择码信号SEL，选择来自缓冲区411、412、413、414和415的其中之一的输出，并且输出所选信号作为第二时钟信号DTBC。
将对第一延迟电路的操作进行更详细描述。第一时钟信号TBC输入到延迟缓冲区单元410的第一缓冲区411。如上所述，延迟缓冲区单元410包括多个串联连接的缓冲区411、412、413、414和415。当第一时钟信号TBC通过缓冲区411、412、413、414和415时，第一时钟信号延迟预定周期。在此，延迟时间由缓冲区411、412、413、414和415的大小确定。
选择电路420接收缓冲区411、412、413、414和415的输出，并且响应选择码信号SEL，选择来自缓冲区411、412、413、414和415的其中之一的输出，并且输出所选信号作为第二时钟信号DTBC。
例如，在当3比特选择码信号SEL的值为100时选择第二缓冲区412的输出的情况下，选择电路420输出来自第二缓冲区412的信号作为第二时钟信号DTBC。当选择码信号SEL的值为101时，选择第三缓冲区413的输出，并且选择电路420输出来自第三缓冲区413的信号作为第二时钟信号DTBC。执行该操作的选择电路420可以实现为多路器。
图4的第二延迟电路330的结构与第一延迟电路310相同。数据信号TXD被延迟响应选择码信号SEL的逻辑值而确定的延迟时间，并且输出为延迟的数据信号DTXD。在此，由于选择码信号SEL同时输入到第一和第二延迟电路310和330，因此数据信号TXD的延迟量与第一时钟信号TBC的延迟量相同。因此，通过使基准时钟信号REFCK的相位与第二时钟信号DTBC的相位一致，锁存电路120可以响应基准时钟信号REFCK，在不带建立或保持时间的误差的情况下锁存延迟的数据信号DTXD。
现在参照图6，选择码信号产生电路320，包括：第一触发器510、第二触发器520、异或单元530以及递增/递减计数器540。第一触发器510响应基准时钟信号REFCK，接收并输出第二时钟信号DTBC。第二触发器520响应基准时钟信号REFCK，接收并输出第一触发器510的输出。异或单元530对第一和第二触发器510和520的输出执行异或操作。递增/递减计数器540响应异或单元530的输出，增加和减小选择码信号SEL的逻辑值。
将参照图6对选择码信号产生电路320的操作进行更详细描述。第一和第二触发器510和520响应基准时钟信号REFCK，确定第二时钟信号DTBC的逻辑值，以增加递增/递减计数器540的计数值。然后，确定延迟基准时钟信号REFCK下一时钟循环之后的第二时钟信号DTBC的逻辑值。当逻辑值相同时，增加递增/递减计数器540的计数值。否则，减小递增/递减计数器540的计数值。
通过重复上述操作，当基准时钟信号REFCK和第二时钟信号DTBC的相位相同时，递增/递减计数器540根据作为基准的特定计数值继续增加和减小。从而，确定特定计数值，并且将其输出作为选择码信号SEL。
通过这种方法确定第二时钟信号DTBC的边沿，从而使基准时钟信号REFCK与第二时钟信号DTBC的相位保持相同，而与串行器-解串器电路100工作期间的电压和温度变化无关。
图7是用于说明图2的数据变形控制电路的操作的时序图。图7示出第一时钟信号TBC、通过延迟第一时钟信号TBC而获得的第二时钟信号DTBC、基准时钟信号REFCK和外部基准时钟信号EXREFCK。在此，外部基准时钟信号EXREFCK的频率两倍于基准时钟信号REFCK的频率。
基准时钟信号REFCK和第一时钟信号TBC的频率相同。因此，通过延迟第一时钟信号TBC而获得的第二时钟信号DTBC具有与基准时钟信号REFCK相同的频率。在基准时钟信号REFCK的上升沿，识别第二时钟信号DTBC的逻辑电平，并且在基准时钟信号REFCK的下降沿，改变递增/递减计数器540的计数值。
在基准时钟信号REFCK的第一上升沿，第二时钟信号DTBC处于高电平。在基准时钟信号REFCK的第二上升沿，第二时钟信号再次处于高电平。在这种情况下，由于第二时钟信号DTBC的逻辑电平在基准时钟信号REFCK的一个上升沿和下一上升沿相同，因此增加递增/递减计数器540的计数值，它在基准时钟信号REFCK的下降沿，产生选择码信号SEL。
在基准时钟信号REFCK的第三和第四上升沿，第二时钟信号DTBC的电平再次处于高电平。因此，连续增加产生选择码信号SEL的递增/递减计数器540的计数值。
在基准时钟信号REFCK的第五上升沿，第二时钟信号DTBC处于低电平。换句话说，在基准时钟信号REFCK的第五上升沿，第二时钟信号DTBC的电平发生改变。因此，减小递增/递减计数器540的计数值，以将选择码信号SEL固定在预定逻辑值。此时，第二时钟信号DTBC与基准时钟信号REFCK的相位相同。在这种情况下，第二延迟电路330响应选择码信号SEL，延迟数据信号TXD与施加于第二时钟信号DTBC的延迟量相同的延迟量，以输出延迟的数据信号DTXD。
回到图2和3，锁存电路120响应基准时钟信号REFCK，锁存延迟的数据信号DTXD。串行转换器电路130串行化并输出锁存的延迟的数据信号DTXD。在数据信号TXD处于第一速度的情况下，锁存电路120在基准时钟信号REFCK的下降沿，锁存数据信号TXD。在此，第一速度为如图3(i)所示的全速的一半。在数据信号TXD处于第二速度的情况下，锁存电路120在频率两倍于基准时钟信号REFCK的时钟信号的下降沿，锁存数据信号TXD。在此，第二速度为如图3(ii)所示的全速。频率两倍于基准时钟信号REFCK的时钟信号可以由PLL140产生。
为此，需要一个用于在基准时钟信号REFCK的下降沿和频率两倍于基准时钟信号REFCK的时钟信号的下降沿锁存数据信号TXD的电路。该电路对于本领域的技术人员是公知的，因此在此不作描述。
根据本发明第一实施例的串行器-解串器电路100不使用与数据信号TXD一起输入的第一时钟信号TBC作为至PLL140的输入时钟，而是使用由一个振荡器(未示出)产生因此具有小量抖动的信号。因此，可以产生不带噪声的基准时钟信号，以改善串行器-解串器电路100的操作。另外，锁定从PLL140输出的基准时钟信号REFCK与数据信号TXD，以加大数据信号锁存操作期间的建立和保持时间的容限。
如上所述，本发明的串行器-解串器电路使用由一个振荡器(未示出)产生因此具有小量抖动的信号作为至PLL的输入时钟，而不是使用与数据信号一起输入的第一时钟信号作为至PLL的输入时钟。这样，可以产生不带噪声的基准时钟信号，以改善串行器-解串器电路的操作。另外，锁定从PLL输出的基准时钟信号和数据信号，以加大数据信号锁存操作期间的建立和保持时间的容限。
尽管本发明是参照其优选实施例来具体描述的，但上述优选实施例只是说明性的，而不用来限制本发明的范围。本领域的技术人员应该理解，在不脱离由所附权利要求限定的本发明的实质和范围的情况下，可以对其进行形式和细节的各种修改。

Claims (15)

1.一种串行器-解串器电路，包括：
数据变形控制电路，用于响应基准时钟信号，接收第一时钟信号和数据信号，延迟该数据信号，并且输出延迟的数据信号；
锁存电路，用于响应基准时钟信号，锁存并输出延迟的数据信号；
串行转换器电路，用于响应基准时钟信号，接收并串行化从锁存电路输出的延迟的数据信号，以输出串行数据；以及
锁相回路(PLL)，用于响应外部基准时钟信号，产生基准时钟信号。
2.如权利要求1所述的串行器-解串器电路，其中，数据变形控制电路包括：
第一延迟电路，用于响应m比特选择码信号(其中，m为自然数)，接收并延迟第一时钟信号，以产生第二时钟信号；
第二延迟电路，用于响应选择码信号，接收并延迟数据信号，以产生延迟的数据信号；
选择码信号产生电路，用于接收基准时钟信号和第二时钟信号，并且改变选择码信号的逻辑值，直到基准时钟信号的相位与第二时钟信号相同为止。
3.如权利要求2所述的串行器-解串器电路，其中，第一延迟电路，包括：
延迟缓冲区单元，具有多个串联连接的缓冲区，其中，第一缓冲区接收第一时钟信号；以及
选择电路，用于响应选择码信号，选择缓冲区的其中之一的输出，并且输出所选信号作为第二时钟信号。
4.如权利要求2所述的串行器-解串器电路，其中，选择码信号产生电路，包括：
第一触发器，用于响应基准时钟信号，接收并输出第二时钟信号；
第二触发器，用于响应基准时钟信号，接收并输出第一触发器的输出；
异或单元，用于对第一和第二触发器的输出执行异或操作；以及
递增/递减计数器，用于响应异或单元的输出，增加和减小选择码信号的逻辑值。
5.如权利要求2所述的串行器-解串器电路，其中，第二延迟电路与第一延迟电路相同。
6.如权利要求1所述的串行器-解串器电路，其中，第一时钟信号的周期与基准时钟信号的周期相同。
7.如权利要求1所述的串行器-解串器电路，其中，当数据信号具有第一速度时，锁存电路在基准时钟信号的下降沿，锁存数据信号，并且当数据信号具有第二速度时，锁存电路在频率两倍于基准时钟信号的时钟信号的下降沿，锁存数据信号。
8.如权利要求1所述的串行器-解串器电路，其中，PLL输出基准时钟信号和频率两倍于基准时钟信号的时钟信号。
9.如权利要求1所述的串行器-解串器电路，其中，外部基准时钟信号由一个振荡器产生。
10.一种数据变形控制电路，包括：
第一延迟电路，用于响应m比特选择码信号(其中，m为自然数)，接收并延迟第一时钟信号，以产生第二时钟信号；
第二延迟电路，用于响应m比特选择码信号，接收并延迟数据信号，以产生延迟的数据信号；以及
选择码信号产生电路，用于接收基准时钟信号和第二时钟信号，并且改变选择码信号的逻辑值，直到基准时钟信号的相位与第二时钟信号的相位相同，从而固定选择码信号的逻辑值。
11.如权利要求10所述的数据变形控制电路，其中，第一延迟电路，包括：
延迟缓冲区单元，具有多个串联连接的缓冲区，其中，第一缓冲区接收第一时钟信号；以及
选择电路，用于响应选择码信号，选择来自缓冲区的其中之一的输出，并且输出所选信号作为第二时钟信号。
12.如权利要求10所述的数据变形控制电路，其中，选择码信号产生电路，包括：
第一触发器，用于响应基准时钟信号，接收并输出第二时钟信号；
第二触发器，用于响应基准时钟信号，接收并输出第一触发器的输出；
异或单元，用于对第一和第二触发器的输出执行异或操作；以及
递增/递减计数器，用于响应异或单元的输出，增加和减小选择码信号的逻辑值。
13.如权利要求10所述的数据变形控制电路，其中，第二延迟电路与第一延迟电路相同。
14.如权利要求10所述的数据变形控制电路，其中，第一时钟信号的周期与基准时钟信号的周期相同。
15.如权利要求10所述的数据变形控制电路，其中，基准时钟由PLL产生，它响应从预定振荡器产生的外部基准时钟信号而工作。
CNB031033393A 2002-04-03 2003-01-23 具有加大建立和保持时间的容限的串行器-解串器电路 Expired - Fee Related CN100417029C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2002-0018251A KR100459709B1 (ko) 2002-04-03 2002-04-03 여유 있는 셋업 앤드 홀드 타임 마진을 가지는 병렬-직렬송신 회로
KR18251/02 2002-04-03
KR18251/2002 2002-04-03

Publications (2)

Publication Number Publication Date
CN1449119A true CN1449119A (zh) 2003-10-15
CN100417029C CN100417029C (zh) 2008-09-03

Family

ID=28673056

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031033393A Expired - Fee Related CN100417029C (zh) 2002-04-03 2003-01-23 具有加大建立和保持时间的容限的串行器-解串器电路

Country Status (3)

Country Link
US (1) US6710726B2 (zh)
KR (1) KR100459709B1 (zh)
CN (1) CN100417029C (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101849381A (zh) * 2007-08-20 2010-09-29 快捷半导体有限公司 使用延迟电路的无时钟串行化
CN101207472B (zh) * 2006-12-20 2012-03-14 国际商业机器公司 同步时钟信道和数据信道信号的通信***及接收器和方法
CN102694640A (zh) * 2010-12-24 2012-09-26 索尼公司 数据输入/输出设备、方法和信息处理设备
CN101636913B (zh) * 2006-09-01 2013-11-06 快捷半导体有限公司 使用串行i/o脉冲串选通的低功率串行器/解串器体系结构
CN103780265A (zh) * 2012-10-24 2014-05-07 爱思开海力士有限公司 解串器
CN107241101A (zh) * 2016-03-28 2017-10-10 联咏科技股份有限公司 数据串行化电路

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7015838B1 (en) * 2003-09-11 2006-03-21 Xilinx, Inc. Programmable serializing data path
US20050108600A1 (en) * 2003-11-19 2005-05-19 Infineon Technologies Ag Process and device for testing a serializer circuit arrangement and process and device for testing a deserializer circuit arrangement
JP2005233933A (ja) * 2004-01-19 2005-09-02 Nec Electronics Corp 組合せ試験方法及び試験装置
TWI370622B (en) * 2004-02-09 2012-08-11 Altera Corp Method, device and serializer-deserializer system for serial transfer of bits and method and deserializer for recovering bits at a destination
US7336755B1 (en) * 2004-06-08 2008-02-26 Xilinx, Inc. PLL with low phase noise non-integer divider
US7471752B2 (en) * 2004-08-06 2008-12-30 Lattice Semiconductor Corporation Data transmission synchronization
US8327204B2 (en) * 2005-10-27 2012-12-04 Dft Microsystems, Inc. High-speed transceiver tester incorporating jitter injection
TWI316329B (en) * 2006-04-26 2009-10-21 Realtek Semiconductor Corp Phase selector, data receiving device, data transmitting device utilizing phase selector and clock-selecting method
US7681091B2 (en) * 2006-07-14 2010-03-16 Dft Microsystems, Inc. Signal integrity measurement systems and methods using a predominantly digital time-base generator
US7653758B2 (en) * 2006-10-19 2010-01-26 Texas Instruments Deutschalnd Gmbh Memory system with memory controller and board comprising a digital buffer wherein input/output data and clock signals are applied in parallel
US7716510B2 (en) 2006-12-19 2010-05-11 Micron Technology, Inc. Timing synchronization circuit with loop counter
DE102007006374B3 (de) * 2007-02-08 2008-08-28 Texas Instruments Deutschland Gmbh Digitaler Datenbuffer
JP2010518760A (ja) * 2007-02-09 2010-05-27 ディー・エフ・ティー・マイクロシステムズ・インコーポレーテッド ハイスピード・シリアル・リンクのミッション環境における、該ハイスピード・シリアル・リンクの物理層テスティングのためのシステム及び方法
US7656745B2 (en) 2007-03-15 2010-02-02 Micron Technology, Inc. Circuit, system and method for controlling read latency
US7814250B2 (en) * 2007-04-27 2010-10-12 Atmel Corporation Serialization of data for multi-chip bus implementation
US7761632B2 (en) 2007-04-27 2010-07-20 Atmel Corporation Serialization of data for communication with slave in multi-chip bus implementation
US7743186B2 (en) * 2007-04-27 2010-06-22 Atmel Corporation Serialization of data for communication with different-protocol slave in multi-chip bus implementation
US7769933B2 (en) * 2007-04-27 2010-08-03 Atmel Corporation Serialization of data for communication with master in multi-chip bus implementation
US7917319B2 (en) * 2008-02-06 2011-03-29 Dft Microsystems Inc. Systems and methods for testing and diagnosing delay faults and for parametric testing in digital circuits
WO2010074666A1 (en) 2008-12-22 2010-07-01 Thomson Licensing Phase locking for multiple serial interfaces
US7969813B2 (en) 2009-04-01 2011-06-28 Micron Technology, Inc. Write command and write data timing circuit and methods for timing the same
KR101101784B1 (ko) * 2009-12-30 2012-01-05 진승호 발뒤꿈치용 보호구
JP5560867B2 (ja) * 2010-04-12 2014-07-30 富士通株式会社 データ受信回路
US8624761B1 (en) * 2010-04-27 2014-01-07 Southern Methodist University Serializing parallel data streams
US8984320B2 (en) 2011-03-29 2015-03-17 Micron Technology, Inc. Command paths, apparatuses and methods for providing a command to a data block
US8509011B2 (en) 2011-04-25 2013-08-13 Micron Technology, Inc. Command paths, apparatuses, memories, and methods for providing internal commands to a data path
US8552776B2 (en) 2012-02-01 2013-10-08 Micron Technology, Inc. Apparatuses and methods for altering a forward path delay of a signal path
US9166579B2 (en) * 2012-06-01 2015-10-20 Micron Technology, Inc. Methods and apparatuses for shifting data signals to match command signal delay
US9054675B2 (en) 2012-06-22 2015-06-09 Micron Technology, Inc. Apparatuses and methods for adjusting a minimum forward path delay of a signal path
US9001594B2 (en) 2012-07-06 2015-04-07 Micron Technology, Inc. Apparatuses and methods for adjusting a path delay of a command path
US9329623B2 (en) 2012-08-22 2016-05-03 Micron Technology, Inc. Apparatuses, integrated circuits, and methods for synchronizing data signals with a command signal
US8913448B2 (en) 2012-10-25 2014-12-16 Micron Technology, Inc. Apparatuses and methods for capturing data in a memory
US9734097B2 (en) 2013-03-15 2017-08-15 Micron Technology, Inc. Apparatuses and methods for variable latency memory operations
US9727493B2 (en) 2013-08-14 2017-08-08 Micron Technology, Inc. Apparatuses and methods for providing data to a configurable storage area
US9183904B2 (en) 2014-02-07 2015-11-10 Micron Technology, Inc. Apparatuses, memories, and methods for facilitating splitting of internal commands using a shared signal path
US9508417B2 (en) 2014-02-20 2016-11-29 Micron Technology, Inc. Methods and apparatuses for controlling timing paths and latency based on a loop delay
US9344271B1 (en) * 2014-03-25 2016-05-17 Microsemi Storage Solutions (U.S.), Inc. Digital correction of spurious tones caused by a phase detector of a hybrid analog-digital delta-sigma modulator based fractional-N phase locked loop
US9530473B2 (en) 2014-05-22 2016-12-27 Micron Technology, Inc. Apparatuses and methods for timing provision of a command to input circuitry
CN104199537A (zh) * 2014-08-08 2014-12-10 国家电网公司 变电站远动串口数据显示仪
US9531363B2 (en) 2015-04-28 2016-12-27 Micron Technology, Inc. Methods and apparatuses including command latency control circuit
US9813067B2 (en) 2015-06-10 2017-11-07 Micron Technology, Inc. Clock signal and supply voltage variation tracking
US9865317B2 (en) 2016-04-26 2018-01-09 Micron Technology, Inc. Methods and apparatuses including command delay adjustment circuit
US9601170B1 (en) 2016-04-26 2017-03-21 Micron Technology, Inc. Apparatuses and methods for adjusting a delay of a command signal path
US9997220B2 (en) 2016-08-22 2018-06-12 Micron Technology, Inc. Apparatuses and methods for adjusting delay of command signal path
US10224938B2 (en) 2017-07-26 2019-03-05 Micron Technology, Inc. Apparatuses and methods for indirectly detecting phase variations

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4864303A (en) * 1987-02-13 1989-09-05 Board Of Trustees Of The University Of Illinois Encoder/decoder system and methodology utilizing conservative coding with block delimiters, for serial communication
JPH05110550A (ja) * 1991-10-16 1993-04-30 Fujitsu Ltd スキユーキヤンセル方式
JPH08111675A (ja) * 1994-10-07 1996-04-30 Mitsubishi Denki Eng Kk 同期回路
US5563891A (en) * 1995-09-05 1996-10-08 Industrial Technology Research Institute Waiting time jitter reduction by synchronizer stuffing threshold modulation
KR0153952B1 (ko) * 1995-12-16 1998-11-16 양승택 고속 디지털 데이터 리타이밍 장치
US5982309A (en) * 1998-01-09 1999-11-09 Iowa State University Research Foundation, Inc. Parallel-to-serial CMOS data converter with a selectable bit width mode D flip-flop M matrix
KR100359088B1 (ko) * 1998-10-16 2002-12-18 삼성전자 주식회사 디지털신호의전송방법및장치
JP3049050B1 (ja) * 1999-03-31 2000-06-05 日本電気アイシーマイコンシステム株式会社 ディジタルｐｌｌ回路とその制御方法
KR100324600B1 (ko) * 1999-06-28 2002-02-27 박종섭 지연고정루프의 초기 록 타임 단축 장치 및 방법
KR20010045337A (ko) * 1999-11-04 2001-06-05 윤종용 스큐가 제거된 기준 클락 발생회로
JP3427814B2 (ja) * 2000-03-29 2003-07-22 日本電気株式会社 受信回路

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101636913B (zh) * 2006-09-01 2013-11-06 快捷半导体有限公司 使用串行i/o脉冲串选通的低功率串行器/解串器体系结构
CN101207472B (zh) * 2006-12-20 2012-03-14 国际商业机器公司 同步时钟信道和数据信道信号的通信***及接收器和方法
CN101849381A (zh) * 2007-08-20 2010-09-29 快捷半导体有限公司 使用延迟电路的无时钟串行化
CN102694640A (zh) * 2010-12-24 2012-09-26 索尼公司 数据输入/输出设备、方法和信息处理设备
CN103780265A (zh) * 2012-10-24 2014-05-07 爱思开海力士有限公司 解串器
CN103780265B (zh) * 2012-10-24 2018-05-29 爱思开海力士有限公司 解串器及解串的方法
CN107241101A (zh) * 2016-03-28 2017-10-10 联咏科技股份有限公司 数据串行化电路
CN107241101B (zh) * 2016-03-28 2020-12-04 联咏科技股份有限公司 数据串行化电路

Also Published As

Publication number Publication date
US6710726B2 (en) 2004-03-23
KR100459709B1 (ko) 2004-12-04
CN100417029C (zh) 2008-09-03
KR20030079299A (ko) 2003-10-10
US20030189503A1 (en) 2003-10-09

Similar Documents

Publication Publication Date Title
CN1449119A (zh) 具有加大建立和保持时间的容限的串行器－解串器电路
CN1068686C (zh) 具有快速位移调整、长度为2的幂的伪噪声序列发生器
CN106533654B (zh) 可配置物理不可克隆函数电路及其响应产生方法
CN1823473A (zh) 用于延迟锁定环的启动电路
CN103220000B (zh) 串化器及数据串化方法
CN1909376A (zh) 相位及频率检测电路
CN1832351A (zh) 通用时钟同步器及通用时钟同步方法
CN1252932C (zh) 半导体集成电路
CN1224178C (zh) 恢复时钟信号及其数据的抗噪、猝发模式接收设备和方法
CN1921309A (zh) 一种同步信号检测装置
CN104579320A (zh) 时钟延迟方法、装置、延迟锁相环及数字时钟管理单元
CN101217277B (zh) 非整数除频器以及可产生非整数时脉信号的锁相回路
CN101068195A (zh) 源同步选通脉冲接收器的锁定方法与装置
CN1155156C (zh) 时钟提取电路
US6735710B1 (en) Clock extraction device
CN211046907U (zh) 用于fpga芯片的高速串并转换接口字同步电路
CN1702970A (zh) 相位同步电路
US7209848B2 (en) Pulse stretching architecture for phase alignment for high speed data acquisition
CN1191420A (zh) 串并转换器
CN111198835B (zh) 时钟产生装置及时钟产生方法
CN1897583A (zh) 基于“相位插值－选择”的多相正交时钟产生电路
JP2011223366A (ja) データ受信回路
CN1921315A (zh) 时脉信号调整方法与装置
CN1461109A (zh) 锁相环电路
CN1826784A (zh) 用于使用不同波形编码的***和装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080903

Termination date: 20100223