JP4140528B2 - A/d変換装置 - Google Patents
A/d変換装置 Download PDFInfo
- Publication number
- JP4140528B2 JP4140528B2 JP2004023300A JP2004023300A JP4140528B2 JP 4140528 B2 JP4140528 B2 JP 4140528B2 JP 2004023300 A JP2004023300 A JP 2004023300A JP 2004023300 A JP2004023300 A JP 2004023300A JP 4140528 B2 JP4140528 B2 JP 4140528B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- input
- conversion
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
- H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
本発明は上記事情に鑑みてなされたもので、その目的は、入力端子からA/D変換器に至る入力線に存在する容量成分に起因する変換誤差を低減することができるA/D変換装置を提供することにある。
以下、本発明を1チャンネル構成のA/D変換装置に適用した第1の実施形態について図1ないし図5を参照しながら説明する。
図1は、A/D変換装置の全体構成を示しており、一部の回路部分を除いて機能ブロックにより表している。また、図2は、この図1に示された機能ブロックのうち要部についての具体的な回路構成を示している。このA/D変換装置11は、MOS半導体製造プロセスを用いたIC(半導体集積回路装置)として構成されており、例えばワンチップマイクロコンピュータの周辺回路として組み込まれている。後述するように、A/D変換装置11は、ICの外部から入力される信号電圧VinをA/D変換する通常モードと、所定の基準電圧Vr1、Vr2、Vr3をA/D変換して補正基準となる補正値(補正データ)を取得する補正モードとを有している。
A/D変換器17は、マルチプレクサ16の出力電圧V3を所定の分解能(例えば8ビット)によりA/D変換し、そのA/D変換値を出力するようになっている。A/D変換器17の方式は、逐次比較方式、並列方式、直並列方式、積分方式、ΔΣ方式など何であってもよい。A/D変換器17は、電源線から電源電圧Vddの供給を受けて動作するようになっており、その入力電圧範囲[0〜Vref]を画定する基準電圧Vrefは電源電圧Vddに等しく設定されている。
A/D変換装置11は、電源が供給された時またはその後所定の間隔もしくは必要に応じて補正モードに切り替えられる。この補正モードでは、スイッチ回路24がオフとなり、基準電圧Vr1、Vr2、Vr3が順次A/D変換されて補正値(補正データ)の取得が行われる。補正値の取得が終了すると、A/D変換装置11は通常モードに移行し、IC外部からの信号電圧VinをA/D変換可能となる。
補正モードになると、補正制御回路18は、スイッチ回路24をオフとし、スイッチ回路25〜27のうちスイッチ回路25のみをオンとする。これにより、入力線13には基準信号Vr1すなわちVrefが印加される。そして、制御信号(S2,S3)を(1,0)とし、マルチプレクサ16にレベルシフト回路14の出力電圧V1を選択させる。この切り替え状態において、A/D変換器17の入力電圧V3はVref−Vt1となる。A/D変換器17はこの電圧をA/D変換し、補正制御回路18は、そのA/D変換値ADL1(Vref)を補正データ保持回路19に格納する。
通常モードになると、補正制御回路18は、スイッチ回路24をオンとし、スイッチ回路25〜27を全てオフとする。これにより、入力線13には入力端子12を通して外部から信号電圧Vinが印加される。また、これとともに制御信号(S2,S3)を(0,0)とする。上述したように、本実施形態において判定しきい値電圧VhはVref/2に等しく設定されており、マルチプレクサ16は、入力電圧V0がVref/2以上の場合にはレベルシフト回路14の出力電圧V1を選択し、入力電圧V0がVref/2未満の場合にはレベルシフト回路14の出力電圧V2を選択する。このような電圧シフト制御により、信号電圧Vinの入力電圧範囲は、A/D変換器17自体の[0V〜Vref]から[−Vt2〜Vref+Vt1]に拡大する。
この補正制御の結果、A/D変換器17の伝達関数が直線である場合、−Vt2からVref+Vt1までの入力電圧範囲内において、リニアな変換特性に基づくA/D変換値(補正後)が得られる。
次に、本発明を1チャンネル構成のA/D変換装置に適用した第2の実施形態について図6および図7を参照しながら説明する。
図6は、A/D変換装置の全体構成を示しており、図1と同一部分には同一符号を付して示している。このA/D変換装置36は、図1に示すA/D変換装置11に対し、レベルシフト回路37、38の構成が若干異なっており、それに伴って補正モードにおいて基準電圧Vr2(=Vref/2)を用いた補正値の取得が不要となっている。このため、入力切替回路39には、スイッチ回路26が設けられていない。
その結果、A/D変換器17の伝達関数が直線である限り、レベルシフト回路37が分担する入力電圧範囲[Vref/2〜Vref+Vt1]およびレベルシフト回路38が分担する入力電圧範囲[−Vt2〜Vref/2]において、それぞれ基準電圧Vr1での補正値ADL1(Vref)、基準電圧0Vでの補正値ADL2(0)を得れば、それらを用いてその他の入力電圧V0に対しても補正が可能となる。従って、本実施形態によれば、補正モードでの補正値の取得処理がより簡単になる。
次に、本発明を多チャンネル構成のA/D変換装置に適用した第2の実施形態について図8を参照しながら説明する。
図8は、8チャンネル構成のA/D変換装置の全体構成を示しており、図1と同一部分には同一符号を付して示している。このA/D変換装置42は、第1の実施形態で説明したA/D変換装置を多チャンネル化したもので、各チャンネル0〜7ごとに入力端子12、入力切替回路23およびレベルシフト回路14、15が必要となる。図中、破線で囲まれた部分は同一構成であり、チャンネル1〜7については省略して示している。
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
各実施形態においては、入力線の寄生容量Cfの影響を排除するための外付けコンデンサ(図10参照)は必要ないが、外来ノイズを低減することを目的とするフィルタコンデンサは必要となる場合がある。
判定しきい値電圧Vhは、A/D変換器17の入力電圧範囲[0〜Vref]の中央値Vref/2とは異なる電圧であってもよい。
本発明は、ホールドコンデンサ(容量成分)が付加されている回路にも好適となる。
Claims (7)
- ソースフォロア回路により構成され、入力線に印加される変換対象電圧を第1のオフセット電圧だけ低電位側にシフトして出力する第1のレベルシフト回路と、
ソースフォロア回路により構成され、前記変換対象電圧を第2のオフセット電圧だけ高電位側にシフトして出力する第2のレベルシフト回路と、
前記変換対象電圧が所定の判定しきい値以上である場合には前記第1のレベルシフト回路から出力される電圧を選択し、前記変換対象電圧が前記判定しきい値未満である場合には前記第2のレベルシフト回路から出力される電圧を選択する選択回路と、
この選択回路により選択された電圧を入力し所定の入力電圧範囲の下でA/D変換するA/D変換器と、
前記選択回路の選択状態に応じて前記A/D変換器から出力されるA/D変換値を補正する補正手段とを備えて構成されていることを特徴とするA/D変換装置。 - 基準電圧を生成する基準電圧生成回路と、
入力端子から入力される信号電圧または前記基準電圧を前記入力線に印加するように入力電圧経路を切り替える入力切替回路と、
前記基準電圧を変換対象電圧としてA/D変換する補正モードの場合に、前記A/D変換器から出力されるA/D変換値を補正値として保持する保持回路とを備え、
前記補正手段は、前記入力端子から入力される信号電圧を変換対象電圧としてA/D変換する通常モードの場合に、前記保持回路に保持されている補正値を用いて前記A/D変換器から出力されるA/D変換値を補正することを特徴とする請求項1記載のA/D変換装置。 - 基準電圧生成回路は、前記判定しきい値以上の電圧範囲および前記判定しきい値以下の電圧範囲においてそれぞれ1つ以上の基準電圧を生成し、
前記入力切替回路は、前記補正モードにおいて、前記基準電圧の何れかを選択的に前記入力線に印加することを特徴とする請求項2記載のA/D変換装置。 - 前記選択回路は、前記A/D変換器の入力電圧範囲の中央値を前記判定しきい値としていることを特徴とする請求項3記載のA/D変換装置。
- 基準電圧生成回路は、前記A/D変換器の入力電圧範囲の最大値、中央値、最小値に等しい基準電圧を生成し、
前記選択回路は、前記補正モードにおいて、前記最大値に等しい基準電圧および前記中央値に等しい基準電圧が変換対象電圧とされた場合に前記第1のレベルシフト回路から出力される電圧を選択し、さらに、前記中央値に等しい基準電圧および前記最小値に等しい基準電圧が変換対象電圧とされた場合に前記第2のレベルシフト回路から出力される電圧を選択するように構成されていることを特徴とする請求項4記載のA/D変換装置。 - 前記ソースフォロア回路は、
前記入力電圧をゲート入力とするトランジスタと、
このトランジスタのゲート・ドレイン間に設けられボルテージフォロアの接続形態を持つオペアンプとから構成されていることを特徴とする請求項1ないし5の何れかに記載のA/D変換装置。 - 複数存在する入力線についてそれぞれ前記第1、第2のレベルシフト回路が設けられており、
これらレベルシフト回路と前記選択回路との間に、指定された何れかの入力線に対応した第1、第2のレベルシフト回路の出力電圧を前記選択回路に出力するマルチプレクサが設けられていることを特徴とする請求項1ないし6の何れかに記載のA/D変換装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004023300A JP4140528B2 (ja) | 2004-01-30 | 2004-01-30 | A/d変換装置 |
US11/043,192 US7030791B2 (en) | 2004-01-30 | 2005-01-27 | A/D conversion device having input level shift and output correction function |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004023300A JP4140528B2 (ja) | 2004-01-30 | 2004-01-30 | A/d変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005217870A JP2005217870A (ja) | 2005-08-11 |
JP4140528B2 true JP4140528B2 (ja) | 2008-08-27 |
Family
ID=34805705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004023300A Expired - Fee Related JP4140528B2 (ja) | 2004-01-30 | 2004-01-30 | A/d変換装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7030791B2 (ja) |
JP (1) | JP4140528B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006038409B4 (de) * | 2006-08-17 | 2009-07-09 | Infineon Technologies Ag | Verfahren und Vorrichtung zum Erfassen eines Analogsignals unter Verwendung einer Auswahlschaltung |
US20090091367A1 (en) * | 2007-10-05 | 2009-04-09 | Himax Technologies Limited | Level shifter concept for fast level transient design |
JP5094498B2 (ja) * | 2008-03-27 | 2012-12-12 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
JP4592796B2 (ja) * | 2008-12-15 | 2010-12-08 | 三菱電機株式会社 | アナログ入力信号を有する電子制御装置 |
JP2010193041A (ja) * | 2009-02-17 | 2010-09-02 | Renesas Electronics Corp | A/d変換回路及びサンプルホールドタイミング調整方法 |
JP5554644B2 (ja) * | 2010-06-29 | 2014-07-23 | パナソニック株式会社 | 固体撮像装置 |
US8552772B2 (en) * | 2011-01-06 | 2013-10-08 | Asahi Kasei Microdevices Corporation | Loop filter buffer with level shifter |
US8736469B2 (en) * | 2011-12-16 | 2014-05-27 | Lear Corporation | Method and system for minimizing variation of converter voltage reference |
DE102012223055A1 (de) * | 2011-12-16 | 2013-06-20 | Lear Corporation | Verfahren und System zum Minimieren der Schwankung einer Wandlerbezugsspannung |
JP5831282B2 (ja) * | 2012-02-16 | 2015-12-09 | 株式会社ソシオネクスト | アナログデジタル変換装置 |
KR20140085102A (ko) * | 2012-12-27 | 2014-07-07 | 삼성전기주식회사 | 전력 공급 시스템의 제어 장치 및 제어 방법 |
KR101877672B1 (ko) * | 2017-04-03 | 2018-07-11 | 엘에스산전 주식회사 | Ad컨버터 |
JP2020107985A (ja) * | 2018-12-27 | 2020-07-09 | ルネサスエレクトロニクス株式会社 | アナログデジタル変換回路及びその信号変換方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60237527A (ja) * | 1984-05-11 | 1985-11-26 | Mitsubishi Electric Corp | A−d変換装置 |
JP2553753B2 (ja) * | 1990-10-17 | 1996-11-13 | 三菱電機株式会社 | Ad変換装置 |
JP2001111424A (ja) | 1999-10-13 | 2001-04-20 | Fuji Electric Co Ltd | A/d変換方法 |
JP2001223586A (ja) | 2000-02-08 | 2001-08-17 | Denso Corp | 多チャンネルa/d変換方法及び装置 |
JP2003031415A (ja) | 2001-07-19 | 2003-01-31 | Denso Corp | 誘導性負荷制御装置,誘導性負荷制御装置の出荷検査方法,及びa/d変換器選別方法 |
-
2004
- 2004-01-30 JP JP2004023300A patent/JP4140528B2/ja not_active Expired - Fee Related
-
2005
- 2005-01-27 US US11/043,192 patent/US7030791B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20050168363A1 (en) | 2005-08-04 |
JP2005217870A (ja) | 2005-08-11 |
US7030791B2 (en) | 2006-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7030791B2 (en) | A/D conversion device having input level shift and output correction function | |
US9781368B2 (en) | Ramp voltage generator, image sensing device including the same and method for driving the image sensing device | |
US9590652B2 (en) | Solid-state imaging apparatus and semiconductor device | |
JP2007024625A (ja) | 電圧測定方法および電圧測定装置 | |
US9553603B2 (en) | R-2R ladder resistor circuit, ladder resistor type D/A conversion circuit, and semiconductor device | |
JP4811339B2 (ja) | A/d変換器 | |
US9124288B2 (en) | Semiconductor device | |
JPH0652872B2 (ja) | ディジタルアナログ変換器 | |
US7042373B2 (en) | Error measuring method for digitally self-calibrating pipeline ADC and apparatus thereof | |
WO2009122656A1 (ja) | パイプラインa/d変換器 | |
US9041584B2 (en) | Dual-path comparator and method | |
WO2009096192A1 (ja) | バッファ回路及びそれを備えたイメージセンサチップ並びに撮像装置 | |
JP2007312084A (ja) | A/d変換器のデータ補正回路 | |
JPH1065542A (ja) | アナログ/ディジタル変換回路 | |
JP6785350B2 (ja) | R−2rラダー抵抗回路、ラダー抵抗型d/a変換回路、及び半導体装置 | |
JP2014171114A (ja) | レベル変換回路、多値出力型差動増幅器及び表示装置 | |
JP2007243656A (ja) | A/d変換器 | |
JP2003060504A (ja) | A/d変換装置およびa/dコンバータ用誤差補正装置 | |
JP2004260263A (ja) | Ad変換器 | |
JP3551200B2 (ja) | デジタル/アナログ変換回路 | |
JPH118557A (ja) | A/d変換器 | |
JP4650011B2 (ja) | コンパレータ回路 | |
JP3896717B2 (ja) | 逐次比較a/d変換器 | |
JP2008035166A (ja) | 半導体集積回路装置 | |
JP2005277943A (ja) | A/dコンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080331 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080520 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080602 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140620 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |