CN1366713A - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN1366713A CN1366713A CN01801057A CN01801057A CN1366713A CN 1366713 A CN1366713 A CN 1366713A CN 01801057 A CN01801057 A CN 01801057A CN 01801057 A CN01801057 A CN 01801057A CN 1366713 A CN1366713 A CN 1366713A
- Authority
- CN
- China
- Prior art keywords
- grid
- semiconductor body
- depression
- semiconductor device
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 83
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 32
- 239000000463 material Substances 0.000 claims abstract description 27
- 230000005669 field effect Effects 0.000 claims abstract description 20
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 18
- 239000002019 doping agent Substances 0.000 claims abstract description 15
- 150000002500 ions Chemical class 0.000 claims abstract description 12
- 230000003647 oxidation Effects 0.000 claims abstract description 9
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 24
- 229910052710 silicon Inorganic materials 0.000 claims description 22
- 239000010703 silicon Substances 0.000 claims description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 21
- 238000002347 injection Methods 0.000 claims description 13
- 239000007924 injection Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 13
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 150000003376 silicon Chemical class 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 12
- 238000002513 implantation Methods 0.000 abstract 2
- 239000013067 intermediate product Substances 0.000 description 14
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 239000003795 chemical substances by application Substances 0.000 description 7
- 230000003628 erosive effect Effects 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000000047 product Substances 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 230000000717 retained effect Effects 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 239000006185 dispersion Substances 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 229910052787 antimony Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003518 caustics Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
- H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
半导体器件具有半导体本体(1),此半导体本体(1)在第一表面(2)处有场效应晶体管(4),并在第二表面(3)处有第二栅(10)。第二栅被提供在半导体本体(1)中的凹陷(11)中,与第一表面(2)上的场效应晶体管(4)的第一栅(8)精确地对准。制造此半导体器件的方法包含将离子注入到在第一表面(2)上具有第一栅(8)并在第二表面(3)上具有氧化硅层(17)的半导体本体(1)中的步骤。注入是从第一表面(2)沿基本上垂直于此表面的方向完成的。注入的效果是在半导体本体(1)中第一栅(8)后面形成注入区(18),并在氧化硅层(17)中形成周围注入区(19)。用掺杂剂增强氧化方法,氧化硅被制作在注入区(18)中。氧化硅层(17)和区域(18)中的氧化硅被清除,以便形成凹陷(11),此凹陷被第二栅材料(20)填充,第二栅(10)由此材料构成。第二栅在抑制短沟道效应方面是有效的。
Description
本发明涉及到具有硅半导体本体的半导体器件，此半导体本体具有第一表面和面对第一表面与之分开的第二表面，配备有场效应晶体管，此场效应晶体管包含源、漏、置于其间的沟道、以及排列成面对第一表面上的沟道的第一栅，所述栅沿所述第一表面具有尺寸，并配备有提供在面对第一栅的第二表面上的第二栅。
本发明还涉及到制造具有硅半导体本体的半导体器件的方法，此半导体本体具有第一表面和面对第一表面与之分开的第二表面，并配备有场效应晶体管，此场效应晶体管包含源、漏、置于其间的沟道和提供在面对沟道的第一表面上的第一栅、以及提供在面对沟道的第二表面上的由第二栅材料组成的第二栅。
从JP-A-04 307972可知这种半导体器件。
已知的半导体器件配备有第二栅。
采用第二栅是为了抑制第一栅比较短的场效应晶体管(FET)中的短沟道效应。若第一栅比较短，则源与漏之间的沟道比较短。短沟道效应是漏的耗尽区在漏电压影响下延伸进入沟道而引起的沟道短的场效应晶体管中的效应。为了抑制这些短沟道效应，提供了第二栅，且此第二栅必须精确地面对FET的沟道定位。特别是为了提高速度和承载电流的功率，场效应晶体管被做得越来越小，其第一栅更短，因而沟道更短。对于通过抑制短沟道效应来改善FET的性能和可靠性，存在着全球性的要求。
在已知的半导体器件中，第二栅是用光刻和腐蚀方法制造的。但在相对于第一栅精确对准的位置处的第二表面上进行光刻操作实际上是不可能的。
随着FET的栅变短，第二栅的对准误差和尺寸差别变得越来越大。在栅长度＜100nm的小FET中，其运行很大程度上决定于第二栅相对于第一栅的位置和尺寸。若FET的第二栅相对于第一栅对准不好，则对沟道的控制不充分，致使对短沟道效应抑制不够。而且，若第二栅延伸超过面对沟道，则在第二栅与半导体本体之间会存在不希望有的覆盖电容，从而严重地降低晶体管的速度。产品性能的分散随栅长度变小而成比例地增大。
已知的器件的主要缺点是，同一批产品由于其制造方法而具有分散的性能。FET的第二栅相对于第一栅的位置未被精确确定，并在属于一批的器件中逐个器件地变化。另一个缺点是第二栅的尺寸也变化。
本发明的目的是提供一种开始段落所述类型的半导体器件，其中第二栅相对于第一栅被精确地定位。
本发明的另一目的是提供一种制造开始段落所述的器件的方法，此方法使第二栅相对于第一栅精确地定位。
在根据本发明的器件中实现了此目的，其中的半导体本体在第二表面内具有深度一定的凹陷，此凹陷与第一栅的基本上垂直的投影同心，且第二栅被提供在此凹陷中。
由于半导体本体在与第一栅的基本上垂直的投影同心的第二表面中有凹陷，第二栅被提供在所述凹陷中，故比之半导体本体中不提供这种凹陷，第二栅更靠近半导体本体中的沟道。此外，由于第二栅基本上垂直地位于第一栅下方，故比之第二栅横向偏离的情况，第二栅到沟道的距离更短。
其结果是对沟道的控制更好，从而更好地抑制了短沟道效应。还实现了更小的源-漏串联电阻，并减小了可能出现在沟道附近的部分第二栅与半导体本体之间的覆盖电容。从而改善了FET的性能。特别是提高了承载电流的功率和速度。同一批产品之间的分散也缩小了。
第二栅的尺寸可以不同于第一栅，但在优选实施方案中，对凹陷深度平均来说，第二栅沿第二表面的尺寸基本上最多相当于第一栅的尺寸。
第一栅垂直投影的第二栅横向部分与半导体本体之间的覆盖电容被明显地减小。从而改进了晶体管的速度。
第二栅的位置因而得到限制，FET的第二栅的尺寸因而相对于第一栅被精确地确定，致使半导体器件的性能处于窄的范围内。
可以仅仅部分地填充凹陷，但最好是用第二栅完全填充凹陷。
构成第二栅的材料可以是掺杂比较高的多晶硅或金属。凹陷中的由栅材料组成的封闭层，例如覆盖凹陷底部的层，已经足以得到第二栅的满意工作。为了降低第二栅的电阻，最好用第二栅完全填充凹陷。但第二栅也可以仅仅覆盖部分底部，使之小于第一栅。
在第一栅与第一表面之间可以提供栅介质，致使场效应晶体管如同金属-绝缘体-半导体场效应晶体管(MISFET)那样工作。具有栅介质的场效应晶体管的栅漏电流，比没有栅介质的场效应晶体管更低。
可以在凹陷中、第二栅与半导体本体之间，提供栅介质，致使第二栅被容性耦合到半导体本体。容性耦合的主要优点是栅漏电流低。第二栅对沟道的控制随栅介质变薄而成比例地改善。
在半导体器件制造过程中，半导体本***于氧化层和例如硅衬底上。半导体本体到衬底的寄生容性耦合最好尽可能小。若第二衬底对着第一栅和半导体本体的第一表面，则对于清除原来的硅衬底和氧化层来说，器件格外坚固。若第二衬底的介电常数低于硅衬底氧化层的有效介电常数，则可降低半导体本体与第二衬底之间的寄生耦合。
根据本发明实现了本发明在方法方面的目的，其中在第一表面上具有第一栅并在第二表面上具有氧化硅层的半导体本体，沿基本上垂直于第一表面的方向并穿过第一表面被注入掺杂剂离子，以便在硅半导体本体中的第一栅后面形成注入区以及在所述区域周围的氧化硅层中形成注入区，其上用在注入区中的掺杂剂增强氧化方法制作氧化硅，并清除所述区域中的氧化硅和氧化硅层，使所述区域范围处的第二表面中产生凹陷，并在所述凹陷中提供第二栅材料，由此材料形成第二栅。
根据本发明的方法主要基于承认氧化速度依赖于局部掺杂水平。掺杂剂离子，例如Sb、As、P、或B，沿基本上垂直于第一表面的方向，穿过第一栅和第一表面二者而被注入。在第一栅区域处，掺杂剂离子由于在第一栅中的碰撞过程而损失其部分能量，致使注入区位于半导体中的栅的后面，而在第一栅周围的区域中不出现能量损失，掺杂剂离子被注入得更深，亦即在氧化层中。半导体本体中的注入区基本上垂直地位于第一栅后面，因而被比较高地掺杂。若用诸如砷和锑之类的重离子进行注入，则比之用诸如硼和磷之类的较轻的离子进行注入，被注入的区域在边界处具有更陡的掺杂剂离子浓度分布。由于氧化速度依赖于掺杂水平，故在氧化过程中，比之硅区域周围掺杂比较低的区域，在硅半导体本体的比较高掺杂的区域中的第一栅后面处的氧化层生长得更快。这就引起一定深度的凹陷，此凹陷与注入区处半导体本体第二表面中的第一栅的基本上垂直的投影同心。在氧化过程中，注入在氧化层区域中的掺杂剂离子保留在氧化层中。
在硅半导体本体的第一表面和第一栅上提供了第二衬底之后，整个产品被倒转过来。掺杂剂增强氧化过程中形成的氧化硅层与氧化硅被清除。
可以用各种各样的方法来提供第二栅。第二栅于是可以被制作，其中由第二栅材料例如多晶硅或金属组成的层被淀积在具有凹陷的第二表面上，随后例如用抛光的方法，从第二表面清除凹陷的横向层。
第二栅材料保留在凹陷区处的凹陷中，致使至少凹陷的底部被覆盖，或整个凹陷被第二栅填充，这取决于层的厚度和凹陷的深度。
以这种方式来制作基本上垂直地位于第一栅下面且尺寸基本上与第一栅相同的第二栅。
也可以如下制作第二栅。由第二栅材料例如多晶硅或金属组成的层，被淀积在具有凹陷的第二表面上。在栅材料上提供光抗蚀剂层。此光抗蚀剂是负性抗蚀剂。对光抗蚀剂层进行曝光。光被第二栅材料反射。位于凹陷中心上的光抗蚀剂被曝光得最强。在对光抗蚀剂层进行显影之后，新生成的第二栅图形保留在抗蚀剂中。这一图形在抗蚀剂中相对于凹陷的中心精确地同心，并用作第二栅材料后续腐蚀中的掩模。清除此抗蚀剂，从而完成了第二栅。
作为可选项，在提供第二栅材料之前，可以在凹陷中提供栅介质。
第二栅与第二表面之间的第二表面的凹陷中的栅介质，用来实现低的栅漏电流。
半导体器件可以包含CMOS逻辑电路、存储器、或二者的组合。在逻辑应用中，电压增益和耗尽型运行是重要的，而在存储器应用中，能够在不同数量级上调制电流是重要的。其它的优点是第二栅可以被用于CMOS逻辑和存储器二者中。由于有可能在一个工艺中同时对半导体器件的所有晶体管制作第二栅，故有可能组合逻辑应用和存储器应用。
还有可能用硅半导体本体凹陷中的第二栅来控制反转沟道中的二维效应。反转沟道的宽度是如此的小，以至于实际上是一种具有二维电子气的量子阱。这一限制使得有可能制造基于库仑阻滞、单电子效应、或诸如电荷量子化的量子效应的器件。
下面参照附图来更详细地描述根据本发明的器件的这些和其它方面，其中：
图1以剖面图示出了半导体器件的实施方案；
图2示出了制造半导体器件的方法的步骤顺序，
图2a-2e示出了中间产品的剖面图；其中
图2a是注入之后，从而在第一栅后面区域处已经形成高掺杂区之后的中间产品的剖面图；
图2b是掺杂剂增强氧化之后，从而在半导体本体第二表面中已经形成凹陷之后的中间产品的剖面图；
图2c是中间产品的剖面图，其中已经制造了源和漏，并面对半导体本体的第一栅和第一表面已经提供了衬底；
图2d是清除氧化硅层之后的中间产品的剖面图和中间产品的反转；
图2e是中间产品的剖面图，其中半导体本体中的凹陷已经被第二栅完全填充；
图3示出了修正的制造第二栅方法中的步骤顺序；其中
图3a是中间产品的剖面图，其中的光抗蚀剂被暴露；
图3b是光抗蚀剂显影和第二栅材料腐蚀之后的中间产品的剖面图；而
图3c是在凹陷中具有第二栅的半导体器件的剖面图。
图1的半导体器件具有带第一表面2和面对第一表面与之分开的第二表面3的硅半导体本体1以及场效应晶体管4。此场效应晶体管4包含源5、漏6、置于其间的沟道7、以及第一表面2上面对沟道7提供的第一栅8。第一栅8沿第一表面2具有尺寸9。第二栅10被提供在第二表面3上，面对第一栅8。第二栅10位于深度为12的凹陷11中。凹陷11被提供在半导体本体1的第二表面3中，以便与第一栅8的基本上垂直的投影同心。
所示实施方案中的第二栅10在凹陷11的深度12上沿第二表面3具有平均尺寸13，它基本上等于第一栅8的尺寸9。
所示实施方案中的第二栅10的平均尺寸13基本上最多等于第一栅8的尺寸9。图中的凹陷11基本上被第二栅10完全填充。在所示实施方案的第一栅8与第一表面2之间有栅介质14。在所示实施方案中，第二栅介质15被提供在第二栅10与第二表面3之间。衬底16靠着第一栅8和第一半导体本体1。
在图2中，相应的部分具有与图1相同的参考号。
在图2a中，半导体本体1在第二表面3上具有氧化硅层17。此半导体本体1可以是例如绝缘体上硅(SOI)晶片中的硅，而第二表面3上的氧化硅层17可以是例如SOI晶片中的掩埋氧化物。硅半导体本体1的厚度最好小，约为100nm。
第一栅8被提供在半导体本体1的第一表面2上。第一栅的材料可以是例如多晶硅或金属。在制造工艺的这一阶段，第一栅8也可以是所谓的模拟栅。模拟栅的材料可以是例如多晶硅、氮化物、氧化物、或抗蚀剂、或这些材料的组合。模拟栅的材料可以在制造工艺的稍后阶段的所谓代替栅工序中用例如高掺杂的多晶硅或金属来代替。
在第一表面2上具有第一栅8并在第二表面3上具有氧化硅层17的半导体本体1，被掺杂剂离子沿基本上垂直于第一表面2的方向并正交通过第一表面2注入。
注入区18被原位形成在硅半导体本体1中的第一栅8后面，其典型的掺杂水平为例如每立方厘米1020原子，而注入区19被形成在所述区域周围的氧化硅层17中。例如用快速热处理方法，对掺杂剂离子进行热激活。
图2b是掺杂剂增强氧化之后，具有栅介质14、第一栅8、和氧化层17的半导体本体1的剖面图。由于氧化速度取决于掺杂水平，故在氧化过程中，硅半导体本体1的掺杂比较高的区域18中的第一栅8后面区域处的氧化层17，比高掺杂注入区18周围的硅半导体本体1中生长得更快。例如若高掺杂区域18中的磷掺杂约为每立方厘米3×1020原子，并在1030℃下对磷掺杂进行电激活20秒钟，则在氧中于700℃热氧化15分钟的情况下，在硅半导体本体的高掺磷区18中，将从氧化硅层17生长厚度约为30nm的额外的氧化硅，而在高掺杂区域周围形成不大于3nm的氧化硅。这就在注入区18处的半导体本体1的第二表面3中引起深度为12的凹陷11，此凹陷与第一栅8的基本上垂直的投影同心，并仍然被氧化硅填充。
图2c是已经注入了源5和漏6并用快速热处理方法已经激活了掺杂剂之后的中间产品的剖面图。沟道7被提供在场效应晶体管4的第一栅8下方的源5与漏6之间。衬底16靠着第一栅8和半导体本体1的第一表面2被提供。衬底16最好具有如同玻璃情况那样的低的介电常数。
图2d是在整个产品已经被倒转并例如用湿法化学腐蚀方法清除了氧化层17从而已经产生了凹陷11之后的中间产品的剖面图。
图2e是使用了第二栅10之后的中间产品的剖面图。此第二栅10由第二栅材料，例如铝之类的金属或氮化钛构成。在所示实施方案中，例如用化学气相淀积方法，第二栅介质15被提供在第二栅10与半导体本体1之间。
在图3中，相应的部分具有与图1和2相同的参考号。
图3a是中间产品的剖面图，其中的光抗蚀剂已经被暴露。光抗蚀剂层21被提供在第二栅材料层20上。此光抗蚀剂是负性抗蚀剂。光抗蚀剂层21被完全暴露。光被第二栅材料层20反射。位于凹陷11中心的光抗蚀剂由于反射而被暴露得最强。
图3b是光抗蚀剂显影和第二栅材料20被腐蚀以便形成第二栅10之后的中间产品的剖面图。在光抗蚀剂层21被显影之后，第二栅的图形22保留在抗蚀剂中。抗蚀剂中的这一图形22相对于凹陷11的中心精确地同心，并在用来获得第二栅10的对栅材料层20进行的腐蚀过程中用作掩模。
图3c是半导体器件的剖面图。抗蚀剂中的第二栅图形22已经被清除，且第二栅10已经被制作在凹陷11中。
Claims (8)
1.一种具有硅半导体本体(1)的半导体器件，此硅半导体本体(1)具有第一表面(2)和面对第一表面与之分开的第二表面(3)，配备有场效应晶体管(4)，此场效应晶体管(4)包含源(5)、漏(6)、置于其间的沟道(7)、以及排列成面对第一表面(2)上的沟道(7)的第一栅(8)，所述栅(8)沿所述第一表面(2)具有尺寸(9)，并配备有提供在面对第一栅(8)的第二表面(3)上的第二栅(10)，其特征是半导体本体(1)在第二表面(3)中具有深度(12)的凹陷(11)，此凹陷(11)与第一栅(8)的基本上垂直的投影同心，且在此凹陷(11)中提供第二栅(10)。
2.权利要求1所述的半导体器件，其特征是第二栅(10)沿第二表面(3)具有对凹陷(11)的深度(12)平均的尺寸(13)，基本上最多相当于第一栅(8)的最大尺寸(9)。
3.权利要求1或2所述的半导体器件，其特征是凹陷(11)基本上被第二栅(10)整个填充。
4.权利要求1或2所述的半导体器件，其特征是栅介质(14)被提供在第一栅(8)与第一表面(2)之间。
5.权利要求1或2所述的半导体器件，其特征是栅介质(15)被提供在第二栅(10)与第二表面(3)之间。
6.权利要求1所述的半导体器件，其特征是衬底(16)对着第一栅(8)和半导体本体(1)的第一表面(2)。
7.一种制造具有硅半导体本体(1)的半导体器件的方法，此半导体本体(1)具有第一表面(2)和面对第一表面与之分开的第二表面(3)，并配备有场效应晶体管(4)，此场效应晶体管(4)包含源(5)、漏(6)、置于其间的沟道(7)、和提供在面对沟道(7)的第一表面(2)上的第一栅(8)，以及提供在面对沟道的第二表面(3)上的由第二栅材料组成的第二栅(10)，其特征是，在第一表面(2)上具有第一栅(8)并在第二表面(3)上具有氧化硅层(17)的半导体本体(1)，沿基本上垂直于第一表面(2)的方向并穿过第一表面(2)被注入掺杂剂离子，以便在硅半导体本体(1)中的第一栅(8)后面形成注入区(18)以及在所述区域(18)周围的氧化硅层(17)中形成注入区(19)，其上用注入区(18)中的掺杂剂增强氧化方法制作氧化硅，并清除所述区域中的氧化硅和氧化硅层(17)，使所述区域(18)处的第二表面(3)中产生凹陷(11)，并在凹陷(11)中提供第二栅材料(20)，由此材料形成第二栅(10)。
8.权利要求7所述的方法，其特征是，在提供第二栅材料(20)之前，在凹陷(11)中提供栅介质(15)。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP00200717.7 | 2000-02-29 | ||
| EP00200717 | 2000-02-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1366713A true CN1366713A (zh) | 2002-08-28 |
| CN1208841C CN1208841C (zh) | 2005-06-29 |
Family
ID=8171125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB018010571A Expired - Lifetime CN1208841C (zh) | 2000-02-29 | 2001-01-31 | 半导体器件及其制造方法 |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US6621124B2 (zh) |
| EP (1) | EP1179218B1 (zh) |
| JP (1) | JP2003526210A (zh) |
| KR (1) | KR100694331B1 (zh) |
| CN (1) | CN1208841C (zh) |
| AT (1) | ATE378692T1 (zh) |
| DE (1) | DE60131334T2 (zh) |
| MY (1) | MY124533A (zh) |
| TW (1) | TW478116B (zh) |
| WO (1) | WO2001065609A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100397597C (zh) * | 2004-06-11 | 2008-06-25 | 旺宏电子股份有限公司 | 金属氧化物半导体晶体管的制造方法以及存储器元件的制造方法 |
| CN1716551B (zh) * | 2004-03-29 | 2011-03-23 | Imec公司 | 在双栅极fet中制造自对准源极和漏极接触件的方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1665386A1 (en) * | 2003-09-03 | 2006-06-07 | Koninklijke Philips Electronics N.V. | Method of fabricating a double gate field effect transistor device, and such a double gate field effect transistor device |
| DE602005005496T2 (de) | 2004-09-02 | 2009-04-09 | Nxp B.V. | Verfahren zur herstellung einer halbleitervorrichtung |
| WO2006070310A1 (en) * | 2004-12-28 | 2006-07-06 | Koninklijke Philips Electronics N.V. | Method for the manufacture of a semiconductor device and a semiconductor device obtained through it |
| US7709313B2 (en) * | 2005-07-19 | 2010-05-04 | International Business Machines Corporation | High performance capacitors in planar back gates CMOS |
| US8017933B2 (en) * | 2008-06-30 | 2011-09-13 | Intel Corporation | Compositionally-graded quantum-well channels for semiconductor devices |
| EP2190022B1 (en) * | 2008-11-20 | 2013-01-02 | Hitachi Ltd. | Spin-polarised charge carrier device |
| US9466729B1 (en) * | 2015-05-08 | 2016-10-11 | Qualcomm Incorporated | Etch stop region based fabrication of bonded semiconductor structures |
| JP7395273B2 (ja) * | 2019-07-02 | 2023-12-11 | ローム株式会社 | 窒化物半導体装置およびその製造方法 |
| US11424262B2 (en) * | 2020-03-17 | 2022-08-23 | Micron Technology, Inc. | Microelectronic devices including staircase structures, and related memory devices and electronic systems |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04307972A (ja) * | 1991-04-05 | 1992-10-30 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2603886B2 (ja) * | 1991-05-09 | 1997-04-23 | 日本電信電話株式会社 | 薄層ｓｏｉ型絶縁ゲート型電界効果トランジスタの製造方法 |
| US5302842A (en) * | 1992-07-20 | 1994-04-12 | Bell Communications Research, Inc. | Field-effect transistor formed over gate electrode |
| US5461250A (en) * | 1992-08-10 | 1995-10-24 | International Business Machines Corporation | SiGe thin film or SOI MOSFET and method for making the same |
| JPH07211916A (ja) * | 1994-01-19 | 1995-08-11 | Sony Corp | トランジスタ素子及びその作製方法 |
| US5705405A (en) * | 1994-09-30 | 1998-01-06 | Sgs-Thomson Microelectronics, Inc. | Method of making the film transistor with all-around gate electrode |
| US5736435A (en) * | 1995-07-03 | 1998-04-07 | Motorola, Inc. | Process for fabricating a fully self-aligned soi mosfet |
| JP3409542B2 (ja) * | 1995-11-21 | 2003-05-26 | ソニー株式会社 | 半導体装置の製造方法 |
| JP4332925B2 (ja) * | 1999-02-25 | 2009-09-16 | ソニー株式会社 | 半導体装置およびその製造方法 |
| JP3086906B1 (ja) * | 1999-05-28 | 2000-09-11 | 工業技術院長 | 電界効果トランジスタ及びその製造方法 |
-
2001
- 2001-01-31 DE DE60131334T patent/DE60131334T2/de not_active Expired - Lifetime
- 2001-01-31 AT AT01911561T patent/ATE378692T1/de not_active IP Right Cessation
- 2001-01-31 KR KR1020017013705A patent/KR100694331B1/ko not_active IP Right Cessation
- 2001-01-31 CN CNB018010571A patent/CN1208841C/zh not_active Expired - Lifetime
- 2001-01-31 JP JP2001564399A patent/JP2003526210A/ja not_active Withdrawn
- 2001-01-31 EP EP01911561A patent/EP1179218B1/en not_active Expired - Lifetime
- 2001-01-31 WO PCT/EP2001/001023 patent/WO2001065609A1/en active IP Right Grant
- 2001-02-05 TW TW090102347A patent/TW478116B/zh not_active IP Right Cessation
- 2001-02-26 MY MYPI20010841A patent/MY124533A/en unknown
- 2001-02-28 US US09/795,002 patent/US6621124B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1716551B (zh) * | 2004-03-29 | 2011-03-23 | Imec公司 | 在双栅极fet中制造自对准源极和漏极接触件的方法 |
| CN100397597C (zh) * | 2004-06-11 | 2008-06-25 | 旺宏电子股份有限公司 | 金属氧化物半导体晶体管的制造方法以及存储器元件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE60131334T2 (de) | 2008-09-11 |
| TW478116B (en) | 2002-03-01 |
| EP1179218A1 (en) | 2002-02-13 |
| ATE378692T1 (de) | 2007-11-15 |
| US6621124B2 (en) | 2003-09-16 |
| WO2001065609A1 (en) | 2001-09-07 |
| CN1208841C (zh) | 2005-06-29 |
| MY124533A (en) | 2006-06-30 |
| EP1179218B1 (en) | 2007-11-14 |
| DE60131334D1 (de) | 2007-12-27 |
| KR100694331B1 (ko) | 2007-03-12 |
| JP2003526210A (ja) | 2003-09-02 |
| US20010017388A1 (en) | 2001-08-30 |
| KR20010112468A (ko) | 2001-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5932651B2 (ja) | 曲線状のゲート酸化物プロファイルを有するスプリットゲート半導体素子 | |
| US5571738A (en) | Method of making poly LDD self-aligned channel transistors | |
| US7981783B2 (en) | Semiconductor device and method for fabricating the same | |
| CN100337334C (zh) | 双栅极场效应晶体管及其制造方法 | |
| US7179703B2 (en) | Method of forming shallow doped junctions having a variable profile gradation of dopants | |
| US5780340A (en) | Method of forming trench transistor and isolation trench | |
| CN1282233C (zh) | 双栅极场效应晶体管及其制造方法 | |
| CN1828908A (zh) | 半导体结构及制造半导体结构的方法 | |
| CN1208841C (zh) | 半导体器件及其制造方法 | |
| CN1542965A (zh) | 具有其内形成有空隙区的外延图形的集成电路器件及其形成方法 | |
| CN1520610A (zh) | 新型动态随机存取存储器存取晶体管 | |
| US20070148840A1 (en) | Method of forming fin transistor | |
| CN1599045A (zh) | 具有横向漂移区掺杂剂分布的dmos晶体管的制造方法 | |
| CN1992181A (zh) | 具有凹形沟道的半导体器件的形成方法 | |
| US20100022062A1 (en) | Transitor having a germanium implant region located therein and a method of manufacture therefor | |
| CN1835248A (zh) | 悬空硅层的金属氧化物半导体场效应晶体管及其制造方法 | |
| CN1252829C (zh) | 场效应控制的晶体管及其制造方法 | |
| US7888767B2 (en) | Structures of high-voltage MOS devices with improved electrical performance | |
| CN1841707A (zh) | 形成存储器件的方法 | |
| US6767778B2 (en) | Low dose super deep source/drain implant | |
| CN1622310A (zh) | 具有沟道隔离结构的半导体装置及其制造方法 | |
| CN1101059C (zh) | 制作半导体器件的方法 | |
| US20050048707A1 (en) | Processing method for improving structure of a high voltage device | |
| CN1492515A (zh) | Mos晶体管及其制造方法 | |
| US20040214382A1 (en) | Method of manufacturing MOS transistor having short channel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: NXP CO., LTD. Free format text: FORMER OWNER: ROYAL PHILIPS ELECTRONICS CO., LTD. Effective date: 20070831 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20070831 Address after: Holland Ian Deho Finn Patentee after: Koninkl Philips Electronics NV Address before: Holland Ian Deho Finn Patentee before: Koninklike Philips Electronics N. V. |
|
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20050629 |