CN1835248A - 悬空硅层的金属氧化物半导体场效应晶体管及其制造方法 - Google Patents

悬空硅层的金属氧化物半导体场效应晶体管及其制造方法 Download PDF

Info

Publication number
CN1835248A
CN1835248A CNA2006100023719A CN200610002371A CN1835248A CN 1835248 A CN1835248 A CN 1835248A CN A2006100023719 A CNA2006100023719 A CN A2006100023719A CN 200610002371 A CN200610002371 A CN 200610002371A CN 1835248 A CN1835248 A CN 1835248A
Authority
CN
China
Prior art keywords
silicon substrate
bubble
silicon
insulating film
drain region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006100023719A
Other languages
English (en)
Inventor
崔梁圭
张东润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Korea Advanced Institute of Science and Technology KAIST
Korea Institute of Science and Technology KIST
Original Assignee
Korea Advanced Institute of Science and Technology KAIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Korea Advanced Institute of Science and Technology KAIST filed Critical Korea Advanced Institute of Science and Technology KAIST
Publication of CN1835248A publication Critical patent/CN1835248A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种SON MOSFET及其制造方法，其中在硅基板内形成有气泡，进而同时改进晶块结构和绝缘体上硅(SOI)结构的缺陷。根据本发明的SON MOSFET包括形成在硅基板顶部两侧上的隔离绝缘膜，顺序形成在隔离绝缘膜之间的硅基板表面上的栅极绝缘膜和栅极，形成在栅极绝缘膜和隔离绝缘膜之间的硅基板上源极区和漏极区，形成在栅极绝缘膜下方硅基板内的气泡，以及气泡、源极区和漏极区围绕的置于硅基板内的硅沟道，其中气泡由氢或氦离子形成。

Description

悬空硅层的金属氧化物 半导体场效应晶体管及其制造方法
技术领域
本发明涉及一种悬空硅层(Silicon-On-Nothing)(SON)的金属氧化物半导体场效应晶体管(MOSFET)及其制造方法，更特别地，涉及这样一种SON MOSFET及其制造方法，其中在硅基板内形成有气泡，进而同时改进晶块结构和绝缘体上硅(SOI)结构的缺陷。
背景技术
为了降低半导体器件的价格并增强其性能，已经按照Moore法则集成半导体器件并同时使其不断缩小。随着半导体器件的连续高度集成，引出了恶化器件特性的几个问题。
例如，由于高度集成，不仅使场效应晶体管的沟道长度缩短至100nm或更少，而且沟道的电位也由漏极和栅极所控制。(场效应晶体管的沟道长度由于高度集成而缩短至100nm或更少。因此，沟道的电位受漏极和栅极控制)。为此，引起一个问题，即在关闭晶体管时，存在源极和漏极之间流过高泄漏电流的短沟道效应。
为了减轻上述问题，已经提出了一种晶体管，其具有双重栅极(双栅极)或取代2D结构的3D结构的多栅极，在所述2D结构中沟道上的一个栅极控制沟道的电位。运用3D结构的晶体管能够通过将栅极设置在沟道的顶面和底面以及两个侧面上，借助栅极电压最大化控制沟道电位的能力。随着借助栅极电压控制沟道电位的能力增加，泄漏电流减少。因此，能够减少短沟道效应并制造更小型化的场效应晶体管。可是，该方法是存在缺陷的，即制造方法太复杂并且元件(器件)/加工的参数控制很难。
已经提出一种具有3D结构的MOSFET，其利用其中在硅基板上形成有绝缘膜并在绝缘膜上生长单晶硅的SOI结构。SOI MOSFET使用相对于基板绝缘膜具有3.9相对介电常数的氧化膜(SiO2)(即，埋置(埋层)型氧化物)，以提高半导体器件的性能。
图1为现有技术中SOI MOSFET的截面图。
参照图1，现有技术中的SOI MOSFET包括硅基板10、基板绝缘膜30、源极区20、漏极区21、硅沟道11、栅极绝缘膜40和栅极50。
在现有技术中SOI结构的MOSFET中，如图1所示使用基板绝缘膜30。因此，抗穿通效应比晶块结构的MOSFET高(穿通效应低)，泄漏到具有正被关闭的半导体器件中硅沟道11底部的泄漏电流量低，并且源极/漏极和硅沟道11之间结区的结电容低。因此，能够显著降低短沟道效应。另外，由于半导体器件之间的绝缘工序简单，相比于晶块结构(块结构)的MOSFET能够增加集成度。
已经提出减少短沟道效应的SOI结构的MOSFET，相比于现存的晶块结构具有非常低的短沟道效应。可是，产生了其中由于形成有硅沟道11的结区电位浮动而引起的泄漏电流或临界(阈值)电压变化，使得半导体器件中泄漏电流或临界(阈值)电压控制变得很难的浮动基底效应、自加热效应等。而且，SOI结构的MOSFET不会具有这样的特性，即能够通过基板偏压的控制来控制阈值电压，而这是晶块结构的显著优点。
作为减轻SOI结构问题的替换方案，在SOI之后已经提出了SON(悬空硅层)结构的MOSFET。通过考虑绝缘膜的相对介电常数变为1(即，最低相对介电常数)并且半导体器件的性能由于相对介电常数变成最低而变得最佳的事实，提出了SON MOSFET。因此，为了提高半导体器件的性能，在形成沟道的硅层下面形成气层。
已经提出应变Si技术以便利用SOI或SON结构提高半导体器件的性能和功率系数。应变Si技术为迫使形成半导体器件的硅原子彼此分开的一种设计技术。如果原子与其他原子分开，则电子在相同能级中可移动得更快。这导致半导体的提高性能。
SON MOSFET的参考文件如下：
Malgorzata Jurczak等人在2000年的IEEE Transactions on ElectronDevices，Vol.47，No.11，pp.2179-2187中的“Silicon-On-Nothing(SON)-aninnovative Process for Advanced CMOS”。
可是，现有技术的SON MOSFET具有其中沟道底部未与气层完全分离，而“空”区在随后的工序中填充有绝缘层的结构。该方法也是复杂的。
为了解决上述问题，本发明提出一种工序简单并具有现有技术中SOI结构MOSFET和晶块结构MOSFET的优点的SON MOSFET。
发明内容
本发明的一个目的是提供一种其中形成有气泡的SON MOSFET，以便通过为硅基板施加与晶块结构中相同的电压来控制阈值电压，并抑制浮动基底效应和自加热效应，即SOI结构的最大问题。
本发明的另一目的是提供一种SON MOSFET，其中在硅沟道下面区域内形成有比SOI结构中所用绝缘膜的气泡具有更优良绝缘特性的气泡(即，气层)，进而最大化SOI结构的优点。
本发明的又一目的是提供一种SON MOSFET，其中由于形成在硅沟道下面区域内的气泡，能够使栅极电压更有效地控制沟道的电位以及屏蔽晶块穿通电流的路径，进而能够显著改善短沟道效应。
本发明的又一目的是提供一种SON MOSFET，其中形成在硅沟道下面区域内的气泡与使用现有技术的应变Si所制造的场效应晶体管相类似地对硅沟道施加拉伸应力，进而提高沿着硅沟道移动的电子和空穴的移动性并能够实行超高速的操作。
本发明的又一目的是提供一种SON MOSFET，其中通过一种新的结构，能够简化制造过程，提高器件诸如再现性(重复能力)的特性，克服器件定比例的限制并能实现超高速/超高度的集成。
本发明的又一目的是提供一种SON MOSFET，其中源极/漏极下面区域内形成的气泡减少结泄漏电流和结电容，增加结击穿电压并用作防止穿通泄漏电流的限制器，进而实现低功率器件，提高稳定特性以及实现器件的小型化。
根据本发明实施例的SON MOS包括形成在硅基板顶部两侧上的隔离绝缘膜，顺序形成在隔离绝缘膜之间的硅基板表面上的栅极绝缘膜和栅极，形成在栅极绝缘膜和隔离绝缘膜之间硅基板上的源极区和漏极区，形成在栅极绝缘膜下方硅基板内的气泡，以及气泡、源极区和漏极区围绕的置于硅基板内的硅沟道。气泡由氢或氦离子形成。
根据本发明实施例的SON MOS进一步包括形成在源极区或漏极区下方硅基板内的气泡。
根据本发明另一实施例的SON MOS晶体管包括形成在硅基板顶部两侧上的源极区和漏极区，形成以覆盖源极区和漏极区的屏蔽氧化物膜，形成在屏蔽氧化物膜之间的硅基板内的气泡，位于气泡上并具有分别与源极区和漏极区相邻接的两个侧面的硅沟道，以及顺序形成在硅沟道上的栅极绝缘膜和栅极。气泡由氢或氦离子形成。
在本发明的一个实施例和另一个实施例的SON MOS晶体管中，气泡可具有1的相对介电常数。
制造根据本发明实施例的SON MOS晶体管的方法包括步骤(a)在硅基板顶部两侧上形成隔离绝缘膜，(b)在隔离绝缘膜之间的硅基板表面上顺序形成栅极绝缘膜和栅极，(c)在栅极绝缘膜和隔离绝缘膜之间的硅基板上形成源极区和漏极区，和(d)在栅极绝缘膜下方的硅基板内形成气泡，并在硅基板内形成由气泡、源极区和漏极区所包围的硅沟道。气泡由氢或氦离子形成。
在制造根据本发明实施例的SON MOS晶体管的方法中，步骤(d)中，可通过对栅极绝缘膜下方的硅基板内注入氢或氦离子并随后实行退火来形成气泡。
在制造根据本发明实施例的SON MOS晶体管的方法中，步骤(d)中，气泡可进一步形成在源极区或漏极区的下方。
在制造根据本发明实施例的SON MOS晶体管的方法中，步骤(c)中，在形成源极区和漏极区之后，形成覆盖隔离绝缘膜、栅极、源极区和漏极区的氮化硅膜，其中所述氮化硅膜用作阻止步骤(d)中硅基板内形成的气泡中气体外扩散的限制器。在步骤(d)中，形成气泡和硅沟道之后，可移除已形成的氮化硅膜。
制造根据本发明另一实施例的SON MOS晶体管的方法，包括步骤(a)在硅基板的顶部两侧上形成源极区和漏极区，(b)形成覆盖源极区和漏极区的屏蔽氧化物膜，(c)在屏蔽氧化物膜之间的硅基板内形成气泡，并在气泡上形成具有分别与源极区和漏极区邻接的两个侧面的硅沟道，以及(d)在硅沟道上顺序形成栅极绝缘膜和栅极。气泡由氢或氦离子形成。
在制造根据本发明另一实施例的SON MOS晶体管的方法中，步骤(c)中，可通过对屏蔽氧化物膜之间的硅基板内注入氢或氦离子并随后实行退火来形成气泡。
在制造根据本发明另一实施例的SON MOS晶体管的方法中，步骤(c)中，形成气泡的氢或氦离子具有自身的注入深度，其由屏蔽氧化物膜与屏蔽氧化物膜之间的硅基板上所形成的假拟栅极之间发生的阶梯所控制，因此选择地对屏蔽氧化物膜之间的硅基板注入氢或氦离子。
在制造根据本发明另一实施例的SON MOS晶体管的方法中，步骤(a)中，在源极区和漏极区之间的硅基板表面上顺序形成牺牲绝缘层和假拟栅极，并将假拟栅极用作掩膜来形成源极区和漏极区。在步骤(c)中，形成气泡和硅沟道之后，顺序蚀刻假拟栅极和牺牲绝缘膜。
在制造根据本发明另一实施例的SON MOS晶体管的方法中，利用氧化(氧化作用)方法或化学汽相沉积(CVD)方法形成隔离绝缘膜或屏蔽氧化物膜。
在制造根据本发明一个实施例和另一实施例的SON MOS晶体管的方法中，通过控制注入能量来控制注入到硅基板内的氢或氦离子的位置或深度。
在制造根据本发明一个实施例和另一实施例的SON MOS晶体管的方法中，将用于使注入到硅基板内的氢或氦离子形成气泡的退火温度，设定在400℃至800℃范围内。
附图的简要说明
图1为现有技术的SOI MOSFET的截面图；
图2为根据本发明一个实施例的SON MOSFET的截面图；
图3为示出了制造根据本发明一个实施例的SON MOSFET的方法的流程图；
图4至7为示出了制造根据本发明一个实施例的SON MOSFET的方法各个步骤的截面图；
图8为根据本发明另一实施例的SONMOSFET的截面图；
图9为示出了制造根据本发明另一实施例的SON MOSFET的方法的流程图；和
图10至16为示出了制造根据本发明另一实施例的SON MOSFET的方法各个步骤的截面图。
具体实施方式
现参照附图结合优选实施例描述本发明。
以下参照图2描述根据本发明一个实施例的SON MOSFET。图2为根据本发明一个实施例的SON MOSFET的截面图。
参照图2，根据本发明一个实施例的SON MOSFET包括硅基板100、隔离绝缘膜110，栅极绝缘膜120，栅极130，源极区140，漏极区141，气泡150、151和硅沟道101。
隔离绝缘膜110形成在硅基板100的顶部两侧上。栅极绝缘膜120和栅极130顺序叠置在隔离绝缘膜110之间的硅基板100表面上。隔离绝缘膜110用于电隔离各个单元元件(例如，MOS晶体管等)，并利用局部硅氧化(LOCOS)方法或沟渠工艺(trench process)由深入到硅基板100内的氧化物所形成。
此外，在栅极绝缘膜120和隔离绝缘膜110之间的硅基板100上形成源极区140和漏极区141。在栅极绝缘膜120下方的硅基板100的内部区域中形成气泡150。由气泡150、源极区140和漏极区141所围绕的硅基板100的内部区域被限定为硅沟道101。进一步在源极区140或漏极区141下方的硅基板100的内部区域中形成气泡151。气泡150、151由氢或氦离子形成并具有1的介电常数。
以下参照图3至7描述制造根据本发明一个实施例的SONMOSFET的方法。
图3为示出了制造根据本发明一个实施例的SON MOSFET的方法的流程图。
在步骤S100中，将隔离绝缘膜110形成在硅基板100的顶部两侧上。在步骤S110中，将栅极绝缘膜120和栅极130顺序叠置在隔离绝缘膜110之间的硅基板100表面上。利用氧化(氧化作用)方法或化学汽相沉积(CVD)方法形成隔离绝缘膜110。
随后，在步骤120中，于栅极绝缘膜120和隔离绝缘膜110之间的硅基板100上分别形成源极区140和漏极区141。通过实行离子注入(I2P)方法并随后通过RTA(快速热退火)方法扩散离子形成源极区140和漏极区141。
之后，在栅极绝缘膜120下方的硅基板100的内部区域中形成气泡150。当形成气泡150时，在步骤S130中将气泡150、源极区140和漏极区141所围绕的基板100的内部区域限定为硅沟道101。此时，可进一步在源极区140和漏极区141下方的硅基板100的内部区域中分别形成气泡151。每个气泡150、151可由氢或氦离子形成并具有1的介电常数。
图4至7为示出了制造根据本发明一个实施例的SONMOSFET的方法各个步骤的截面图，并示出了图3中每个步骤的截面图。
图4为SON MOSFET的截面图，其中通过步骤S100至S120在硅基板100上形成隔离绝缘膜110、栅极绝缘膜120和栅极130、源极区140和漏极区141。更详细地，隔离绝缘膜110形成在硅基板100上。栅极绝缘膜120和栅极130形成在硅基板100上。随后通过离子注入方法和RTA方法形成源极区140和漏极区141。
图5至7示出了用于形成硅基板100内气泡150的步骤S130截面图的变型，并示出了步骤S130的细分步骤。
通过对栅极绝缘膜120下方硅基板100的内部区域注入氢(H)或氦(He)离子，并随后进行退火形成气泡150。在形成气泡150的过程中，可利用氮化硅(SiN)膜142。
以下进行详细描述。
首先参照图5，在硅基板100的整个表面上形成氮化硅膜142，使其覆盖隔离绝缘膜110、栅极130、源极区140和漏极区141。氮化硅膜142用作在随后工序中注入氢或氦离子之后，阻止硅基板100中形成的气泡150、151内气体外扩散的限制器。
接着参照图6，为栅极绝缘膜120下方的硅基板100的内部区域注入氢或氦离子143。以垂直于氮化硅膜142顶面的方向注入氢或氦离子143。通过控制注入能量能够确定氢或氦离子143注入硅基板100的位置或深度。
参照图7，实行注入RTA的退火工序，使得注入到硅基板100中的氢或氦离子143形成气泡150。此时，气泡150的相对介电常数为1。将使得注入到硅基板内的氢或氦离子形成气泡的温度设定在400℃至800℃范围内。
在形成气泡150时，由气泡150、源极区140和漏极区141所围绕的硅板件100的内部区域被限定为硅沟道101。随后，通过之后注入湿蚀刻的工序移除氮化硅膜142。
在上述构成的结构中，气泡150对硅沟道101施加拉伸应力。当施加拉伸张力时，按照使用应变Si的情况提高了电子和空穴的移动性，使得在打开器件时增加漏电流。也就是说，在本发明中，按照与利用应变Si制造的MOSFET中，应变Si对沟道施加拉伸张力以增加电子和空穴移动性的相同方式，气泡150为硅沟道101施加拉伸张力来增加电子和空穴的移动性。
同时，在本实施例中，如图6所示，也可在源极区140或漏极区141下方的区域内注入氢或氦离子143并随后对其退火。因此，如图7所示，可附带地在源极区140或漏极区141下方的硅基板100内部区域中形成气泡151。
如图6所示，在器件的场区域内较厚地形成隔离绝缘膜110。因此，在离子注入工序中，氢离子143或氦离子143仅在栅极130下面的硅基板100中，或源极区140和漏极区141中聚合(存在)。
注入到硅基板100中的氢或氦离子143的深度，可根据栅极130和源极区140之间以及栅极130和漏极区141之间的步骤进行变化。
源极区140和漏极区141下面的气泡151用于减少结泄漏电流以及结电容以实现低功率器件，并且也能增加结击穿电压以提高可靠特性。气泡151用作阻止穿通泄漏电流，这样能够实现器件的小型化的限制器。此外，由于不必使用运用附加注入工序形成的穿通限制器，所以能够节省生产成本。
图8为根据本发明另一实施例的SON MOSFET的截面图。
参照图8，根据本发明另一实施例的SON MOSFET包括硅基板200、源极区240、漏极区241、屏蔽氧化物膜210、气泡250、硅沟道201、栅极绝缘膜220和栅极230。
本发明与上述实施例不同之处在于气泡250仅形成在硅沟道201下面。
源极区240和漏极区241形成在硅基板200的两侧。覆盖源极区240和漏极区241的屏蔽氧化物膜210彼此分隔地各自形成在源极区240和漏极区241上。气泡250形成在屏蔽氧化物膜210之间的硅基板200的内部区域内。
在随后的工序中，屏蔽氧化物膜210分别形成在源极区240和漏极区241上，并用于阻止氢或氦离子204注入到源极区240和漏极区241下面的硅基板200内。
硅沟道201形成在气泡250上并具有与源极区240和漏极区241分别邻接的两个侧面。栅极绝缘膜220和栅极230顺序形成在硅沟道201上。气泡250由氢或氦离子204形成并具有1的介电常数。
以下参照图9至图16描述制造根据本发明另一实施例的SONMOSFET的方法。
图9为示出了制造根据本发明另一实施例的SON MOSFET的方法的流程图。
在步骤S200中，在硅基板200的顶部两侧形成源极区240和漏极区241。在步骤S210中，形成覆盖源极区240和漏极区241的屏蔽氧化物膜210。借助氧化(氧化作用)方法或CVD方法形成屏蔽氧化物膜210。借助实行离子注入方法以及随后通过RTA方法扩散离子形成源极区240和漏极区241。
随后，在屏蔽氧化物膜210之间的硅基板200的内部区域内形成气泡250。在步骤S220中，当形成气泡250时，气泡250上方的基板200的内部区域被限定为硅沟道201。可用氢或氦离子204形成气泡250。硅沟道201的两个侧面分别与源极区240和漏极区241邻接。
之后，在步骤S230中，将栅极绝缘膜220和栅极230顺序叠放在硅沟道201上。
图10至16为示出了制造根据本发明另一实施例的SONMOSFET的方法各个步骤的截面图，并是图9中各个步骤的截面图。
通过将氢或氦离子204注入到屏蔽氧化物膜210之间的硅基板200的内部区域中并随后实行退火，从而形成气泡250。在形成气泡250的过程中，可利用图10至图13中所示的假拟栅极203。
图10为SON MOSFET在用于在硅基板200上形成源极区240和漏极区241的步骤S200时的截面图。
在步骤S200中，如图10所示，牺牲绝缘膜202和假拟栅极203顺序形成在源极区240和漏极区241之间的硅基板200的表面上。将牺牲绝缘膜202和假拟栅极203用作掩模形成源极区240和漏极区241。
图11为SON MOSFET在用于形成屏蔽氧化物膜210的步骤S210时的截面图。
在步骤S210中，如图11所示，在牺牲绝缘膜202和假拟栅极203的两侧形成屏蔽氧化物膜210。更详细地，以屏蔽氧化物膜210沉积在通过图10的工序所形成的结构上，并通过化学机械抛光(CMP)方法对所沉积的屏蔽氧化物膜210的厚度进行抛光的方式，形成屏蔽氧化物膜210。屏蔽氧化物膜210用于在通过离子注入方法(即，随后的过程)将氢或氦离子204注入到硅基板200中时，阻止氢或氦离子204注入到硅基板200的其他部分中。因此，屏蔽氧化物膜210用作将氢或氦离子204的注入位置限定在硅沟道201下方的硅基板200内部的限制器。
图12至图14示出了在硅基板200内形成气泡250的步骤S220时的截面图，并示出了步骤S220的细分步骤。
如图12所示，氢或氦离子204被注入到假拟栅极203的顶面中并因此被注入到屏蔽氧化物膜210之间的硅基板200中。这样，在屏蔽氧化物膜210和假拟栅极203之间产生一个阶梯。通过按照所产生的阶梯控制氢或氦离子204的注入深度，可将氢或氦离子204选择性地注入到硅基板200中。为了在屏蔽氧化物膜210和假拟栅极203之间产生阶梯，可通过反应离子蚀刻(RIE)、湿蚀刻等选择性地蚀刻假拟栅极203。
随后，实行退火工序，使得注入到硅基板200中的氢或氦离子204形成气泡250，如图13所示。当形成气泡250时，置于气泡250上的硅基板200的内部区域被限定为硅沟道201。所限定的硅沟道的两侧分别与源极区240和漏极区241邻接。
这样，当通过退火工序形成气泡250时，氢或氦离子204的体积增加。这使得硅沟道201、牺牲绝缘膜202和假拟栅极203弯成凸形。
随后，如图14所示，通过RIE、湿蚀刻等蚀刻假拟栅极203。进而蚀刻牺牲绝缘膜202。在之前的工序中，当经历离子注入工序和退火工序时，假拟栅极203和牺牲绝缘膜202的薄膜质量受到损坏(假拟栅极203和牺牲绝缘膜202的薄膜质量由于离子损坏而下降)。为此，在移除假拟栅极203和牺牲绝缘膜202之后，于随后的工序中再次形成栅极绝缘膜220和栅极230。
图15和16示出了步骤S230的细分步骤。
在移除假拟栅极203和牺牲绝缘膜202之后，顺序叠置栅极绝缘膜220和栅极材料231，如图15所示。构图所沉积的栅极材料231以形成如图16中所示的栅极230。
根据本发明的一个实施例和另一实施例，气泡150、151和250形成在硅基板100、200中。因此，能够获得SOI结构和晶块结构二者的优点。
通常，SOI结构，其中将具有3.9相对介电常数的氧化物膜(SiO2)与图1中基板绝缘膜30一样形成在硅基板10上的SOI结构，在穿通方面比晶块结构强，而且，SOI结构相比于晶块结构而言是薄体结构。因此，能够提高控制栅极电压的沟道电位的能力，也能显著减少短沟道效应。
可是在本发明中，取代于具有3.9相对介电常数的氧化物膜(SiO2)，通过氢或氦离子注入在硅基板100、200内形成具有1相对介电常数的气泡150、151和250。因此，能够最大化SOI结构的性能并相应提高器件的特性。
此外，在SON结构的MOSFET中，硅沟道101、201于硅基板100、200相连，而不同于其中硅沟道11借助基板绝缘膜30与硅基板100完全分开的SOI结构。因此，能够减少成为SOI结构问题的浮动基底效应、自加热效应等，通过基板偏压控制阈值电压，而这是晶块结构的最大优势，并能够实行静电放电(ESD)的设计。
此外，减轻了由于小型化而引起的问题。因此，能够实现不足(sub)10nm或更小的器件小型化。并能实现超高速/超高度集成的半导体器件，如兆兆位或更高的超高度集成存储芯片以及60GHz或更高的超高速逻辑电路芯片。
如上所述，根据本发明一个实施例和另一实施例的SON MOSFET具有以下优点。
第一，气泡形成在硅基板内。因此，通过与晶块结构一样为硅基板施加电压，能够控制阈值电压。此外，能够抑制成为SOI结构最大问题的浮动基底效应和自加热效应。
第二，具有比SOI结构中所用绝缘膜更优良的绝缘特性的气泡(即，气层)，形成在硅沟道的下面区域内。因此，能够最大化SOI结构的优势。
第三，形成在硅沟道下面区域内的气泡允许栅极电压更有效地控制沟道的电位，以及屏蔽晶块穿通电流的通路。因此，能显著改善短沟道效应。
第四，形成在硅沟道下面区域内的气泡，类似于现有技术中利用应变Si制造的场效应晶体管，为硅沟道施加拉伸张力。因此，能够增强电子或空穴沿着硅沟道移动的移动性，并能够进行超高速的操作。
第五，通过本发明新的结构，简化了制造过程，改善了诸如再现性(重复能力)的器件特性，克服了器件定比例的限制，以及实现超高速/超高度集成。
第六，形成在源极/漏极下面区域的气泡降低了结泄漏电流和结电容，增加了结泄漏电压并用作阻止穿通泄漏电流的限定器。因此，能够实现低功率器件，提高可靠特性以及最小化器件。
因此，制造根据本发明一个实施例和另一实施例的方法可制造上述的SON MOSFET。
尽管已经参照优选实施例已经进行之前描述，但应当理解，在不脱离本发明和所附权利要求的精神和范围的情况下，本领域的普通技术人员能够进行改变和修改。

Claims (15)

1.一种悬空硅层(SON)的金属氧化物半导体场效应晶体管(MOSFET)，包括：
形成在硅基板顶部两侧上的隔离绝缘膜；
顺序形成在隔离绝缘膜之间的硅基板表面上的栅极绝缘膜和栅极；
形成在栅极绝缘膜和隔离绝缘膜之间的硅基板上源极区和漏极区；
形成在栅极绝缘膜下方硅基板内的气泡；以及
气泡、源极区和漏极区围绕的置于硅基板内的硅沟道，
其中气泡由氢或氦离子形成。
2.如权利要求1所述的SON MOSFET，进一步包括形成在源极区或漏极区下面硅基板内的气泡。
3.一种SON MOSFET，包括：
形成在硅基板顶部两侧上的源极区和漏极区；
形成在覆盖源极区和漏极区的屏蔽氧化物膜；
形成在屏蔽氧化物膜之间的硅基板内的气泡；
位于气泡上并具有分别与源极区和漏极区相邻接的两侧的硅沟道；以及
顺序形成在硅沟道上的栅极绝缘膜和栅极，
其中气泡由氢或氦离子形成。
4.如权利要求1或3所述的SON MOSFET，其中气泡具有1的相对介电常数。
5.一种制造SON MOSFET的方法，包括步骤：
(a)在硅基板顶部两侧上形成隔离绝缘膜；
(b)在隔离绝缘膜之间的硅基板表面上顺序形成栅极绝缘膜和栅极；
(c)在栅极绝缘膜和隔离绝缘膜之间的硅基板上形成源极区和漏极区；和
(d)在栅极绝缘膜下方的硅基板内形成气泡，并在硅基板内形成由气泡、源极区和漏极区所包围的硅沟道，
其中气泡由氢或氦离子形成。
6.如权利要求5所述的方法，其中在步骤(d)中，通过对栅极绝缘膜下方的硅基板内注入氢或氦离子并随后实行退火来形成气泡。
7.如权利要求5所述的方法，其中在步骤(d)中，气泡可进一步形成在源极区或漏极区的下方。
8.如权利要求5所述的方法，其中在步骤(c)中，
在形成源极区和漏极区之后，形成覆盖隔离绝缘膜、栅极、源极区和漏极区的氮化硅膜，其中所述氮化硅膜用作防止步骤(d)中硅基板内形成的气泡中气体外扩散的限制器，和
在步骤(d)中，形成气泡和硅沟道之后，可移除已形成的氮化硅膜。
9.一种制造SON MOSFET的方法，包括步骤：
(a)在硅基板的顶面上形成源极区和漏极区；
(b)形成覆盖源极区和漏极区的屏蔽氧化物膜；
(c)在屏蔽氧化物膜之间的硅基板内形成气泡，并在气泡上形成具有分别与源极区和漏极区邻接的两个侧面的硅沟道；以及
(d)在硅沟道上顺序形成栅极绝缘膜和栅极，
其中气泡由氢或氦离子形成。
10.如权利要求9所述的方法，其中在步骤(c)中，通过对屏蔽氧化物膜之间的硅基板内注入氢或氦离子并随后实行退火来形成气泡。
11.如权利要求10所述的方法，其中在步骤(c)中，形成气泡的氢或氦离子具有自身的注入深度，其由屏蔽氧化物膜与屏蔽氧化物膜之间的硅基板上所形成的假拟栅极之间发生的阶梯所控制，因此选择地对屏蔽氧化物膜之间的硅基板注入氢或氦离子。
12.如权利要求9所述的方法，其中在步骤(a)中，在源极区和漏极区之间的硅基板表面上顺序形成牺牲绝缘层和假拟栅极，并将假拟栅极用作掩膜来形成源极区和漏极区，和
在步骤(c)中，形成气泡和硅沟道之后，顺序蚀刻假拟栅极和牺牲绝缘膜。
13.如权利要求5或9所述的方法，其中借助氧化(氧化作用)方法或化学汽相沉积(CVD)方法形成隔离绝缘膜或屏蔽氧化物膜。
14.如权利要求6或10所述的方法，其中通过控制注入能量来控制注入到硅基板内的氢或氦离子的位置或深度。
15.如权利要求6或10所述的方法，其中将用于使注入到硅基板内的氢或氦离子形成气泡的退火温度，设定在400℃至800℃范围内。
CNA2006100023719A 2005-03-17 2006-01-27 悬空硅层的金属氧化物半导体场效应晶体管及其制造方法 Pending CN1835248A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050022425A KR100583390B1 (ko) 2005-03-17 2005-03-17 에스오엔 모스 전계 효과 트랜지스터 및 그 제조 방법
KR1020050022425 2005-03-17

Publications (1)

Publication Number Publication Date
CN1835248A true CN1835248A (zh) 2006-09-20

Family

ID=37002924

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006100023719A Pending CN1835248A (zh) 2005-03-17 2006-01-27 悬空硅层的金属氧化物半导体场效应晶体管及其制造方法

Country Status (4)

Country Link
US (1) US20060208342A1 (zh)
JP (1) JP4533855B2 (zh)
KR (1) KR100583390B1 (zh)
CN (1) CN1835248A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102856375A (zh) * 2011-06-27 2013-01-02 中国科学院微电子研究所 一种半导体结构及其制造方法
CN103367441A (zh) * 2012-03-30 2013-10-23 台湾积体电路制造股份有限公司 具有悬空沟道的mosfet及其形成方法
CN103531471A (zh) * 2012-07-03 2014-01-22 中芯国际集成电路制造(上海)有限公司 一种mosfet及其制备方法
CN105261587A (zh) * 2014-07-16 2016-01-20 中国科学院微电子研究所 半导体器件及其制造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027232A (ja) * 2005-07-13 2007-02-01 Seiko Epson Corp 半導体装置及びその製造方法
US20070128810A1 (en) * 2005-12-07 2007-06-07 Ching-Hung Kao Ultra high voltage MOS transistor device and method of making the same
US8138523B2 (en) 2009-10-08 2012-03-20 International Business Machines Corporation Semiconductor device having silicon on stressed liner (SOL)
CN101986435B (zh) * 2010-06-25 2012-12-19 中国科学院上海微***与信息技术研究所 防止浮体及自加热效应的mos器件结构的制造方法
US8610211B2 (en) 2010-07-23 2013-12-17 International Business Machines Corporation Semiconductor-on-insulator (SOI) structure with selectively placed sub-insulator layer void(s) and method of forming the SOI structure
US9136328B2 (en) 2012-10-09 2015-09-15 Infineon Technologies Dresden Gmbh Silicon on nothing devices and methods of formation thereof
US10516050B2 (en) 2016-07-29 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming stressor, semiconductor device having stressor, and method for forming the same
DE102016119799B4 (de) * 2016-10-18 2020-08-06 Infineon Technologies Ag Integrierte schaltung, die einen vergrabenen hohlraum enthält, und herstellungsverfahren

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3762136B2 (ja) * 1998-04-24 2006-04-05 株式会社東芝 半導体装置
KR100304713B1 (ko) * 1999-10-12 2001-11-02 윤종용 부분적인 ｓｏｉ 구조를 갖는 반도체소자 및 그 제조방법
JP4277481B2 (ja) * 2002-05-08 2009-06-10 日本電気株式会社 半導体基板の製造方法、半導体装置の製造方法
US7078298B2 (en) * 2003-05-20 2006-07-18 Sharp Laboratories Of America, Inc. Silicon-on-nothing fabrication process
JP4405201B2 (ja) 2003-07-29 2010-01-27 独立行政法人科学技術振興機構 二次元パターニング方法ならびにそれを用いた電子デバイスの作製方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102856375A (zh) * 2011-06-27 2013-01-02 中国科学院微电子研究所 一种半导体结构及其制造方法
CN102856375B (zh) * 2011-06-27 2015-05-20 中国科学院微电子研究所 一种半导体结构及其制造方法
CN103367441A (zh) * 2012-03-30 2013-10-23 台湾积体电路制造股份有限公司 具有悬空沟道的mosfet及其形成方法
CN103367441B (zh) * 2012-03-30 2016-10-05 台湾积体电路制造股份有限公司 具有悬空沟道的mosfet及其形成方法
US9741604B2 (en) 2012-03-30 2017-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. MOSFETs with channels on nothing and methods for forming the same
US10163683B2 (en) 2012-03-30 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. MOSFETs with channels on nothing and methods for forming the same
US10699941B2 (en) 2012-03-30 2020-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. MOSFETs with channels on nothing and methods for forming the same
CN103531471A (zh) * 2012-07-03 2014-01-22 中芯国际集成电路制造(上海)有限公司 一种mosfet及其制备方法
CN103531471B (zh) * 2012-07-03 2016-03-30 中芯国际集成电路制造(上海)有限公司 一种mosfet及其制备方法
CN105261587A (zh) * 2014-07-16 2016-01-20 中国科学院微电子研究所 半导体器件及其制造方法

Also Published As

Publication number Publication date
KR100583390B1 (ko) 2006-05-26
JP2006261662A (ja) 2006-09-28
US20060208342A1 (en) 2006-09-21
JP4533855B2 (ja) 2010-09-01

Similar Documents

Publication Publication Date Title
CN1835248A (zh) 悬空硅层的金属氧化物半导体场效应晶体管及其制造方法
US8610205B2 (en) Inter-poly dielectric in a shielded gate MOSFET device
JP5746699B2 (ja) スーパージャンクショントレンチパワーｍｏｓｆｅｔデバイスの製造
JP5105835B2 (ja) 突起型トランジスタ製造方法
JP5932651B2 (ja) 曲線状のゲート酸化物プロファイルを有するスプリットゲート半導体素子
JP5687700B2 (ja) スーパージャンクショントレンチパワーｍｏｓｆｅｔデバイス
CN1201403C (zh) 具有部分隔离的源/漏结的场效应晶体管结构及其制造方法
US8125044B2 (en) Semiconductor structure having a unidirectional and a bidirectional device and method of manufacture
KR101398497B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US7919801B2 (en) RF power transistor structure and a method of forming the same
US10749006B2 (en) Trench power transistor and method of producing the same
JP7383760B2 (ja) 半導体装置
CN1534758A (zh) 半导体器件的制造方法
CN1681103A (zh) 形成有掩埋氧化物图形的半导体器件的方法及其相关器件
US11069794B2 (en) Trench power transistor and method of producing the same
CN1941412A (zh) 平面超薄绝缘体上半导体沟道mosfet及其制造方法
US20180315857A1 (en) Device and method to improve fin top corner rounding for finfet
US8735294B2 (en) Method for fabricating a vertical LDMOS device
JP2007180402A (ja) 半導体装置及びその製造方法
US20220293786A1 (en) An improved shielded gate trench mosfet with low on-resistance
US8133783B2 (en) Semiconductor device having different structures formed simultaneously
US20180145156A1 (en) Finfet with improved gate dielectric
JP5798865B2 (ja) 半導体装置及びその製造方法
US20240105785A1 (en) Semiconductor device and method of forming a semiconductor device
JP2009135513A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication